JPS6276753A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法

Info

Publication number
JPS6276753A
JPS6276753A JP60218340A JP21834085A JPS6276753A JP S6276753 A JPS6276753 A JP S6276753A JP 60218340 A JP60218340 A JP 60218340A JP 21834085 A JP21834085 A JP 21834085A JP S6276753 A JPS6276753 A JP S6276753A
Authority
JP
Japan
Prior art keywords
package
wiring pattern
chip
chips
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP60218340A
Other languages
English (en)
Other versions
JPH0770675B2 (ja
Inventor
Akihiro Nitayama
仁田山　晃寛
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP60218340A priority Critical patent/JPH0770675B2/ja
Publication of JPS6276753A publication Critical patent/JPS6276753A/ja
Publication of JPH0770675B2 publication Critical patent/JPH0770675B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06551—Conductive connections on the side of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06582—Housing for the assembly, e.g. chip scale package [CSP]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/15165—Monolayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/162—Disposition
    • H01L2924/1627—Disposition stacked type assemblies, e.g. stacked multi-cavities

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の技術分野〕 本発明は、半導体装置およびその製造方法に係り、特に
、半導体チップのパッケージへの実装方法に関する。
〔発明の技術的背景およびその問題点〕近年、半導体機
器の小形化と共に、半導体メモリの高集積化への要求が
高まってきており、その集積度は３年間に４倍というペ
ースで向上する傾向にある。
このような要求に答えるべく多大な努力がはられれてい
るが、最も重要なのは、電子曙器内に設けられるＩＣボ
ード上に組み込む際の実装密度（すなわち半導体チップ
のＩＣボード上での単位面積当りの実装数）を高めるこ
とであり、そうすることによって更に機器全体の高集積
化の実現が可能となる。
その１つの手段どしてＩＣパック−ジ内でのチップの実
装における高集積化が考えられる。
このため、ＩＣパッケージ内に半導体チップを高密度に
実装すべくいろいろな方法が考えられている。通常、Ｉ
Ｃパッケージ内に半導体チップを実装する方法としては
、第５図に示すように、パッケージ１１内に設けられた
くぼみ１２に半導体チップ１３を１個水平な状態で載置
し、平面的に実装する方法が広く用いられている。
しかし、この方法では、１パツケージ、１チツプであり
、実装面積としてはかなり無駄をしていることになる。
そこで改善策の１つとして、第６図に示すように、パッ
ケージ２１の両面に２個のくぼみ２２゜２２′を設け、
背中合わせに２個の半導体チップ２３．２３’　を固着
し、ワイヤＷによってボンディングする実装方法も提案
されてはいるが、この方法でも実装密度は２倍になるだ
けで、充分な改善とはいい難いという問題があった。
〔発明の目的］ 本発明は、前記実情に鑑みてなされたもので、信頼性を
維）存しつつ実装密度を格段に向上さけることを目的と
する。
〔発明の概要〕
そこで本発明では、パッケージ内に形成された配線パタ
ーンに対して電気的に接続されるように半導体チップを
ハンダバンプによって立てた状態で固着せしめるように
している。
すなわち、この方法では半導体チップは立てた状態であ
るため小面積で多数個実装でき、大幅に実装密度を向上
せしめ得る上、パッケージ内に形成された配線パターン
に対して電気的に接続をしたい部分にハンダバンプを形
成し、固ると電気的接続の両方を同時に達成するように
すればよいため、接続が極めて容易となる。
例えば、従来のＩＣパッケージ面積内に１０個の半導体
チップを立てて実装すれば１０倍の実装密度を実現する
ことが可能である。
〔発明の効果〕
本発明によれば、実装密度が大幅に向上する上、ハンダ
バンプにより、チップの固着およびボンディングによる
チップとパッケージ内の配線パターンとの接続が同時に
達成でき、作業性が良い。
また、信頼性についても、従来のレベルを維持すること
ができる。
〔発明の実施例〕
以下、本発明の実施例について図面を参照しつつ詳細に
説明する。
第１図は、５個の半導体チップを立てて実装した半導体
装置の封止前の状態を示す図である。
この半導体装置は、プラスチック製のパッケージ１と６
本２列のリードピン３と、このパッケージの主面に形成
された四部４に符合して該リードピン３と一体的に形成
された配線パターン５と、該配線パターン５上の所定の
位置にハンダバンプ６によって立てた状態で電気的に接
続されると共に、安定良く固着せしめられた５枚のデツ
プ２とから構成されており、通常は、キャップ（図示せ
ず）によって封止されるようになっている。
なお、各半導体チップ２は、第２図に示す如くポンディ
ングパッド２Ｐが１方の辺に配列されるようにパターン
設訓がなされている。
また、リードピン３に接続されている配線パターンは、
第３図に示ず如く、リードピンと共にリードフレームと
して打ち扱き加工により形成したものをパッケージ１に
挟み込み、パッケージ１の凹部４に符合するように形成
されており、所定の位置でチップのポンディングパッド
２Ｐとハンダバンプ６を介して接続される。
かかる配線パターンにより半導体チップ間、半導体チッ
プとリードピン間が所望に接続され、集積度が向上した
と同等の効果が得られる。チップはいかなる種類のチッ
プの取り合せも可能であるが、チップの選択が必要な場
合、例えばｄＲＡＭのチップを並べてデツプ数倍の容は
を実現するような場合は、各チップ毎にアドレス用のリ
ードピンを割り当てればよい。また、チップ毎に判断回
路を設け、共通のリードピンからチップ選択信号を入力
することもできる。
接続部は、第４図に拡大図を示す如く、ハンダバンプ６
によつで配線パターン５上にチップ２が立てられた状態
となっている。
実装に際しては、リードピンと配線パターンとを一体向
に打ち抜き加工によって形成したリードフレームを作製
し、まず、パッケージ内の凹部に配線パターンが符合す
るように、パッケージにリードフレームを固着する。
この後、該配線パターンの所定の位置にハンダバンプを
形成し、順次５枚のチップを載せ、加熱によって該配線
パターンもＦａ着する。
そして最後に、キャップをかぶせ、封止する。
このようにして形成された半導体装置は、チップを立て
た状態で実装できるため、大幅に実装密度が向上する。
また、ワイヤボンディングが不要となり、すべてハンダ
バンプによるボンディングであるため、信頼性が低下す
ることもない。
なお、ハンダバンプによって接続を行なう位置の配線パ
ターンは少し太くしておいた方がよい。
また、チップは一つずつまたは全部一度に機械アームに
よって立てた形でセットしても良いし、スペーサ等によ
って所定の間隔を維持しつつ全部一体向にセットし、後
でスペーサを除去するようにすることも可能である。フ
ィルムキャリア方式を用いて実装し、これをパッケージ
内に設置するようにしてもよい。
更に、配線パターンは、必ずしもリードフレームと一体
的に形成する必要はなく、配線基板のようなものを用い
てもよい。
【図面の簡単な説明】
第１図は、本発明実施例（封止前）の半導体装置を示１
図、第２図は、同半導体装置で用いられる半導体チップ
のポンディングパッドの状態を示す図、第３図は、同装
置で用いられる配線パターンを示す図、第４図は、接続
部の状態を示す図、第５図および第６図は、従来例の半
導体装置を示す図である。 １・・・パッケージ、２・・・デツプ、２Ｐ・・・ポン
ディングパッド、３・・・リードピン、４・・・凹部、
５・・・配線パターン、６・・・ハンダバンプ、１１・
・・パッケージ、１２・・・・・・凹部、１３・・・半
導体チップ、２１・・・パッケージ、２２．２２’・・
・くぼみ、２３．２３’・・・半導体チップ。 第１図

Claims (3)

    【特許請求の範囲】
  1. （１）パッケージ内に配設された配線パターン上に、ハ
    ンダバンプによって立てた状態でチップを固着接続せし
    めるようにした半導体装置。
  2. （２）前記配線パターンはリードフレームと一体的に形
    成したものである特許請求の範囲第（１）項記載の半導
    体装置。
  3. （３）パッケージ内にチップを実装するに際し、パッケ
    ージ内に配設された配線パターン上の所望の位置にハン
    ダバンプを形成する工程と、該ハンダバンプにチップを
    載置し、加熱融着せしめる工程と を含むことを特徴とする半導体装置の製造方法。
JP60218340A 1985-09-30 1985-09-30 半導体装置およびその製造方法 Expired - Fee Related JPH0770675B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP60218340A JPH0770675B2 (ja) 1985-09-30 1985-09-30 半導体装置およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60218340A JPH0770675B2 (ja) 1985-09-30 1985-09-30 半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
JPS6276753A true JPS6276753A (ja) 1987-04-08
JPH0770675B2 JPH0770675B2 (ja) 1995-07-31

Family

ID=16718331

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60218340A Expired - Fee Related JPH0770675B2 (ja) 1985-09-30 1985-09-30 半導体装置およびその製造方法

Country Status (1)

Country Link
JP (1) JPH0770675B2 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01283939A (ja) * 1988-05-11 1989-11-15 Hitachi Ltd 半導体チップおよび基板並びにこれらによって構成される電子装置
FR2688628A1 (fr) * 1992-03-13 1993-09-17 Commissariat Energie Atomique Assemblage tridimensionnel de composants electroniques par microfils et galettes de soudure et procede de realisation de cet assemblage.
EP0642163A1 (fr) * 1993-09-06 1995-03-08 Commissariat A L'energie Atomique Procédé d'assemblage tridimensionnel de composants électroniques par boucles de microfils et éléments de soudure
US5567654A (en) * 1994-09-28 1996-10-22 International Business Machines Corporation Method and workpiece for connecting a thin layer to a monolithic electronic module's surface and associated module packaging

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58118132A (ja) * 1981-12-30 1983-07-14 Matsushita Electric Ind Co Ltd 混成厚膜素子の電極接続構造

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58118132A (ja) * 1981-12-30 1983-07-14 Matsushita Electric Ind Co Ltd 混成厚膜素子の電極接続構造

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01283939A (ja) * 1988-05-11 1989-11-15 Hitachi Ltd 半導体チップおよび基板並びにこれらによって構成される電子装置
FR2688628A1 (fr) * 1992-03-13 1993-09-17 Commissariat Energie Atomique Assemblage tridimensionnel de composants electroniques par microfils et galettes de soudure et procede de realisation de cet assemblage.
EP0642163A1 (fr) * 1993-09-06 1995-03-08 Commissariat A L'energie Atomique Procédé d'assemblage tridimensionnel de composants électroniques par boucles de microfils et éléments de soudure
FR2709870A1 (fr) * 1993-09-06 1995-03-17 Commissariat Energie Atomique Procédé d'assemblage tridimensionnel de composants électroniques par boucles de microfils et éléments de soudure.
US5567654A (en) * 1994-09-28 1996-10-22 International Business Machines Corporation Method and workpiece for connecting a thin layer to a monolithic electronic module's surface and associated module packaging
US5719438A (en) * 1994-09-28 1998-02-17 International Business Machines Corporation Method and workpiece for connecting a thin layer to a monolithic electronic module's surface and associated module packaging

Also Published As

Publication number Publication date
JPH0770675B2 (ja) 1995-07-31

Similar Documents

Publication Publication Date Title
KR0147259B1 (ko) 적층형 패키지 및 그 제조방법
US6300163B1 (en) Stacked leads-over-chip multi-chip module
US6861288B2 (en) Stacked semiconductor packages and method for the fabrication thereof
US5570274A (en) High density multichip module packaging structure
US6563217B2 (en) Module assembly for stacked BGA packages
US6476474B1 (en) Dual-die package structure and method for fabricating the same
US6376914B2 (en) Dual-die integrated circuit package
US5811879A (en) Stacked leads-over-chip multi-chip module
EP0595021A1 (en) Improved lead frame package for electronic devices
JP2002222914A (ja) 半導体装置及びその製造方法
JP2009111401A (ja) 積層半導体チップパッケージ
JP2002222889A (ja) 半導体装置及びその製造方法
JPH0357257A (ja) 高密度半導体メモリモジユール及びその形成方法
US20030198034A1 (en) Multi-chip module and fabricating method thereof
JP2001156251A (ja) 半導体装置
CN1964036A (zh) 堆叠型晶片封装结构
US20030015803A1 (en) High-density multichip module and method for manufacturing the same
JP2871636B2 (ja) Ｌｓｉモジュールとその製造方法
JPS6276753A (ja) 半導体装置およびその製造方法
JPH0677392A (ja) 半導体装置とその製造方法
JP3799120B2 (ja) 高容量メモリモジュール
JPS63136657A (ja) 両面実装電子回路ユニツト
KR19980025890A (ko) 리드 프레임을 이용한 멀티 칩 패키지
JP2002033443A (ja) 半導体モジュール
JPS62291156A (ja) 混成集積回路装置

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees