JPS58118132A - 混成厚膜素子の電極接続構造 - Google Patents
混成厚膜素子の電極接続構造Info
- Publication number
- JPS58118132A JPS58118132A JP56213216A JP21321681A JPS58118132A JP S58118132 A JPS58118132 A JP S58118132A JP 56213216 A JP56213216 A JP 56213216A JP 21321681 A JP21321681 A JP 21321681A JP S58118132 A JPS58118132 A JP S58118132A
- Authority
- JP
- Japan
- Prior art keywords
- thick film
- substrate
- printed
- foils
- film element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/14—Structural association of two or more printed circuits
- H05K1/144—Stacked arrangements of planar printed circuit boards
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/36—Assembling printed circuits with other printed circuits
- H05K3/361—Assembling flexible printed circuits with other printed circuits
- H05K3/363—Assembling flexible printed circuits with other printed circuits by soldering
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/403—Edge contacts; Windows or holes in the substrate having plural connections on the walls thereof
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Combinations Of Printed Boards (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本考案は混成厚膜素子の電極接続構造に関し。
混成厚膜素子を縦に積重ねて、素子間の電極を簡単に一
括で接続する様にしたものである。
括で接続する様にしたものである。
槙１図に集積回路・トランジスタ・コンデンサ・抵抗等
から成りかつブロック化された混成厚膜素子（１）の例
を示す。こｎは集積回路（以下工Ｃと云う）の例であり
、（２）がＩＣチップ、（３）が厚膜素子（１）の各電
極を示している。この厚膜素子（１）を縦に積重ねて接
続する時、従来では第２図に示す樟に各素子（１２間の
全電極（３）に細いワイヤー（４）を半田付し、そのワ
イヤー（４）の不必蒙な接続論断（６）をカットして各
回路優続を構成していた。この方式だと各ワイヤー（４
〕の間ｌＩ４をＩ＆密に官理し、半田付した恢、厚膜素
子（υ−の数ａの間の不必要な横続渦所（旬をカットす
るム１作東がやりにくいし時間もかかり、ワイヤー（４
ン會カツトする時も関違って力が加わると、に他（３）
が破懐する等の不良もでていた。
から成りかつブロック化された混成厚膜素子（１）の例
を示す。こｎは集積回路（以下工Ｃと云う）の例であり
、（２）がＩＣチップ、（３）が厚膜素子（１）の各電
極を示している。この厚膜素子（１）を縦に積重ねて接
続する時、従来では第２図に示す樟に各素子（１２間の
全電極（３）に細いワイヤー（４）を半田付し、そのワ
イヤー（４）の不必蒙な接続論断（６）をカットして各
回路優続を構成していた。この方式だと各ワイヤー（４
〕の間ｌＩ４をＩ＆密に官理し、半田付した恢、厚膜素
子（υ−の数ａの間の不必要な横続渦所（旬をカットす
るム１作東がやりにくいし時間もかかり、ワイヤー（４
ン會カツトする時も関違って力が加わると、に他（３）
が破懐する等の不良もでていた。
本考案は、こｎらの従来の欠点を解決することを目的と
して提供さｎたものである。
して提供さｎたものである。
以下１図示の実施例について本考案ｔｑ述すると、第３
図←）は本考案に使用するプリント基板（６）の−例を
示す。謳３図棒）において、（７）に厚ＩＩｋ素子（１
）がプリント基板（旬と接続さｎる位置。
図←）は本考案に使用するプリント基板（６）の−例を
示す。謳３図棒）において、（７）に厚ＩＩｋ素子（１
）がプリント基板（旬と接続さｎる位置。
（８）は各１１極と接続する為に印刷されたクリーム半
田、 ｔｌＪ）はプリント基板（６）上のｋｔ極間隔に
配置された７６１曲は不必賛な断音カットする穴である
。この図のプリント基板（６）に縦接続さｎた厚膜素子
（１）をクリーム半田（８）の位置におき、プリント基
板（６）の優るから赤外−等で加熱してや几ば、厚膜素
子（１）のｓｃｍが第３図の様に一諸に半田付さ几る。
田、 ｔｌＪ）はプリント基板（６）上のｋｔ極間隔に
配置された７６１曲は不必賛な断音カットする穴である
。この図のプリント基板（６）に縦接続さｎた厚膜素子
（１）をクリーム半田（８）の位置におき、プリント基
板（６）の優るから赤外−等で加熱してや几ば、厚膜素
子（１）のｓｃｍが第３図の様に一諸に半田付さ几る。
従って上記構成によｎば久の様な作用がある。
第１に多数の素子（１）を一括して半田付でき、捷た接
続後のワイヤーカットがなかのでカット時に外力が作用
することに伴なう不良がないＯ史に、プリント基板（６
）全上下や左右に伸ばせば他の−やプリント基板とを続
でき、また穴をあけｎはネジ等で固定できる。しかも第
４図（Ａ） Ｋ示す律にフレキシブル基板０′ｆｔ用い
、纂１図の様な厚膜素子は１に対応してそのフレキシブ
ル基板ｄυの４而（ｌｌ＆）の吊柄ｔ−齋いておけば、
同図ＣＢ）に示す悼に素子（１）の各月でフレキシブル
基板αｌ）ヲ曲げて１１便［＾てることにより、４面間
時に半田付できる。′また纂５図φ）に示す如くプリン
ト基板（６）の紬柄欲１も、電極間ピッチの紛をえかい
ておき、こｎを同図（Ｂ）に示す４ｉに故〃ロエで孔四
を開けて不易ｆ！劇所全カットする方法と、 ＩＯＪ図
（Ｃ）に示す様に初めから不必要な一所皿をエツチング
する方法等の凡用性が尚い。
続後のワイヤーカットがなかのでカット時に外力が作用
することに伴なう不良がないＯ史に、プリント基板（６
）全上下や左右に伸ばせば他の−やプリント基板とを続
でき、また穴をあけｎはネジ等で固定できる。しかも第
４図（Ａ） Ｋ示す律にフレキシブル基板０′ｆｔ用い
、纂１図の様な厚膜素子は１に対応してそのフレキシブ
ル基板ｄυの４而（ｌｌ＆）の吊柄ｔ−齋いておけば、
同図ＣＢ）に示す悼に素子（１）の各月でフレキシブル
基板αｌ）ヲ曲げて１１便［＾てることにより、４面間
時に半田付できる。′また纂５図φ）に示す如くプリン
ト基板（６）の紬柄欲１も、電極間ピッチの紛をえかい
ておき、こｎを同図（Ｂ）に示す４ｉに故〃ロエで孔四
を開けて不易ｆ！劇所全カットする方法と、 ＩＯＪ図
（Ｃ）に示す様に初めから不必要な一所皿をエツチング
する方法等の凡用性が尚い。
以上冥施例に旺述したように本考英に１几ぼ、各素子を
一括して半田付でき１作業が容易であり、また接続後の
不良の発生も憔めて少なく、細軸性に優几ており、実用
的１ｌｌｔＩ値は億めて大である。
一括して半田付でき１作業が容易であり、また接続後の
不良の発生も憔めて少なく、細軸性に優几ており、実用
的１ｌｌｔＩ値は億めて大である。
ｉ４１図Ｆｉ混成厚狭素子の斜視図、講２図は梃来の接
続法を示す４ＰＪｒ視図、第３図（Ａ） ｄ本考姦の一
実ｊ例を示すプリント基板のｆ＋祝図、同図（句にその
接続状態の側１図、第４図（勾は他の実施例全示すフレ
キシブル基板の展開図、同１８！！Ｊ（Ｂ）はその接続
状態の平面図、銅５図（Ａ） （Ｂ） （Ｃ）は曲の実
施例を示すプリント基板の斜視図である。 ｉｌ） Ｖｉ厚展木子、（３λは電慣、（６〕はプリン
ト基板、（８）はクリーム牛１ｆｆ、（９）は油、υ１
は穴、ｕｌ＋ｒユフレキシブルＭａ、１１２１はｆ？３
悄である。 第Ｓ図 ／Ｚ ／ｚ１０ ／２ 第３図Ｃ） 手 続 補 正 書（自発） 昭１０５７年 ２月２３日 特許庁長官 島 １）−４奮 殿 １ 事件の表示 昭和５ｂ年 ＊ ｆｆ ａ 第 ２１３２１６
号２発明の名称 混ａ厚ｍ木子の電憶慣枕構造 ３ 補正をする者 事件との関係 時針 出願人任 所大阪肘門
真市大字門真１００６舎堆昭和 年 月
日（発送日 昭和 年 月 日ン６ 補正の対
象 明細薔及び安仕状 ７、＠正の内在 明Ｗ＃Ｕ４及び安仕状号１お式の」す。 明 糸１） 噛−（澄丈蓼丁Ｊヒノ１、
発明の名称 混ｔ１に、厚族素子の一億裁就傳造 ２峙Ｉｔ！ｆｒｇ求の範囲 ｉｌｌ 乗積回路・トランジスターコンデンサＯ抵抗
等から成りかつブロック化さｎた混成厚訣素子ｔ−縦方
向に積電ねで、谷菓子の電極間を必要な個Ｆ９ｒたけ接
続する様に、雑本間ピッチの泊に孔１１−設は又は不必
蒙固ｆｆ１ｋエツチングしたプリント基板又は７レキシ
プル基板に厚膜素子の１ａ像と接続さｎる部分の箔にり
１７−ム牛田を印刷し、厚朕素子を島根に自書させて一
括接枕したことを特欧とする混成厚襄素子の岨惨媛絖ｇ
埴。 ａ＠明の＃ｆ綱なｄｉｊｌＪ 本発明は混成厚＊＊子の亀値農紋栴迄に関し。 ｒＭ、戚厚換素子を縦に積電！ミて、菓子間の鴫極倉間
率に一括で接続する株にしたものである。 第１凶ｌＣ果槓回路轡トランジスタ・コンデンサ・姐抗
寺から成りかつブロック化さ几た混成厚膜素子（１）の
例を示す。こｆ′Ｌは来槓口路（以下ｆＣと云う）の例
であり、（２ＪがＩＣチップ、（３１がＩｖ楓木子ｔｌ
ｌの谷亀憾にボしている。この厚膜索子（υ倉縦に偵貞
ねて接続する時、ＯＥ来では第２図Ｖこボｆ様に谷素子
（１）閾の全電惚（３）に細いワイヤー（４λを午出何
１そのワイヤー（４）の不必賛な接ｈ：歯所（５） ｋ
カットして各回路接続ｔ−＃４成していた０この方式だ
と谷ワイヤー（４）の間隔を敵密に雪塊し、干出・釘し
た恢。 厚ｗ＆素子（１）間の畝−の闇の不必蒙な佼α固Ｑｌ
（５）をカットする為１作業がやりにぐいし時間もかか
り。 ワイヤー（４）をカットする時も間違って力が〃口わる
と、電惚（３）か破懐する等の不艮もでて＾た０本発明
は、こ几らＯ従来の欠点を屏犬することｔ−目のとして
提供さｎたものである。 以下１図示の央７１！１めについて本発明を叶造すると
、第３因（勾は本発明に便用するプリント基板（ｂ）の
−丙會示す。第３図両において、（７）は厚禮其子ｉ１
Ｊがプリント基板（６）と嵌就さｎる位１．（８丹ユ谷
１慎と振れする為ＩＣ１ｊ刷さｎたクリーム干出、（９
〕はプリント基板（ｆｊＪ上の１！他間隔に配置さ几た
箔、叫は不必要な轡をカットする穴である。この凶のプ
リント基板（６）に縦被絖された厚膜素子（１）會りＩ
Ｊ −ム午田（８）の位ｍにおき、プリント基板（ｆｌ
の後ろから赤外１ＩＩＩｌ！等で加熱してやｎば、厚族
茹子（１）の電極か第３図の休に一眩に半田付さｎるＯ 従って上記ｗｍによｎば次の様な作用がある。 納１に多数の索子ｆｌ） Ｋ−一括して半田付でき、ま
た振続漫のワイヤーカットがないのでカット時に外力が
作用することに伴なう不良が７±い。更に、プリントｋ
ＪＩｊｉ＜ｂ）ｋ上下や左右に伸ばせば他の線やプリン
ト基板と後続でき、ま念穴會あけｎばネジ等で１尾でき
る。しかも第４図（勾に示す葎にフレキシブル基嶺ｃＬ
］Ｊを用い、縞１図の球な厚−索子ｆｌ）に対ししてそ
のフレキシブル基板（２）の４而（１１１Ｌ）の吊悄を
督いておけば、同図（切に示す様に索子Ｌｌ）の各月で
フレキシブル基＆ｔａｌ１曲げて１憾に当てることによ
り、４！０同時に半田ばてきる。ｌｆｃ第５図囚に示す
如くプリント基板（６）の泊柄更も、−極間ピッチの−
【えがいてお１！、こｎｋ四凶伊）に示す昧に一咬加工
で孔Ｕｌを開けて不必賛丙所ｔカットする方法と、同図
（Ｃ） Ｋ示す様に初のから不必女な−ｍｔｍ−ｉｔエ
ツチングする方法等の凡用性が局い〇以上実ゐｉ／ＩＩ
Ｋ、詳述したように本発明にょｎば。 各素子を一括して半田付でき１作業が容易でめり。 また＃＃Ｘ波の不艮の発生も極めて少なく、１ｄ租江に
優ｎた吃のとなる。 ４、図面の簡単な説明 １１図ｒｉ混戚厚撲素子り斜伏凶、第２凶ｒゴ促米の嵌
続法を示す糾伐図、絹３図（勾は本発明の一表残銅を示
すプリント基板の斜視図、同図（Ｂ） ｕその按絖状塵
Ｏ１ｌ＃１面ν１．第４図に）は他の夾鳩例を示すフレ
キシブル基板の展開図、同図Φ）はその価試状純の平面
図、第５凶μバ均（切に他０夷ル列を示すプリント基板
の斜視図である。 （ＩＪは）＃農系子、（３１は１憔、（−にプリント基
板。 （８）にクリーム半Ｉｉｌ、＜９）に箔、す０は穴、叩
はフレキシブル基４に、邸は陥悄である。
続法を示す４ＰＪｒ視図、第３図（Ａ） ｄ本考姦の一
実ｊ例を示すプリント基板のｆ＋祝図、同図（句にその
接続状態の側１図、第４図（勾は他の実施例全示すフレ
キシブル基板の展開図、同１８！！Ｊ（Ｂ）はその接続
状態の平面図、銅５図（Ａ） （Ｂ） （Ｃ）は曲の実
施例を示すプリント基板の斜視図である。 ｉｌ） Ｖｉ厚展木子、（３λは電慣、（６〕はプリン
ト基板、（８）はクリーム牛１ｆｆ、（９）は油、υ１
は穴、ｕｌ＋ｒユフレキシブルＭａ、１１２１はｆ？３
悄である。 第Ｓ図 ／Ｚ ／ｚ１０ ／２ 第３図Ｃ） 手 続 補 正 書（自発） 昭１０５７年 ２月２３日 特許庁長官 島 １）−４奮 殿 １ 事件の表示 昭和５ｂ年 ＊ ｆｆ ａ 第 ２１３２１６
号２発明の名称 混ａ厚ｍ木子の電憶慣枕構造 ３ 補正をする者 事件との関係 時針 出願人任 所大阪肘門
真市大字門真１００６舎堆昭和 年 月
日（発送日 昭和 年 月 日ン６ 補正の対
象 明細薔及び安仕状 ７、＠正の内在 明Ｗ＃Ｕ４及び安仕状号１お式の」す。 明 糸１） 噛−（澄丈蓼丁Ｊヒノ１、
発明の名称 混ｔ１に、厚族素子の一億裁就傳造 ２峙Ｉｔ！ｆｒｇ求の範囲 ｉｌｌ 乗積回路・トランジスターコンデンサＯ抵抗
等から成りかつブロック化さｎた混成厚訣素子ｔ−縦方
向に積電ねで、谷菓子の電極間を必要な個Ｆ９ｒたけ接
続する様に、雑本間ピッチの泊に孔１１−設は又は不必
蒙固ｆｆ１ｋエツチングしたプリント基板又は７レキシ
プル基板に厚膜素子の１ａ像と接続さｎる部分の箔にり
１７−ム牛田を印刷し、厚朕素子を島根に自書させて一
括接枕したことを特欧とする混成厚襄素子の岨惨媛絖ｇ
埴。 ａ＠明の＃ｆ綱なｄｉｊｌＪ 本発明は混成厚＊＊子の亀値農紋栴迄に関し。 ｒＭ、戚厚換素子を縦に積電！ミて、菓子間の鴫極倉間
率に一括で接続する株にしたものである。 第１凶ｌＣ果槓回路轡トランジスタ・コンデンサ・姐抗
寺から成りかつブロック化さ几た混成厚膜素子（１）の
例を示す。こｆ′Ｌは来槓口路（以下ｆＣと云う）の例
であり、（２ＪがＩＣチップ、（３１がＩｖ楓木子ｔｌ
ｌの谷亀憾にボしている。この厚膜索子（υ倉縦に偵貞
ねて接続する時、ＯＥ来では第２図Ｖこボｆ様に谷素子
（１）閾の全電惚（３）に細いワイヤー（４λを午出何
１そのワイヤー（４）の不必賛な接ｈ：歯所（５） ｋ
カットして各回路接続ｔ−＃４成していた０この方式だ
と谷ワイヤー（４）の間隔を敵密に雪塊し、干出・釘し
た恢。 厚ｗ＆素子（１）間の畝−の闇の不必蒙な佼α固Ｑｌ
（５）をカットする為１作業がやりにぐいし時間もかか
り。 ワイヤー（４）をカットする時も間違って力が〃口わる
と、電惚（３）か破懐する等の不艮もでて＾た０本発明
は、こ几らＯ従来の欠点を屏犬することｔ−目のとして
提供さｎたものである。 以下１図示の央７１！１めについて本発明を叶造すると
、第３因（勾は本発明に便用するプリント基板（ｂ）の
−丙會示す。第３図両において、（７）は厚禮其子ｉ１
Ｊがプリント基板（６）と嵌就さｎる位１．（８丹ユ谷
１慎と振れする為ＩＣ１ｊ刷さｎたクリーム干出、（９
〕はプリント基板（ｆｊＪ上の１！他間隔に配置さ几た
箔、叫は不必要な轡をカットする穴である。この凶のプ
リント基板（６）に縦被絖された厚膜素子（１）會りＩ
Ｊ −ム午田（８）の位ｍにおき、プリント基板（ｆｌ
の後ろから赤外１ＩＩＩｌ！等で加熱してやｎば、厚族
茹子（１）の電極か第３図の休に一眩に半田付さｎるＯ 従って上記ｗｍによｎば次の様な作用がある。 納１に多数の索子ｆｌ） Ｋ−一括して半田付でき、ま
た振続漫のワイヤーカットがないのでカット時に外力が
作用することに伴なう不良が７±い。更に、プリントｋ
ＪＩｊｉ＜ｂ）ｋ上下や左右に伸ばせば他の線やプリン
ト基板と後続でき、ま念穴會あけｎばネジ等で１尾でき
る。しかも第４図（勾に示す葎にフレキシブル基嶺ｃＬ
］Ｊを用い、縞１図の球な厚−索子ｆｌ）に対ししてそ
のフレキシブル基板（２）の４而（１１１Ｌ）の吊悄を
督いておけば、同図（切に示す様に索子Ｌｌ）の各月で
フレキシブル基＆ｔａｌ１曲げて１憾に当てることによ
り、４！０同時に半田ばてきる。ｌｆｃ第５図囚に示す
如くプリント基板（６）の泊柄更も、−極間ピッチの−
【えがいてお１！、こｎｋ四凶伊）に示す昧に一咬加工
で孔Ｕｌを開けて不必賛丙所ｔカットする方法と、同図
（Ｃ） Ｋ示す様に初のから不必女な−ｍｔｍ−ｉｔエ
ツチングする方法等の凡用性が局い〇以上実ゐｉ／ＩＩ
Ｋ、詳述したように本発明にょｎば。 各素子を一括して半田付でき１作業が容易でめり。 また＃＃Ｘ波の不艮の発生も極めて少なく、１ｄ租江に
優ｎた吃のとなる。 ４、図面の簡単な説明 １１図ｒｉ混戚厚撲素子り斜伏凶、第２凶ｒゴ促米の嵌
続法を示す糾伐図、絹３図（勾は本発明の一表残銅を示
すプリント基板の斜視図、同図（Ｂ） ｕその按絖状塵
Ｏ１ｌ＃１面ν１．第４図に）は他の夾鳩例を示すフレ
キシブル基板の展開図、同図Φ）はその価試状純の平面
図、第５凶μバ均（切に他０夷ル列を示すプリント基板
の斜視図である。 （ＩＪは）＃農系子、（３１は１憔、（−にプリント基
板。 （８）にクリーム半Ｉｉｌ、＜９）に箔、す０は穴、叩
はフレキシブル基４に、邸は陥悄である。
Claims (1)
- （υ 集積回路・トランジスタ・コンデンサ・抵抗等か
ら成りかつブロック化さ几た混成）！＃膜素子を縦方向
に積重ねて、各素子の電他関を必要な箇所だけ接続する
様ＶＣ，電他間ピッチの箔に孔を設は又は不必女箇所を
エツチングしたプリント基板又ルキシプル基板に厚−素
子の電極と接続される部分の箔にクリーム半田を印刷し
、厚膜素子を基板に当価させて一括接続したことを特徴
とする混成厚膜素子の電極接続構造。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56213216A JPS58118132A (ja) | 1981-12-30 | 1981-12-30 | 混成厚膜素子の電極接続構造 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56213216A JPS58118132A (ja) | 1981-12-30 | 1981-12-30 | 混成厚膜素子の電極接続構造 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS58118132A true JPS58118132A (ja) | 1983-07-14 |
Family
ID=16635450
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56213216A Pending JPS58118132A (ja) | 1981-12-30 | 1981-12-30 | 混成厚膜素子の電極接続構造 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58118132A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6276753A (ja) * | 1985-09-30 | 1987-04-08 | Toshiba Corp | 半導体装置およびその製造方法 |
| JPS62113455A (ja) * | 1985-11-12 | 1987-05-25 | Mitsubishi Electric Corp | 半導体装置 |
-
1981
- 1981-12-30 JP JP56213216A patent/JPS58118132A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6276753A (ja) * | 1985-09-30 | 1987-04-08 | Toshiba Corp | 半導体装置およびその製造方法 |
| JPS62113455A (ja) * | 1985-11-12 | 1987-05-25 | Mitsubishi Electric Corp | 半導体装置 |
| JPH0440862B2 (ja) * | 1985-11-12 | 1992-07-06 | Mitsubishi Electric Corp |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE60026331T2 (de) | Leiterplatte, halbleiter und herstellung, test und gehäusung desselben und systemplatte und elektronikgerät | |
| JPS58118132A (ja) | 混成厚膜素子の電極接続構造 | |
| DE3939647A1 (de) | Traegersubstrat und verfahren zur herstellung des traegersubstrates | |
| TWI307613B (en) | Circuit board formed conductor structure method for fabrication | |
| JPS6312190A (ja) | 多層配線基板の作成方法 | |
| JPS59159595A (ja) | 金属プリント基板の製造方法 | |
| DE2324006A1 (de) | Verfahren zur herstellung einer mehrschicht-dickfilmschaltung mit leitenden kreuzverbindungen | |
| TW463270B (en) | Electronic device without the requirement of bonding | |
| JPS60143685A (ja) | 厚膜集積回路装置 | |
| JPS5812970U (ja) | 印刷配線基板 | |
| JPS60198701A (ja) | 電気抵抗器 | |
| JPS60130803A (ja) | 可変抵抗器 | |
| JPS58202503A (ja) | 厚膜抵抗体の製造方法 | |
| JPS58115774U (ja) | 液晶表示素子装置 | |
| JPS6054493A (ja) | 多層パタ−ン型プリント基板 | |
| JPS59204201A (ja) | 厚膜抵抗体アレイおよびその製造方法 | |
| JPS60151148U (ja) | 厚膜回路基板 | |
| JPS5950459U (ja) | ほうろう基板 | |
| JPS63232484A (ja) | プリント板の穴明けデ−タの自動作成方法 | |
| JPS59215796A (ja) | 厚膜多層配線基板 | |
| JPS59177158U (ja) | 多端子厚膜ヒユ−ズ | |
| JPS58138303U (ja) | 複合抵抗器 | |
| JPH0118595B2 (ja) | ||
| JPS60150685A (ja) | ほうろう基板印刷配線板 | |
| DE1439708A1 (de) | Verfahren zur Befestigung von Kontaktfahnen an Halbleiterplaettchen |