JPS62113455A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS62113455A JPS62113455A JP25397585A JP25397585A JPS62113455A JP S62113455 A JPS62113455 A JP S62113455A JP 25397585 A JP25397585 A JP 25397585A JP 25397585 A JP25397585 A JP 25397585A JP S62113455 A JPS62113455 A JP S62113455A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- substrates
- connector
- substrate
- board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49805—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the leads being also applied on the sidewalls or the bottom of the substrate, e.g. leadless packages for surface mounting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/14—Structural association of two or more printed circuits
- H05K1/145—Arrangements wherein electric components are disposed between and simultaneously connected to two planar printed circuit boards, e.g. Cordwood modules
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/36—Assembling printed circuits with other printed circuits
- H05K3/368—Assembling printed circuits with other printed circuits parallel to each other
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Combinations Of Printed Boards (AREA)
- Lead Frames For Integrated Circuits (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この＠明は、２体等にプリント基板を実装する際に冷却
効率を損つことなく実装密度を向上させるような半導体
装置に関するものである。
効率を損つことなく実装密度を向上させるような半導体
装置に関するものである。
第５図、・δ°６図及び第７図は、従来の２体等にプリ
ント基板を実装する場合の半導体装置全示し、以下、こ
れらを用いて従来の装置？説明する。
ント基板を実装する場合の半導体装置全示し、以下、こ
れらを用いて従来の装置？説明する。
まず、嘉５図は空冷の場合の半導体装置全３次元実装し
た状態を示す正面図、＠６図はそれらの要部を示す斜視
図である。
た状態を示す正面図、＠６図はそれらの要部を示す斜視
図である。
従来の半導体装置は、大規模集噴回路（以下、ＶＬＳＩ
という）を搭載した基板（５）とキャップ（６）を介し
てその発熱を大気中に放熱させる空冷用ヒートシンク（
９ａ）で構成されている。そして、その半導体装置は工
１０ピン（４）をプリント基板（１１に牛田付けされ、
さらに、そのプリント基板（１’）がマザーボード（８
）に３次元的に組込まれている。そして、ＶＬＳＩから
発生し念熱は強制空冷により空冷用ヒートシンク（９ａ
）から大気中に放熱される。
という）を搭載した基板（５）とキャップ（６）を介し
てその発熱を大気中に放熱させる空冷用ヒートシンク（
９ａ）で構成されている。そして、その半導体装置は工
１０ピン（４）をプリント基板（１１に牛田付けされ、
さらに、そのプリント基板（１’）がマザーボード（８
）に３次元的に組込まれている。そして、ＶＬＳＩから
発生し念熱は強制空冷により空冷用ヒートシンク（９ａ
）から大気中に放熱される。
次に、第７図は従来の液冷の場合を示し半導体装置が２
次元実装された状態を示す斜視図である。
次元実装された状態を示す斜視図である。
この実技方法は３次元実装方法と異な５ＶＬＥｌＩを搭
載した基板（５）が直接マザーボードＣ３）ｌｃ２次元
的に組込漬れている。そして、冷却媒体がノくイブＱｌ
）を通り、各液冷用ヒートシンク（９ｂ）を循環するこ
とにより基板（５）の発熱を冷却させる。
載した基板（５）が直接マザーボードＣ３）ｌｃ２次元
的に組込漬れている。そして、冷却媒体がノくイブＱｌ
）を通り、各液冷用ヒートシンク（９ｂ）を循環するこ
とにより基板（５）の発熱を冷却させる。
従来の半導体装置は以上のように構成され、基板（５）
底面からのみＩ１０ビン（４）全取出しているのでＩ１
０ビン（４）の取出しに限界がある。さらに、従来の実
装方法ではプリント基板（１）間の間隔が大きいために
！装密度が小さいなどの問題点があった。
底面からのみＩ１０ビン（４）全取出しているのでＩ１
０ビン（４）の取出しに限界がある。さらに、従来の実
装方法ではプリント基板（１）間の間隔が大きいために
！装密度が小さいなどの問題点があった。
この発明は上記のような問題点を解消するためになされ
たもので、従来より小さい面積で多くの工１０ピンを取
出子ことができる半導体装置と従来より実装密度を大き
くした半導体装Ｉｌｌ得ることを目的とする０ 〔問題点を解決するための手段〕 この発明に係る半導体装置は、゛茗３図に示すようにメ
タライズ部分（ｌｏａ）を基板（５）側ｌ′ｆｉに設け
たものであり、実装方法は、男４図に示したコネクタ（
３）ヲ用いて実装方法を改良したものである。
たもので、従来より小さい面積で多くの工１０ピンを取
出子ことができる半導体装置と従来より実装密度を大き
くした半導体装Ｉｌｌ得ることを目的とする０ 〔問題点を解決するための手段〕 この発明に係る半導体装置は、゛茗３図に示すようにメ
タライズ部分（ｌｏａ）を基板（５）側ｌ′ｆｉに設け
たものであり、実装方法は、男４図に示したコネクタ（
３）ヲ用いて実装方法を改良したものである。
この発明における半導体装置は、メタライズ部分（ｌｏ
ａ）Ｋより接続及び入出力が可能にされ、工１０ピンの
役目を果す。さらに、実装方法は、コネクタ（３）の使
用によりパッケージ間の相互配線が達成され、実装密度
が向上する。
ａ）Ｋより接続及び入出力が可能にされ、工１０ピンの
役目を果す。さらに、実装方法は、コネクタ（３）の使
用によりパッケージ間の相互配線が達成され、実装密度
が向上する。
以下、この発明の一実施例を図について説明する。ｔＪ
Ｆ、１図において、（５）はＶＬＳＩ （図示しテｖな
い）を搭載した基板でありその基板（５）には第３図に
示したように基板側面に他の基板との接続及び信号等の
入出力を可能にするメタライズ部分（１０ａ）がある。
Ｆ、１図において、（５）はＶＬＳＩ （図示しテｖな
い）を搭載した基板でありその基板（５）には第３図に
示したように基板側面に他の基板との接続及び信号等の
入出力を可能にするメタライズ部分（１０ａ）がある。
（３）はこの基板（５）の側面に石２図のように半田等
の接着剤（２）で接着されたコネクタでありそのコネク
タ（３１Ｋは第４図に示したようＶＣ２つの基板の機械
的及び電気的接続を可能にするメタライズ部分（ｌｏｂ
）ｆ＞Ｅある０このコネクタ（３１を介して２つの基板
間の相互配線接続がなされている。また、ｖｒ、ｔｓ工
を搭載した基板（５）の発熱はキャップ（６）から熱伝
導性の良い接着剤（７）で接着されたヒートシンク（９
）ニ伝えられ、２つの基板の発熱は１つのヒートシンク
で放熱される。そして、２つの基板はそれぞれのＩ１０
ビン（４）全半田付けされることによりそれぞれのプリ
ント基板（１）に装着され、さらに、そのプリント基板
（１）がマザーボード（８）に実装されている〇 上記のように構成された半導体装置においては、基板（
５）の側面に他の基板との接続及び信号等の入出力を可
能にするメタライズ部分（］、Ｏａ） １に設けた之め
、その部分が工１０ピンの役目を果し、従来より小さい
面積で多くの工１０ビンを取出すことができた。また、
２つの基板の機械的及び電気的接続を可能にするメタラ
イズ部分（ｌＧｂ）を有するコネクタ（３１の使用は、
２つの基板間の相互配線接続を可能とすると共にプリン
ト基板（１）内の配線を簡単なものとした、さらに、２
つの基板の発熱を１つのヒートシンク（９）で放熱させ
る構造とし念ため、プリント基板（１）間の間隔を従来
より小さくでき、よって、実装密度を向上さすことがで
きた。
の接着剤（２）で接着されたコネクタでありそのコネク
タ（３１Ｋは第４図に示したようＶＣ２つの基板の機械
的及び電気的接続を可能にするメタライズ部分（ｌｏｂ
）ｆ＞Ｅある０このコネクタ（３１を介して２つの基板
間の相互配線接続がなされている。また、ｖｒ、ｔｓ工
を搭載した基板（５）の発熱はキャップ（６）から熱伝
導性の良い接着剤（７）で接着されたヒートシンク（９
）ニ伝えられ、２つの基板の発熱は１つのヒートシンク
で放熱される。そして、２つの基板はそれぞれのＩ１０
ビン（４）全半田付けされることによりそれぞれのプリ
ント基板（１）に装着され、さらに、そのプリント基板
（１）がマザーボード（８）に実装されている〇 上記のように構成された半導体装置においては、基板（
５）の側面に他の基板との接続及び信号等の入出力を可
能にするメタライズ部分（］、Ｏａ） １に設けた之め
、その部分が工１０ピンの役目を果し、従来より小さい
面積で多くの工１０ビンを取出すことができた。また、
２つの基板の機械的及び電気的接続を可能にするメタラ
イズ部分（ｌＧｂ）を有するコネクタ（３１の使用は、
２つの基板間の相互配線接続を可能とすると共にプリン
ト基板（１）内の配線を簡単なものとした、さらに、２
つの基板の発熱を１つのヒートシンク（９）で放熱させ
る構造とし念ため、プリント基板（１）間の間隔を従来
より小さくでき、よって、実装密度を向上さすことがで
きた。
なお、上記実施例では基板（５）とコネクタ（３）は半
田等の接着剤（２）を用い念接着博造につｈて説明した
が、第８図に示したコンタクトＱ４） ｔ Ｖする着脱
可能な改良型コネクタ（２）でもよｈｏこの時、放熱系
は、第９図に示し念ようにキャップ（６）及びヒートシ
ンク（９）をボルト締め可能な構造とし、キャップ（６
）トヒートシンク（９）の間には熱伝導性の良Ａゴム等
を用い分解な構造とする。
田等の接着剤（２）を用い念接着博造につｈて説明した
が、第８図に示したコンタクトＱ４） ｔ Ｖする着脱
可能な改良型コネクタ（２）でもよｈｏこの時、放熱系
は、第９図に示し念ようにキャップ（６）及びヒートシ
ンク（９）をボルト締め可能な構造とし、キャップ（６
）トヒートシンク（９）の間には熱伝導性の良Ａゴム等
を用い分解な構造とする。
また、上記実施例ではヒートシンク（９）の規定は行わ
なかったが、第１０図及び第１１図に示したような液冷
用ヒートシンク（９ｂ）又は第１２図に示した空冷用ヒ
ートシンク（９ａ）でもかまわない。しかし、２つの基
板を１つの七−トシンクで冷却する点から放熱効率の高
い第１０図及び９；１１図に示した液冷用ヒートシンク
（９ｂ）が望ましい。
なかったが、第１０図及び第１１図に示したような液冷
用ヒートシンク（９ｂ）又は第１２図に示した空冷用ヒ
ートシンク（９ａ）でもかまわない。しかし、２つの基
板を１つの七−トシンクで冷却する点から放熱効率の高
い第１０図及び９；１１図に示した液冷用ヒートシンク
（９ｂ）が望ましい。
更に、上記実施例では規定しなかつ念基板（５）に搭載
されたｖＬＳＩは、１個のワンチップタイプでも複数個
のマルチチップタイプであってもよく、上記実施例と同
様の効果を奏する。
されたｖＬＳＩは、１個のワンチップタイプでも複数個
のマルチチップタイプであってもよく、上記実施例と同
様の効果を奏する。
第１３図第１４図はこの種の液冷式半導体装置の他の実
施例を示し、第１３図は正面図、第１４図は要部拡大斜
視図を示す。
施例を示し、第１３図は正面図、第１４図は要部拡大斜
視図を示す。
どの発明は以上説明したとおり、基板（５）側面に他の
基板との宰続及び信号等の入出力を可能にするメタライ
ズ部分（Ｔｈ） ｅ設け、その部分が工１０ピンの役目
を果すように構成したので、従来より小さい面債で多く
のＩ１０ピ／を取り出せる効果がある。さらに、２つの
基板の機械的及び電気的接続全可能にするメタライズ部
分（ｌｏｂ） ’１有するコネクタ（３）の使用による
基板間の相互配線接続及び２つの基板の発熱を１つのヒ
ートシンク（９）で放熱させる溝造とし九ので、プリン
ト基板（１）間の間隔を従来より小さくでき、よって、
実装密度を向上させる効果がある。
基板との宰続及び信号等の入出力を可能にするメタライ
ズ部分（Ｔｈ） ｅ設け、その部分が工１０ピンの役目
を果すように構成したので、従来より小さい面債で多く
のＩ１０ピ／を取り出せる効果がある。さらに、２つの
基板の機械的及び電気的接続全可能にするメタライズ部
分（ｌｏｂ） ’１有するコネクタ（３）の使用による
基板間の相互配線接続及び２つの基板の発熱を１つのヒ
ートシンク（９）で放熱させる溝造とし九ので、プリン
ト基板（１）間の間隔を従来より小さくでき、よって、
実装密度を向上させる効果がある。
第１図はこの発明の一実施例による半導体装置及び実装
方法を示す正面図、鳴２図は同じくこの発明における屑
板とコネクタの接続を示す部分図、第３図及び′力４図
はそれぞれ基板及びコネクタの詳細を示ｆ斜視図、″耳
５図及び第６圀はそれぞれ従来の強制空冷式３次元実装
方法による半・Ｂ体製［１及びその実装方法を示す正ｔ
ｌ’ｉｉ図及び斜視図、３′７図は同じ〈従来の液冷式
２次元実装方法による半導体装置及びその実装方法を示
す斜視図、第８図及び糸９図はそれぞれこの発明の他の
実施例金示す改良型コネクタとその装着方法を示す断・
狛図及びその時の放熱部分を示す断面図、第１０図と第
１１図及び第１２図はそれぞれこの発明の一実施例にお
ける液冷ヒートシンクの部分断面図及び空冷ヒートシン
クの正面図である。 ％１３図、″第１４図はこの発りＪ装置の他の実施例を
示す図面である。 図において、（１）はプリント基板、（２）は半田、（
３）はコネクタ、（４）はＩ１０ビン、（５）は基板、
（６）ｆまキーヤツブ、（７）は接着剤、（８）はマザ
ーボード、（９）はヒートシンク、αＱはメタライズ部
分、ａηはパイプ、ｑシは改良型コネクタ、（至）は配
線、α弔はコンタクト、（ハ）はゴム、（ト）はボルト
、αηはスプリングワッシャ、（７）はプツト、四は冷
却媒体入口、（１）は冷却媒体出口、（２１１は冷却媒
体出口である。 なお、り１中、同一符号は同一、又は相当部分を示す。
方法を示す正面図、鳴２図は同じくこの発明における屑
板とコネクタの接続を示す部分図、第３図及び′力４図
はそれぞれ基板及びコネクタの詳細を示ｆ斜視図、″耳
５図及び第６圀はそれぞれ従来の強制空冷式３次元実装
方法による半・Ｂ体製［１及びその実装方法を示す正ｔ
ｌ’ｉｉ図及び斜視図、３′７図は同じ〈従来の液冷式
２次元実装方法による半導体装置及びその実装方法を示
す斜視図、第８図及び糸９図はそれぞれこの発明の他の
実施例金示す改良型コネクタとその装着方法を示す断・
狛図及びその時の放熱部分を示す断面図、第１０図と第
１１図及び第１２図はそれぞれこの発明の一実施例にお
ける液冷ヒートシンクの部分断面図及び空冷ヒートシン
クの正面図である。 ％１３図、″第１４図はこの発りＪ装置の他の実施例を
示す図面である。 図において、（１）はプリント基板、（２）は半田、（
３）はコネクタ、（４）はＩ１０ビン、（５）は基板、
（６）ｆまキーヤツブ、（７）は接着剤、（８）はマザ
ーボード、（９）はヒートシンク、αＱはメタライズ部
分、ａηはパイプ、ｑシは改良型コネクタ、（至）は配
線、α弔はコンタクト、（ハ）はゴム、（ト）はボルト
、αηはスプリングワッシャ、（７）はプツト、四は冷
却媒体入口、（１）は冷却媒体出口、（２１１は冷却媒
体出口である。 なお、り１中、同一符号は同一、又は相当部分を示す。
Claims (4)
- （１）大規模集積回路が搭載され側面に信号等の入出力
が可能なメタライズ部分を有する基板、上記基板と他の
該基板の相互配線接続を可能にするメタライズ部分を有
するコネクタ、上記コネクタで上記基板を電気的及び機
械的に接合した構造を有することを特徴とする半導体装
置。 - （２）上記半導体装置と他の該半導体装置の発熱をそれ
ぞれのキャップを介して同一のヒートシンクを用いて放
熱を行うように実装したことを特徴とする特許請求の範
囲第１項記載の半導体装置。 - （３）上記コネクタが着脱可能な形状であることを特徴
とする特許請求の範囲第１項記載の半導体装置。 - （４）上記キャップとヒートシンクの放熱系がボルト締
め可能な形状で分解が可能であることを特徴とする特許
請求の範囲第２項記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25397585A JPS62113455A (ja) | 1985-11-12 | 1985-11-12 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25397585A JPS62113455A (ja) | 1985-11-12 | 1985-11-12 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62113455A true JPS62113455A (ja) | 1987-05-25 |
| JPH0440862B2 JPH0440862B2 (ja) | 1992-07-06 |
Family
ID=17258528
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25397585A Granted JPS62113455A (ja) | 1985-11-12 | 1985-11-12 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62113455A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007317986A (ja) * | 2006-05-29 | 2007-12-06 | Renesas Technology Corp | 電子機器 |
| JP2014064029A (ja) * | 2013-12-09 | 2014-04-10 | Toshiba Mitsubishi-Electric Industrial System Corp | 水冷却フィン及び高電圧装置 |
| JP2022022027A (ja) * | 2020-07-24 | 2022-02-03 | 株式会社デンソー | 電子制御装置および電子制御装置の集合体 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58118132A (ja) * | 1981-12-30 | 1983-07-14 | Matsushita Electric Ind Co Ltd | 混成厚膜素子の電極接続構造 |
| JPS6065554A (ja) * | 1983-09-20 | 1985-04-15 | Seiko Epson Corp | 半導体パッケ−ジ |
-
1985
- 1985-11-12 JP JP25397585A patent/JPS62113455A/ja active Granted
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58118132A (ja) * | 1981-12-30 | 1983-07-14 | Matsushita Electric Ind Co Ltd | 混成厚膜素子の電極接続構造 |
| JPS6065554A (ja) * | 1983-09-20 | 1985-04-15 | Seiko Epson Corp | 半導体パッケ−ジ |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007317986A (ja) * | 2006-05-29 | 2007-12-06 | Renesas Technology Corp | 電子機器 |
| JP2014064029A (ja) * | 2013-12-09 | 2014-04-10 | Toshiba Mitsubishi-Electric Industrial System Corp | 水冷却フィン及び高電圧装置 |
| JP2022022027A (ja) * | 2020-07-24 | 2022-02-03 | 株式会社デンソー | 電子制御装置および電子制御装置の集合体 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0440862B2 (ja) | 1992-07-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4884168A (en) | Cooling plate with interboard connector apertures for circuit board assemblies | |
| US7098080B2 (en) | Method of making a semiconductor package with integrated heat spreader attached to a thermally conductive substrate core | |
| JP4422323B2 (ja) | 半導体装置 | |
| US4338621A (en) | Hermetic integrated circuit package for high density high power applications | |
| US4953060A (en) | Stackable integrated circuit chip package with improved heat removal | |
| US6873530B2 (en) | Stack up assembly | |
| US3706010A (en) | Packaging structure having cooling means for a multiplicity of hermetic modules for integrated circuit chips | |
| EP0054539B1 (en) | A semiconductor integrated circuit device with an improved heat sink | |
| US5359493A (en) | Three dimensional multi-chip module with integral heat sink | |
| JP2002528922A (ja) | 熱放散に適した積層された回路基板アセンブリ | |
| JPH04229645A (ja) | 電子回路パッケージ・モジュール | |
| JP2006146918A (ja) | マルチプロセッサ回路基板を有する電子アセンブリ及び方法 | |
| US5006925A (en) | Three dimensional microelectric packaging | |
| JP2001189412A (ja) | 半導体装置および半導体実装方法 | |
| WO1981003734A1 (en) | Heat pin integrated circuit packaging | |
| JP2004022844A (ja) | パワーモジュール | |
| JPS62113455A (ja) | 半導体装置 | |
| JPS6188547A (ja) | 半導体装置 | |
| US20230232589A1 (en) | Electronic control device | |
| US20160330854A1 (en) | Circuit packages including modules that include at least one integrated circuit | |
| JPH09213847A (ja) | 半導体集積回路装置及びこの製造方法並びにそれを用いた電子装置 | |
| JPS63289847A (ja) | Ｌｓｉパッケ−ジの放熱構造 | |
| CN218647917U (zh) | 一种功率模块 | |
| CN218647940U (zh) | 一种功率模块 | |
| CN220627792U (zh) | 一种多面散热的半导体器件 |