DE60026331T2 - Leiterplatte, halbleiter und herstellung, test und gehäusung desselben und systemplatte und elektronikgerät - Google Patents

Leiterplatte, halbleiter und herstellung, test und gehäusung desselben und systemplatte und elektronikgerät Download PDF

Info

Publication number
DE60026331T2
DE60026331T2 DE60026331T DE60026331T DE60026331T2 DE 60026331 T2 DE60026331 T2 DE 60026331T2 DE 60026331 T DE60026331 T DE 60026331T DE 60026331 T DE60026331 T DE 60026331T DE 60026331 T2 DE60026331 T2 DE 60026331T2
Authority
DE
Germany
Prior art keywords
semiconductor device
section
semiconductor
carrier layer
edges
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE60026331T
Other languages
English (en)
Other versions
DE60026331T8 (de
DE60026331D1 (de
Inventor
Nobuaki Seiko Epson Corporation Suwa-shi Hashimoto
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Publication of DE60026331D1 publication Critical patent/DE60026331D1/de
Application granted granted Critical
Publication of DE60026331T2 publication Critical patent/DE60026331T2/de
Publication of DE60026331T8 publication Critical patent/DE60026331T8/de
Active legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5387—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
    • H01L2924/07811—Extrinsic, i.e. with electrical conductive fillers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/141—One or more single auxiliary printed circuits mounted on a main printed circuit, e.g. modules, adapters
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/189—Printed circuits structurally associated with non-printed electric components characterised by the use of a flexible or folded printed circuit

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Wire Bonding (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Structure Of Printed Boards (AREA)

Description

  • TECHNISCHES GEBIET
  • Die vorliegende Erfindung bezieht sich auf einen Zwischenverbindungsträger, einen Halbleiterbaustein, Verfahren zum Herstellen, Prüfen und zur Montage des Halbleiterbausteins, eine Leiterplatte sowie ein Elektronikgerät.
  • EINSCHLÄGIGER STAND DER TECHNIK
  • Gehäuse, deren Aufbau so gestaltet ist, daß ein erster Teil einer mit einem Halbleiterchip ausgestatteten Trägerschicht gebogen und mit einem zweiten Teil der Trägerschicht verbunden ist, die externe Anschlüsse aufweist, oder daß eine mit einem Halbleiterchip ausgestattete erste Trägerschicht mit einer zweiten Trägerschicht verbunden ist, die mit den externen Anschlüssen versehen ist, sind schon entwickelt worden. Da diese Gehäuse es möglich machen, die Fläche der Trägerschicht zu vergrößern und dabei die ebene Dimension zu verringern, ist der Freiheitsgrad hinsichtlich der Auslegung des Verbindungsmusters größer. Deshalb kann leicht ein gestapelter Aufbau geschaffen werden, in dem eine Anzahl Halbleiterchips aufeinander angeordnet sind.
  • Schwierig ist es allerdings, eine Trägerschicht zu biegen und genau an einer gewünschten Stelle zu überlagern. Es ist auch schwierig, eine Vielzahl von Trägerschichten an einer genauen Stelle zu verbinden. Die Gehäuseformen können sich voneinander unterscheiden, da beim Biegen und Überlagern einer Trägerschicht ein Trägerschichtteil von einem Teil vorsteht, der externe Anschlüsse besitzt. In einem solchen Fall können sich relative Positionen eines Gehäuseumrisses und externer Anschlüsse voneinander unterscheiden, so daß die Positionierung externer Anschlüsse in Bezug auf das Gehäuseprofil.
  • Ein Zwischenverbindungsträger gemäß dem Oberbegriff des Anspruchs 1 ist aus CH 689502 A bekannt.
  • JP 3-245591 A offenbart einen ähnlichen Zwischenverbindungsträger. Bei diesem Stand der Technik sind LSI-Gehäuse dicht auf einer flexiblen Leiterplatte angebracht und die flexible Leiterplatte dann so gefaltet, daß die LSI auf einem Bereich der flexiblen Leiterplatte denen auf dem anderen Bereich zugewandt sind.
  • OFFENBARUNG DER ERFINDUNG
  • Eine Aufgabe der vorliegenden Erfindung besteht darin, einen Zwischenverbindungsträger zu schaffen, der eine leichte Positionierung ermöglicht, sowie einen Halbleiterbaustein, Verfahren zum Herstellen, Prüfen und zur Montage des Halbleiterbausteins, eine Leiterplatte und ein Elektronikgerät.
  • Dieses Ziel wird erreicht mit einem Zwischenverbindungsträger gemäß Anspruch 1, einem Halbleiterbaustein gemäß Anspruch 8, einer Leiterplatte gemäß Anspruch 10, einem Elektronikgerät gemäß Anspruch 11, einem Verfahren gemäß den Ansprüchen 12 bis 14. Bevorzugte Ausführungsbeispiele der Erfindung sind Gegenstand der abhängigen Ansprüche.
  • Es sei darauf hingewiesen, daß der überlagerte zweite Teil nicht immer mit dem ersten Teil in Berührung steht. Gemäß der Erfindung hat der zweite Teil eine solche Gestalt, daß er dem ersten Teil, außer in einem Endbereich, überlagert wird, der als Bezug zur Lagebestimmung dient. Deshalb kann beim Überlagern des zweiten Teils auf den ersten Teil der Zwischenverbindungsträger dadurch positioniert werden, daß der Endbereich des ersten Teils als Bezug zur Lagebestimmung benutzt wird.
  • In diesem Zwischenverbindungsträger weist der erste Teil einen rechteckigen Grundabschnitt und einen vorstehenden Abschnitt auf, der sich von mindestens einer Kante des Grundabschnitts erstreckt und den Endbereich umfaßt. Damit lassen sich Positionen bestimmen, indem der vorstehende Abschnitt oder die beiden Kanten des vorstehenden Abschnitts herangezogen werden.
  • Bei einem Ausführungsbeispiel der Erfindung kann der zweite Teil vom ersten Teil getrennt sein, und der erste und zweite Teil können durch das Verbindungsmuster miteinander verbunden sein. Da der erste und zweite Teil getrennt sind, kann die Trägerschicht leicht in der Zone zwischen dem ersten und zweiten Teil gebogen oder gefaltet werden.
  • In dem Halbleiterbaustein kann im ersten Teil eine Vielzahl externer Anschlüsse vorgesehen sein. Bei dieser Konfiguration sind die relativen Positionen zwischen dem Endbereich als Bezug zur Lagebestimmung des ersten Teils und die externen Anschlüsse festgelegt, so daß die Positionierung der externen Anschlüsse leicht dadurch erfolgen kann, daß der Endbereich als Bezug zur Lagebestimmung heranzogen wird. Wenn die elektrischen Eigenschaften des Halbleiterbausteins geprüft werden, reicht es aus, den Halbleiterbaustein in eine Buchse zu stecken. Außerdem kann die Menge an Ausschußware aufgrund der Fehlpositionierung der externen Anschlüsse bei der Montage des Halbleiterbausteins auf einer Leiterplatte verringert werden.
  • KURZBESCHREIBUNG DER ZEICHNUNGEN
  • 1 veranschaulicht ein Verfahren zum Herstellen eines Halbleiterbausteins gemäß einem ersten Ausführungsbeispiel der Erfindung;
  • 2 veranschaulicht einen Halbleiterbaustein und Verfahren zum Prüfen und zur Montage eines Halbleiterbausteins gemäß dem ersten Ausführungsbeispiel der Erfindung.
  • 3 zeigt eine Leiterplatte, die mit dem Halbleiterbaustein gemäß dem ersten Ausführungsbeispiel der vorliegenden Erfindung bestückt ist;
  • 4 veranschaulicht ein Verfahren zum Herstellen eines Halbleiterbausteins gemäß einem zweiten Ausführungsbeispiel der vorliegenden Erfindung;
  • 5 veranschaulicht einen Halbleiterbaustein und Verfahren zum Prüfen und zur Montage eines Halbleiterbausteins gemäß dem zweiten Ausführungsbeispiel der vorliegenden Erfindung;
  • 6 veranschaulicht einen Halbleiterbaustein gemäß einer Abwandlung des zweiten Ausführungsbeispiels der vorliegenden Erfindung;
  • 7 zeigt einen Halbleiterbaustein gemäß einem dritten Ausführungsbeispiel der vorliegenden Erfindung;
  • 8 veranschaulicht einen Halbleiterbaustein und Verfahren zum Prüfen und zur Montage des Halbleiterbausteins gemäß einem vierten Ausführungsbeispiel der vorliegenden Erfindung;
  • 9 veranschaulicht einen Halbleiterbaustein gemäß einem fünften Ausführungsbeispiel der vorliegenden Erfindung;
  • 10 zeigt verschiedene Elektronikgeräte, die mit dem gemäß dem Verfahren der vorliegenden Erfindung hergestellten Halbleiterbaustein ausgestattet sind.
  • BESTE ART UND WEISE ZUM AUSFÜHREN DER ERFINDUNG
  • Ausführungsbeispiele der vorliegenden Erfindung werden nachfolgend unter Hinweis auf die Zeichnungen beschrieben.
  • Erstes Ausführungsbeispiel
  • 1 ist eine Ansicht, die ein Verfahren zur Herstellung eines Halbleiterbausteins gemäß einem ersten Ausführungsbeispiel zeigt, bei dem die vorliegende Erfindung angewandt ist. 2 ist eine Ansicht eines Halbleiterbausteins gemäß dem vorliegenden Ausführungsbeispiel und eines Verfahrens zum Prüfen oder zur Montage des Halbleiterbausteins. 3 ist eine Ansicht einer Leiterplatte, die mit dem Halbleiterbaustein gemäß dem vorliegenden Ausführungsbeispiel bestückt ist.
  • Trägerschicht
  • In dem Halbleiterbaustein gemäß dem vorliegenden Ausführungsbeispiel ist eine in 1 gezeigte Trägerschicht 10 verwendet. Die Trägerschicht 10 dient als Zwischenglied zur Montage mindestens eines (eine Vielzahl in 1) Halbleiterchips 40 und 42. Als Material der Trägerschicht 10 kann irgend ein organisches oder anorganisches Material oder ein Verbundgefüge aus diesen Materialien verwendet sein. Als Beispiele für die aus einem organischen Material geformte Trägerschicht 10 seien eine zweilagige oder dreilagige, flexible Trägerschicht aus einem Polyimidharz und dergleichen genannt. Vorzuziehen ist die Verwendung einer flexiblen Trägerschicht für den Fall, daß die Trägerschicht 10 gebogen wird. Als flexible Trägerschicht kann eine FPC (Flexible Printed Circuit – flexible gedruckte Schaltung) genannte Trägerschicht, eine Glasepoxyband genannte Trägerschicht oder eine Folienträgerschicht benutzt werden, die in der TAB-Technik (Tape Automated Bonding – automatisches Folienbondverfahren) angewandt wird. Als Beispiele einer aus einem anorganischen Material geschaffenen Trägerschicht 10 seien eine keramische Trägerschicht, eine Glasträgerschicht und dergleichen genannt. Als Beispiele einer Trägerschicht aus einem Verbundgefüge aus organischen und anorganischen Stoffen sei ein Glasepoxysubstrat und dergleichen genannt. Diese Trägerschichten können mehrschichtige Substrate oder aufgebaute Trägerschichten sein.
  • An einem Rand der Trägerschicht 10 ist ein Verbindungsmuster 12 ausgebildet. Das Verbindungsmuster 12 kann aus einem leitfähigen Material, beispielsweise Kupfer gebildet sein. Das Verbindungsmuster 12 ist vorzugsweise mit Lot, Zinn, Gold, Nickel oder einem aus diesen Stoffen zusammengesetzten Material überzogen. Die Trägerschicht 10 mit darauf ausgebildetem Verbindungsmustern 12 kann man als Zwischenverbindungsträger bezeichnen.
  • Das Verbindungsmuster 12 kann mit der Trägerschicht 10 durch einen (nicht gezeigten) Klebstoff verbunden sein, wodurch ein dreischichtiges Substrat entsteht. Das Verbindungsmuster 12 kann ohne Verwendung eines Klebstoffs auf der Trägerschicht 10 ausgebildet sein, wodurch ein zweischichtiges Substrat entsteht. Vorzugsweise wird das Verbindungsmuster 12 mit einer Schutzschicht, beispielsweise einem (nicht gezeigten) Resist in der Fläche, unter Ausschluß der elektrischen Verbindungen, beispielsweise Kontaktbereichen, bedeckt.
  • Die Trägerschicht 10 hat einen ersten Teil 14 und einen zweiten Teil 16. Der zweite Teil 16 ist dem ersten Teil 14 überlagert, wie 2 zeigt. Im einzelnen ist der zweite Teil 16 dem ersten Teil 14 durch Biegen oder Falten der Trägerschicht 10 in der Zone zwischen dem ersten und zweiten Teil 14 und 16 überlagert. Der erste Teil und zweite Teil können getrennt, aber durch das Verbindungsmuster 10 verbunden sein. Ein Beispiel für den zuletzt genannten Fall wird anhand des nächsten Ausführungsbeispiels beschrieben. Auch wenn der erste und zweite Teil 14 und 16 miteinander in Berührung gelangen und einen überlappenden Abschnitt haben, können diese Teile auch nicht miteinander in Kontakt stehen.
  • Der erste Teil 14 umfaßt einen rechteckigen Grundabschnitt 17 und mindestens einen (eine Vielzahl in 1) vorstehenden Abschnitt 18. Die vorstehenden Abschnitte 18 sind so ausgebildet, daß sie sich von der Kante des Grundabschnitts 17 erstrecken. Bei dem in 1 gezeigten Beispiel sind die vorstehenden Abschnitte 18 so gestaltet, daß sie sich von einer Kante (virtuelle Kante) des rechteckigen Grundabschnitts 17 in Richtung senkrecht zu demselben erstrecken. Allerdings können die vorstehenden Abschnitte 18 auch so ausgebildet sein, daß sie sich in anderer Richtung als senkrecht erstrecken. Angenommen, in 1, der Abschnitt des ersten Teils 14, der mit dem zweiten Teil 16 kontinuierlich und in der gleichen Breite ausgebildet ist, sei der Grundabschnitt 17, dann sind die vorstehenden Abschnitte 18 an den beiden parallelen Kanten (Ober- und Unterkante in 1) des rechteckigen Grundabschnitts 17 gebildet. Ein vorstehender Abschnitt 20 ist in Richtung entgegengesetzt zum zweiten Teil 16 aus der Zone heraus gebildet, die aus den beiden vorstehenden Abschnitten 18 und dem Grundabschnitt 17 besteht.
  • Die vorstehenden Abschnitte 18 haben eine obere Kante 22 parallel zu einer Kante des Grundabschnitts 17 und Kanten 24, die sich von der Kante des Grundabschnitts 17 in Richtung senkrecht dazu erstrecken. Genauer gesagt verlaufen die Kanten 22 und 24 rechtwinklig zueinander. Der vorstehende Abschnitt 20 hat eine Kante 26 parallel zu einer Kante des Grundabschnitts 17 sowie Kanten 28, die sich von der Kante des Grundabschnitts 17 in Richtung rechtwinklig dazu erstrecken. Die Kanten 26 und 28 verlaufen senkrecht zueinander. Linien von der Kante 22 des vorstehenden Abschnitts 18 und der Kante 26 des vorstehenden Abschnitts 20 erstrecken sich senkrecht zueinander.
  • Die Kante 24 des vorstehenden Abschnitts 18 und die Kante 28 des vorstehenden Abschnitts 20 bilden einen konkaven Endbereich 30. Der von der Kante 24 und der Kante 28 eingeschlossene Winkel ist ein rechter Winkel.
  • Der Endbereich mit den Kanten 22 und 24 des vorstehenden Abschnitts 18, der Endbereich mit den Kanten 26 und 28 des vorstehenden Abschnitts 20, der Endbereich mit den Kanten 24 und 28 der vorstehenden Abschnitte 18 und 20 oder der Endbereich mit den Kanten 22 und 26 der vorstehenden Abschnitte 18 und 20 dient als Bezug zur Lagebestimmung. Im einzelnen wird von den beiden rechtwinklig zueinander stehenden Kanten 22 und 24, den beiden rechtwinklig zueinander stehenden Kanten 26 und 28, den beiden rechtwinklig zueinander stehenden Kanten 24 und 28 und den beiden rechtwinklig zueinander stehenden Kanten 22 und 26 mindestens ein Paar aus jeweils zwei Kanten der Bezug zur Lagebestimmung.
  • Da die relativen Positionen der Bezüge zur Lagebestimmung und die externen Anschlüsse festgelegt sind, läßt sich die exakte Position der externen Anschlüsse ohne weiteres aus dem Umriß der Trägerschicht einschließlich der Bezüge zur Lagebestimmung feststellen, wenn der nachfolgend beschriebene Halbleiterbaustein geprüft oder montiert wird.
  • Auf dem ersten Teil 14 ist eine Vielzahl externer Anschlüsse 44 vorgesehen. Mindestens ein Halbleiterchip 42 kann auf dem ersten Teil 14 angebracht sein. Die Art der Anbringung des Halbleiterchips 42 wird nachfolgend im Zusammenhang mit der Beschreibung des Halbleiterbausteins beschrieben.
  • Der zweite Teil 16 ist so gestaltet, daß er dem ersten Teil 14 in der Fläche, außer in den oben beschriebenen Endbereichen, die Bezüge zur Lagebestimmung werden, überlagert wird. Bei dem in 1 gezeigten Beispiel hat der zweite Teil 16 eine Gestalt ähnlich der Zone des ersten Teils 14 unter Ausschluß der vorstehenden Abschnitte 18 und 20. Da der zweite Teil 16 diese Gestalt hat, überlappt er nicht die Endbereiche des ersten Teils 14, die bei der Überlagerung des zweiten Teils 16 über den ersten Teil 14 als Bezugspunkte zur Lagebestimmung dienen, wie aus 2 hervorgeht.
  • Der zweite Teil 16 ist dem Grundabschnitt 17 benachbart angeordnet, der in der Beschreibung der vorstehenden Abschnitte 18 des ersten Teils 14 in der Fläche außer den vorstehenden Abschnitten 18 bestimmt ist. Im in 1 gezeigten Beispiel ist der zweite Teil 16 mit dem ersten Teil 14 durchgehend und einstückig ausgebildet. Zwischen dem ersten und zweiten Teil 14 und 16 kann ein (nicht gezeigter) Schlitz ausgebildet sein. Die Trägerschicht 10 läßt sich in der Zone zwischen dem ersten und zweiten Teil 14 und 16 bei Vorhandensein eines Schlitzes leicht biegen oder falten.
  • Auf dem zweiten Teil 16 ist mindestens ein Halbleiterchip 40 angebracht. Die Art der Anbringung des Halbleiterchips 40 wird im Zusammenhang mit der Beschreibung des Halbleiterbausteins weiter unten beschrieben.
  • Es sei noch erwähnt, daß der vorstehend beschriebene Grundabschnitt 17 nur ein Beispiel ist und die Abgrenzung des Grundabschnitts nicht hierauf beschränkt ist. Angenommen in 1, die Zone des ersten Teils 14, die mit dem zweiten Teil 16 durchgehend in der gleichen Breite ausgebildet ist (Zone einschließlich des vorstehenden Abschnitts 20), sei der Grundabschnitt, dann sind die vorstehenden Abschnitte 18 an zwei parallelen Kanten (obere und untere Kante in 1) des Grundabschnitts gebildet. Angenommen die Zone einschließlich der beiden vorstehenden Abschnitte 18 und die Zone, welche diese vorstehenden Abschnitte 18 mit der gleichen Breite wie die vorstehenden Abschnitte 18 verbindet, sei der Grundabschnitt, dann ist der vorstehende Abschnitt 20 am Grundabschnitt in Richtung entgegengesetzt zum zweiten Teil 16 ausgebildet. In beiden Fällen erstreckt sich jeder der vorstehenden Abschnitte 18 und 20 von einer Kante des rechteckigen Grundabschnitts in geringerer Breite als es der Länge der Kante (virtuelle Kante) des Grundabschnitts entspricht.
  • Den Grundabschnitt kann man als rechteckigen Abschnitt bezeichnen, der von den vorstehenden Abschnitten 18 und 20 (beispielsweise Grundabschnitt 17) umgeben ist, und zwar gleichgültig wie breit der zweite Teil 16 ist.
  • Herstellungsverfahren für den Halbleiterbaustein
  • Mit dem Verfahren zum Herstellen des Halbleiterbausteins gemäß dem vorliegenden Ausführungsbeispiel wird mindestens einer der Halbleiterchips 40 und 42 auf der Trägerschicht 10 angebracht. Beispielsweise wird der Halbleiterchip 42 auf dem ersten Teil 14 der Trägerschicht 10 und der Halbleiterchip 40 auf dem zweiten Teil 16 angebracht. Während dieser Schritt ausgeführt wird, kann sich die Trägerschicht 10 ohne Biegung erstrecken.
  • Danach wird dem ersten Teil 14 der zweite Teil 16 überlagert. Zum Beispiel wird der zweite Teil 16 dem ersten Teil 14 dadurch überlagert, daß die Trägerschicht 10 in der Zone zwischen dem ersten und zweiten Teil 14 und 16 gebogen oder gefaltet wird.
  • Das Verfahren kann einen Schritt umfassen, gemäß dem eine Vielzahl externer Anschlüsse 44 vorgesehen wird (siehe 3). Die externen Anschlüsse 44 werden beispielsweise durch in der Trägerschicht 10 vorgesehene Durchgangslöcher 11 hindurch so ausgebildet, daß sie von der Kante der Trägerschicht entgegen der Kante, an dem das Verbindungsmuster 12 ausgebildet ist, vorstehen. Die externen Anschlüsse 44 können unter Verwendung von Lot oder dergleichen geschaffen werden. Durch Schmelzen von in den Durchgangslöchern 11 vorgesehenem Lot können sich aufgrund der Oberflächenspannung Kügelchen bilden. Die Durchgangslöcher 11 können mit einem leitfähigen Material gefüllt sein, und auf dem leitfähigen Material können Lotkügelchen angeordnet werden. Darüber hinaus kann die Innenfläche der Durchgangslöcher 11 kontaktiert werden.
  • In diesem Fall entsprechen die Positionen der Durchgangslöcher 11 den Positionen, an denen die externen Anschlüsse gebildet werden. Deshalb können die Bezüge zur Lagebestimmung der Trägerschicht und der Positionen der externen Anschlüsse genauer festgelegt werden, weil die Bezüge zur Lagebestimmung und die Durchgangslöcher 11 mit Hilfe einer Matrize im gleichen Schritt bei der Herstellung der Trägerschicht gestanzt werden können. Falls die Bezüge zur Lagebestimmung und die Durchgangslöcher 11 nicht im gleichen Schritt geschaffen werden können, können gleichzeitig mit den Durchgangslöchern 11 Bezugslöcher für die Lagebestimmung erzeugt werden, und die Bezüge zur Lagebestimmung der Trägerschicht können anhand dieser Bezugslöcher für die Lagebestimmung geschaffen werden.
  • Halbleiterbaustein
  • 3 ist eine Ansicht des Halbleiterbausteins gemäß dem vorliegenden Ausführungsbeispiel. Der Halbleiterbaustein umfaßt die Trägerschicht 10 und mindestens einen der Halbleiterchips 40 und 42. Bei der Trägerschicht 10 handelt es sich um die gleiche wie vorstehend beschrieben.
  • In der Trägerschicht 10 ist eine Vielzahl von Durchgangslöchern 11 ausgebildet. Die Durchgangslöcher 11 werden benutzt, um eine Vielzahl externer Anschlüsse 44 an das Verbindungsmuster 12 anzuschließen. Die externen Anschlüsse 44, die von der Kante der Trägerschicht 10 gegenüber der Kante vorstehen, an dem das Verbindungsmuster 12 ausgebildet ist, können mit dem Verbindungsmuster 12 über die Durchgangslöcher 11 elektrisch verbunden werden. Wenn sich beispielsweise das Verbindungsmuster 12 über die Durchgangslöcher 11 erstreckt, können die externen Anschlüsse 44 durch die Durchgangslöcher 11 hindurch auf dem Verbindungsmuster 12 vorgesehen werden.
  • Die externen Anschlüsse 44 werden mit Hilfe von Lot oder dergleichen geschaffen. Aufgrund der Oberflächenspannung durch das Schmelzen von Lot, mit dem die Durchgangslöcher 11 gefüllt sind, können sich Kügelchen bilden. Lötkügelchen können auf einem in den Durchgangslöchern 11 vorgesehenen, leitfähigen Material angeordnet werden. Die Innenflächen der Durchgangslöcher 11 können kontaktiert werden.
  • Das Verbindungsmuster 12, das so geformt ist, daß es sich über die Durchgangslöcher 11 erstreckt, kann in die Durchgangslöcher 11 hinein gebogen und als ein externer Anschluß benutzt werden. So kann beispielsweise ein Teil des Verbindungsmusters 12 mit Hilfe einer Matrize oder dergleichen in die Durchgangslöcher 11 gedrückt werden, was das Verbindungsmuster 12 veranlaßt, als externer Anschluß von der Kante der Trägerschicht 10 gegenüber derjenigen Kante vorzustehen, an dem das Verbindungsmuster 12 gebildet ist. Statt die externen Anschlüsse positiv auszubilden, können die externen Anschlüsse auch mittels auf eine Mutterleiterplatte aufgetragener Lötpaste geschaffen werden, wenn der Halbleiterbaustein aufgrund von Oberflächenspannung beim Schmelzen an der Mutterleiterplatte montiert wird. Bei diesem Halbleiterbaustein handelt es sich um einen Halbleiterbaustein in Kontaktstellen-Gitter-Anordnung, bei dem Kontaktstellen zur Schaffung der externen Anschlüsse an der auf der Leiterplatte anzubringenden Kante ausgebildet werden.
  • Wie 3 zeigt, werden durch Biegen der Trägerschicht 10 die Halbleiterchips 40 und 42 aufeinandergestapelt. Das ermöglicht es, den Halbleiterbaustein zu miniaturisieren. Vorzugsweise werden die Halbleiterchips 40 und 42 mit Hilfe eines Klebstoffs 46 oder dergleichen miteinander verbunden oder mittels eines mechanischen Verfahrens gesichert.
  • Im vorliegenden Ausführungsbeispiel sind die Halbleiterchips 40 und 42 mit dem Verbindungsmuster 12 mittels eines anisotropen, leitfähigen Films 32 verbunden. Die Art der Montage des Halbleiterchips 40 ist nicht in bestimmter Weise eingeschränkt. Im Fall des Bondens mit der Chipkontaktseite nach unten wird der Halbleiterchip 40 auf dem Verbindungsmuster 12 angebracht. Elektroden (vorzugsweise Höcker) des Halbleiterchips 40 werden an das Verbindungsmuster 12 gebondet. Die Elektroden können mittels eines anisotropen, leitfähigen Klebstoffs oder einer leitfähigen Harzpaste (harzhaltige Silberpaste) statt des anisotropen, leitfähigen Films 32 gebondet werden. Die Verbindung zwischen den Elektroden (vorzugsweise Höckern) und dem Verbindungsmuster 12 kann mit einem Metallübergang geschaffen werden, beispielsweise Au-Au, Au-Sn, oder mit Lot oder durch die Schrumpfkraft eines isolierenden Harzes. Es ist auch eine Montage mit der Chipkontaktseite nach oben mit Hilfe von Drahtbonden oder eines automatischen Folienbondverfahrens mittels Verbindungsfingern anwendbar.
  • Ein Teil des auf dem ersten Teil 14 ausgebildeten Verbindungsmusters 12 und ein Teil des auf dem zweiten Teil 16 gebildeten Musters kann spiegelsymmetrisch sein oder die gleiche Gestalt haben. Das ermöglicht die gemeinsame Benutzung von Auslegungsdaten und einer Maske bei der Schaffung des Verbindungsmusters 12 auf der Trägerschicht 10, wodurch die Anfangskosten für die Herstellung des Zwischenverbindungsträgers verringert werden.
  • Beim vorliegenden Ausführungsbeispiel ist die Trägerschicht 10 gebogen, wobei die Kante, auf der die Halbleiterchips 40 und 42 angebracht sind, die innere Kante ist. Die Trägerschicht 10 ist in der Fläche zwischen den beiden Halbleiterchips 40 und 42 umgebogen. Wie 2 zeigt, ist der zweite Teil 16 dem ersten Teil 14 der Trägerschicht 10 so überlagert, daß er die vorstehenden Abschnitte 18 und 20 nicht überlappt. Deshalb kann der Halbleiterbaustein leicht positioniert werden, wenn von den Kanten 22, 24, 26 und 28 der vorstehenden Abschnitte 18 und 20 mindestens zwei Kanten benutzt werden, die zueinander rechtwinklig verlaufen.
  • Wenn das Verbindungsmuster 12 auf dem ersten und zweiten Teil 14 und 16 teilweise spiegelsymmetrisch ist, können die Halbleiterchips 40 und 42 einen spiegelsymmetrischen Schaltungsaufbau haben. Für den Fall, daß das Verbindungsmuster 12 auf dem ersten und zweiten Teil 14 und 16 teilweise die gleiche Gestalt hat, können die Halbleiterchips 40 und 42 den gleichen Schaltungsaufbau haben.
  • Wenn die Halbleiterchips 40 und 42 einen spiegelsymmetrischen Schaltungsaufbau oder den gleichen Schaltungsaufbau haben, kann jedes Element von den gleichen externen Anschlüssen 44 elektrisch verbunden werden. Wenn die Halbleiterchips 40 und 42 Speicher sind, lassen sich Adressenanschlüsse und Datenanschlüsse unter Verwendung des gleichen externen Anschlusses 44 ohne weiteres gemeinsam nutzen.
  • Wenn zum Beispiel die Halbleiterchips 40 und 42 Speicher sind, läßt sich Information aus den Speicherzellen jedes Speichers oder in die Speicherzellen jedes Speichers an der gleichen Adresse von dem gleichen externen Anschluß 44 lesen oder schreiben. Eine Vielzahl von (beispielsweise zwei) Halbleiterchips kann mit der gleichen externen Anschlußanordnung getrennt gesteuert werden, wenn man die Halbleiterchips 40 und 42 einfach durch die Verbindung eines Chipauswahlanschlusses trennt.
  • Gemäß dem vorliegenden Ausführungsbeispiel kann ein Halbleiterbaustein, der einen gestapelten Aufbau hat, aus einer billigen, einseitigen Trägerschicht hergestellt werden, was die Kosten verringert. Die Beschreibung des vorliegenden Ausführungsbeispiels läßt sich in weiten Teilen auch auf andere Ausführungsbeispiele anwenden.
  • Bei diesem Ausführungsbeispiel handelt es sich um einen Halbleiterbaustein mit externen Anschlüssen. Ein Teil der Trägerschicht kann verlängert und daraus die externe Verbindung hergestellt werden. Ein Teil der Trägerschicht kann als Zuleitung für Verbinder benutzt werden, oder es können Verbinder auf der Trägerschicht angebracht werden. Darüber hinaus kann das Verbindungsmuster der Trägerschicht auch an andere elektronische Geräte angeschlossen werden.
  • Prüfverfahren für Halbleiterbaustein
  • 2 ist eine Ansicht, die ein Verfahren zum Prüfen des Halbleiterbausteins gemäß dem vorliegenden Ausführungsbeispiel veranschaulicht. Der Halbleiterbaustein gemäß dem vorliegenden Ausführungsbeispiel ist so ausgelegt, daß er unter Zuhilfenahme der vorstehenden Abschnitte 18 und 20 des ersten Teils 14 der Trägerschicht positioniert werden kann, wie vorstehend beschrieben. Aus diesem Grund lassen sich die elektrischen Eigenschaften des Halbleiterbausteins durch Einstecken des Halbleiterbausteins in eine nicht gezeigte Buchse ohne weiteres prüfen.
  • Bei dem in 2 gezeigten Beispiel hat die (nicht gezeigte) Buchse Führungen 50, 52 und 54. Die Führungen 50 und 52 treten mit den vorstehenden Abschnitten 18 in Eingriff, während die Führung 54 mit dem vorstehenden Abschnitt 20 in Eingriff steht. Die Buchse kann zusätzlich oder statt der Führungen 50, 52, und 54 Stifte 56 haben. Die Stifte 56 kommen mit den beiden vertieften Abschnitten 30 in Berührung, die vom vorstehenden Abschnitt 20 und den vorstehenden Abschnitten 18 gebildet sind (von den senkrecht zueinander verlaufenden Kanten 24 und 28 gebildet).
  • Der Halbleiterbaustein 1 kann leicht in seine Lage gebracht werden, wenn man es unter den Kanten 22, 24, 26 und 28 der vorstehenden Abschnitte 18 und 20 zwei rechtwinklig zueinander stehenden Kanten erlaubt, mindestens mit einer der Führungen 50, 52 und 54 oder den beiden Stiften 56 in Eingriff zu treten. Die Führungen 50, 52 und 54 brauchen nicht konkav zu sein, wie in 2 gezeigt, sofern die Führungen mindestens zwei Kanten sichern können. Wie 2 zeigt, können mindestens zwei Stifte 56 als Führungen benutzt werden. Da die Fläche für die Herstellung der elektrischen Verbindung mit der Innenkante des Halbleiterbausteins 1, beispielsweise den externen Anschlüssen 44 und die Position einer Sonde oder Buchse auf diese Weise festgelegt werden kann, läßt sich der Halbleiterbaustein 1 mit Hilfe der Sonde oder Buchse prüfen.
  • Montageverfahren für Halbleiterbaustein und Leiterplatte
  • 3 ist eine Ansicht einer mit dem Halbleiterbaustein gemäß dem vorliegenden Ausführungsbeispiel bestückten Leiterplatte. In 3 ist der Halbleiterbaustein 1 auf einer Leiterplatte 2 angebracht. Als Leiterplatte 2 dient insgesamt ein Glasepoxysubstrat. Ein Verbindungsmuster 3 ist auf der Leiterplatte 2 mittels Kupfer oder dergleichen ausgebildet, um eine gewünschte Schaltung zu schaffen. Die elektrische Leitfähigkeit zwischen dem Halbleiterbaustein 1 und der Leiterplatte 2 wird dadurch hergestellt, daß das Verbindungsmuster 3 mit den externen Anschlüssen des Halbleiterbausteins 1 verbunden wird.
  • Der Halbleiterbaustein 1 kann ohne weiteres auf die gleiche Weise positioniert werden, wie vorstehend für das Prüfverfahren für den Halbleiterbaustein beschrieben wurde. Es kann also ein Teil zum Herstellen der elektrischen Verbindung, beispielsweise die externen Anschlüsse 44 mit großer Genauigkeit an das Verbindungsmuster 3 der Leiterplatte 2 gebondet werden, wodurch Ausfälle aufgrund einer falschen Lagebestimmung verringert werden können. Relative Positionen zwischen den Bauelementen (einschließlich der externen Anschlüsse 44) und der vorstehend beschriebenen Positionierstruktur in Draufsicht ist im einzelnen genau bestimmt, die externen Anschlüsse 44 können an das Verbindungsmuster 3 genau gebondet werden, wenn man die Montagevorrichtung für den Halbleiterbaustein, beispielsweise ein Chipmontagegerät veranlaßt, die Positionierstruktur zu erkennen.
  • Die vorliegende Erfindung ist nicht auf das vorstehende Ausführungsbeispiel beschränkt, sondern verschiedene Abwandlungen sind möglich. Weitere Ausführungsbeispiele werden nachfolgend beschrieben.
  • Zweites Ausführungsbeispiel
  • 4 ist eine Ansicht, die ein Verfahren zum Herstellen eines Halbleiterbausteins gemäß einem zweiten Ausführungsbeispiel veranschaulicht, auf das die vorliegende Erfindung angewandt ist. 5 ist eine Ansicht eines Halbleiterbausteins gemäß dem vorliegenden Ausführungsbeispiel und zeigt ein Verfahren zum Prüfen oder zur Montage des Halbleiterbausteins. 6 ist eine Ansicht eines Verfahrens zum Herstellen eines Halbleiterbausteins gemäß einem abgewandelten Beispiel des vorliegenden Ausführungsbeispiels.
  • Beim vorliegenden Ausführungsbeispiel wird eine in 4 gezeigte Trägerschicht 60 verwendet. Auf der Trägerschicht 60 ist ein Verbindungsmuster 62 ausgebildet. Die Trägerschicht 60 hat einen ersten und einen zweiten Teil 64 und 66. Der erste und zweite Teil 64 und 66 sind getrennt gebildet, aber durch das Verbindungsmuster 62 verbunden. Das Verbindungsmuster 62 ist vorzugsweise durch Auftragen eines flexiblen Resistmaterials isoliert.
  • Der erste Teil 64 hat einen vorspringenden Abschnitt 68, der sich von einer Kante (virtuelle Kante) eines rechteckigen Grundabschnitts in Richtung senkrecht dazu erstreckt und hat eine Breite, die kleiner ist als die Länge der Kante des Grundabschnitts. Eine Kante 72 oben am vorspringenden Abschnitt 68 und eine Kante 74, der sich in Richtung senkrecht zur Kante des Grundabschnitts erstreckt, schneiden sich rechtwinklig. Damit kann die Positionierung der externen Anschlüsse 80 und weiterer Bauelemente, beispielsweise eines Prüfgeräts oder Verbindungsmusters 3 (siehe 3) ohne weiteres vorgenommen werden, wenn der Halbleiterbaustein geprüft oder montiert wird, wozu im einzelnen der vorspringende Abschnitt 68, genauer gesagt die senkrecht zueinander verlaufenden Kanten 72 und 74 des vorspringenden Abschnitts 68 benutzt werden. Eine Vielzahl von Endbereichen, die die Kanten 72 und 74 bilden, dienen als Bezug zur Lagebestimmung.
  • Der zweite Teil 66 hat einen vertieften Abschnitt 70 einer Gestalt, die dem vorspringenden Abschnitt 68 des ersten Teils 64 ausweicht. Der vertiefte Abschnitt 70 ist so angeordnet, daß er dem vorspringenden Abschnitt 68 zugewandt ist. Im einzelnen ist der vorspringende Abschnitt 68 innerhalb der Kanten des vertieften Abschnitts 70 angeordnet. Der zweite Abschnitt 66 ist also so gestaltet, daß er dem ersten Teil 64 in der Fläche außer den Endbereichen überlagert ist (Endbereich, der die Kanten 72 und 74 bildet oder vorspringender Abschnitt 68), die als Bezug zur Lagebestimmung dienen. Nicht nur der erste Teil 64, sondern auch der zweite Teil 66 kann als Bezug zur Lagebestimmung benutzt werden.
  • Die Beschreibung der Trägerschicht 10 des ersten Ausführungsbeispiels ist auf weitere Strukturen der Trägerschicht 60 anwendbar.
  • Bei dem Verfahren zum Herstellen des Halbleiterbausteins gemäß dem vorliegenden Beispiel wird mindestens einer der Halbleiterchips und 76 und 78 auf der Trägerschicht 60 angebracht. Beispielsweise wird der Halbleiterchip 78 auf dem ersten Teil 64 der Trägerschicht 60 und der Halbleiterchip 76 auf dem zweiten Teil 66 angebracht. Dieser Schritt wird ausgeführt, während sich die Trägerschicht 60 ohne Biegung erstrecken kann.
  • Der zweite Teil 66 wird dann dem ersten Teil 64 überlagert. Da beim vorliegenden Ausführungsbeispiel der erste und zweite Teil 64 und 66 getrennt sind, wird der zweite Teil 66 dem ersten Teil 64 durch Biegen oder Falten des Verbindungsmusters 62 überlagert.
  • Das Verfahren kann einen Schritt umfassen, gemäß dem eine Vielzahl externer Anschlüsse 80 vorgesehen wird. Die Beschreibung der externen Anschlüsse 44 des ersten Ausführungsbeispiels ist auf die Einzelheiten der externen Anschlüsse 80 anwendbar.
  • Gemäß dem auf diese Weise hergestellten Halbleiterbaustein ist der vorstehende Abschnitt 68 auf dem ersten Teil 64 ausgebildet und der zweite Teil 66 dem ersten Teil 64 in der Fläche, außer dem vorstehenden Abschnitt 68 überlagert, wie aus 5 hervorgeht. Deshalb kann der Halbleiterbaustein ohne weiteres mit Hilfe des vorstehenden Abschnitts 68 in seiner Lage bestimmt werden. Beispielsweise kann der Halbleiterbaustein positioniert werden, indem es einer Führung 82 erlaubt wird, mit dem vorstehenden Abschnitt 68 in Eingriff zu treten. Die Beschreibung des ersten Ausführungsbeispiels ist auf die Einzelheiten hierfür anwendbar.
  • Gemäß dem vorliegenden Ausführungsbeispiel können, da der Halbleiterbaustein leicht zu positionieren ist, die Schritte des Prüfens und Montierens des Halbleiterbausteins mit großer Genauigkeit durchgeführt werden. Die Beschreibung des ersten Ausführungsbeispiels ist auf die Einzelheiten hierzu anwendbar.
  • Als ein abgewandeltes Beispiel des vorliegenden Ausführungsbeispiels kann der erste Teil 164 mindestens einen Endbereich als Bezug für die Lagebestimmung haben, wobei sich der eine Endbereich von einer anderen Fläche im rechteckigen Grundabschnitt als einer Fläche erstreckt, von der sich der vorstehende Abschnitt 68 erstreckt. Im einzelnen hat der erste Teil 164 eine Vielzahl von Endbereichen, die als Bezug zur Lagebestimmung dienen, wobei mindestens ein Endbereich von dem vorstehenden Abschnitt 68 gebildet ist, während mindestens ein weiterer Endbereich von der Fläche außer derjenigen Fläche gebildet ist, von der der vorstehende Abschnitt 68 ausgebildet ist. Bei dem in 6 gezeigten Beispiel ist der Endbereich für den Bezug zur Lagebestimmung, der nicht aus der Fläche gebildet ist, von der der vorstehende Abschnitt 68 gebildet ist, von Kanten 182 und 184 bestimmt, welche den Umriß des ersten Teils 164 bestimmen. Die Kanten 182 und 184 erstrecken sich unter rechtem Winkel zueinander.
  • Wie mit der strichpunktierten Linie in 6 gezeigt, kann der erste Teil 164 so gestaltet sein, daß alle Kanten des Grundabschnitts, mit Ausnahme des vorstehenden Abschnitts 68 (drei Kanten), sich außerhalb der Kanten des zweiten Teils 66 befinden, wenn der zweite Teil 66 überlagert wird. Der erste Teil 164 kann so gestaltet sein, daß zwei aneinandergrenzende Kanten des Grundabschnitts, mit Ausnahme des vorstehenden Abschnitts 68, außerhalb der Kanten des zweiten Teils 66 vorhanden sind. Dies macht es möglich, die Position des Halbleiterbausteins zweidimensional mit Leichtigkeit zu erkennen, wenn der Halbleiterbaustein geprüft oder montiert wird, wofür mindestens zwei einander benachbarte Kanten des ersten Teils 164 als Bezugnahme dienen.
  • Die Lagebestimmung des Halbleiterbausteins kann erfolgen, indem man den Endbereich mit einer Führung, beispielsweise einer Buchse in Eingriff treten läßt, oder indem die Kanten 182 und 184 des ersten Teils 164 mit Hilfe einer Kamera oder dergleichen als Bilder erkannt werden. Die Positionierung des Halbleiterbausteins mittels Bilderkennung ist auf weitere Ausführungsbeispiele anwendbar. Die Genauigkeit der Lagebestimmung des Halbleiterbausteins kann weiter verbessert werden, wenn der Endbereich einschließlich der zueinander rechtwinkligen Kanten 182 und 184 herangezogen wird und eine Vielzahl von Endbereichen oder der vorstehende Abschnitt 68 einschließlich der Kanten 72 und 74 benutzt wird.
  • Drittes Ausführungsbeispiel
  • 7 ist eine Ansicht, die einen Halbleiterbaustein gemäß einem dritten Ausführungsbeispiel zeigt, auf das die vorliegende Erfindung angewandt ist. Dieser Halbleiterbaustein umfaßt eine Trägerschicht 90, die einen ersten Teil und einen zweiten Teil 92 und 94 hat. Der erste und zweite Teil 92 und 94 sind aufeinandergestapelt. Der erste und zweite Teil 92 und 94 können entweder durchgehend und einheitlich oder getrennt geschaffen sein. Die Einzelheiten hierzu sind beim ersten und zweiten Ausführungsbeispiel beschrieben worden. Mindestens ein Halbleiterchip (nicht gezeigt) ist zwischen dem ersten und zweiten Teil 92 und 94 vorgesehen. Externe Anschlüsse (nicht gezeigt) können auf dem ersten Teil 92 vorgesehen sein.
  • Beim vorliegenden Ausführungsbeispiel ist im ersten Teil 92 eine Vielzahl von Löchern 96 ausgebildet. Eine Vielzahl von Endbereichen zur Schaffung der Löcher 96 dient als Bezug zur Lagebestimmung des Halbleiterbausteins. Im einzelnen kann der Halbleiterbaustein leicht dadurch positioniert werden, daß Einsteckstifte oder dergleichen in die Löcher 96 gesteckt werden.
  • Der zweite Teil 94 ist so gestaltet, daß der zweite Teil 94 dem ersten Teil 92 in der Fläche, außer den Löchern 96 im ersten Teil 92 (oder Endbereichen zur Schaffung der Löcher) überlagert ist. Bei dem in 7 gezeigten Beispiel sind im zweiten Teil 94 Kerben ausgebildet, die den Zonen des ersten Teils 92 entsprechen, in welchen die Löcher 96 vorgesehen sind.
  • Da bei dem vorliegenden Ausführungsbeispiel der Halbleiterbaustein eine Vielzahl von Endbereichen (Endbereiche, in denen die Löcher 96 ausgebildet sind) hat, die als Bezug zur Lagebestimmung dienen, können die nicht gezeigten externen Anschlüsse unter Zuhilfenahme der Prüfvorrichtung genau geprüft oder am Zwischenmuster 3 (siehe 3) angebracht werden, wozu die Endbereiche beim Prüfen oder Montieren des Flalbleiterbausteins benutzt werden. Wenn am ersten Teil 92 statt der Löcher 96 in ihrer Erscheinung unterscheidbare Abschnitte ausgebildet werden (Ecke der Trägerschicht, vorstehender Abschnitt, vertiefter Abschnitt und dergleichen), können diese Abschnitte als Bezug zur Lagebestimmung benutzt werden.
  • Viertes Ausführungsbeispiel
  • 8 ist eine Ansicht eines Halbleiterbausteins gemäß einem vierten Ausführungsbeispiel, auf das die vorliegende Erfindung angewandt ist. Dieser Halbleiterbaustein umfaßt eine Trägerschicht 100 mit einem ersten und einem zweiten Teil 102 und 104. Der erste und zweite Teil 102 und 104 sind aufeinandergestapelt. Der erste und zweite Teil 102 und 104 können durchgehend und einstückig ausgebildet sein. Bei dem in 8 gezeigten Beispiel sind der erste und zweite Teil 102 und 104 getrennt, aber durch das Verbindungsmuster 106 miteinander verbunden. Die Einzelheiten hierzu sind beim ersten und zweiten Ausführungsbeispiel beschrieben worden. Mindestens ein nicht gezeigter Halbleiterchip ist zwischen dem ersten und zweiten Teil 102 und 104 vorgesehen. Am ersten Teil 102 können nicht gezeigte, externe Anschlüsse vorgesehen sein.
  • Beim vorliegenden Ausführungsbeispiel ist der erste Teil 102 größer als der zweite Teil 104. Unter den Kanten, die den Umriß des ersten Teils 102 bilden, erstrecken sich zwei Kanten 108 und 110 rechtwinklig zueinander. Die rechtwinklig zueinander verlaufenden Kanten 108 und 110 können einen Eckabschnitt des ersten Teils 102 bilden. Endbereiche, die die zueinander rechtwinkligen Kanten 108 und 110 umfassen, dienen als Bezug zur Lagebestimmung für den Halbleiterbaustein, indem die Endbereiche mit einer Führung, beispielsweise einer Buchse in Eingriff gebracht werden.
  • Da der zweite Teil 104 kleiner ist als der erste Teil 102, ist der zweite Teil 104 so gestaltet, daß er dem ersten Teil 102 in der Fläche, außer in den Endbereichen überlagert ist, die als Bezug zur Lagebestimmung dienen.
  • Gemäß dem vorliegenden Ausführungsbeispiel können die nicht gezeigten, äußeren Anschlüsse mit der Prüfvorrichtung genau geprüft oder am Verbindungsmuster 3 angebracht werden (siehe 3), wenn der Halbleiterbaustein geprüft oder montiert wird, wenn unter den Kanten, die den Umriß des ersten Teils 102 bestimmen, die zueinander rechtwinkligen Kanten 108 und 110 oder Endbereiche benutzt werden, welche diese Kanten einschließen.
  • Beim vorliegenden Ausführungsbeispiel kann der im zweiten Ausführungsbeispiel beschriebene erste Teil als Struktur zur Lagebestimmung gestaltet und benutzt werden.
  • Fünftes Ausführungsbeispiel
  • 9 zeigt einen Halbleiterbaustein gemäß einem fünften Ausführungsbeispiel, auf das die vorliegende Erfindung angewandt ist. Bei den vorstehenden Ausführungsbeispielen hat die Trägerschicht, wie beschrieben, den ersten und zweiten Teil. Die Trägerschicht kann aber auch einen dritten und weitere Teile haben. Eine beim Halbleiterbaustein gemäß dem vorliegenden Ausführungsbeispiel verwendete Trägerschicht 120 umfaßt erste bis dritte Teile 122, 124 und 126. Die Beschreibung der obigen Ausführungsbeispiele ist auf den ersten und zweiten Teil 122 und 124 anwendbar. Halbleiterchips 130 und 132 sind auf dem ersten und zweiten Teil 122 und 124 angebracht. Hierbei ist mindestens einer der Halbleiterchips 130 und 132 mindestens entweder im ersten Teil 122 oder dem zweiten Teil 124 angebracht.
  • Bei dem in 9 dargestellten Beispiel erstreckt sich der dritte Teil 126 der Trägerschicht 120 vom zweiten Teil 124. Der dritte Teil 126 kann sich auch vom ersten Teil 122 erstrecken. Der dritte Teil 126 hat solche Gestalt, daß er dem ersten Teil 122 in der Fläche, außer den Endbereichen des ersten Teils 122 überlagert ist, die Bezugsstellen zur Lagebestimmung werden, auf die gleiche Weise wie der zweite Teil 124. Im einzelnen hat der dritte Teil 126 den gleichen Aufbau wie der zweite Teil 124. Die Beschreibung der vorliegenden Ausführungsbeispiele ist auf den Aufbau des ersten und zweiten Teils 122 und 124 anwendbar. Die bei den obigen Ausführungsbeispielen gegebene Beschreibung ist auf den Aufbau der externen Anschlüsse 44 und dergleichen anwendbar.
  • Gemäß dem vorliegenden Ausführungsbeispiel kann zusätzlich zu den für die obigen Ausführungsbeispiele beschriebenen Wirkungen ein Halbleiterbaustein hergestellt werden, der mit einer erhöhten Anzahl von Halbleiterchips ausgestattet ist.
  • 10 zeigt als Beispiele eines Elektronikgeräts, welches mit dem Halbleiterbaustein ausgestattet ist, auf den die vorliegende Erfindung angewandt ist, einen PC 200 in Form eines Notizbuchs und ein Handy 300.
  • Bei den vorstehend beschriebenen Ausführungsbeispielen kann eine aufgebaute Trägerschicht oder ein mehrschichtiges Substrat als Trägerschicht benutzt werden, soweit die Gesamtkosten nicht steigen.
  • Es sei noch erwähnt, daß der "Halbleiterbaustein", der ein Bauelement der vorliegenden Erfindung ist, durch ein "elektronisches Element" ersetzt werden könnte, und das elektronische Elemente (entweder aktive Elemente oder passive Elemente) in ähnlicher Weise wie Halbleiterchips auf einem Substrat angebracht werden können, um ein elektronisches Bauelement herzustellen. Beispiele elektronischer Bauelemente, die mittels solcher elektronischer Elemente hergestellt werden können, sind optische Elemente, Widerstände, Kondensatoren, Spulen, Oszillatoren, Filter, Temperaturmeßfühler, Thermistoren, Varistoren, Regelwiderstände oder Sicherungen, um nur Beispiele zu nennen.
  • Alle vorstehend beschriebenen Ausführungsbeispiele sind auf einen Halbleiterbaustein anwendbar (oder ein montiertes Modul), bei dem Halbleiterchips und weitere elektronische Elemente in Kombination auf einer Trägerschicht angebracht sind.
  • Bei den hier beschriebenen Ausführungsbeispielen ist ein Beispiel beschrieben worden, bei dem das Substrat durch Biegen der Trägerschicht geschichtet ist. Die vorstehende Erfindung ist aber nicht hierauf begrenzt, sondern auf alle Verfahren zur Schichtung der Substrate anwendbar. Bei der Schichtung von Substraten können obere und untere Trägerschichten mittels Höckern oder Verbindern elektrisch miteinander verbunden werden. In diesem Fall kann die Struktur zur Lagebestimmung lediglich an derjenigen Trägerschicht ausgebildet sein, an der die externen Anschlüsse gebildet sind (untere Trägerschicht) oder an der Trägerschicht, die auf die untere Trägerschicht geschichtet wird. Die vorliegende Erfindung kann außer auf den Fall des Biegens der Trägerschicht auf alle Ausführungsbeispiele angewandt werden.

Claims (14)

  1. Zwischenverbindungsträger, auf dem ein Verbindungsmuster (12) ausgebildet ist, aufweisend: einen ersten Teil (14) und einen dem ersten Teil (14) zu überlagernden zweiten Teil (16), wobei der erste Teil (14) einen Endbereich als Bezug zur Lagebestimmung hat und der zweite Teil (16) eine Gestalt hat, die dem ersten Teil (14) außer dem Endbereich überlagert werden kann, dadurch gekennzeichnet, daß der erste Teil (14) einen rechteckigen Grundabschnitt (17) und einen vorstehenden Abschnitt (18) umfaßt, der sich vom Grundabschnitt (17) erstreckt und den Endbereich einschließt, wobei der vorstehende Abschnitt (18) bestimmt ist durch eine von gedachten Linien, welche den Grundabschnitt (17) bestimmen, eine erste Kante (24), die zu der einen der gedachten Linien rechtwinklig verläuft, und eine zweite, oberen Kante (22), die zu der einen der gedachten Linien parallel ist, wobei der Endbereich als Bezug zur Lagebestimmung die erste und die zweite Kante (24, 22) umfaßt.
  2. Zwischenverbindungsträger nach Anspruch 1, bei dem der zweite Teil (16) einer weiteren der gedachten Linien benachbart angeordnet ist, von der kein vorstehender Abschnitt vorgesehen ist.
  3. Zwischenverbindungsträger nach Anspruch 1, bei dem der zweite Teil (66) einen vertieften Abschnitt (70) hat, der dem vorstehenden Abschnitt (68) des ersten Teils (64) zugewandt ist.
  4. Zwischenverbindungsträger nach Anspruch 3, bei dem der erste Teil (164) einen weiteren Endbereich hat, der aus einer anderen Fläche des Grundabschnitts als derjenigen Fläche gebildet ist, von der sich der vorstehende Abschnitt (68) erstreckt.
  5. Zwischenverbindungsträger nach Anspruch 1, bei dem der erste Teil (14) eine vertiefte Ecke (30) hat, die von zwei Kanten (24, 28) bestimmt ist, welche zueinander senkrecht stehen und einen rechten Winkel bilden.
  6. Zwischenverbindungsträger nach einem der Ansprüche 1 bis 5, bei dem der zweite Teil (16) sich durchgehend vom ersten Teil erstreckt.
  7. Zwischenverbindungsträger nach einem der Ansprüche 1 bis 5, bei dem der zweite Teil (66) vom ersten Teil (64) getrennt ist, und bei dem der erste und zweite Teil (64, 66) durch das Verbindungsmuster (62) verbunden sind.
  8. Halbleiterbaustein, aufweisend: den Zwischenverbindungsträger gemäß einem der vorhergehenden Ansprüche sowie mindestens einen Halbleiterchip (40, 42), der auf dem Zwischenverbindungsträger angebracht ist.
  9. Halbleiterbaustein nach Anspruch 8, bei dem eine Vielzahl externer Anschlüsse (44) im ersten Teil (14) vorgesehen ist.
  10. Leiterplatte, über der der Halbleiterbaustein gemäß Anspruch 8 oder 9 angebracht ist.
  11. Elektronikgerät, welches mit dem Halbleiterbaustein gemäß Anspruch 8 oder 9 versehen ist.
  12. Verfahren zum Herstellen eines Halbleiterbausteins, folgende Schritte aufweisend: Anbringen mindestens eines Halbleiterchips (40, 42) über dem Zwischenverbindungsträger gemäß einem der Ansprüche 1 bis 7, und Überlagern des zweiten Teils (16) über den ersten Teil (14) des Zwischenverbindungsträgers.
  13. Verfahren zum Prüfen eines Halbleiterbausteins, folgende Schritte aufweisend: Positionieren des Halbleiterbausteins gemäß Anspruch 8 oder 9 durch die Nutzung des Endbereichs als Bezug zur Lagebestimmung, und Prüfen elektrischer Eigenschaften des Halbleiterbausteins.
  14. Verfahren zum Anbringen eines Halbleiterbausteins, folgende Schritte aufweisend: Positionieren des Halbleiterbausteins gemäß Anspruch 8 oder 9 durch die Nutzung des Endbereichs als Bezug zur Lagebestimmung, und Anbringen des Halbleiterbausteins auf einer Leiterplatte.
DE60026331T 1999-10-01 2000-09-29 Leiterplatte, halbleiter und herstellung, test und gehäuse derselben und systemplatte und elektronikgerät Active DE60026331T8 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP28142499 1999-10-01
JP28142499 1999-10-01
PCT/JP2000/006824 WO2001026432A1 (en) 1999-10-01 2000-09-29 Wiring board, semiconductor device and method of producing, testing and packaging the same, and circuit board and electronic equipment

Publications (3)

Publication Number Publication Date
DE60026331D1 DE60026331D1 (de) 2006-04-27
DE60026331T2 true DE60026331T2 (de) 2006-10-12
DE60026331T8 DE60026331T8 (de) 2007-02-01

Family

ID=17638979

Family Applications (1)

Application Number Title Priority Date Filing Date
DE60026331T Active DE60026331T8 (de) 1999-10-01 2000-09-29 Leiterplatte, halbleiter und herstellung, test und gehäuse derselben und systemplatte und elektronikgerät

Country Status (7)

Country Link
US (2) US6867496B1 (de)
EP (1) EP1156705B1 (de)
KR (2) KR100530911B1 (de)
CN (1) CN1230046C (de)
DE (1) DE60026331T8 (de)
TW (1) TW494503B (de)
WO (1) WO2001026432A1 (de)

Families Citing this family (47)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7115986B2 (en) * 2001-05-02 2006-10-03 Micron Technology, Inc. Flexible ball grid array chip scale packages
US7485951B2 (en) * 2001-10-26 2009-02-03 Entorian Technologies, Lp Modularized die stacking system and method
US6940729B2 (en) * 2001-10-26 2005-09-06 Staktek Group L.P. Integrated circuit stacking system and method
US20050009234A1 (en) * 2001-10-26 2005-01-13 Staktek Group, L.P. Stacked module systems and methods for CSP packages
US20040195666A1 (en) * 2001-10-26 2004-10-07 Julian Partridge Stacked module systems and methods
US7656678B2 (en) * 2001-10-26 2010-02-02 Entorian Technologies, Lp Stacked module systems
US20060255446A1 (en) * 2001-10-26 2006-11-16 Staktek Group, L.P. Stacked modules and method
US20030234443A1 (en) * 2001-10-26 2003-12-25 Staktek Group, L.P. Low profile stacking system and method
US6914324B2 (en) * 2001-10-26 2005-07-05 Staktek Group L.P. Memory expansion and chip scale stacking system and method
US7371609B2 (en) * 2001-10-26 2008-05-13 Staktek Group L.P. Stacked module systems and methods
US7026708B2 (en) * 2001-10-26 2006-04-11 Staktek Group L.P. Low profile chip scale stacking system and method
SG111935A1 (en) 2002-03-04 2005-06-29 Micron Technology Inc Interposer configured to reduce the profiles of semiconductor device assemblies and packages including the same and methods
SG121707A1 (en) * 2002-03-04 2006-05-26 Micron Technology Inc Method and apparatus for flip-chip packaging providing testing capability
US7327022B2 (en) * 2002-12-30 2008-02-05 General Electric Company Assembly, contact and coupling interconnection for optoelectronics
US7239024B2 (en) * 2003-04-04 2007-07-03 Thomas Joel Massingill Semiconductor package with recess for die
JP3800335B2 (ja) * 2003-04-16 2006-07-26 セイコーエプソン株式会社 光デバイス、光モジュール、半導体装置及び電子機器
KR100546364B1 (ko) * 2003-08-13 2006-01-26 삼성전자주식회사 유연성 필름을 이용한 반도체 패키지 및 그 제조방법
ATE522953T1 (de) * 2003-09-30 2011-09-15 Ibm Flexible baugruppe gestapelter chips
JP4536430B2 (ja) * 2004-06-10 2010-09-01 イビデン株式会社 フレックスリジッド配線板
US7714931B2 (en) 2004-06-25 2010-05-11 Flextronics International Usa, Inc. System and method for mounting an image capture device on a flexible substrate
US20060043558A1 (en) * 2004-09-01 2006-03-02 Staktek Group L.P. Stacked integrated circuit cascade signaling system and method
US7033861B1 (en) * 2005-05-18 2006-04-25 Staktek Group L.P. Stacked module systems and method
DE102005032740B3 (de) * 2005-07-08 2006-09-28 Siemens Ag Verfahren zum Herstellen einer mikroelektronischen Anordnung
US7767543B2 (en) * 2005-09-06 2010-08-03 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a micro-electro-mechanical device with a folded substrate
US7888185B2 (en) * 2006-08-17 2011-02-15 Micron Technology, Inc. Semiconductor device assemblies and systems including at least one conductive pathway extending around a side of at least one semiconductor device
US7417310B2 (en) * 2006-11-02 2008-08-26 Entorian Technologies, Lp Circuit module having force resistant construction
EP1961686B1 (de) 2007-02-20 2016-09-14 Iro Ab System zur Überwachung und Einstellung einer Garnspannung
WO2008133943A1 (en) * 2007-04-24 2008-11-06 Flextronics Ap Llc Small form factor modules using wafer level optics with bottom cavity and flip chip assembly
JP2010525413A (ja) * 2007-04-24 2010-07-22 フレックストロニクス エーピー エルエルシー ウエハーレベル光学部品を用いた自動焦点／ズームモジュール
JP4670855B2 (ja) * 2007-11-08 2011-04-13 セイコーエプソン株式会社 表示装置および時計
US8022538B2 (en) * 2008-11-17 2011-09-20 Stats Chippac Ltd. Base package system for integrated circuit package stacking and method of manufacture thereof
TWI415227B (zh) * 2009-01-06 2013-11-11 Raydium Semiconductor Corp 晶片封裝結構以及導線架構
JP2010225943A (ja) * 2009-03-24 2010-10-07 Toshiba Corp 半導体装置
CN102802506A (zh) * 2009-04-15 2012-11-28 亚利桑特保健公司 深部组织温度探测器结构
US8248523B2 (en) * 2009-11-05 2012-08-21 Flextronics Ap, Llc Camera module with fold over flexible circuit and cavity substrate
US8545114B2 (en) 2011-03-11 2013-10-01 Digitaloptics Corporation Auto focus-zoom actuator or camera module contamination reduction feature with integrated protective membrane
GB201104897D0 (en) 2011-03-23 2011-05-04 Immunobiology Ltd Method for the production of protein complexes and vaccine compositions comprising the same
JP2013160942A (ja) * 2012-02-06 2013-08-19 Sony Corp 半導体装置およびその製造方法、並びに電子機器
US9007520B2 (en) 2012-08-10 2015-04-14 Nanchang O-Film Optoelectronics Technology Ltd Camera module with EMI shield
US9001268B2 (en) 2012-08-10 2015-04-07 Nan Chang O-Film Optoelectronics Technology Ltd Auto-focus camera module with flexible printed circuit extension
KR102281568B1 (ko) 2013-04-15 2021-07-23 가부시키가이샤 한도오따이 에네루기 켄큐쇼 발광 장치
JP6318556B2 (ja) * 2013-11-11 2018-05-09 セイコーエプソン株式会社 パッケージの製造方法および電子デバイスの製造方法
CN104981102B (zh) * 2014-04-10 2018-09-18 广东丹邦科技有限公司 一种多芯片嵌入式的柔性电路板及其制造方法
US9831281B2 (en) 2015-05-01 2017-11-28 Sensors Unlimited, Inc. Electrical interconnects for photodiode arrays and readout interface circuits in focal plane array assemblies
CN105578717B (zh) * 2015-12-29 2018-07-06 广东欧珀移动通信有限公司 柔性电路板及终端
WO2021039096A1 (ja) * 2019-08-27 2021-03-04 京セラ株式会社 電子装置
JP7265974B2 (ja) * 2019-11-14 2023-04-27 新光電気工業株式会社 電子機器

Family Cites Families (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS52135066A (en) 1976-05-08 1977-11-11 Alps Electric Co Ltd Method of producing printed substrate
JPS58153470U (ja) 1982-04-08 1983-10-14 パイオニア株式会社 割りプリント基板
JPH0780292B2 (ja) 1986-02-17 1995-08-30 富士通株式会社 位置決め機構
JPS62260353A (ja) 1986-05-06 1987-11-12 Mitsubishi Electric Corp 半導体装置
JPH0160543U (de) 1987-10-13 1989-04-17
US5202045A (en) * 1989-01-05 1993-04-13 Lever Brothers Company, Division Of Conopco, Inc. S-shaped detergent laminate
KR910010119B1 (ko) 1989-03-30 1991-12-16 삼성전자 주식회사 영상신호 엔코딩용 색부반송파 파형정형회로
US5484292A (en) * 1989-08-21 1996-01-16 Mctaggart; Stephen I. Apparatus for combining audio and visual indicia
US5182632A (en) * 1989-11-22 1993-01-26 Tactical Fabs, Inc. High density multichip package with interconnect structure and heatsink
JPH03245591A (ja) 1990-02-23 1991-11-01 Nec Corp Ｌｓｉモジュール
US5157255A (en) * 1990-04-05 1992-10-20 General Electric Company Compact, thermally efficient focal plane array and testing and repair thereof
US5200810A (en) * 1990-04-05 1993-04-06 General Electric Company High density interconnect structure with top mounted components
US5345205A (en) * 1990-04-05 1994-09-06 General Electric Company Compact high density interconnected microwave system
JPH04150055A (ja) 1990-10-15 1992-05-22 Seiko Epson Corp 半導体パッケージ
US5117282A (en) * 1990-10-29 1992-05-26 Harris Corporation Stacked configuration for integrated circuit devices
JPH05144998A (ja) 1991-11-21 1993-06-11 Seiko Epson Corp 半導体パツケージ
JP2545422Y2 (ja) 1991-12-20 1997-08-25 株式会社ケンウッド プリント基板接続構造
US5224023A (en) * 1992-02-10 1993-06-29 Smith Gary W Foldable electronic assembly module
US5247423A (en) * 1992-05-26 1993-09-21 Motorola, Inc. Stacking three dimensional leadless multi-chip module and method for making the same
US5436744A (en) * 1993-09-03 1995-07-25 Motorola Inc. Flexible liquid crystal display with integrated driver circuit and display electrodes formed on opposite sides of folded substrate
US5448511A (en) 1994-06-01 1995-09-05 Storage Technology Corporation Memory stack with an integrated interconnect and mounting structure
US5646068A (en) * 1995-02-03 1997-07-08 Texas Instruments Incorporated Solder bump transfer for microelectronics packaging and assembly
US5623160A (en) * 1995-09-14 1997-04-22 Liberkowski; Janusz B. Signal-routing or interconnect substrate, structure and apparatus
US5646446A (en) * 1995-12-22 1997-07-08 Fairchild Space And Defense Corporation Three-dimensional flexible assembly of integrated circuits
US5747858A (en) * 1996-09-30 1998-05-05 Motorola, Inc. Electronic component having an interconnect substrate adjacent to a side surface of a device substrate
US6225688B1 (en) * 1997-12-11 2001-05-01 Tessera, Inc. Stacked microelectronic assembly and method therefor
US6121676A (en) * 1996-12-13 2000-09-19 Tessera, Inc. Stacked microelectronic assembly and method therefor
JPH10256788A (ja) 1997-03-11 1998-09-25 Morikawa Sangyo Kk 電子部品取付け装置
US6057594A (en) * 1997-04-23 2000-05-02 Lsi Logic Corporation High power dissipating tape ball grid array package
US6084778A (en) * 1997-04-29 2000-07-04 Texas Instruments Incorporated Three dimensional assembly using flexible wiring board
JP3490601B2 (ja) 1997-05-19 2004-01-26 日東電工株式会社 フィルムキャリアおよびそれを用いた積層型実装体
US6208521B1 (en) * 1997-05-19 2001-03-27 Nitto Denko Corporation Film carrier and laminate type mounting structure using same
CH689502A5 (fr) * 1997-05-30 1999-05-14 Valtronic S A Module électronique miniaturisé
US6069026A (en) * 1997-08-18 2000-05-30 Texas Instruments Incorporated Semiconductor device and method of fabrication
JPH1169241A (ja) 1997-08-26 1999-03-09 Sanyo Electric Co Ltd 固体撮像装置およびその製造方法
US6121678A (en) * 1997-12-19 2000-09-19 Stmicroelectronics, Inc. Wrap-around interconnect for fine pitch ball grid array
US6028365A (en) * 1998-03-30 2000-02-22 Micron Technology, Inc. Integrated circuit package and method of fabrication
US5854507A (en) 1998-07-21 1998-12-29 Hewlett-Packard Company Multiple chip assembly
GB2341272B (en) 1998-09-03 2003-08-20 Ericsson Telefon Ab L M High voltage shield
KR100514558B1 (ko) 1998-09-09 2005-09-13 세이코 엡슨 가부시키가이샤 반도체 장치 및 그 제조방법, 회로기판 및 전자기기
US6376352B1 (en) * 1998-11-05 2002-04-23 Texas Instruments Incorporated Stud-cone bump for probe tips used in known good die carriers

Also Published As

Publication number Publication date
CN1339243A (zh) 2002-03-06
CN1230046C (zh) 2005-11-30
US7009293B2 (en) 2006-03-07
EP1156705B1 (de) 2006-03-01
DE60026331T8 (de) 2007-02-01
EP1156705A1 (de) 2001-11-21
EP1156705A4 (de) 2003-04-23
WO2001026432A1 (en) 2001-04-12
US6867496B1 (en) 2005-03-15
US20050040510A1 (en) 2005-02-24
KR100530911B1 (ko) 2005-11-23
DE60026331D1 (de) 2006-04-27
KR100472334B1 (ko) 2005-03-14
TW494503B (en) 2002-07-11
KR20040017354A (ko) 2004-02-26
KR20010101099A (ko) 2001-11-14

Similar Documents

Publication Publication Date Title
DE60026331T2 (de) Leiterplatte, halbleiter und herstellung, test und gehäusung desselben und systemplatte und elektronikgerät
DE69938582T2 (de) Halbleiterbauelement, seine herstellung, leiterplatte und elektronischer apparat
DE19758197C2 (de) Stapelanordnung für zwei Halbleiterspeicherchips und Leiterplatte, die mit einer Vielzahl derartiger Stapelanordnungen bestückt ist
DE19521712B4 (de) Vorrichtung zum Erfassen einer physikalischen Größe
DE2732529C2 (de) Gedruckte Schaltungsplatine
DE19801312A1 (de) Halbleiterbauelement mit mehreren Substratlagen und zumindest einem Halbleiterchip und einem Verfahren zum Herstellen eines solchen Halbleiterbauelementes
DE102005060081B4 (de) Elektronisches Bauteil mit zumindest einer Leiterplatte und mit einer Mehrzahl gleichartiger Halbleiterbausteine und Verfahren
EP0902973B1 (de) Trägerelement für einen halbleiterchip
DE19709295A1 (de) Halbleiterbaugruppe
DE10002852A1 (de) Abschirmeinrichtung und elektrisches Bauteil mit einer Abschirmeinrichtung
WO1998013870A1 (de) Chipmodul und verfahren zur herstellung eines chipmoduls
DE19709259B4 (de) Mehrlagiges Bodenanschlussgehäuse
DE102016122436A1 (de) Bildgebungsmodul und Endoskop
DE19747609B4 (de) Dünnfilmmehrschichtsubstrat und daraus hergestellte elektronische Vorrichtung
DE2843710A1 (de) Mehrlagige flexible schaltungsplattenanordnung und verfahren zu ihrer herstellung
DE19811578A1 (de) Mehrlagige Leiterplatte sowie Verfahren zu deren Herstellung
DE102017200817A1 (de) Flexible leiterbahn zur verbindung elektronischer module, insbesondere von modulen einer für den einbau in ein fahrzeug vorgesehenen kamera
DE4133598C2 (de) Anordnung mit einem auf einem Substrat oberflächenmontierten Chip mit einer integrierten Schaltung und Verfahren zu seiner Herstellung
DE10138958A1 (de) Chip-Scale-Packung, gedruckte Leiterplatte, Elektronikmodul und Leiterplatten-Entwurfsverfahren
DE60310303T2 (de) Leiterplattenrandverbinder und Karte
DE10136655C1 (de) Multichipmodul in COB Bauweise, insbesondere CompactFlash Card mit hoher Speicherkapazität und Verfahren zur Herstellung desselben
DE112009002460B4 (de) Flexible Leiterplatte
DE10343300A1 (de) Halbleitergehäusestruktur
DE19609149C2 (de) Chipkarte
DE3810486C2 (de)

Legal Events

Date Code Title Description
8364 No opposition during term of opposition