JP2013160942A - 半導体装置およびその製造方法、並びに電子機器 - Google Patents

半導体装置およびその製造方法、並びに電子機器 Download PDF

Info

Publication number
JP2013160942A
JP2013160942A JP2012023315A JP2012023315A JP2013160942A JP 2013160942 A JP2013160942 A JP 2013160942A JP 2012023315 A JP2012023315 A JP 2012023315A JP 2012023315 A JP2012023315 A JP 2012023315A JP 2013160942 A JP2013160942 A JP 2013160942A
Authority
JP
Japan
Prior art keywords
wiring board
wiring
substrate
semiconductor device
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2012023315A
Other languages
English (en)
Inventor
Hironobu Abe
浩信 安倍
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2012023315A priority Critical patent/JP2013160942A/ja
Priority to US13/753,268 priority patent/US9219207B2/en
Priority to CN2013100365881A priority patent/CN103247662A/zh
Publication of JP2013160942A publication Critical patent/JP2013160942A/ja
Priority to US14/939,277 priority patent/US9698209B2/en
Priority to US15/597,869 priority patent/US10096670B2/en
Priority to US16/108,492 priority patent/US10629669B2/en
Priority to US16/820,355 priority patent/US11302766B2/en
Priority to US17/682,007 priority patent/US12010887B2/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13452—Conductors connecting driver circuitry and terminals of panels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0271—Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/36—Assembling printed circuits with other printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/36—Assembling printed circuits with other printed circuits
    • H05K3/361—Assembling flexible printed circuits with other printed circuits
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K77/00—Constructional details of devices covered by this subclass and not covered by groups H10K10/80, H10K30/80, H10K50/80 or H10K59/80
    • H10K77/10—Substrates, e.g. flexible substrates
    • H10K77/111—Flexible substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1218—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or structure of the substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10128—Display
    • H05K2201/10136—Liquid Crystal display [LCD]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/321—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives
    • H05K3/323—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives by applying an anisotropic conductive adhesive layer over an array of pads
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/549—Organic PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Nonlinear Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Liquid Crystal (AREA)
  • Combinations Of Printed Boards (AREA)

Abstract

【課題】接続不良を防止して、高い信頼性を有する半導体装置およびその製造方法、並びに電子機器を提供する。
【解決手段】機能素子および電極を有する素子基板と、前記電極に電気的に接続された第１配線基板と、前記第１配線基板を介して前記機能素子に電気的に接続された第２配線基板とを備えた半導体装置。
【選択図】図５

Description

本技術は、例えば表示素子等の機能素子を備えた素子基板に外部接続用の配線基板が接続された半導体装置およびその製造方法、並びに電子機器に関する。
素子基板上に複数の表示素子を有する表示装置では、素子基板の周辺領域に外部接続用の電極を設け、この電極に配線基板を接続している。この配線基板には駆動ＩＣ等の駆動回路が接続され、外部信号が各表示素子に伝達される。
近年は、表示装置に対し薄型化・狭額縁化およびデザイン性の要求が高まっていることから、配線基板として可撓性配線基板（フレキシブル配線基板）を使用し、これを素子基板の外形に沿って折り曲げて、筐体に収める方法がよく用いられている（例えば、特許文献１参照）。配線基板に接続された駆動回路は素子基板の裏面側に配置される。表示装置の素子基板にも可撓性材料を用いることにより、フレキシブルディスプレイを実現することができる。
特開２０１１−１０８７８０号公報
しかしながら、折り曲げられた配線基板ではその折り曲げを戻そうとする応力、即ちスプリングバックが発生し、配線基板と素子基板との間の接着が剥がれたり、配線基板の配線の断線や短絡が生じるなど接続不良を生じる虞がある。特に、フレキシブルディスプレイで使用される素子基板は薄く、配線基板は大きな曲率で折り曲げられる。このため、フレキシブルディスプレイではスプリングバックが大きくなり、接続不良がより生じやすい。
本技術はかかる問題点に鑑みてなされたもので、その目的は、配線基板に起因した接続不良を防止して信頼性を向上させた半導体装置およびその製造方法、並びに電子機器を提供することにある。
本技術の半導体装置は、機能素子および電極を有する素子基板と、電極を介して前記機能素子に電気的に接続された第１配線基板と、第１配線基板を介して機能素子に電気的に接続された第２配線基板とを備えたものである。
本技術の電子機器は、上記半導体装置を備えたものである。
本技術の半導体装置または電子機器では、第２配線基板および第１配線基板の２つの配線基板を介して機能素子と外部回路（例えば、駆動回路）との間の信号伝達がなされる。
本技術の半導体装置の製造方法は、上記半導体装置を製造する方法であり、機能素子および前記機能素子に電気的に接続された電極を有する素子基板を形成する工程と、電極に第１配線基板、第１配線基板に第２配線基板をそれぞれ電気的に接続する工程とを含むものである。
本技術の半導体装置およびその製造方法、並びに電子機器によれば、２つの配線基板を用いて機能素子と外部回路との間の信号伝達をするようにしたので、第１配線基板を素子基板の表面側、第２配線基板を素子基板の裏面側に配置することができる。よって、配線基板を折り曲げることなく素子基板の裏面側の外部回路と表面側の機能素子との間で信号を伝達することが可能となり、配線基板での接続不良を防止して信頼性を向上させることができる。
本開示の一実施の形態に係る表示装置の要部構成を表す平面図である。 図１に示した表示装置の全体構成を表す図である。 図２に示した画素駆動回路の構成を表す回路図である。 図１に示した表示領域の構成を表す断面図である。 図１に示した第１配線基板および第２配線基板の構成を表す図である。 図５に示した第１配線基板，第２配線基板の構成を表す斜視図である。 図６に示した第１配線基板，第２配線基板の変形例を表す斜視図である。 図１に示した表示装置の製造方法の一工程を表す断面図である。 フレキシブル配線基板に生じるカールについて説明するための斜視図である。 図５に示した第１配線基板，第２配線基板の他の変形例を表す斜視図である。 図１０に示した第１配線基板，第２配線基板の他の例を表す斜視図である。 従来の配線基板と素子基板との接続状態を表す斜視図である。 図１２に示した配線基板および素子基板を撓めた状態を表す斜視図である。 図１３に示した配線基板の問題について説明するための斜視図である。 図１に示した表示装置を撓めた状態について説明するための斜視図である。 変形例１に係る表示装置の要部構成を表す断面図である。 変形例２に係る表示装置の要部構成を表す平面図である。 適用例１の外観を表す斜視図である。 適用例２の外観を表す斜視図である。 （Ａ）は適用例３の表側から見た外観を表す斜視図、（Ｂ）は裏側から見た外観を表す斜視図である。 適用例４の外観を表す斜視図である。 適用例５の外観を表す斜視図である。 （Ａ）は適用例６の開いた状態の正面図、（Ｂ）はその側面、（Ｃ）は閉じた状態の正面図、（Ｄ）は左側面図、（Ｅ）は右側面図、（Ｆ）は上面図、（Ｇ）は下面図である。
以下、本技術の実施の形態について、図面を参照して詳細に説明する。なお、説明は以
下の順序で行う。
１．実施の形態
外部信号が第１配線基板および第２配線基板を介して伝達される表示装置
２．変形例１
第２配線基板の両面に配線を有する表示装置
３．変形例２
表示素子を駆動するための第１駆動回路および第２駆動回路が共に素子基板の一辺に集約されている表示装置
４．適用例
＜実施の形態＞
図１は本技術の一実施の形態に係る表示装置（表示装置１）の要部の平面構成、図２は表示装置１の全体構成をそれぞれ表している。この表示装置１は、素子基板１１に可撓性基板を用いたフレキシブルディスプレイであり、例えば撓める、丸める、折り畳む等の変形可能なものである。素子基板１１上（表面）の中央部の表示領域１１Ａにはマトリクス状に二次元配置された複数の表示素子１０（機能素子）が設けられ、表示領域１１Ａを囲む周辺領域１１Ｂには例えば映像表示用のドライバである信号線駆動回路１２０および走査線駆動回路１３０が設けられている。この信号線駆動回路１２０および走査線駆動回路１３０のうちの少なくとも一方からの駆動信号（外部信号）は表示素子１０に第２配線基板２２、第１配線基板２１および電極１２を介して伝達される。ここでは、走査線駆動回路１３０にこの第２配線基板２２等が接続されているものとして説明する。なお、図１は表示装層１の構成を模式的に表したものであり、実際の寸法・形状は必ずしもこの通りでなくともよい。
表示領域１１Ａには、表示素子１０と共に、これらを駆動するための画素駆動回路１５０が設けられている。画素駆動回路１５０において、列方向（Ｙ方向）には複数の信号線１２０Ａ（１２０Ａ１，１２０Ａ２，・・・，１２０Ａｍ，・・・）が配置され、行方向（Ｘ方向）には複数の走査線１３０Ａ（１３０Ａ１，・・・，１３０Ａｎ，・・・）が配置されている。各信号線１２０Ａと各走査線１３０Ａとの各交差点に、表示素子１０が対応して設けられている。各信号線１２０Ａはその両端が信号線駆動回路１２０に接続され、各走査線１３０Ａはその両端が走査線駆動回路１３０に接続されている。
信号線駆動回路１２０は、信号供給源（図示せず）から供給される輝度情報に応じた映像信号の信号電圧を、信号線１２０Ａを介して選択された表示素子１０に供給するものである。信号線１２０Ａには、その両端から信号線駆動回路１２０からの信号電圧が印加される。
走査線駆動回路１３０は、入力されるクロックパルスに同期してスタートパルスを順にシフト（転送）するシフトレジスタなどによって構成されている。走査線駆動回路１３０は、表示素子１０への映像信号の書き込みに際し行単位でそれらを走査し、各走査線１３０Ａに走査信号を順次供給するものである。走査線１３０Ａには、その両端から走査線駆動回路１３０からの走査信号が供給される。即ち、電極１２は周辺領域１１Ｂの各走査線１３０Ａに電気的に接続された電極である。
図３に、画素駆動回路１５０の一構成例を表す。画素駆動回路１５０は、例えば表示素子１０の選択用ＴＦＴ（Thin Film Transistor）１３Ａおよび駆動用ＴＦＴ１３Ｂと、キャパシタ（保持容量）１３Ｃと、表示層（後述の表示層１４）の素子１４Ａとを有するアクティブ型の駆動回路である。この回路では、複数の信号線１２０Ａおよび走査線１３０Ａが交差する位置に選択用ＴＦＴ１３Ａおよび駆動用ＴＦＴ１３Ｂ、素子１４Ａおよびキャパシタ１３Ｃが配置されている。表示装置１では、例えば電極１２が各走査線１３０Ａを介して選択用ＴＦＴ１３Ａのゲート電極に接続されている。選択用ＴＦＴ１３Ａおよび駆動用ＴＦＴ１３Ｂにおけるソース・ドレイン電極およびゲート電極の接続先は図３に示した態様に限らず、任意に変更可能である。
表示領域１１Ａでは、図４に示したように、素子基板１１の表面（第１面）に上記選択用ＴＦＴ１３Ａおよび駆動用ＴＦＴ１３Ｂを含むＴＦＴ層１３、表示層１４および対向基板１５がこの順に設けられている。表示装置１では対向基板１５側に映像が表示される。
素子基板１１は例えば矩形状であり、厚み（Ｚ軸方向の厚み、以下単に厚みという）１０〜１００μｍ程度の可撓性材料により構成されている。具体的には、この素子基板１１にはポリエチレンテレフタレート、ポリエチレンナフタレート、ポリエーテルスルホン、ポリエーテルイミド、ポリエーテルエーテルケトン、ポリフェニレンスルフィド、ポリアリレート、ポリイミド、ポリアミド、ポリカーボネート、セルローストリアセテート、ポリオレフィン、ポリスチレン、ポリエチレン、ポリプロピレン、ポリメチルメタクリレート、ポリ塩化ビニル、ポリ塩化ビニリデン、エポキシ樹脂、フェノール樹脂、ユリア樹脂、メラミン樹脂、シリコーン樹脂またはアクリル樹脂等からなるフィルムあるいは金属箔等を用いることができる。薄層ガラスあるいは薄層セラミックス等を可撓性を示す程度まで薄くして使用することも可能である。素子基板１１は、表面、表面に対向する裏面（第２面）、および表面と裏面とをつなぐ側面（第３面）を有している。
ＴＦＴ層１３および表示層１４の水分や有機ガスによる劣化を防止するため、素子基板１１とＴＦＴ層１３との間にバリア層（図示せず）を設けてもよい。バリア層は、例えばＡｌＯxＮ1-X（ただし、Ｘ＝０．０１〜０．２）または窒化シリコン（Ｓｉ3Ｎ4）からなる。
ＴＦＴ層１３は画素を選択するためのスイッチング用素子としての機能を有するものであり、ゲート電極、チャネル層およびソース・ドレイン電極を有する選択用ＴＦＴ１３Ａおよび駆動用ＴＦＴ１３Ｂの他、キャパシタ１３Ｃや画素駆動回路１５０の配線（信号線１２０Ａおよび走査線１３０Ａ等）等が設けられている。選択用ＴＦＴ１３Ａおよび駆動用ＴＦＴ１３Ｂは、チャネル層として無機半導体層を用いた無機ＴＦＴあるいは、有機半導体層を用いた有機ＴＦＴのどちらであってもよい。
表示層１４は複数の素子１４Ａにより構成され、例えば素子１４Ａ毎に設けられた画素電極、各素子１４Ａに共通の共通電極および画素電極と共通電極との間に液晶層、有機ＥＬ（Electroluminescence）層、無機ＥＬ層あるいは電気泳動型の表示体等を有するものである。
対向基板１５には上記素子基板１１と同様の材料を用いることができる。対向基板１５上には、更に表示層１４への水分の浸入を防止するための防湿膜や反射防止膜等の光学機能膜を設けるようにしてもよい。
素子基板１１の表面の周辺領域１１Ｂには表示素子１０に電気的に接続された電極１２が露出している。本実施の形態では、図５に示したように、この電極１２に第１配線基板２１が接続され、更に第１配線基板２１に駆動ＩＣ２３が搭載された第２配線基板２２が接続されている。これにより、配線基板を折り曲げることなく、表示素子１０に外部信号を伝達することができる。図５（Ａ）は素子基板１１、第１配線基板２１および第２配線基板２２の接続状態を表す斜視図、図５（Ｂ）は図４（Ａ）のＢ−Ｂ’線に沿った断面図をそれぞれ表している。
第１配線基板２１および第２配線基板２２は、図６（Ａ）に示したように、例えばポリイミドフィルムからなる可撓性基材の一方の面に配線（第１配線２１Ｗ，第２配線２２Ｗ）が設けられたフレキシブル配線基板である。後述の第２配線基板４２のように基材の両面に配線を形成することも可能であるが、一方の面にのみ配線を設けることにより、第１配線基板２１，第２配線基板２２の製造工程が容易となる。また、両面に配線を設けた場合と比較すると、その厚みも薄くなる。第１配線基板２１，第２配線基板２２の厚みは例えば、数十μｍ程度である。
第１配線２１Ｗ，第２配線２２Ｗのピッチ（配線間隔）は一定であってもよく（図６（Ａ））、図６（Ｂ）に示したように、一方の側と他方の側とで異なるようにしてもよい。例えば、電極１２のピッチと第２配線２２Ｗのピッチが異なる場合に、第１配線２１Ｗでこれらのピッチの差を調整することができる。即ち、第２配線２２Ｗのピッチを大きくすることができ、第２配線基板２２の製造が容易になる。
第１配線基板２１は素子基板１１の表面側、第２配線基板２２は素子基板１１の裏面側にそれぞれ設けられ、これら第１配線基板２１と第２配線基板２２とは素子基板１１の外側で接している（図５）。即ち、第１配線基板２１および第２配線基板２２は共に延在（Ｘ軸）方向の一方が素子基板１１と重なり、他方は素子基板１１の外側に露出している。
第１配線基板２１の一方は素子基板１１の表面の端部に接着され、側面（第３面）を覆うようにして他方が素子基板１１の外側に張り出している。第１配線基板２１の第１配線２１Ｗは素子基板１１の表面の電極１２と対向するように設けられ、電極１２に接して電気的に接続されている。
第２配線基板２２の一方は素子基板１１の裏面の端部に接着され、平面を維持した状態で他方が素子基板１１の外側に張り出している。即ち、素子基板１１の裏面側で第１配線基板２１および第２配線基板２２は互いに接している。第１配線基板２１および第２配線基板２２は、互いの電気的接続を確保できる程度に素子基板１１の外側に張り出すようにすればよい。第２配線基板２２は、例えばその幅（Ｙ軸方向）が第１配線基板２１よりも大きく、また、その端面は第１配線基板２１よりも、より素子基板１１の外側に張り出すように配置されている。
第２配線基板２２の第２配線基板２２Ｗは、第１配線２１Ｗと対向するように設けられ、素子基板１１の外側で第１配線２１Ｗに接して電気的に接続されている。換言すれば、第１配線２１Ｗの一方（素子基板１１の内側）は電極１２に対向し、他方（素子基板１１の外側）は第２配線２２Ｗに対向している。第２配線２２Ｗの一方（素子基板１１の内側）には駆動ＩＣ２３（第１駆動回路）が設けられている。即ち、第２配線基板２２は、素子基板１１との間に駆動ＩＣ２３のための間隙を有している。駆動ＩＣ２３は、外部信号、例えば走査信号を表示素子１０に供給するものである。
第１配線２１Ｗと電極１２、第１配線２１Ｗと第２配線２２Ｗはそれぞれ例えば異方性導電シート（図示せず）を介した熱圧着により接続されている。この熱圧着により電気的な接続と共に接着を行うことができる。異方性導電シートは、樹脂等からなる接着層中に金属微粒子あるいは樹脂に金属をコーティングした粒子を分散させたものである。この異方性導電シートを第１配線２１Ｗと電極１２との間、第１配線２１Ｗと第２配線２２Ｗとの間に設け、熱圧着を行うことにより金属微粒子等がこれらに接触して電気的接続がなされる。また、異方性導電シート中の接着層が硬化することにより、第１配線基板２１と素子基板１１、第１配線基板２１と第２配線基板２２、がそれぞれ接着して固定される。
図７に示したように、第１配線基板２１に第１配線２１Ｗの一部、例えば中央部を覆う保護部２４を設けるようにしてもよい。この保護部２４は、電極１２と第１配線２１Ｗとを接続する際に第１配線２１Ｗが切断（切創）されるのを防ぐためのものである。第１配線基板２１を素子基板１１の表面から側面にかけて設けると、その一部は素子基板１１の表面と側面とにより構成される角部に対向する。この角部に対向する部分に保護部２４を設けることにより、第１配線２１Ｗの損傷を防止することができる。保護部２４は、例えばアクリル，ウレタンあるいはイミド系のフィルムまたは、フォトソルダーレジスト等により構成されている。第２配線基板２２に、この保護部２４を設けるようにしてもよい。また、保護部２４を設けることに代えて、素子基板１１の角部の面取り処理を行っておくことにより第１配線２１Ｗの損傷を防ぐことも可能である。
この表示装置１は、例えば以下のようにして製造することができる。
まず、素子基板１１の表示領域１１Ａに上述のＴＦＴ層１３を形成する。ＴＦＴ層１３の配線や電極と同時に、周辺領域１１Ｂには電極１２を形成しておく。次いで、ＴＦＴ層１３上に表示層１４および対向基板１５を形成する。これにより、表面に表示素子１０および電極１２を有する素子基板１１が形成される。
続いて、素子基板１１（電極１２）と第１配線基板２１、第１配線基板２１と第２配線基板２２をそれぞれ異方性導電シートを用いて熱圧着により接続する。この熱圧着の工程は、例えば図８に示したように、２つのヘッド（上側ヘッド３１，下側ヘッド３２）を有する熱圧着装置３０を用いて行う。まず、第１配線基板２１と素子基板１１の間および第１配線基板２１と第２配線基板２２との間に異方性導電シート（図示せず）を設け、上側ヘッド３１と下側ヘッド３２との間に、これら第１配線基板２１、素子基板１１および第２配線基板２２を挟み込む。次いで、上側ヘッド３１，下側ヘッド３２を加温すると第１配線基板２１、素子基板１１、第２配線基板２２および異方性導電シートが加熱され、これらの電気的接続および接着がなされる。この熱圧着の工程は、図８（Ａ）に示したように、小さな上側ヘッド３１を使用して、第１配線基板２１と素子基板１１との接続、第１配線基板２１と第２配線基板２２との接続を別々に行うようにしてもよく、図８（Ｂ）に示したように、大きな上側ヘッド３１を使用して、一度に行うようにしてもよい。素子基板１１の角部等によって第１配線２１Ｗ，第２配線２２Ｗが傷つけられる虞がない場合には一度に行うことが好ましい。製造工程を短縮できるためである。例えば、素子基板１１が柔らかい場合には第１配線基板２１と素子基板１１および第１配線基板２１と第２配線基板２２の熱圧着を一度に行うことができる。第１配線基板２１と素子基板１１との接続、第１配線基板２１と第２配線基板２２との接続を別々に行う場合には、ピッチのより細かい接続、例えば第１配線基板２１と素子基板１１との接続を先に行うことが好ましい。
また、この熱圧着の工程において、素子基板１１と第２配線基板２２との間に熱硬化性接着層を設けておくことにより、素子基板１１への第２配線基板２２の固定も同一工程で行うことができる。素子基板１１、第１配線基板２１および第２配線基板２２をできるだけ密着させておくことにより、表示装置１の可撓性を向上させることができる。
第１配線基板２１および第２配線基板２２の丸まり（カール）を防ぐため、第１配線基板２１，第２配線基板２２の端部を厚くした状態で熱圧着を行うようにしてもよい。図９に示したように、配線基板（配線基板２０）は薄くなると形状安定性が低下し、カール（例えば図９ 矢印方向）を生じやすくなる。このような配線基板２０のカールは、上記の熱圧着の工程を妨げる虞がある。例えば、熱圧着装置３０での真空吸着時に配線基板２０を掴むことができない、または熱圧着の工程の途中で熱圧着装置３０（上側ヘッド３１および下側ヘッド３２）から配線基板２０が外れてしまう等の問題が考えられる。そこで、図１０に示したように、第２配線基板２２の端部に厚膜部２２Ｔを設けておくことにより、第２配線基板２２のカールを防止することが可能となる。厚膜部２２Ｔは、第２配線基板２２の他方の端部（素子基板１１の外側）に設けられ、他の部分よりも例えば５０μｍ程度大きな厚みを有する部分である。この厚膜部２２Ｔは、例えば上記保護部２４と同様の材料、アクリル，ウレタンあるいはイミド系のフィルムまたは、フォトソルダーレジスト等を積層させることにより形成することができる。また、厚膜部２２Ｔは、ダミー電極により構成するようにしてもよい。このような厚膜部２２Ｔを設けておくことにより熱圧着工程を円滑に行うことが可能となる。厚膜部２２Ｔは残しておいてもよいが、熱圧着を行った後、切断線２２Ｃで厚膜部２２Ｔを切り離すことにより、均一な厚みの第２配線基板２２を得ることができる。
また、図１１（Ａ）に示したように、第２配線基板２２と共に第１配線基板２１にも厚膜部（厚膜部２１Ｔ）を設けるようにしてもよい。第１配線基板２１，第２配線基板２２に厚膜部２１Ｔ，２２Ｔを設けて熱圧着を行った後、切断線２２Ｃで厚膜部２１Ｔ，２２Ｔを切り離す。このとき、図１１（Ｂ）に示したように、第１配線基板２１の端面（切断面）と第２配線基板２２の端面とが揃って形成される。第１配線基板２１のみに厚膜部２１Ｔを設けるようにしてもよい。
以上の工程により、図１に示した表示装置１が完成する。なお、素子基板１１（電極１２）と第１配線基板２１、第１配線基板２１と第２配線基板２２を電極的に接続した後、表示層１４等を形成するようにしてもよい。
この表示装置１では、各表示素子１０に対して走査線駆動回路１３０（駆動ＩＣ２３）から走査信号が、信号線駆動回路１２０から画像信号がそれぞれ供給され、その駆動が制御される。これにより、対向基板１５側に映像が表示される。
本実施の形態の表示装置１では、素子基板１１の裏面側の第２配線基板２２および表面側の第１配線基板２１を介して、外部信号（例えば、走査信号）が表示素子１０に伝達される。即ち、配線基板を折り曲げられていないため、第１配線基板２１および第２配線基板２２にはスプリングバックが生じず、接触不良を防ぐことができる。以下、これについて詳細に説明する。
従来の表示装置（表示装置１００）では、図１２（Ａ）に示したように、１枚の配線基板（配線基板１２１）を素子基板（素子基板１１１）の外形に沿って曲げ、素子基板１１１の表面側の電極１１２と裏面側の駆動回路とを接続していた。狭額縁化を実現するため、配線基板１２１は素子基板１１１により近いところで折り曲げられる。このような配線基板１２１では、折り曲げられた状態を戻そうとする応力（スプリングバック）が生じる。表示装置１００では、この応力により素子基板１１１（電極１１２）と配線基板１２１との間の接着（接続）が剥がれたり、配線基板１２１の配線に断線や短絡が生じるなどの接続不良が生じる虞があった。特に、図１２（Ｂ）に示したように、表示装置（表示装置１０１）がフレキシブルディスプレイである場合、より接続不良が生じやすくなる。これは、以下のような理由による。表示装置１００では素子基板１１１の厚みＴが０．５〜０．７ｍｍ程度であるのに対し、表示装置１０１では素子基板１１１Ａの厚みＴが一桁程度小さく、数十μｍである。即ち、素子基板１１１Ａの厚みＴと配線基板１２１の厚みとが同程度となり、配線基板１２１の曲率が大きくなる（曲率半径がゼロに近くなる）。従って、配線基板１２１のスプリングバックも大きくなる。
また、表示装置１００では、使用時に筐体に保護され、更なる外力が加えられることがないのに対し、表示装置１０１は使用時に力が加えられ変形される。このため、表示装置１０１では表示装置１００に比べて配線基板１２１にかかる応力がより大きくなる。
更に、図１３に示したように、表示装置１０１を例えば破線（Ｘ軸）に沿って撓ませるようにした場合に、配線基板１２１には歪み（歪み１２１Ｄ）が発生する虞がある。
図１４（Ａ）に示したように、曲げ部１２２で折り曲げた１枚の紙（紙１２２）を矢印方向に撓めた場合にも歪み（歪み１２２Ｄ）は発生する（図１４（Ｂ））。これは撓めた紙１２２の外側では伸びようとする力が、内側では縮もうとする力が働き、紙１２２の曲げ部１２２Ｂに応力が集中して歪み１２２Ｄを発生させたものである。この歪み１２２Ｄは例えば不自然な屈曲として現れ、この屈曲により曲げ癖も発生させる。歪み１２２Ｄは、紙１２２の厚みを薄くすると軽減することができるが、厚み数十μｍ程度まで薄くしても無くすことはできない。配線基板１２１の歪み１２１Ｄも、上記紙１２２の歪み１２２Ｄと同様の原理で生じるものであり、この歪み１２１Ｄにより、配線基板１２１の配線の断線や短絡あるいは基材の破断が生じる虞がある。また、歪み１２１Ｄの影響が素子基板１１１Ａと配線基板１２１との接続部分にまで及ぶと、これらが剥がれる虞もある。
これに対し、本実施の形態の表示装置１では素子基板１１の表面側に第１配線基板２１、裏面側に第２配線基板２２がそれぞれ設けられているので、配線基板を折り曲げることなく、素子基板１１の裏面側の駆動回路（駆動ＩＣ２３）から表面側の表示素子１０へと外部信号が伝達される。従って、第１配線基板２１および第２配線基板２２にスプリングバックが生じることがなく、接触不良を防止することができる。特に、フレキシブルディスプレイである表示装置１では、素子基板１１が薄く、また使用時に外力がかけられるが、接触不良を効果的に抑えることができる。
更に、図１５（Ａ）に示したように、接続部１２２Ｃで２枚の紙（紙１２２−１，１２２−２）を貼り合わせて、矢印方向に撓めた場合には歪みが生じることはない（図１５（Ｂ））。即ち、表示装置１を同様に撓めた場合にも、第１配線基板２１および第２配線基板２２に歪みは生じず、この歪みによる接触不良も抑えることができる。
以上のように本実施の形態の表示装置１では、２枚の配線基板（第１配線基板２１，第２配線基板２２）により、駆動ＩＣ２３と表示素子１０とを接続するようにしたので、配線基板に起因した接触不良を防止して、信頼性を向上させることができる。特に、フレキシブルディスプレイである表示装置１では、効果的に接触不良を抑えることができる。
以下、本実施の形態の変形例について説明するが、以降の説明において上記実施の形態と同一構成部分については同一符号を付してその説明は適宜省略する。
＜変形例１＞
図１６は、上記実施の形態の変形例１に係る表示装置（表示装置１Ａ）の要部の断面構成を表したものである。この表示装置１Ａは、両面に第２配線（第２配線４２Ｗ）を有する第２配線基板４２を備えたものである。この第２配線基板４２では、一方の面（素子基板１１との対向面）が第１配線基板２１に接し、他方の面に駆動ＩＣ２３が搭載されている。その点を除き、表示装置１Ａは上記実施の形態の表示装置１と同様の構成を有し、その作用および効果も同様である。
第２配線基板４２は、一方の面に第２配線４２Ｗ−１、他方の面に第２配線４２Ｗ−２をそれぞれ有するものである。この第２配線４２Ｗ−１と第２配線４２Ｗ−２とは、第２配線基板４２の基材に設けられた貫通孔４２Ｈを介して接続されている。このような第２配線基板４２では、第１配線基板２１との接触面（素子基板１１との対向面）と反対側に駆動ＩＣ２３を設けることができる。即ち、駆動ＩＣ２３を設けるための素子基板１１と第２配線基板４２との間の間隙が不要となり、第２配線基板４２を安定して素子基板１１に固定することができる。また、素子基板１１と第２配線基板４２とが密着することにより、表示装置１の可撓性が向上する。
更に、両面に第２配線４２Ｗを設けておくことにより第２配線基板４２でのカールの発生を防ぐこともできる。配線基板の一方の面のみに配線が設けられている場合には、一方の面と他方の面との間の伸び率の違いによりカールが発生しやすい。これに対し、第２配線基板４２では、両面に第２配線４２Ｗ−１，４２Ｗ−２を有しているので伸び率の差を小さくしてカールの発生を防ぐことができる。
＜変形例２＞
図１７は、上記実施の形態の変形例２に係る表示装置（表示装置１Ｂ）の平面構成を表すものである。図１７（Ａ），（Ｂ）は共に上面視であり、図１７（Ａ）は表示装置１Ｂの表面側、図１７（Ｂ）は裏面側をそれぞれ表している。この表示装置１Ｂでは、信号線駆動回路１２０（第２駆動回路）と駆動ＩＣ２３（走査線駆動回路１３０）とが素子基板１１の同一辺（Ｘ軸方向の辺）上に設けられている。その点を除き、表示装置１Ｂは上記実施の形態の表示装置１と同様の構成を有し、その作用および効果も同様である。
この表示装置１Ｂでは、素子基板１１上の電極１６がＸ軸方向の辺（第１辺）に、駆動ＩＣ２３に電気的に接続された電極１２がＹ軸方向の辺（第２辺）に、引き出されている。電極１６は信号線駆動回路１２０から信号電圧を信号線１２０Ａを介して表示素子１０へと印加するためのものである。電極１２には上記表示装置１と同様に、第１配線基板２１が接続され、更に第１配線基板２１には第２配線基板２２（または第２配線基板４２）が接続されている。第２配線基板２２の一方の側は素子基板１１（第２辺）の外側で第１配線基板２１に接しており、他方の側は素子基板１１の裏面側を通り第１辺まで延在している。この第２配線基板２２の他方の側に駆動ＩＣ２３が搭載されている。即ち、素子基板１１の第１辺に信号線駆動回路１２０および駆動ＩＣ２３が設けられている。このように、第２配線基板２２を素子基板１１の裏面側で延在させて、信号線駆動回路１２０および駆動ＩＣ２３を素子基板１１の同一辺に設けることにより、素子基板１１の可動方向が増え、表示装置１の可撓性を向上させることができる。第２配線基板２２は湾曲するようにして第１辺まで延在していてもよく（図１７（Ｂ））、あるいは直線的に延在していてもよい。
上記表示装置１（または表示装置１Ａ，１Ｂ）は、例えば次の適用例１〜６に示した電子機器に搭載することができる。
＜適用例１＞
図１８（Ａ）および図１８（Ｂ）は、電子ブックの外観を表したものである。この電子ブックは、例えば、表示部２１０，非表示部２２０および操作部２３０を有しており、表示部２１０が上記表示装置１により構成されたものである。操作部２３０は、図１８（Ａ）に示したように表示部２１０と同じ面（前面）に形成されていても、図１８（Ｂ）に示したように表示部２１０とは異なる面（上面）に形成されていてもよい。
＜適用例２＞
図１９は、テレビジョン装置の外観を表したものである。このテレビジョン装置は、例えば、フロントパネル３１０およびカラーフィルター３２０を含む映像表示画面部３００を有しており、映像表示画面部３００が上記表示装置１により構成されたものである。
＜適用例３＞
図２０は、デジタルスチルカメラの外観を表したものである。このデジタルスチルカメラは、例えば、フラッシュ用の発光部４１０、表示部４２０、メニュースイッチ４３０およびシャッターボタン４４０を有しており、表示部４２０が上記表示装置１により構成されたものである。
＜適用例４＞
図２１は、ノート型パーソナルコンピュータの外観を表したものである。このノート型パーソナルコンピュータは、例えば、本体５１０，文字等の入力操作のためのキーボード５２０および画像を表示する表示部５３０を有しており、表示部５３０が上記表示装置１により構成されたものである。
＜適用例５＞
図２２は、ビデオカメラの外観を表したものである。このビデオカメラは、例えば、本体部６１０，この本体部６１０の前方側面に設けられた被写体撮影用のレンズ６２０，撮影時のスタート／ストップスイッチ６３０および表示部６４０を有しており、表示部６４０が上記表示装置１により構成されたものである。
＜適用例６＞
図２３は、携帯電話機の外観を表したものである。この携帯電話機は、例えば、上側筐体７１０と下側筐体７２０とを連結部（ヒンジ部）７３０で連結したものであり、ディスプレイ７４０，サブディスプレイ７５０，ピクチャーライト７６０およびカメラ７７０を有している。このディスプレイ７４０または／およびサブディスプレイ７５０が上記表示装置１により構成されている。
以上、実施の形態および変形例を挙げて本技術を説明したが、本技術は上記実施の形態等に限定されるものではなく、種々変形が可能である。例えば、上記実施の形態等では、駆動ＩＣ２３が走査線駆動回路１３０である場合について説明したが、駆動ＩＣ２３は信号線駆動回路１２０であってもよい。このとき、電極１２は例えば、各信号線１２０Ａを介して選択用ＴＦＴ５２Ａのソース・ドレイン電極の一方に電気的に接続されている。また、その他の変形例として電極１２を電源線（図示せず）等の他の配線（端子）に接続するようにしてもよく、あるいは互いに異なる配線（例えば、走査線１３０Ａと信号線１２０Ａ，走査線１３０Ａと電源線，または信号線１２０Ａと電源線等）に接続された電極１２を複数設け、組み合わせるようにしてもよい。更に、駆動ＩＣ２３に代えて、他の電子回路に第２配線基板２２（第２配線基板４２）を電気的に接続するようにしてもよい。
更に、上記実施の形態等では、画素駆動回路１５０が２つのＴＦＴ（選択用ＴＦＴ１３Ａおよび駆動用ＴＦＴ１３Ｂ）を有する場合について説明したが（図３）、１つの表示素子１０に含まれるＴＦＴは、１つであってもよく、３つ以上であってもよい。また、表示装置１が、素子基板１１側に映像を表示するものであってもよい。
加えて、上記変形例１では第２配線基板４２に貫通孔４２Ｈを設ける場合について説明したが、第１配線基板２１に貫通孔を設けるようにしてもよい。
また、上記実施の形態等では第２配線基板２２の幅が第１配線基板２１の幅よりも大きい場合について図示したが（図１等）、第１配線基板２１と第２配線基板２２とは、その幅が同じであってもよく、あるいは第１配線基板２１の幅が第２配線基板２２よりも大きくなるようにしてもよい。
更に、上記実施の形態等では、２配線基板２２の端面が、第１配線基板２１の端面よりも素子基板１１のより外側にある場合について図示したが（図１等）、第１配線基板２１と第２配線基板２２とはその端面が揃っていてもよく、あるいは第１配線基板２１の端面が素子基板１１のより外側に配置されていてもよい。
加えて、更に上記実施の形態等では、素子基板１１、第１配線基板２１および第２配線基板２２が矩形である場合について図示したが（図１等）、これらの形状は正方形や台形等の他の形状であってもよい。
また、上記実施の形態等において説明した各部の材料および厚み、または形成方法等は限定されるものではなく、他の材料および厚みとしてもよく、または他の形成方法としてもよい。
更に、上記実施の形態等では、半導体装置が機能素子として表示素子を有する場合について説明したが、表示素子以外の機能素子、例えば、撮像素子や太陽電池等であってもよい。
なお、本技術は以下のような構成も取ることができる。
（１）機能素子および電極を有する素子基板と、前記電極を介して前記機能素子に電気的に接続された第１配線基板と、前記第１配線基板を介して前記機能素子に電気的に接続された第２配線基板とを備えた半導体装置。
（２）前記素子基板の電極と前記第１配線基板の第１配線とが接すると共に、前記第１配線と前記第２配線基板の第２配線とが接する前記（１）に記載の半導体装置。
（３）前記素子基板の第１面に前記機能素子および前記電極を有し、前記素子基板の第１面側に前記第１配線基板、前記第１面に対向する第２面側に前記第２配線基板をそれぞれ有する前記（１）または（２）に記載の半導体装置。
（４）前記第１配線基板と前記第２配線基板とが前記素子基板の外側で接している前記（１）乃至（３）のうちいずれか１つに記載の半導体装置。
（５）前記第１配線基板および第２配線基板は可撓性材料により構成されている前記（１）乃至（４）のうちいずれか１つに記載の半導体装置。
（６）前記第２配線基板に外部信号を送信する第１駆動回路が接続されている前記（１）乃至（５）のうちいずれか１つに記載の半導体装置。
（７）前記第２配線基板の前記第１配線と対向する一方の面と他方の面との両面に第２配線を有し、前記第２配線基板の他方の面に前記第１駆動回路が接続されている前記（６）に記載の半導体装置。
（８）前記第２配線基板の一方の面および他方の面の第２配線は前記第２配線基板に設けられた貫通孔を介して接続されている前記（７）に記載の半導体装置。
（９）前記素子基板は可撓性材料により構成されている前記（１）乃至（８）のうちいずれか１つに記載の半導体装置。
（１０）前記素子基板は、第１面、前記第１面に対向する第２面および第１面と第２面とをつなぐ第３面を有し、前記第１配線基板は前記素子基板の第１面から第３面にかけて設けられると共にその一部に前記第１配線を覆う保護部を有し、前記保護部は前記素子基板の第１面と第３面とで構成される角部に対向する前記（１）乃至（９）のうちいずれか１つに記載の半導体装置。
（１１）前記素子基板の一辺に前記機能素子を駆動するための第２駆動回路を有し、前記第２配線基板の一方は前記素子基板の外側で前記第１配線基板と接し、他方は前記第２駆動回路が設けられた前記素子基板の一辺に延在し、前記第２配線基板の他方に前記第１駆動回路が接続されている前記（６）乃至（１０）のうちいずれか１つに記載の半導体装置。
（１２）前記第１配線基板および第２配線基板の端面が揃っている前記（１）乃至（１１）のうちいずれか１つに記載の半導体装置。
（１３）前記機能素子は表示素子である前記（１）乃至（１２）のうちいずれか１つに記載の半導体装置。
（１４）前記第１駆動回路は駆動ＩＣ（Integrated Circuit）である前記（６）乃至（１３）のうちいずれか１つに記載の半導体装置。
（１５）半導体装置を備え、前記半導体装置は機能素子および電極を有する素子基板と、前記電極を介して前記機能素子に電気的に接続された第１配線基板と、前記第１配線基板を介して前記機能素子に電気的に接続された第２配線基板とを有する電子機器。
（１６）機能素子および前記機能素子に電気的に接続された電極を有する素子基板を形成する工程と、前記電極に第１配線基板、前記第１配線基板に第２配線基板をそれぞれ電気的に接続する工程とを含む半導体装置の製造方法。
（１７）前記第２配線基板および前記１配線基板のうちの少なくとも一方の端部に厚膜部を設けた後、前記電極と前記第１配線基板、前記第１配線基板と前記第２配線基板をそれぞれ電気的に接続する前記（１６）に記載の半導体装置の製造方法。
（１８）前記電極と前記第１配線基板、前記第１配線基板と前記第２配線基板をそれぞれ電気的に接続した後、前記厚膜部を切り離す前記（１７）に記載の半導体装置の製造方法。
（１９）前記電極と前記第１配線基板との電気的な接続および前記第１配線基板と前記第２配線基板との電気的な接続を一度に行う前記（１６）乃至（１８）のうちいずれか１つに記載の半導体装置の製造方法。
（２０）前記電極と前記第１配線基板との電気的な接続を行った後、前記第１配線基板と前記第２配線基板との電気的な接続を行う前記（１６）乃至（１８）のうちいずれか１つに記載の半導体装置の製造方法。
１，１Ａ，１Ｂ・・・表示装置、１０・・・表示素子、１１・・・素子基板、１１Ａ・・・表示領域、１１Ｂ・・・周辺領域、１２，１６・・・電極、１３・・・ＴＦＴ層、１４・・・表示層、１５・・・対向基板、２１・・・第１配線基板、２２，４２・・・第２配線基板、２１Ｗ・・・第１配線、２２Ｗ，４２Ｗ・・・第２配線、２３・・・駆動ＩＣ、３０・・・熱圧着装置、３１・・・上側ヘッド、３２・・・下側ヘッド、１２０・・・信号線駆動回路、１３０・・・走査線駆動回路、１５０・・・画素駆動回路、１２０Ａ・・・信号線、１３０Ａ・・・走査線。

Claims (20)

  1. 機能素子および電極を有する素子基板と、
    前記電極を介して前記機能素子に電気的に接続された第１配線基板と、
    前記第１配線基板を介して前記機能素子に電気的に接続された第２配線基板と
    を備えた半導体装置。
  2. 前記素子基板の電極と前記第１配線基板の第１配線とが接すると共に、前記第１配線と前記第２配線基板の第２配線とが接する
    請求項１に記載の半導体装置。
  3. 前記素子基板の第１面に前記機能素子および前記電極を有し、
    前記素子基板の第１面側に前記第１配線基板、前記第１面に対向する第２面側に前記第２配線基板をそれぞれ有する
    請求項１に記載の半導体装置。
  4. 前記第１配線基板と前記第２配線基板とが前記素子基板の外側で接している
    請求項１に記載の半導体装置。
  5. 前記第１配線基板および第２配線基板は可撓性材料により構成されている
    請求項１に記載の半導体装置。
  6. 前記第２配線基板に外部信号を送信する第１駆動回路が接続されている
    請求項１に記載の半導体装置。
  7. 前記第２配線基板の前記第１配線と対向する一方の面と他方の面との両面に第２配線を有し、前記第２配線基板の他方の面に前記第１駆動回路が接続されている
    請求項６に記載の半導体装置。
  8. 前記第２配線基板の一方の面および他方の面の第２配線は前記第２配線基板に設けられた貫通孔を介して接続されている
    請求項７に記載の半導体装置。
  9. 前記素子基板は可撓性材料により構成されている
    請求項１に記載の半導体装置。
  10. 前記素子基板は、第１面、前記第１面に対向する第２面および第１面と第２面とをつなぐ第３面を有し、
    前記第１配線基板は前記素子基板の第１面から第３面にかけて設けられると共にその一部に前記第１配線を覆う保護部を有し、
    前記保護部は前記素子基板の第１面と第３面とで構成される角部に対向する
    請求項５に記載の半導体装置。
  11. 前記素子基板の一辺に前記機能素子を駆動するための第２駆動回路を有し、
    前記第２配線基板の一方は前記素子基板の外側で前記第１配線基板と接し、他方は前記第２駆動回路が設けられた前記素子基板の一辺に延在し、
    前記第２配線基板の他方に前記第１駆動回路が接続されている
    請求項６に記載の半導体装置。
  12. 前記第１配線基板および第２配線基板の端面が揃っている
    請求項１に記載の半導体装置。
  13. 前記機能素子は表示素子である
    請求項１に記載の半導体装置。
  14. 前記第１駆動回路は駆動ＩＣ（Integrated Circuit）である
    請求項６に記載の半導体装置。
  15. 半導体装置を備え、
    前記半導体装置は
    機能素子および電極を有する素子基板と、
    前記電極を介して前記機能素子に電気的に接続された第１配線基板と、
    前記第１配線基板を介して前記機能素子に電気的に接続された第２配線基板とを有する
    電子機器。
  16. 機能素子および前記機能素子に電気的に接続された電極を有する素子基板を形成する工程と、
    前記電極に第１配線基板、前記第１配線基板に第２配線基板をそれぞれ電気的に接続する工程と
    を含む半導体装置の製造方法。
  17. 前記第２配線基板および前記１配線基板のうちの少なくとも一方の端部に厚膜部を設けた後、前記電極と前記第１配線基板、前記第１配線基板と前記第２配線基板をそれぞれ電気的に接続する
    請求項１６に記載の半導体装置の製造方法。
  18. 前記電極と前記第１配線基板、前記第１配線基板と前記第２配線基板をそれぞれ電気的に接続した後、前記厚膜部を切り離す
    請求項１７に記載の半導体装置の製造方法。
  19. 前記電極と前記第１配線基板との電気的な接続および前記第１配線基板と前記第２配線基板との電気的な接続を一度に行う
    請求項１６に記載の半導体装置の製造方法。
  20. 前記電極と前記第１配線基板との電気的な接続を行った後、前記第１配線基板と前記第２配線基板との電気的な接続を行う
    請求項１６に記載の半導体装置の製造方法。
JP2012023315A 2012-02-06 2012-02-06 半導体装置およびその製造方法、並びに電子機器 Pending JP2013160942A (ja)

Priority Applications (8)

Application Number Priority Date Filing Date Title
JP2012023315A JP2013160942A (ja) 2012-02-06 2012-02-06 半導体装置およびその製造方法、並びに電子機器
US13/753,268 US9219207B2 (en) 2012-02-06 2013-01-29 Semiconductor unit, method of manufacturing the same, and electronic apparatus
CN2013100365881A CN103247662A (zh) 2012-02-06 2013-01-30 半导体装置、该半导体装置的制造方法以及电子设备
US14/939,277 US9698209B2 (en) 2012-02-06 2015-11-12 Semiconductor unit, method of manufacturing the same, and electronic apparatus
US15/597,869 US10096670B2 (en) 2012-02-06 2017-05-17 Semiconductor unit, method of manufacturing the same, and electronic apparatus
US16/108,492 US10629669B2 (en) 2012-02-06 2018-08-22 Semiconductor unit, method of manufacturing the same, and electronic apparatus
US16/820,355 US11302766B2 (en) 2012-02-06 2020-03-16 Semiconductor unit, method of manufacturing the same, and electronic apparatus
US17/682,007 US12010887B2 (en) 2012-02-06 2022-02-28 Semiconductor unit, method of manufacturing the same, and electronic apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012023315A JP2013160942A (ja) 2012-02-06 2012-02-06 半導体装置およびその製造方法、並びに電子機器

Publications (1)

Publication Number Publication Date
JP2013160942A true JP2013160942A (ja) 2013-08-19

Family

ID=48902150

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012023315A Pending JP2013160942A (ja) 2012-02-06 2012-02-06 半導体装置およびその製造方法、並びに電子機器

Country Status (3)

Country Link
US (6) US9219207B2 (ja)
JP (1) JP2013160942A (ja)
CN (1) CN103247662A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014080604A1 (ja) * 2012-11-22 2014-05-30 シャープ株式会社 表示装置
JP2016178226A (ja) * 2015-03-20 2016-10-06 デクセリアルズ株式会社 異方性接続構造体
KR20190066242A (ko) * 2017-12-05 2019-06-13 엘지디스플레이 주식회사 표시 장치

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013160942A (ja) * 2012-02-06 2013-08-19 Sony Corp 半導体装置およびその製造方法、並びに電子機器
WO2014192544A1 (ja) * 2013-05-31 2014-12-04 コニカミノルタ株式会社 面発光素子および発光装置
CN103810981B (zh) * 2014-01-26 2016-01-06 京东方科技集团股份有限公司 阵列基板和显示面板
KR102200255B1 (ko) * 2014-11-24 2021-01-07 엘지디스플레이 주식회사 액정표시장치
JP6448391B2 (ja) * 2015-01-28 2019-01-09 株式会社ジャパンディスプレイ 表示モジュール
KR102395732B1 (ko) * 2018-01-15 2022-05-09 파이 크리스탈 가부시키가이샤 플렉시블 기판, 전자 디바이스, 전자 디바이스의 제조 방법
KR102578423B1 (ko) 2018-07-03 2023-09-13 엘지디스플레이 주식회사 다중패널 유기발광 표시장치

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5067796A (en) * 1987-01-26 1991-11-26 Ricoh Company, Ltd. Liquid crystal display device with cut-out portions in lead electrodes for connection to driving circuit
US5436744A (en) * 1993-09-03 1995-07-25 Motorola Inc. Flexible liquid crystal display with integrated driver circuit and display electrodes formed on opposite sides of folded substrate
WO2001026432A1 (en) * 1999-10-01 2001-04-12 Seiko Epson Corporation Wiring board, semiconductor device and method of producing, testing and packaging the same, and circuit board and electronic equipment
JP4283575B2 (ja) * 2003-03-24 2009-06-24 シャープ株式会社 液晶モジュール
JP4357868B2 (ja) * 2003-04-25 2009-11-04 シャープ株式会社 表示装置
TW200629968A (en) * 2005-02-05 2006-08-16 Au Optronics Corp Organic electroluminescent display
JP4926426B2 (ja) * 2005-08-12 2012-05-09 株式会社半導体エネルギー研究所 電子機器
WO2007039960A1 (ja) * 2005-10-05 2007-04-12 Sharp Kabushiki Kaisha 配線基板及びそれを備えた表示装置
JP5258436B2 (ja) * 2008-07-30 2013-08-07 株式会社東芝 表示装置及びその製造方法
US20120133876A1 (en) * 2009-03-31 2012-05-31 Sharp Kabushiki Kaisha Liquid crystal panel
JP5584433B2 (ja) * 2009-06-17 2014-09-03 株式会社ジャパンディスプレイ 液晶表示装置
US8576209B2 (en) * 2009-07-07 2013-11-05 Semiconductor Energy Laboratory Co., Ltd. Display device
US8143097B2 (en) * 2009-09-23 2012-03-27 Stats Chippac, Ltd. Semiconductor device and method of forming open cavity in TSV interposer to contain semiconductor die in WLCSMP
JP2011108780A (ja) 2009-11-16 2011-06-02 Hitachi Displays Ltd 表示モジュール及びその製造方法
JP5500023B2 (ja) * 2009-12-03 2014-05-21 セイコーエプソン株式会社 電気光学装置、電気光学パネル、及び電子機器
WO2011070884A1 (ja) * 2009-12-08 2011-06-16 シャープ株式会社 液晶装置
JP5507237B2 (ja) * 2009-12-25 2014-05-28 株式会社ジャパンディスプレイ 液晶表示装置
JP5506483B2 (ja) * 2010-03-19 2014-05-28 日立コンシューマエレクトロニクス株式会社 液晶表示装置および照明装置
US8338199B2 (en) * 2010-08-27 2012-12-25 Quarkstar Llc Solid state light sheet for general illumination
JP2012220635A (ja) * 2011-04-06 2012-11-12 Sony Corp 表示装置および電子機器
JP2013160942A (ja) 2012-02-06 2013-08-19 Sony Corp 半導体装置およびその製造方法、並びに電子機器
WO2014080604A1 (ja) * 2012-11-22 2014-05-30 シャープ株式会社 表示装置

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014080604A1 (ja) * 2012-11-22 2014-05-30 シャープ株式会社 表示装置
US9437616B2 (en) 2012-11-22 2016-09-06 Sharp Kabushiki Kaisha Display apparatus
JP2016178226A (ja) * 2015-03-20 2016-10-06 デクセリアルズ株式会社 異方性接続構造体
KR20190066242A (ko) * 2017-12-05 2019-06-13 엘지디스플레이 주식회사 표시 장치
KR102433358B1 (ko) 2017-12-05 2022-08-16 엘지디스플레이 주식회사 표시 장치

Also Published As

Publication number Publication date
US12010887B2 (en) 2024-06-11
CN103247662A (zh) 2013-08-14
US20200219963A1 (en) 2020-07-09
US9698209B2 (en) 2017-07-04
US20160064468A1 (en) 2016-03-03
US10096670B2 (en) 2018-10-09
US20180358424A1 (en) 2018-12-13
US20220181430A1 (en) 2022-06-09
US20170250151A1 (en) 2017-08-31
US10629669B2 (en) 2020-04-21
US9219207B2 (en) 2015-12-22
US11302766B2 (en) 2022-04-12
US20130200409A1 (en) 2013-08-08

Similar Documents

Publication Publication Date Title
US12010887B2 (en) Semiconductor unit, method of manufacturing the same, and electronic apparatus
KR102636836B1 (ko) 표시 장치
US20200271977A1 (en) Liquid crystal display substrate and display device
JP6220499B2 (ja) 可撓性表示パネル及び該可撓性表示パネルを備える表示装置
WO2016041272A1 (zh) 阵列基板及其显示装置
US9362317B2 (en) Display device and electronic unit
JP2012220635A (ja) 表示装置および電子機器
US20130161661A1 (en) Circuit board, display module, and electronic apparatus
WO2023272868A1 (zh) 显示装置
WO2015114960A1 (ja) 表示装置および電子機器
JP2009168904A (ja) 表示装置
US9042107B2 (en) Display device and electronic apparatus
WO2019210662A1 (zh) 显示面板和显示装置
KR20200115757A (ko) 회로기판 및 이의 제조방법
JP2006210809A (ja) 配線基板および実装構造体、電気光学装置および電子機器
JP2007057885A (ja) 電気光学装置及び電子機器
JP2005340455A (ja) 実装構造体、電気光学装置、および電子機器
JP2007256724A (ja) 電気光学装置、実装構造体、電気光学装置の製造方法及び電子機器
JP2016189011A (ja) 表示装置およびその製造方法、並びに電子機器
JP2013125136A (ja) 駆動基板、表示装置、平坦化方法および駆動基板の製造方法
WO2019031379A1 (ja) 連結配線基板及び表示装置
JP2007129067A (ja) 基板、電気光学装置、電子機器、及び電気光学装置の製造方法
JP2008083177A (ja) 液晶装置及び電子機器
JP2007108197A (ja) 液晶表示装置