JPH1169241A - 固体撮像装置およびその製造方法 - Google Patents
固体撮像装置およびその製造方法Info
- Publication number
- JPH1169241A JPH1169241A JP9229513A JP22951397A JPH1169241A JP H1169241 A JPH1169241 A JP H1169241A JP 9229513 A JP9229513 A JP 9229513A JP 22951397 A JP22951397 A JP 22951397A JP H1169241 A JPH1169241 A JP H1169241A
- Authority
- JP
- Japan
- Prior art keywords
- groove
- sensor chip
- mounting substrate
- chip
- mounting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
- H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
- H05K1/0298—Multilayer circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
- H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
Landscapes
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Abstract
(57)【要約】
【課題】 ＬＣＣパッケージを用いた固体撮像装置は、
中に耐熱温度の厳しいＣＣＤチップが装着され、ＬＣＣ
を半田固着すると、センサの劣化が発生する問題があっ
た。またその駆動用のＩＣが実装基板にベアで実装され
ているが、ボンディングツールの制約により、実装基板
のサイズを大きくしていた。 【解決手段】 実装基板７０には溝６６を形成し、その
中に駆動用のベアチップＩＣ６５を固着し、その上にＬ
ＣＣパッケージ５３を実装する。
中に耐熱温度の厳しいＣＣＤチップが装着され、ＬＣＣ
を半田固着すると、センサの劣化が発生する問題があっ
た。またその駆動用のＩＣが実装基板にベアで実装され
ているが、ボンディングツールの制約により、実装基板
のサイズを大きくしていた。 【解決手段】 実装基板７０には溝６６を形成し、その
中に駆動用のベアチップＩＣ６５を固着し、その上にＬ
ＣＣパッケージ５３を実装する。
Description
【０００１】
【発明の属する技術分野】本発明は、ＬＣＣパッケージ
にＣＣＤチップを納めた固体撮像装置およびその製造方
法に関するものである。
にＣＣＤチップを納めた固体撮像装置およびその製造方
法に関するものである。
【０００２】
【従来の技術】ＣＣＤイメージセンサの如き半導体から
なる固体撮像装置は、センサチップの表面に被写体映像
を写す必要があるため、半導体チップの受光面に対応し
て開口部が形成される。このため、固体撮像素子の場合
には、開口部を形成し易いセラミックパッケージが従来
より多く用いられる。
なる固体撮像装置は、センサチップの表面に被写体映像
を写す必要があるため、半導体チップの受光面に対応し
て開口部が形成される。このため、固体撮像素子の場合
には、開口部を形成し易いセラミックパッケージが従来
より多く用いられる。
【０００３】図７は、特開平９−５５４８７号公報に掲
載されている固体撮像装置であり、セラミックパッケー
ジ（ＬＣＣパッケージ）を用いたものである。センサチ
ップ１１は、シリコン基板上に周知の半導体プロセスに
よって複数の受光画素及びシフトレジスタが形成された
ものであり、複数の受光画素がマトリクス状に配列され
た受光面１２を有する。底部材１３は、ガラスエポキシ
基板やセラミック基板等の絶縁材料からなり、一方の面
の中央部分にセンサチップ１１が装着される。また、セ
ンサチップ１１の装着位置の周辺部から側辺部まで延在
する複数のリード１４が銅箔等の導電材料によって形成
される。この複数のリード１４は、中央部側の端部がセ
ンサチップ１１の周辺部分に入出力端子として形成され
る電極パッドとワイヤボンディングにより接続される。
また、底部材１３の対向する２辺の内側には、一対の位
置決め穴１５が形成される。枠部材１６は、底部材１３
と同一材料で同一の大きさに形成され、中央部にセンサ
チップ１１を納める凹部を形成するための開口部１７が
形成される。この枠部材１６の対向する２辺の内側に
も、底部材１３と同様に位置決め穴１８が形成されてい
る。この底部材１３が、枠部材１６下に貼り合わせら
れ、底部材１３と枠部材１６の開口部１７とで凹み部が
形成される。また、底部材１３と枠部材１６とが貼り合
わせられると、それらの側面には、図１に破線で示すよ
うに、リード１４に接続される電極が形成された構成を
取る。これにより、表面実装型のＬＣＣパッケージが形
成される。尚、底部材１３と枠部材１６との貼り合わせ
は、底部材１３にセンサチップ１１を装着するよりも先
に行い、底部材１３の位置決め穴１５及び枠部材１６の
位置決め穴１８の形成は、底部材１３と枠部材１６とを
貼り合わせた後に同時に行うようにする。透明板１９
は、アクリル樹脂等の可視光に対して透明な材料からな
り、枠部材１６の開口部１７の対向する２辺に跨るよう
にして枠部材１６の表面に装着される。この透明板１９
は、一方の辺の長さが、開口部１７の一方の対向する２
辺の幅より長く形成され、且つ、他方の辺の長さが、開
口部１７の他方の対向する２辺の幅より短く形成され
る。これにより、透明板１９を開口部１７の対向する２
辺の間に跨るように装着すると、開口部１７の一部が開
けたままとなる。ここで、透明板１９は、少なくともセ
ンサチップ１１の受光面１２を被うようにして装着され
る。そして、センサチップ１１と透明板１９との間に
は、透明板１９と屈折率がほぼ同一の透明樹脂が充填さ
れ、センサチップ１１及び配線が保護される。
載されている固体撮像装置であり、セラミックパッケー
ジ（ＬＣＣパッケージ）を用いたものである。センサチ
ップ１１は、シリコン基板上に周知の半導体プロセスに
よって複数の受光画素及びシフトレジスタが形成された
ものであり、複数の受光画素がマトリクス状に配列され
た受光面１２を有する。底部材１３は、ガラスエポキシ
基板やセラミック基板等の絶縁材料からなり、一方の面
の中央部分にセンサチップ１１が装着される。また、セ
ンサチップ１１の装着位置の周辺部から側辺部まで延在
する複数のリード１４が銅箔等の導電材料によって形成
される。この複数のリード１４は、中央部側の端部がセ
ンサチップ１１の周辺部分に入出力端子として形成され
る電極パッドとワイヤボンディングにより接続される。
また、底部材１３の対向する２辺の内側には、一対の位
置決め穴１５が形成される。枠部材１６は、底部材１３
と同一材料で同一の大きさに形成され、中央部にセンサ
チップ１１を納める凹部を形成するための開口部１７が
形成される。この枠部材１６の対向する２辺の内側に
も、底部材１３と同様に位置決め穴１８が形成されてい
る。この底部材１３が、枠部材１６下に貼り合わせら
れ、底部材１３と枠部材１６の開口部１７とで凹み部が
形成される。また、底部材１３と枠部材１６とが貼り合
わせられると、それらの側面には、図１に破線で示すよ
うに、リード１４に接続される電極が形成された構成を
取る。これにより、表面実装型のＬＣＣパッケージが形
成される。尚、底部材１３と枠部材１６との貼り合わせ
は、底部材１３にセンサチップ１１を装着するよりも先
に行い、底部材１３の位置決め穴１５及び枠部材１６の
位置決め穴１８の形成は、底部材１３と枠部材１６とを
貼り合わせた後に同時に行うようにする。透明板１９
は、アクリル樹脂等の可視光に対して透明な材料からな
り、枠部材１６の開口部１７の対向する２辺に跨るよう
にして枠部材１６の表面に装着される。この透明板１９
は、一方の辺の長さが、開口部１７の一方の対向する２
辺の幅より長く形成され、且つ、他方の辺の長さが、開
口部１７の他方の対向する２辺の幅より短く形成され
る。これにより、透明板１９を開口部１７の対向する２
辺の間に跨るように装着すると、開口部１７の一部が開
けたままとなる。ここで、透明板１９は、少なくともセ
ンサチップ１１の受光面１２を被うようにして装着され
る。そして、センサチップ１１と透明板１９との間に
は、透明板１９と屈折率がほぼ同一の透明樹脂が充填さ
れ、センサチップ１１及び配線が保護される。
【０００４】このセンサが実装されたＬＣＣパッケージ
は、プリント基板やセラミック基板に実装され、コンピ
ューター用のカメラ、電子カメラ等に電気的に接続・実
装される。
は、プリント基板やセラミック基板に実装され、コンピ
ューター用のカメラ、電子カメラ等に電気的に接続・実
装される。
【０００５】
【発明が解決しようとする課題】しかしＬＣＣパッケー
ジが実装される実装基板は、固体撮像装置の小型化を目
的としてチップ抵抗やチップコンデンサ等の回路素子が
半田を介して両面に実装されている。しかしセンサチッ
プの駆動ＩＣも実装基板に実装されるため、小型化が難
しい問題があった。また駆動ＩＣは、ボンディングワイ
ヤーで接続され、ボンディングツールが実装基板に到達
できるように、ボンディングパッドの周囲は、スペース
が設けられているため、更に小型化の妨げを作ってい
た。
ジが実装される実装基板は、固体撮像装置の小型化を目
的としてチップ抵抗やチップコンデンサ等の回路素子が
半田を介して両面に実装されている。しかしセンサチッ
プの駆動ＩＣも実装基板に実装されるため、小型化が難
しい問題があった。また駆動ＩＣは、ボンディングワイ
ヤーで接続され、ボンディングツールが実装基板に到達
できるように、ボンディングパッドの周囲は、スペース
が設けられているため、更に小型化の妨げを作ってい
た。
【０００６】
【課題を解決するための手段】本発明の固体撮像装置
は、第１に、ＬＣＣパッケージの実装領域に対応する実
装基板に、溝を形成し、この溝に半導体ベアチップを実
装することで解決するものである。溝にベアチップを実
装できるため、その分実装基板のサイズを小さくでき、
且つベアチップが溝に組み込まれているので、実装基板
表面から飛び出しのない表面を実現でき、実装基板に回
路素子を半田付けできる。
は、第１に、ＬＣＣパッケージの実装領域に対応する実
装基板に、溝を形成し、この溝に半導体ベアチップを実
装することで解決するものである。溝にベアチップを実
装できるため、その分実装基板のサイズを小さくでき、
且つベアチップが溝に組み込まれているので、実装基板
表面から飛び出しのない表面を実現でき、実装基板に回
路素子を半田付けできる。
【０００７】第２に、ＬＣＣパッケージと前記実装基板
との固着は、低温硬化タイプの銀ペーストで成し、銀ペ
ーストが塗布される実装基板の電極間には溝を形成して
解決するものである。つまり乾燥固化前では、粘性が低
いため、電極の周りを銀ペーストが広がりお互いがショ
ートする可能性があるが、溝を電極間に形成するため、
横方向に広がるペーストを溝の縦方向の側壁へ向かわせ
ることができ、短絡を抑制することができる。
との固着は、低温硬化タイプの銀ペーストで成し、銀ペ
ーストが塗布される実装基板の電極間には溝を形成して
解決するものである。つまり乾燥固化前では、粘性が低
いため、電極の周りを銀ペーストが広がりお互いがショ
ートする可能性があるが、溝を電極間に形成するため、
横方向に広がるペーストを溝の縦方向の側壁へ向かわせ
ることができ、短絡を抑制することができる。
【０００８】第３に、少なくとも一方の面に素子が収容
できる溝が形成された実装基板を用意し、この実装基板
の溝の中にセンサチップの駆動ＩＣを実装し、センサチ
ップ表面の電極と溝底部にある電極とをワイヤボンド
し、この後、実装基板に回路素子を半田固着し、前記実
装基板の溝を覆うように、前記センサチップが実装され
たＬＣＣパッケージを設けることで解決するものであ
る。
できる溝が形成された実装基板を用意し、この実装基板
の溝の中にセンサチップの駆動ＩＣを実装し、センサチ
ップ表面の電極と溝底部にある電極とをワイヤボンド
し、この後、実装基板に回路素子を半田固着し、前記実
装基板の溝を覆うように、前記センサチップが実装され
たＬＣＣパッケージを設けることで解決するものであ
る。
【０００９】ボンディングツールは、ボンデイングヘッ
ドとワイヤー供給部で鋭角な角部を有し、これが一体と
なって一定の高さでボンディングパッドへ近接してゆ
く。従って、実装基板上の回路素子がその軌跡上にあっ
たり、回路素子がワイヤーやその供給部にあったりする
とボンディングできないが、最初にベアチップを実装す
るため、その問題が無くなりる。
ドとワイヤー供給部で鋭角な角部を有し、これが一体と
なって一定の高さでボンディングパッドへ近接してゆ
く。従って、実装基板上の回路素子がその軌跡上にあっ
たり、回路素子がワイヤーやその供給部にあったりする
とボンディングできないが、最初にベアチップを実装す
るため、その問題が無くなりる。
【００１０】
【発明の実施の形態】図１は、本発明の固体撮像装置の
構造を示す分解斜視図である。センサチップ５１は、シ
リコン基板上に周知の半導体プロセスによって複数の受
光画素及びシフトレジスタが形成されたものであり、複
数の受光画素がマトリクス状に配列された受光面５２を
有する。
構造を示す分解斜視図である。センサチップ５１は、シ
リコン基板上に周知の半導体プロセスによって複数の受
光画素及びシフトレジスタが形成されたものであり、複
数の受光画素がマトリクス状に配列された受光面５２を
有する。
【００１１】符号５３は、前記センサチップ５１を実装
するＬＣＣパッケージであり、図７の枠部材が２枚用い
られているものである。つまり底部材５４、第１の枠部
材５５および第２の枠部材５６で凹み部が形成されてい
る。これらの要素は、セラミック基板、プリント基板等
が考えられるが、ここではセラミック基板で以下進めて
ゆく。
するＬＣＣパッケージであり、図７の枠部材が２枚用い
られているものである。つまり底部材５４、第１の枠部
材５５および第２の枠部材５６で凹み部が形成されてい
る。これらの要素は、セラミック基板、プリント基板等
が考えられるが、ここではセラミック基板で以下進めて
ゆく。
【００１２】底部材５３は、セラミック基板の絶縁材料
からなり、一方の面の中央部分にセンサチップ５１が装
着される。また、センサチップ５１の周囲を含めて第１
の開口部５７が第１の枠部材５５に形成され、この第１
の開口部よりも大きな第２の開口部が第２の枠部材に設
けられている。従って、第１の枠部材５５の内側は、露
出されており、ここには、周辺まで延在する複数のリー
ド５８が銅箔等の導電材料によって形成される。この複
数のリード５８は、中央部側の端部がセンサチップ５１
の周辺部分に入出力端子として形成される電極パッドと
ワイヤボンディングにより接続される。またセンサチッ
プと第１の枠部材５５の高さがほぼ等しく形成され、ボ
ンダーのボンディング性を良好にしている。また底部材
５３、枠部材５５、５６が貼り合わされたパッケージの
側面には、溝が形成され、前記リード５８と電気的に接
続され底部材の裏面に延在された電極が設けられてい
る。
からなり、一方の面の中央部分にセンサチップ５１が装
着される。また、センサチップ５１の周囲を含めて第１
の開口部５７が第１の枠部材５５に形成され、この第１
の開口部よりも大きな第２の開口部が第２の枠部材に設
けられている。従って、第１の枠部材５５の内側は、露
出されており、ここには、周辺まで延在する複数のリー
ド５８が銅箔等の導電材料によって形成される。この複
数のリード５８は、中央部側の端部がセンサチップ５１
の周辺部分に入出力端子として形成される電極パッドと
ワイヤボンディングにより接続される。またセンサチッ
プと第１の枠部材５５の高さがほぼ等しく形成され、ボ
ンダーのボンディング性を良好にしている。また底部材
５３、枠部材５５、５６が貼り合わされたパッケージの
側面には、溝が形成され、前記リード５８と電気的に接
続され底部材の裏面に延在された電極が設けられてい
る。
【００１３】枠部材５６の対向する２辺の内側には、一
対の位置決め穴６０が形成され、センサユニット６１の
内部に形成された凸部と位置合わせされる。図面では省
略したが、透明板（アクリル樹脂等の可視光に対して透
明な材料）が、枠部材５６の開口部６２の対向する２辺
に跨るようにして枠部材５６の表面に装着される。この
透明板は、一方の辺の長さが、開口部６２の一方の対向
する２辺の幅より長く形成され、且つ、他方の辺の長さ
が、開口部６２の他方の対向する２辺の幅より短く形成
される。これにより、透明板を開口部６２の対向する２
辺の間に跨るように装着すると共に、開口部１７の一部
を開けた状態とする。そして、センサチップ５１と透明
板との間には、透明板と屈折率がほぼ同一の透明樹脂が
充填され、センサチップ５１等を保護している。
対の位置決め穴６０が形成され、センサユニット６１の
内部に形成された凸部と位置合わせされる。図面では省
略したが、透明板（アクリル樹脂等の可視光に対して透
明な材料）が、枠部材５６の開口部６２の対向する２辺
に跨るようにして枠部材５６の表面に装着される。この
透明板は、一方の辺の長さが、開口部６２の一方の対向
する２辺の幅より長く形成され、且つ、他方の辺の長さ
が、開口部６２の他方の対向する２辺の幅より短く形成
される。これにより、透明板を開口部６２の対向する２
辺の間に跨るように装着すると共に、開口部１７の一部
を開けた状態とする。そして、センサチップ５１と透明
板との間には、透明板と屈折率がほぼ同一の透明樹脂が
充填され、センサチップ５１等を保護している。
【００１４】ここで、センサチップ５１と透明板との間
に充填される透明樹脂は、実際の製造工程では、センサ
チップ５１を底部材５４に装着した直後に枠部材５６の
開口部６２で形成される凹部を埋めるように充填され
る。そして、透明樹脂が硬化する前に開口部６２の対向
する２辺の間に跨るようにして装着される。これによ
り、充填される透明樹脂が多かった場合には、開口部６
２の透明板で被われていない部分で盛り上がるため、透
明板の浮き上がりは生じない。逆に、充填される透明樹
脂が少なかった場合には、開口部６２の透明板で被われ
ていない部分でへこみが生じるため、センサチップ５１
の受光面５２と透明板との間に気泡が混入することはな
い。
に充填される透明樹脂は、実際の製造工程では、センサ
チップ５１を底部材５４に装着した直後に枠部材５６の
開口部６２で形成される凹部を埋めるように充填され
る。そして、透明樹脂が硬化する前に開口部６２の対向
する２辺の間に跨るようにして装着される。これによ
り、充填される透明樹脂が多かった場合には、開口部６
２の透明板で被われていない部分で盛り上がるため、透
明板の浮き上がりは生じない。逆に、充填される透明樹
脂が少なかった場合には、開口部６２の透明板で被われ
ていない部分でへこみが生じるため、センサチップ５１
の受光面５２と透明板との間に気泡が混入することはな
い。
【００１５】以上で簡単であるがＬＣＣパッケージ５３
が完成される。これと並行して実装基板７０には、ベア
チップ６５が取り込める溝６６が形成され、必要によっ
てこの溝に樹脂が充填されている。この溝は、本発明の
特徴とするところであり、これについては後述する。こ
の構成の実装基板７０は、図２のようにチップ抵抗７
１、チップコンデンサ７２、半導体ＩＣ（ここではセン
サの駆動ＩＣ７３）やコネクタＣ等が両面に実装されて
いる。この両面実装された、一方の面にＬＣＣパッケー
ジ５３が低温タイプの硬化剤により固着されている。こ
こでは、１３５度１時間で硬化される銀ペースト８１
が、ＬＣＣパッケージの電極と対応した所に設けられた
電極８０に塗布されている。
が完成される。これと並行して実装基板７０には、ベア
チップ６５が取り込める溝６６が形成され、必要によっ
てこの溝に樹脂が充填されている。この溝は、本発明の
特徴とするところであり、これについては後述する。こ
の構成の実装基板７０は、図２のようにチップ抵抗７
１、チップコンデンサ７２、半導体ＩＣ（ここではセン
サの駆動ＩＣ７３）やコネクタＣ等が両面に実装されて
いる。この両面実装された、一方の面にＬＣＣパッケー
ジ５３が低温タイプの硬化剤により固着されている。こ
こでは、１３５度１時間で硬化される銀ペースト８１
が、ＬＣＣパッケージの電極と対応した所に設けられた
電極８０に塗布されている。
【００１６】更には受光領域５２に映像が結像されるよ
うに、レンズが組み込まれたセンサユニット６１が実装
基板７０と一体で組み立てられ、ちょうど点線で示され
た空間にＬＣＣパッケージ５３や回路素子等がくみこま
れた形となっている。ここで、ＬＣＣパッケージが実装
基板と低温硬化タイプの導電性接着剤で固着され、接着
剤として低温１３５度１時間で硬化される銀ペーストを
用いている。つまりセンサチップ５１の熱的劣化も抑え
られ、且つ実装基板７０の半田が溶けて、実装基板の裏
面、ここではＩＣ７３実装された面に実装された回路素
子が落下することもないような硬化剤が選択されてい
る。
うに、レンズが組み込まれたセンサユニット６１が実装
基板７０と一体で組み立てられ、ちょうど点線で示され
た空間にＬＣＣパッケージ５３や回路素子等がくみこま
れた形となっている。ここで、ＬＣＣパッケージが実装
基板と低温硬化タイプの導電性接着剤で固着され、接着
剤として低温１３５度１時間で硬化される銀ペーストを
用いている。つまりセンサチップ５１の熱的劣化も抑え
られ、且つ実装基板７０の半田が溶けて、実装基板の裏
面、ここではＩＣ７３実装された面に実装された回路素
子が落下することもないような硬化剤が選択されてい
る。
【００１７】続いて簡単に製造方法を説明する。先ず図
３のように、多層配線で成り、回路素子が固着される電
極が設けられた実装基板７０に溝６６を形成し、この溝
にベアチップ６５を接続する。金属細線６７は、チップ
表面の電極と溝に露出している電極とを電気的に接続
し、実装基板の回路を構成している。そしてベアチップ
６５が実装されている表面に、１８３度の共晶半田がス
クリーン印刷され、この上に回路素子がマウントされ、
半田リフロー炉で半田付けされる。
３のように、多層配線で成り、回路素子が固着される電
極が設けられた実装基板７０に溝６６を形成し、この溝
にベアチップ６５を接続する。金属細線６７は、チップ
表面の電極と溝に露出している電極とを電気的に接続
し、実装基板の回路を構成している。そしてベアチップ
６５が実装されている表面に、１８３度の共晶半田がス
クリーン印刷され、この上に回路素子がマウントされ、
半田リフロー炉で半田付けされる。
【００１８】続いて図４のように、実装基板が反転さ
れ、１５０度の低融点半田がスクリーン印刷され、この
上に回路素子がマウントされ、半田リフロー炉で半田付
けされる。この時下を向いている面の半田は、先に半田
付けされた半田よりも高融点であるため、回路素子７
１，７２の落下はない。更に図５のように、再度実装基
板７０を反転し、ＬＣＣパッケージ５３を実装する。
れ、１５０度の低融点半田がスクリーン印刷され、この
上に回路素子がマウントされ、半田リフロー炉で半田付
けされる。この時下を向いている面の半田は、先に半田
付けされた半田よりも高融点であるため、回路素子７
１，７２の落下はない。更に図５のように、再度実装基
板７０を反転し、ＬＣＣパッケージ５３を実装する。
【００１９】以上説明したように、溝６６の形成によ
り、実装基板の実装効率を高めることができ、実装基板
の小型化が実現できる。また最初にベアチップをワイヤ
ーボンドするため、ボンディングツールの軌跡に制約が
少ない。つまり実装側の基板に回路素子が実装されてい
ないために、ボンディングツールが回路素子に到達する
ことがない。
り、実装基板の実装効率を高めることができ、実装基板
の小型化が実現できる。また最初にベアチップをワイヤ
ーボンドするため、ボンディングツールの軌跡に制約が
少ない。つまり実装側の基板に回路素子が実装されてい
ないために、ボンディングツールが回路素子に到達する
ことがない。
【００２０】また図２の上面は、例えば１８３度の反対
の面よりも高融点の半田を用い、下面は、１５０度程度
の低融点半田を用いている。従って銀ペーストの乾燥炉
は、１３５度１時間の銀ペースト固化が行われ、両半田
が融けることなくＬＣＣパッケージ５３を固着できる。
また図６のような構造を採用しても良い。この図は、図
１の実装基板に示す電極パターン８０をしめすもので、
ここでは４側辺に設けられている。しかし図１のように
２側辺に設けていても良い。ここでは銀ペースト８１が
塗布され、ＬＣＣパッケージ５３が電極８０上に配置さ
れる。しかしＬＣＣパッケージは、仮固着も考慮されて
押圧され、銀ペーストが電極８０、８０の間に漏れ出す
事があり、その結果ショートの原因となる。本発明で
は、点で示す部分に若干の溝８２を形成し、溝の縦方向
の長さを調整して設計することで、銀ペーストが溝の縦
方向に流れるようにして、横方向の広がりを抑制してシ
ョートを防止している。
の面よりも高融点の半田を用い、下面は、１５０度程度
の低融点半田を用いている。従って銀ペーストの乾燥炉
は、１３５度１時間の銀ペースト固化が行われ、両半田
が融けることなくＬＣＣパッケージ５３を固着できる。
また図６のような構造を採用しても良い。この図は、図
１の実装基板に示す電極パターン８０をしめすもので、
ここでは４側辺に設けられている。しかし図１のように
２側辺に設けていても良い。ここでは銀ペースト８１が
塗布され、ＬＣＣパッケージ５３が電極８０上に配置さ
れる。しかしＬＣＣパッケージは、仮固着も考慮されて
押圧され、銀ペーストが電極８０、８０の間に漏れ出す
事があり、その結果ショートの原因となる。本発明で
は、点で示す部分に若干の溝８２を形成し、溝の縦方向
の長さを調整して設計することで、銀ペーストが溝の縦
方向に流れるようにして、横方向の広がりを抑制してシ
ョートを防止している。
【００２１】
【発明の効果】本発明によれば、第１に、ＬＣＣパッケ
ージの実装領域に対応する実装基板に、溝を形成し、こ
の溝に半導体ベアチップを実装することで、実装基板の
実装効率を向上させ、また搬送中のベアチップへの接触
を防止できる。第２に、ＬＣＣパッケージと前記実装基
板との固着は、低温硬化タイプの銀ペーストで成し、銀
ペーストが塗布される実装基板の電極間には溝を形成
し、横方向に広がるペーストを溝の縦方向の側壁へ向か
わせることができ、短絡を抑制することができる。
ージの実装領域に対応する実装基板に、溝を形成し、こ
の溝に半導体ベアチップを実装することで、実装基板の
実装効率を向上させ、また搬送中のベアチップへの接触
を防止できる。第２に、ＬＣＣパッケージと前記実装基
板との固着は、低温硬化タイプの銀ペーストで成し、銀
ペーストが塗布される実装基板の電極間には溝を形成
し、横方向に広がるペーストを溝の縦方向の側壁へ向か
わせることができ、短絡を抑制することができる。
【００２２】第３に、少なくとも一方の面に素子が収容
できる溝が形成された実装基板を用意し、この実装基板
の溝の中にセンサチップの駆動ＩＣを実装し、センサチ
ップ表面の電極と溝底部にある電極とをワイヤボンド
し、この後、実装基板に回路素子を半田固着し、前記実
装基板の溝を覆うように、前記センサチップが実装され
たＬＣＣパッケージを設けることで、ボンディングツー
ルのヘッドの軌跡を比較的自由に取れ、作業性を向上さ
せることができる。
できる溝が形成された実装基板を用意し、この実装基板
の溝の中にセンサチップの駆動ＩＣを実装し、センサチ
ップ表面の電極と溝底部にある電極とをワイヤボンド
し、この後、実装基板に回路素子を半田固着し、前記実
装基板の溝を覆うように、前記センサチップが実装され
たＬＣＣパッケージを設けることで、ボンディングツー
ルのヘッドの軌跡を比較的自由に取れ、作業性を向上さ
せることができる。
【図１】本発明の固体撮像装置の構造を示す分解斜視図
である。
である。
【図２】本発明の固体撮像装置の構造を示す断面図であ
る。
る。
【図３】本発明の固体撮像装置の製造方法を説明する断
面図である。
面図である。
【図４】本発明の固体撮像装置の製造方法を説明する断
面図である。
面図である。
【図５】本発明の固体撮像装置の製造方法を説明する断
面図である。
面図である。
【図６】本発明の実装基板を説明する平面図である。
【図７】従来の固体撮像装置の実装方法を説明する分解
斜視図である。
斜視図である。
Claims (3)
- 【請求項１】 複数の受光画素がマトリクス状に配列さ
れ、各受光画素に光電変換によって生じる情報電荷を蓄
積するセンサチップと、 一方の凹み部に前記センサチップが装着され、前記セン
サチップの電極と電気的に接続される複数のリードが前
記センサチップの周囲の凹み部から外側に位置する底面
まで延在されたＬＣＣパッケージと、 前記ＬＣＣパッケージのセンサと電気的に接続され、こ
のＬＣＣパッケージを実装する実装基板と、 前記センサチップの受光面に映像を結像するレンズが装
着されたレンズユニットとを有し、 前記ＬＣＣパッケージの実装領域に対応する前記実装基
板には、溝が形成され、この溝に半導体のベアチップが
実装されることを特徴とした固体撮像装置。 - 【請求項２】 複数の受光画素がマトリクス状に配列さ
れ、各受光画素に光電変換によって生じる情報電荷を蓄
積するセンサチップと、 一方の凹み部に前記センサチップが装着され、前記セン
サチップの電極と電気的に接続される複数のリードが前
記センサチップの周囲の凹み部から外側に位置する底面
まで延在されたＬＣＣパッケージと、 前記ＬＣＣパッケージのセンサと電気的に接続され、こ
のＬＣＣパッケージを実装する実装基板と、 前記センサチップの受光面に映像を結像するレンズが装
着されたレンズユニットとを有し、 前記ＬＣＣパッケージと前記実装基板との固着は、低温
硬化タイプの銀ペーストでなり、銀ペーストが塗布され
る実装基板の電極間には溝が形成されることを特徴とし
た固体撮像装置。 - 【請求項３】 少なくとも一方の面に素子が収容できる
溝が形成された実装基板を用意し、 この実装基板の溝の中にセンサチップの駆動用のベアチ
ップを実装し、ベアチップ表面の電極と溝底部にある電
極とをワイヤボンドし、 この後、実装基板に回路素子を半田固着し、前記実装基
板の溝を覆うように、前記センサチップが実装されたＬ
ＣＣパッケージを設けることを特徴とした固体撮像装置
の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9229513A JPH1169241A (ja) | 1997-08-26 | 1997-08-26 | 固体撮像装置およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9229513A JPH1169241A (ja) | 1997-08-26 | 1997-08-26 | 固体撮像装置およびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1169241A true JPH1169241A (ja) | 1999-03-09 |
Family
ID=16893359
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9229513A Pending JPH1169241A (ja) | 1997-08-26 | 1997-08-26 | 固体撮像装置およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH1169241A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6867496B1 (en) | 1999-10-01 | 2005-03-15 | Seiko Epson Corporation | Interconnect substrate, semiconductor device, methods of fabricating, inspecting, and mounting the semiconductor device, circuit board, and electronic instrument |
| JP2009044770A (ja) * | 2003-05-19 | 2009-02-26 | Fujifilm Corp | 多層配線基板、及び、撮像装置 |
-
1997
- 1997-08-26 JP JP9229513A patent/JPH1169241A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6867496B1 (en) | 1999-10-01 | 2005-03-15 | Seiko Epson Corporation | Interconnect substrate, semiconductor device, methods of fabricating, inspecting, and mounting the semiconductor device, circuit board, and electronic instrument |
| US7009293B2 (en) | 1999-10-01 | 2006-03-07 | Seiko Epson Corporation | Interconnect substrate, semiconductor device, methods of fabricating, inspecting, and mounting the semiconductor device, circuit board, and electronic instrument |
| JP2009044770A (ja) * | 2003-05-19 | 2009-02-26 | Fujifilm Corp | 多層配線基板、及び、撮像装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2746171B2 (ja) | 固体撮像装置及びその製造方法 | |
| US6984889B2 (en) | Semiconductor device | |
| US7110033B2 (en) | Imaging device having an imaging element mounted on a substrate | |
| US5608262A (en) | Packaging multi-chip modules without wire-bond interconnection | |
| JP3448159B2 (ja) | 電力用半導体装置 | |
| JP2003189195A (ja) | 半導体装置、撮像用半導体装置及びその製造方法 | |
| JP2012182491A (ja) | ガラスキャップモールディングパッケージ及びその製造方法、並びにカメラモジュール | |
| JPH113969A (ja) | チップ部品が積層された基板部品 | |
| JP2015188004A (ja) | パッケージ、半導体装置及び半導体モジュール | |
| US20130140664A1 (en) | Flip chip packaging structure | |
| US9815133B2 (en) | Method for producing a module | |
| JPH11345900A (ja) | 半導体装置 | |
| JPH1169241A (ja) | 固体撮像装置およびその製造方法 | |
| JP3575324B2 (ja) | 半導体装置、半導体装置の製造方法及び半導体装置の実装方法 | |
| KR100541650B1 (ko) | 고체 촬상용 반도체 장치 및 그 제조방법 | |
| JPH1169240A (ja) | 固体撮像装置 | |
| EP0942635A1 (en) | A power semiconductor device for "flip-chip" connections | |
| WO2023145389A1 (ja) | 半導体装置及び電子機器 | |
| JP2682830B2 (ja) | 固体撮像装置 | |
| TWI835506B (zh) | 相機模組封裝結構 | |
| WO2023135720A1 (ja) | モジュールおよび機器 | |
| WO1998059369A1 (fr) | Boitier de semi-conducteur et son procede de fabrication | |
| JPH0458189B2 (ja) | ||
| JP2004282227A (ja) | 光モジュール及びその製造方法並びに電子機器 | |
| KR900001744B1 (ko) | 반도체장치 |