JP2015188004A - パッケージ、半導体装置及び半導体モジュール - Google Patents

Abstract

【課題】
半田ブリッジの発生を抑制する、半導体素子を搭載するためのパッケージを提供する。
【解決手段】
半導体素子を搭載するためのパッケージであって、前記パッケージは、半導体素子が搭載される領域を含む上面と、前記上面とは反対側に位置する下面と、前記上面と前記下面を結ぶ側面とを有する基体と、前記上面に設けられた端子と電気的に接続され、前記下面から前記上面へ向かう方向に延在して前記側面に形成された電極とを有しており、前記下面から前記上面へ向かう方向の第１の高さにおける前記電極の幅は、前記下面から前記上面へ向かう方向の、前記第１の高さよりも前記上面の側の第２の高さにおける前記電極の幅よりも狭い。
【選択図】図１

Description

本発明は、半導体素子を搭載するためのパッケージ、半導体装置及び半導体モジュールに関する。

半導体素子を搭載するためのパッケージとしては、リード端子を有するものとして、パッケージの側面からリード端子が伸びているＳＯＰ（Ｓｉｎｇｌｅ Ｏｕｔｌｉｎｅ Ｐａｃｋａｇｅ）やＱＦＰ（Ｑｕａｄ Ｆｌａｔ Ｐａｃｋａｇｅ）などがある。また、リード端子を有しないものとしては、ＬＣＣ（Ｌｅａｄｌｅｓｓ Ｃｈｉｐ Ｃａｒｒｉｅｒ）やＬＧＡ（Ｌａｎｄ Ｇｒｉｄ Ａｒｒａｙ）などがある。

ＬＣＣ型のパッケージは例えばセラミック製のパッケージの側面部に、スルーホールを縦に半分に切断した円弧状の電極を複数有する。ＬＣＣ型のパッケージは、ＣＣＤやＣＭＯＳを代表とする固体撮像素子やＭＥＭＳなどのパッケージとしても用いられている。このようなＬＣＣ型のパッケージを回路基板に実装する場合は、パッケージ側面の電極と回路基板上の電極とを重ね合わせた後、両電極を半田で接合して実装する。

しかしながら、ＬＣＣ型パッケージは、パッケージの外周側面部が半田付け固定されるため、熱ストレスに対して弱いという弱点を有している。すなわち、パッケージと回路基板との熱膨張係数の違いが大きい場合、温度サイクル等の熱ストレスにより半田接合部に応力が発生し、半田接合部の破断による電気的接合不良が発生することがある。

特許文献１には側面に形成された電極と回路基板上の電極との半田接合強度を向上させるチップ状電子部品の構造が開示されている。具体的には、電極が形成された半円形状開口の大きさが、回路基板に半田付けされる側のパッケージ裏面側の方が、パッケージ表面側より大きくされている。これによって、回路基板上の電極との半田接合時に発生する半田メニスカスを十分な領域に形成し、素子と回路基板との接合面積が広いために強固な半田接合を達成して接合信頼性を向上させることができる。

特開平０８−１８６００２号公報

特許文献１の構造は、電極間距離が小さいファインピッチのＬＣＣ型パッケージに適用することが困難である。すなわち、回路基板に半田付けされる側の電極間距離が小さくなるので、電極と回路基板上の電極とを半田で接合するときに、図４に示すように、隣接する電極３に跨って半田が流れて形成される、いわゆる半田ブリッジ４１が発生しやすい。

本発明は、半田ブリッジの発生を抑制する、半導体素子を搭載するパッケージを提供することを目的とする。

本発明の半導体素子を搭載するパッケージは、半導体素子が搭載される領域を含む上面と、前記上面とは反対側に位置する下面と、前記上面と前記下面を結ぶ側面とを有する基体と、前記上面に設けられた端子と電気的に接続され、前記下面から前記上面へ向かう方向に延在して前記側面に形成された電極とを有しており、前記下面から前記上面へ向かう方向の第１の高さにおける前記電極の幅は、前記下面から前記上面へ向かう方向の、前記第１の高さよりも前記上面の側の第２の高さにおける前記電極の幅よりも狭いことを特徴とする。

本発明によれば、半田ブリッジの発生を抑制する、半導体素子を搭載するパッケージを提供することができる。

本発明の実施形態１のパッケージと回路基板を表す概略図。 本発明の実施形態１のパッケージに半導体素子を搭載した概略図。 本発明の実施形態２のパッケージを表す斜視図。 半田ブリッジが発生した状態を示す図。

以下、本発明の実施形態について、図面を参照しながら具体的に説明する。また、以下に説明する実施形態は一例であって、本発明はこれらに限定されるものではない。

［実施形態１］
図１（ａ）は、本実施形態のパッケージ１が回路基板５の電極６の位置に合わせて載置された状態を示している。パッケージ１は、セラミックや樹脂などの絶縁体からなる略板状の基体１０と、基体１０の表面上に設けられた電極３とを有している。パッケージ１は、さらに半導体素子を封止するための蓋体や封止部材を有することができる。基体１０は回路基板５と対向するパッケージ１の底面にあたる基体１０の下面７と、半導体素子が載置される領域を含む上面１１を有する。さらに基体１０は上面１１とその反対側に位置する下面７とを結ぶ側面９を有する。側面９は下面７の縁から上面１１の縁へ向かって延びる。本例では上面１１には、その中央領域に凹部（キャビティ）が形成されるように段差が設けられている。この凹部の底面にあたる、上面１１の中央領域が、半導体素子が戴置される領域となる。また、基体１０は上面１１に上記段差を形成するために上面１１の周辺領域に設けられた枠部（不図示）を有する。枠部の内面が半導体素子を搭載する空間を取り囲むように形成されている。枠部の外壁が側面９の上部を構成する。上面１１にはボンディングパッドなどの端子（不図示）が設けられている。この端子は基体１０の内部または表面に設けられた配線を介して電極３と導通している。この端子はワイヤボンディング接続やフリップチップ接続などの接続部材を用いた方法により半導体素子の端子と電気的に接続される。具体的な半導体素子の搭載方法としては、半導体素子を、パッケージ１の枠部の内側に搭載する。その後、樹脂などの封止部材によって半導体素子をパッケージ１の内部に埋設する方法、あるいはパッケージ１の内側をキャビティとして、蓋体によって封止するなどの方法を種々選択して用いることができる。ここでは、上面１１に段差を設けた、キャビティを有する基体１０の例を挙げたが、上面１１を平坦面として、平坦面の中央領域に半導体素子を戴置する構成としてもよい。

基体１０の側面９には凹状の溝部２が形成されている。溝部２は、側面９の下面７側の下側溝部２ａと側面９の上面１１側の上側溝部２ｂとから構成されている。溝部２の内面に沿って、電極３が形成されている。電極３の内、下側溝部２ａ内に設けられている部分が電極下部３ａであり、上側溝部２ｂ内に設けられている部分が電極上部３ｂである。溝部２および電極３は、下面７から上面１１へ向かう方向に延在している。下側溝部２ａの幅は上側溝部２ｂの幅より狭く、溝部の内面に沿って設けられた電極３の幅も下側溝部２ａに位置する電極下部３ａの方が上側溝部２ｂに位置する電極上部３ｂより狭く形成されている。つまり電極３は、その幅が、パッケージの下面７側の高さＨ１において狭く、上面１１側の高さＨ２において広くなるように、凹状の溝部２の内面に設けられている。ここでいう高さＨ１、Ｈ２とは側面９において、下面７から上面１１に向かう方向における位置である。高さＨ１は高さＨ２よりも下面７に近い位置であり、高さＨ２は高さＨ１よりも上面１１に近い位置である。下面７から上面１１に向かう方向における側面９の長さ（上面１１と下面７の距離および基体１０の厚さに等しい）をＨとする。高さＨが０である位置は下面７と側面９の境界であり、高さがＨである位置は上面１１と側面９の境界である。Ｈ１＝０であってもよいし、Ｈ２＝Ｈであってもよい。

下側溝部２ａと上側溝部２ｂの間には段差４がある。段差４にも電極３を形成することで、半田が下側溝部２ａから上側溝部２ｂに向かって濡れ広がりやすくすることができる。このように、電極上部３ｂは電極下部３ａに連続していることが好ましい。電極３を溝内に設けることにより、電極３の半田付け時に、半田が溝部２の内部に入り込む。このことによってより広い半田付け接合面積と接合のための半田の量を得ることができ、半田接合をより強くする。

基体１０の側面９の半円柱形状の複数の溝部２が基体１０の下面７から上面１１に向かう方向に延在して形成されている。溝部２の幅は、回路基板５が取り付けられるパッケージ１の基体の下面７側の高さＨ１における幅Ｂ１よりもパッケージ１の上面１１側の高さＨ２における幅Ｂ２が大きい。溝部２に形成される電極３の幅も、側面９の下面７の側の高さＨ１における電極下部３ａの幅Ｗ１よりも、側面９の上面１１側の高さＨ２における電極上部３ｂの幅Ｗ２が大きい。なお、ここでいう電極３の幅とは、パッケージ１の基体の下面７に平行に見た電極の幅であり、本実施形態のように半円柱形状の凹状の溝部２の内面に設けられている場合は、半円柱の円弧の長さを電極３の幅Ｗとする。ここでは或る高さにおける電極３の幅Ｗは溝部２の幅Ｂと等しい（Ｂ＝Ｗ）が、電極３を溝部２の内面の一部のみに設けて、幅Ｗを幅Ｂよりも小さく（Ｗ＜Ｂ）してもよい。

溝部の内面に形成された電極３は、半導体素子とボンディングワイヤで接続され、パッケージ１の上面１１の端子（ボンディングパッド）と、基体１０の内部の配線により電気的に接続されている。そして電極３は、図１（ｂ）に示すように、半田８によって回路基板５の電極６に接続される。

パッケージ１を回路基板５へ半田付けするとき、溶融した半田は重さのために、パッケージ１の下側溝部２ａへの供給量がパッケージ１の上側溝部２ｂへの供給量に比べ大きくなる。その結果、隣接する電極３間の距離が小さいと、半田ブリッジが発生しやすくなる。本実施形態の場合、側面９の下側溝部２ａに位置する電極下部３ａの幅Ｗ１が、側面９の上側溝部２ｂに位置する電極上部３ｂの幅Ｗ２よりも小さくなっている。そのため、パッケージ１の下部での電極３間の距離を大きくすることができ、半田ブリッジの発生が抑制される。一方、パッケージ１の上部側面の電極の幅が大きくなっているので、この部分で半田接合強度を十分な強さにすることができる。したがって、本実施形態によれば、半田ブリッジの形成を抑制でき、半田接合強度も十分に強くできる。

基体１０の側面９の凹状の溝部２は、パッケージ１の底面に対して垂直な方向に形成されたスルーホールを縦に分割した形状になっている。このように基体１０の溝部２を半円弧状の構造に形成することは、スルーホールをセラミック基板に形成することにより実現することができる。大きな径のスルーホールを形成したセラミック材料（グリーンシート）と小さな径のスルーホールを形成したセラミック材料（グリーンシート）とを、スルーホールの位置が電極３を形成する位置になるように作成する。次に、セラミック材料をスルーホールの位置が重なるように積層して貼り合わせる。貼り合わせた後に、スルーホールの位置で縦に分割し、スルーホール径の大きい方をパッケージの上部とし、小さい方をパッケージの下部とする。スルーホールの内面に全面にメタライズによって電極３を設けておき、セラミック材料の積層体を分割後に段差４に電極を設けるあるいは、セラミック基板を分割後に溝部２に電極３を形成する。スルーホールが縦に半分に分割されてパッケージ１の側面の半円弧状の電極３が形成される。基体１０をセラミックの積層体として作製することにより、本実施形態のパッケージは比較的簡単に作ることができる。

電極３を形成するためのスルーホール径は特に限定されないが、側面の高さ（下面から上面までの長さであり、基体１０の厚みに相当する）が１〜３ｍｍ程度のパッケージの場合で０．３〜０．６ｍｍ程度が好適である。また、パッケージの下側溝部２ａの電極下部３ａの高さはパッケージの高さの５〜５０％程度が望ましい。下側溝部２ａの電極下部３ａの高さがパッケージの高さの５％未満であると、半田が下側溝部２ａの周囲に流れ易く、半田ブリッジを抑制する効果が小さくなる。一方、下側溝部２ａの電極下部３ａの高さがパッケージ厚みの５０％を超えると、パッケージの上側溝部２ｂの電極と回路基板５の電極６との距離が離れてしまうので、半田接合の強度の低下が無視できなくなる。

例えば、パッケージの高さが２ｍｍの場合、下側溝部２ａの凹状の溝を形成するためのスルーホール径は０．３ｍｍ程度とする。上側溝部２ｂの凹状の溝を形成するためのスルーホール径は０．５ｍｍ程度とする。また、下側溝部２ａの電極の高さは０．５ｍｍ程度、電極のピッチ（間隔）は０．７ｍｍ程度とすると半田接合を十分に強くでき、半田ブリッジの形成を抑制できる。

凹状の溝部２の内面の電極３の表面は金メッキ処理を施すことが好ましい。凹状の溝部２の内面の電極３は、パッケージ１の下部よりも上部の方の電極幅が大きくなっていればよく、電極は、基体１０の下面７側からパッケージ１の上部に向けて、溝部２の内面の全面ではなく一部に形成されていても構わない。また、パッケージ１の下部と上部とで溝部２を形成するためのスルーホール径は同じにして、溝部２の内面に形成される電極３の幅がパッケージ１の下部よりも上部の方が大きくなっているようにしてもよい。この場合、上部では、半田が電極と比較的広い面積で接合し、下部では半田が狭い面積で接合するので、半田が溝部２の下部で周辺へ漏れることを抑制でき、接合を十分な強さにできる。高さが１〜３ｍｍのパッケージの場合、パッケージ１の下面側の電極３の下端での幅と電極３の上端での幅の比を１．２以上３．０以下とすることで接合強度を十分にし、半田ブリッジを抑制することができる。

回路基板５へのパッケージ１の実装は、半田ペーストを塗布した回路基板５の電極６に対して、パッケージ１を、パッケージの下面７と並行でかつパッケージの側面に対しては垂直になるように置く。このとき、回路基板５の電極６の中央とパッケージ１の側面の電極３の中心線が一致するよう位置調整される。この後、電極３と回路基板５の電極６とをリフロー炉で半田接合する。図１（ｂ）に示すように、熱で溶けた半田がパッケージ１の側面の電極３に濡れ広がる。この時、半田はパッケージ１の下部の回路基板に近い部分から、パッケージ１の上部にも半田が濡れ広がる。パッケージ１の電極３と回路基板５の電極６とを接合するのに用いる半田は、Ｓｎ−Ａｇ−Ｃｕ系の組成の他、例えばＳｎ−Ｂｉ系であってもよい。

本実施形態のパッケージは、パッケージ１の下部における隣接する電極の間隔が、上部における隣接する電極の間隔より広いため、半田付け時に半田ブリッジが形成されることが抑制される。同時に、パッケージ１の上部の電極３の幅が広い部分へも半田が濡れ広がることによってパッケージの上部の電極の幅が広い部分で半田接合が得られるので、強い半田接合が実現できる。そのため、温度サイクル等の熱ストレスによって半田接合部が破断することが抑制されて信頼性の高い半導体素子を搭載するためのパッケージを得ることができる。なお、上記した実施形態では基体１０の側面９に溝部２を設け、溝部２の内面に沿って電極３を設けた例を示した。しかし、側面９に溝部２を設けずに側面９を平坦面としてもよい。その場合には、下部の幅が狭く上部の幅が広い平面形状の電極３を、平坦な側面９に形成すればよい。

次に、本実施形態のパッケージ１に半導体素子を搭載して、半導体装置とした例について図２により説明する。図２（ａ）は図１（ａ）に示した基体１０の上面１１側から見た平面図であり、図２（ｂ）は図１（ａ）に示した基体１０の下面７側から見た平面図である。ここでは、半導体素子として固体撮像素子２１を搭載した例を示すが、半導体素子は固体撮像素子２１に限定されない。図１と共通する構成要素には同じ参照番号を付けている。固体撮像素子２１は、パッケージ１の基体１０の凹部２２内に載置される。固体撮像素子２１は、枠部１９により取り囲まれている。基体１０の側面９に電極３が設けられている。固体撮像素子２１の複数のボンディングパッド２３とパッケージ１の枠部１９の内側に設けられた複数のボンディングパッド２４との間は、ボンディングワイヤ２５で接続されている。パッケージ１の内側のボンディングパッド２４と基体１０の側面９上の電極３との間は枠部１９の内部に設けられた配線により接続されている。本例では溝部２および電極３の上端は上面１１まで達しているが、上面１１まで達しなくてもよい。また、側面９の上部を成す、枠部１９の外壁には溝部２や電極３を設けずに、側面９の下部のみに溝部２や電極３を設けることもできる。電極３は側面９から上面１１および下面７の少なくとも一方に延在していてもよい。本例では、パッケージ１の側面の電極３は、図２（ｂ）のパッケージ１の裏面図が示すようにパッケージ１の基体の下面７に形成された電極２６へ連続して接続されている。電極２６は電極３を延ばすように形成されており、回路基板とパッケージとの接合を強くする。

この例では、固体撮像素子２１が載置された基体１０の凹部２２と対向する上部に透明な蓋体２８が設けられている。固体撮像素子２１に対向する蓋体２８を通った光が、パッケージ１に載置された固体撮像素子２１へ光が入射できるようになっている。図２（ｃ）に示すように蓋体２８は、枠部１９の上面に接着材により固定されている。半導体素子を、凹部２２の内部を樹脂で封止してもよい。

次に半導体装置を回路基板に固定して半導体モジュールを構成する例について説明する。固体撮像素子２１を搭載したパッケージ１は図２（ｄ）に示されるように、回路基板５の電極６に半田８により接続される。回路基板５には機器に取り付けるための取り付け穴２９ａ〜ｄを設けておき、直接機器に取り付けることができる。図２（ｄ）に示すように回路基板５を保持プレート３０に取り付けて、カメラ等の機器に取り付けてもよい。回路基板５には、他の回路と接続されるフレキシブル回路基板３１が接続されている。保持プレート３０に設けられた取り付け穴３２ａ〜ｃにより機器に取り付けて、フレキシブル回路基板３１により信号線、電源線等を機器と接続する。このように半導体素子を搭載したパッケージ１を回路基板５に半田付けして、半導体モジュールとすることにより、半導体素子の取扱いを簡単にすることができる。

［実施形態２］
本実施形態について図３により説明する。本実施形態でも、基体１０の側面の表面上に設けた凹状の溝部２の内面に沿って電極３が設けられている。溝部２は、パッケージ１が半田付けされる基体の下面７からパッケージ１の上の方向に向かって徐々に開口径が大きくなる円錐形状のスルーホールによって形成されている。そして円錐形状のスルーホールを縦に分割した半円錐形状の凹状の溝部２の内面全面に電極３が形成されている。したがって、基体の下面７側の高さＨ１における電極３の幅Ｗ１に対して、パッケージ１の電極３の上面１１側の高さＨ２における電極３の幅Ｗ２が広くなっている。電極３の表面は半田の接合性をよくするために金メッキ処理を施すことが好ましい。

例えば、パッケージの高さが２ｍｍの場合、パッケージ１の最下部の凹状の溝を形成するためのスルーホール径は０．３ｍｍ程度、パッケージ１の最上部の凹状の溝を形成するためのスルーホール径は０．５ｍｍ程度である。また、側面の電極のピッチは０．７ｍｍ程度である。電極の幅は下端と上端の比を１．２以上３．０以下とすることで接合を強くでき、半田ブリッジを抑制することができる。

このパッケージを実施形態１と同様に回路基板の電極に半田で接合すると、パッケージの側面の下部では隣接する電極の間隔が広い。したがって、半田付け時の半田ブリッジの形成が抑制されると同時に、パッケージ１の上部の電極３の幅が広い部分へも半田が濡れ広がることによって、十分に強い半田接合が形成される。

以上のように、本実施形態のパッケージによれば、パッケージの側面の電極と回路基板上の電極とを半田接合する際に、半田ブリッジの発生を抑制すると共に、強固な半田接合を達成できる。このために、温度サイクル等の熱ストレスによって半田接合部が破断することが抑制された信頼性の高いパッケージを提供することができる。本実施形態のパッケージに半導体素子を搭載して、実施形態１に記載のような半導体装置や半導体モジュールとして用いることができる。

１：パッケージ，２：溝部，３：電極，４：段差，５：回路基板，６：電極，７：下面，８：半田，９：側面，１０：基体，１１：上面

Claims (11)

1. 半導体素子を搭載するためのパッケージであって、前記パッケージは、
   半導体素子が搭載される領域を含む上面と、前記上面とは反対側に位置する下面と、前記上面と前記下面を結ぶ側面とを有する基体と、
   前記上面に設けられた端子と電気的に接続され、前記下面から前記上面へ向かう方向に延在して前記側面に形成された電極と、を有しており、
   前記下面から前記上面へ向かう方向の第１の高さにおける前記電極の幅は、前記下面から前記上面へ向かう方向の、前記第１の高さよりも前記上面の側の第２の高さにおける前記電極の幅よりも狭い
   ことを特徴とするパッケージ。
2. 前記電極は、前記側面に設けられた溝部の内面に沿って形成されていることを特徴とする請求項１に記載のパッケージ。
3. 前記溝部の内面が半円弧状になっていることを特徴とする請求項２に記載のパッケージ。
4. 前記電極の幅は、前記第１の高さから前記第２の高さへ徐々に広くなるように形成されていることを特徴とする請求項１乃至３のいずれか１項に記載のパッケージ。
5. 前記第１の高さにおける前記内面の半円弧の径は、前記第２の高さにおける前記内面の半円弧の径より小さいことを特徴とする請求項３のパッケージ。
6. 前記第１の高さにおける前記電極の幅と、第２の高さにおける前記電極の幅との比は、１．２以上３．０以下であることを特徴とする請求項１乃至５のいずれか１項に記載のパッケージ
7. 前記基体が、セラミックの積層体であることを特徴とする請求項１乃至６のいずれか１項に記載のパッケージ。
8. 前記電極は前記下面に延在して形成されていることを特徴とする請求項１乃至７のいずれか１項に記載のパッケージ。
9. 請求項１乃至８のいずれか１項に記載のパッケージの前記基体の前記上面に半導体素子を搭載したことを特徴とする半導体装置。
10. 前記基体は枠部を有し、前記半導体素子に対向する蓋体が前記枠部に固定されていることを特徴とする請求項９に記載の半導体装置。
11. 請求項９または１０に記載の半導体装置が、回路基板に半田付けにより実装されていることを特徴とする半導体モジュール。

Images