JP7136681B2 - 電子制御装置 - Google Patents
電子制御装置 Download PDFInfo
- Publication number
- JP7136681B2 JP7136681B2 JP2018241186A JP2018241186A JP7136681B2 JP 7136681 B2 JP7136681 B2 JP 7136681B2 JP 2018241186 A JP2018241186 A JP 2018241186A JP 2018241186 A JP2018241186 A JP 2018241186A JP 7136681 B2 JP7136681 B2 JP 7136681B2
- Authority
- JP
- Japan
- Prior art keywords
- solder
- porous metal
- control device
- electronic control
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 229910000679 solder Inorganic materials 0.000 claims description 157
- 239000002184 metal Substances 0.000 claims description 130
- 229910052751 metal Inorganic materials 0.000 claims description 130
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims description 34
- 239000000758 substrate Substances 0.000 claims description 27
- 239000011148 porous material Substances 0.000 claims description 26
- 239000000463 material Substances 0.000 claims description 24
- 229910052759 nickel Inorganic materials 0.000 claims description 16
- 238000007747 plating Methods 0.000 claims description 13
- 230000002093 peripheral effect Effects 0.000 claims description 11
- 229920005989 resin Polymers 0.000 claims description 8
- 239000011347 resin Substances 0.000 claims description 8
- 239000010949 copper Substances 0.000 claims description 7
- 229910052802 copper Inorganic materials 0.000 claims description 5
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 4
- 230000000149 penetrating effect Effects 0.000 claims description 2
- 238000007789 sealing Methods 0.000 claims description 2
- 229910045601 alloy Inorganic materials 0.000 claims 1
- 239000000956 alloy Substances 0.000 claims 1
- 239000004065 semiconductor Substances 0.000 description 124
- 230000000052 comparative effect Effects 0.000 description 35
- 238000010586 diagram Methods 0.000 description 12
- 239000011800 void material Substances 0.000 description 12
- 230000004907 flux Effects 0.000 description 7
- 238000005304 joining Methods 0.000 description 7
- 150000001875 compounds Chemical class 0.000 description 6
- 238000000034 method Methods 0.000 description 6
- 230000000694 effects Effects 0.000 description 5
- 230000008569 process Effects 0.000 description 5
- 229910052718 tin Inorganic materials 0.000 description 5
- 229910017755 Cu-Sn Inorganic materials 0.000 description 4
- 229910017927 Cu—Sn Inorganic materials 0.000 description 4
- -1 Cu—Sn compound Chemical class 0.000 description 4
- 229910001128 Sn alloy Inorganic materials 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 3
- 229910000765 intermetallic Inorganic materials 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 238000005476 soldering Methods 0.000 description 3
- 239000004734 Polyphenylene sulfide Substances 0.000 description 2
- 238000005520 cutting process Methods 0.000 description 2
- 230000017525 heat dissipation Effects 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 229920001707 polybutylene terephthalate Polymers 0.000 description 2
- 229920000069 polyphenylene sulfide Polymers 0.000 description 2
- 229910001369 Brass Inorganic materials 0.000 description 1
- 229910000906 Bronze Inorganic materials 0.000 description 1
- 229910000881 Cu alloy Inorganic materials 0.000 description 1
- 239000004593 Epoxy Substances 0.000 description 1
- 229910018100 Ni-Sn Inorganic materials 0.000 description 1
- 229910018532 Ni—Sn Inorganic materials 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 239000012298 atmosphere Substances 0.000 description 1
- 239000010953 base metal Substances 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 239000010951 brass Substances 0.000 description 1
- 239000010974 bronze Substances 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- KUNSUQLRTQLHQQ-UHFFFAOYSA-N copper tin Chemical compound [Cu].[Sn] KUNSUQLRTQLHQQ-UHFFFAOYSA-N 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 238000007772 electroless plating Methods 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 239000011261 inert gas Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 239000012299 nitrogen atmosphere Substances 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/52—Mounting semiconductor bodies in containers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Die Bonding (AREA)
Description
本発明は、電子制御装置に関する。
電子制御装置は、発熱量が大きい電子部品を有する半導体デバイスを含んでいる。電子制御装置を小型化すると単位面積当たりの発熱量が増加するため、高放熱化および高耐熱化が求められる。この種の電子制御装置では、放熱が必要な電子部品を基板に接合する接合材として、多孔質金属体と、該多孔質金属体の空孔部分に充填され、かつ表面に被覆されたはんだとから構成される高温はんだ接合材が知られている（例えば、特許文献１参照）。
特許文献１に記載された高温はんだ接合材は、多孔質金属体の表面に被覆されたはんだに亀裂が進展し易く、接合の信頼性が十分でない。
本発明の一態様によると、電子制御装置は、電子部品と、基板と、前記電子部品と前記基板を接合する接合部とを備え、前記接合部は、連続する空孔を有する多孔質金属と、前記多孔質金属の前記空孔に充填された充填部、前記電子部品と前記多孔質金属との間の少なくとも一部の領域と、前記基板と前記多孔質金属との間の少なくとも一部の領域との少なくとも一方に設けられた表面接合部とを有する第１のはんだと、前記電子部品と前記基板間に設けられ、前記第１のはんだの前記表面接合部の側方側を覆うように第１のはんだと一体化された、前記一方の前記表面接合部より厚い第２のはんだと、を含み、前記多孔質金属の平面視での面積は、前記基板対向側と前記電子部品対向側で異なる。
本発明の他の一態様によると、電子制御装置は、電子部品と、基板と、前記電子部品と前記基板を接合する接合部とを備え、前記接合部は、連続する空孔を有する多孔質金属と、前記多孔質金属の前記空孔に充填された充填部、前記電子部品と前記多孔質金属との間の少なくとも一部の領域と、前記基板と前記多孔質金属との間の少なくとも一部の領域との少なくとも一方に設けられた表面接合部とを有する第１のはんだと、前記電子部品と前記基板間に設けられ、前記第１のはんだの前記表面接合部の側方側を覆うように第１のはんだと一体化された、前記一方の前記表面接合部より厚い第２のはんだと、を含み、前記多孔質金属は、少なくとも１つのコーナー部を有する五角形以上の多辺形形状を有し、前記第２のはんだは、前記多孔質金属の前記コーナー部に充填されている。
本発明の他の一態様によると、電子制御装置は、電子部品と、基板と、前記電子部品と前記基板を接合する接合部とを備え、前記接合部は、連続する空孔を有する多孔質金属と、前記多孔質金属の前記空孔に充填された充填部、前記電子部品と前記多孔質金属との間の少なくとも一部の領域と、前記基板と前記多孔質金属との間の少なくとも一部の領域との少なくとも一方に設けられた表面接合部とを有する第１のはんだと、前記電子部品と前記基板間に設けられ、前記第１のはんだの前記表面接合部の側方側を覆うように第１のはんだと一体化された、前記一方の前記表面接合部より厚い第２のはんだと、を含み、前記多孔質金属は、少なくとも１つのコーナー部を有する五角形以上の多辺形形状を有し、前記第２のはんだは、前記多孔質金属の前記コーナー部に充填されている。
本発明によれば、はんだに生じるき裂の進展が抑制され、信頼性を向上することができる。
以下、図面を参照して本発明の実施形態を説明する。以下の記載および図面は、本発明を説明するための例示であって、説明の明確化のため、適宜、省略および簡略化がなされている。本発明は、他の種々の形態でも実施する事が可能である。特に限定しない限り、各構成要素は単数でも複数でも構わない。
図面において示す各構成要素の位置、大きさ、形状、範囲などは、発明の理解を容易にするため、実際の位置、大きさ、形状、範囲などを表していない場合がある。このため、本発明は、必ずしも、図面に開示された位置、大きさ、形状、範囲などに限定されない。特に、各実施形態における接合構造の断面模式図では、上部側および下部側の表面接合部の形状は、凹凸の波打ち形状や、局所的な空隙等を無視して、均一な厚さに簡素化して示している。
同一あるいは同様な機能を有する構成要素が複数ある場合には、同一の符号に異なる添字を付して説明する場合がある。ただし、これらの複数の構成要素を区別する必要がない場合には、添字を省略して説明する場合がある。
図面において示す各構成要素の位置、大きさ、形状、範囲などは、発明の理解を容易にするため、実際の位置、大きさ、形状、範囲などを表していない場合がある。このため、本発明は、必ずしも、図面に開示された位置、大きさ、形状、範囲などに限定されない。特に、各実施形態における接合構造の断面模式図では、上部側および下部側の表面接合部の形状は、凹凸の波打ち形状や、局所的な空隙等を無視して、均一な厚さに簡素化して示している。
同一あるいは同様な機能を有する構成要素が複数ある場合には、同一の符号に異なる添字を付して説明する場合がある。ただし、これらの複数の構成要素を区別する必要がない場合には、添字を省略して説明する場合がある。
－第１の実施形態－
以下、図１～図６を参照して、本発明の第１の実施形態を説明する。
図１は、本発明の電子制御装置の一実施の形態を示す側面図である。すなわち、図１は、電子制御装置１０の筐体（図示せず）内に収納された配線基板１１とコネクタ１２とをはんだ付けにより接続した状態を示す側面図である。
図１に図示された電子制御装置１０は、例えば、自動車等の車両のエンジン制御、モータ制御、自動変速機制御等に用いられる。電子制御装置１０は、配線基板１１と、配線基板１１上に実装されたマイコン等の発熱量が大きい半導体デバイス１４、およびマイコンや受動素子などの発熱量が小さい複数の電子部品１３、およびコネクタ１２を備えている。
以下、図１～図６を参照して、本発明の第１の実施形態を説明する。
図１は、本発明の電子制御装置の一実施の形態を示す側面図である。すなわち、図１は、電子制御装置１０の筐体（図示せず）内に収納された配線基板１１とコネクタ１２とをはんだ付けにより接続した状態を示す側面図である。
図１に図示された電子制御装置１０は、例えば、自動車等の車両のエンジン制御、モータ制御、自動変速機制御等に用いられる。電子制御装置１０は、配線基板１１と、配線基板１１上に実装されたマイコン等の発熱量が大きい半導体デバイス１４、およびマイコンや受動素子などの発熱量が小さい複数の電子部品１３、およびコネクタ１２を備えている。
半導体デバイス１４は、マイコンやパワーデバイス、メモリ、システムＬＳＩ（Large
Scale Integration）、ＡＳＩＣ（Application Specific Integrated Circuit）などの半導体素子をパッケージ形態としたものである。パッケージ形態としては、例えば、ＱＦＰ（Quad Flat Package）ＢＧＡ(Ball Grid Array)、ＳＯＰ(Small Outline Package)、ＤＩＰ(Dual Inline Package)、ＬＧＡ(Land Grid Array)、ＱＦＮ(Quad Flat No-Leaded)などがある。半導体デバイス１４の接続用リード１５は、配線基板１１側に向けて屈曲され、さらに屈曲された先端側に配線基板１１と平行に屈曲された先端部を有している。接続用リード１５は、この先端部において、配線基板１１の一面に設けられた配線パターンの接続端子部（図示せず）にはんだ（図示せず）により接合されている。
Scale Integration）、ＡＳＩＣ（Application Specific Integrated Circuit）などの半導体素子をパッケージ形態としたものである。パッケージ形態としては、例えば、ＱＦＰ（Quad Flat Package）ＢＧＡ(Ball Grid Array)、ＳＯＰ(Small Outline Package)、ＤＩＰ(Dual Inline Package)、ＬＧＡ(Land Grid Array)、ＱＦＮ(Quad Flat No-Leaded)などがある。半導体デバイス１４の接続用リード１５は、配線基板１１側に向けて屈曲され、さらに屈曲された先端側に配線基板１１と平行に屈曲された先端部を有している。接続用リード１５は、この先端部において、配線基板１１の一面に設けられた配線パターンの接続端子部（図示せず）にはんだ（図示せず）により接合されている。
電子部品１３は、はんだ１６により、配線基板１１の表裏両面に設けられた、図示しない配線パターンの接続端子部にはんだ付けされている。
配線基板１１は、例えば、ガラスエポキシ材料等からなり、片面、両面、多層基板のいずれでもよい。
コネクタ１２は、コネクタ本体１２ａに取り付けられた複数のコネクタピン１２ｂを備えている。コネクタ本体１２ａの材料としては、ＰＢＴ（Polybutyleneterephthalate）、ＰＰＳ（Polyphenylene sulfide）などが使用される。また、コネクタピン１２ｂには、りん青銅や黄銅などの銅合金を使用する。はんだの接合強度を高めるために、コネクタピン１２ｂ表面にはニッケル(Ｎｉ)めっき、錫（Ｓｎ）めっきなどを施すことが好ましい。
配線基板１１は、例えば、ガラスエポキシ材料等からなり、片面、両面、多層基板のいずれでもよい。
コネクタ１２は、コネクタ本体１２ａに取り付けられた複数のコネクタピン１２ｂを備えている。コネクタ本体１２ａの材料としては、ＰＢＴ（Polybutyleneterephthalate）、ＰＰＳ（Polyphenylene sulfide）などが使用される。また、コネクタピン１２ｂには、りん青銅や黄銅などの銅合金を使用する。はんだの接合強度を高めるために、コネクタピン１２ｂ表面にはニッケル(Ｎｉ)めっき、錫（Ｓｎ）めっきなどを施すことが好ましい。
図２は、本発明の半導体デバイスの第１の実施形態の外観斜視図であり、図３は、図２に図示された半導体デバイスのＩＩＩ－ＩＩＩ線断面模式図である。
半導体デバイス１４は、半導体素子（電子部品）１と、リードフレーム３と、接合部２と、ボンディングワイヤ５と、樹脂４とを備えている。
半導体素子１とリードフレーム３とは接合部２により接合されている。半導体素子１の接続端子（図示せず）は、ボンディングワイヤ５によりリードフレーム３に接続されている。樹脂４は、半導体素子１と、ボンディングワイヤ５と、接合部２と、リードフレーム３を封止する。但し、リードフレーム３の接続用リード１５は、樹脂４の外部に引き出されている。なお、図２、図３において、リードフレーム３の樹脂４から露出した外部端子部は、平坦状として図示されている。
半導体デバイス１４は、半導体素子（電子部品）１と、リードフレーム３と、接合部２と、ボンディングワイヤ５と、樹脂４とを備えている。
半導体素子１とリードフレーム３とは接合部２により接合されている。半導体素子１の接続端子（図示せず）は、ボンディングワイヤ５によりリードフレーム３に接続されている。樹脂４は、半導体素子１と、ボンディングワイヤ５と、接合部２と、リードフレーム３を封止する。但し、リードフレーム３の接続用リード１５は、樹脂４の外部に引き出されている。なお、図２、図３において、リードフレーム３の樹脂４から露出した外部端子部は、平坦状として図示されている。
図４は、図３に図示された半導体デバイスの要部である接合構造を示し、図４（ａ）は、接合構造を上方からみた平面図であり、図４（ｂ）は、図４（ａ）のＩＶｂ－ＩＶｂ線断面模式図である。図４（ａ）、図４（ｂ）では、リードフレーム３は、半導体素子１が接合された接合部２の領域付近のみが図示されている。
以下では、半導体素子１側を上方側、リードフレーム３側を下方側として説明する。
接合構造３０は、半導体素子１、接合部２、リードフレーム３により構成されている。換言すれば、接合構造３０は、半導体デバイス１４のうち、ボンディングワイヤ５および樹脂４を除いた部分の構造である。
半導体素子１は、平面視で矩形形状を有する。半導体素子１は、例えば、ＩＧＢＴ(Insulating Gate Bipolar Transistor)、ＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）等の集積回路である。
接合部２は、多孔質金属２１とはんだ２２とから構成されている（図３も参照）。
以下では、半導体素子１側を上方側、リードフレーム３側を下方側として説明する。
接合構造３０は、半導体素子１、接合部２、リードフレーム３により構成されている。換言すれば、接合構造３０は、半導体デバイス１４のうち、ボンディングワイヤ５および樹脂４を除いた部分の構造である。
半導体素子１は、平面視で矩形形状を有する。半導体素子１は、例えば、ＩＧＢＴ(Insulating Gate Bipolar Transistor)、ＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）等の集積回路である。
接合部２は、多孔質金属２１とはんだ２２とから構成されている（図３も参照）。
多孔質金属２１は、銅やニッケルにより形成され、連続する空孔を有する多孔質金属部材である。多孔質金属２１は、半導体素子１に対向する小面積の上段部２１ｂと、リードフレーム３に対向する下段部２１ａとを有する段付き角柱形状を有する。上段部２１ｂは、平面視で、下段部２１ａより小さく、半導体素子１とほぼ同じサイズまたはそれより小さいサイズの矩形形状を有する。多孔質金属２１の中心は、半導体素子１の中心とほぼ同じ位置に配置されている。
ここで、連続する空孔とは次の意味で使用する。すなわち、多孔質金属の表面には無数の開口が設けられ、その開口から内部に連通し、内部で縦横に形成された無数の空孔のそれぞれが連通していることである。そのため、後述するはんだ印刷工程において、多孔質金属に塗布したはんだ材をスキージで伸ばしたときに、多孔質金属の表面からはんだ材が空孔にまんべんなく、十分に充填される。
ここで、連続する空孔とは次の意味で使用する。すなわち、多孔質金属の表面には無数の開口が設けられ、その開口から内部に連通し、内部で縦横に形成された無数の空孔のそれぞれが連通していることである。そのため、後述するはんだ印刷工程において、多孔質金属に塗布したはんだ材をスキージで伸ばしたときに、多孔質金属の表面からはんだ材が空孔にまんべんなく、十分に充填される。
はんだ２２は、第１のはんだ２３と第２のはんだ２４とで構成されているものとする。第１のはんだ２３は、多孔質金属２１の空孔に充填されたはんだと、多孔質金属２１の表面を覆うはんだを含む。第２のはんだ２４は、多孔質金属２１の周側面全面を覆うように第１のはんだ２３と一体化されている。
第１のはんだ２３および第２のはんだ２４は、多孔質金属２１上およびその周囲にはんだ材を印刷などにより付着し、リフロー炉等に投入して加熱することにより形成される。はんだ印刷工程において、多孔質金属２１の空孔にはんだ材が充填されるとともに、多孔質金属２１の表の面と側面全周にもはんだ材が塗布される。このように多孔質金属２１の周囲に塗布されたはんだ材がリフローで溶融してはんだ２２が形成される。
第１のはんだ２３は、多孔質金属２１の空孔内に充填されたはんだ（以下、充填部と呼ぶ）２３ａと、半導体素子１と多孔質金属２１の上段部２１ｂの上面との間に設けられたはんだ（以下、上部側の表面接合部と呼ぶ）２３ｂと、リードフレーム３と多孔質金属２１の下段部２１ａの下面との間に設けられたはんだ（以下、下部側の表面接合部と呼ぶ）２３ｃを有する。
なお、図４（ｂ）に示す接合構造３０の断面模式図では、上部側および下部側の表面接合部２３ｂ、２３ｃの形状は、凹凸の波打ち形状や、局所的な空隙等を無視して、均一な厚さに簡素化して示している。また、上部側および下部側の表面接合部２３ｂ、２３ｃは、それぞれ、多孔質金属２１の上段部２１ｂの上面の一部の領域のみ、または多孔質金属２１の下段部２１ａの下面の一部の領域のみに形成されることもある。また、上部側の表面接合部２３ｂと下部側の表面接合部２３ｃの一方のみが形成されることもある。
第１のはんだ２３および第２のはんだ２４は、多孔質金属２１上およびその周囲にはんだ材を印刷などにより付着し、リフロー炉等に投入して加熱することにより形成される。はんだ印刷工程において、多孔質金属２１の空孔にはんだ材が充填されるとともに、多孔質金属２１の表の面と側面全周にもはんだ材が塗布される。このように多孔質金属２１の周囲に塗布されたはんだ材がリフローで溶融してはんだ２２が形成される。
第１のはんだ２３は、多孔質金属２１の空孔内に充填されたはんだ（以下、充填部と呼ぶ）２３ａと、半導体素子１と多孔質金属２１の上段部２１ｂの上面との間に設けられたはんだ（以下、上部側の表面接合部と呼ぶ）２３ｂと、リードフレーム３と多孔質金属２１の下段部２１ａの下面との間に設けられたはんだ（以下、下部側の表面接合部と呼ぶ）２３ｃを有する。
なお、図４（ｂ）に示す接合構造３０の断面模式図では、上部側および下部側の表面接合部２３ｂ、２３ｃの形状は、凹凸の波打ち形状や、局所的な空隙等を無視して、均一な厚さに簡素化して示している。また、上部側および下部側の表面接合部２３ｂ、２３ｃは、それぞれ、多孔質金属２１の上段部２１ｂの上面の一部の領域のみ、または多孔質金属２１の下段部２１ａの下面の一部の領域のみに形成されることもある。また、上部側の表面接合部２３ｂと下部側の表面接合部２３ｃの一方のみが形成されることもある。
第２のはんだ２４は、厚さ方向（上下方向）における半導体素子１とリードフレーム３間において、多孔質金属２１の周側面全周を覆って設けられている。第２のはんだ２４の周側面は、半導体素子１側からリードフレーム３側に向けて外周側に拡がる傾斜面となっている。換言すれば、第２のはんだ２４は、多孔質金属２１の下段部２１ａの周囲側の水平断面積が、上段部２１ｂの周囲側の水平断面積よりも面積が大きい角錐台の如き形状を有する。ここで、水平断面積とは、半導体デバイス１４の表裏面と平行に延在する方向の切断線ではんだ２２を切った断面の面積である。第２のはんだ２４は、第１のはんだ２３の上部側の表面接合部２３ｂおよび下部側の表面接合部２３ｃと一体化されている。上部側の表面接合部２３ｂおよび上部側の表面接合部２３ｃと一体化された第２のはんだ２４は、厚さ方向における半導体素子１とリードフレーム３間全体に充填された大きい厚さを有する。
比較例として、リードフレームと半導体素子とを、空孔内にはんだが充填された多孔質金属のみを有する接合部により接合する構造がある。すなわち、多孔質金属の表の面全域にのみはんだ材を塗布してはんだ材を空孔内に充填してリフローしてはんだ接合する構造である。換言すれば、本実施形態の第２のはんだ２４を有していない接合部により接合する構造がある。この比較例の構造でも、接合時に、多孔質金属の空孔内に充填されたはんだが表面に滲み出て、多孔質金属と半導体素子との間および／または多孔質金属とリードフレームとの間に表面接合部が形成される。しかし、このように、多孔質金属の空孔内にのみはんだを充填してリフローする比較例では、多孔質金属と半導体素子との間および多孔質金属とリードフレームとの間に形成される表面接合部の厚さは大変薄い。このため、負荷が掛かることにより生じるひずみにより生じるき裂進展率が大きく、寿命が低下する。
これに対し、本実施形態の接合構造３０では、上述したように、厚さの小さい第１のはんだ２３の上部側の表面接合部２３ｂと下部側の表面接合部２３ｃは、厚さ方向（上下方向）における半導体素子１とリードフレーム３間全体に設けられた厚さの大きい第２のはんだ２４に囲まれて一体化されている。このため、第１のはんだ２３の上部側の表面接合部２３ｂおよび第１のはんだ２３の下部側の表面接合部２３ｃの端部に生じるひずみは、第２のはんだ２４により抑制され、長寿命化を図ることができる。
以下、実施例と共に、このことを説明する。
以下、実施例と共に、このことを説明する。
［実施例１］
以下の部材を用いて、図３および図４（ａ）、（ｂ）に示す半導体デバイス１４を作製した。
半導体素子１は、５ｍｍ角のＳｉ－ＭＯＳＦＥＴを用いた。リードフレーム３として、材質がＣ１９４００で、厚さ０．５ｍｍの板材を用いた。ボンディングワイヤ５として、直径２００μｍのＡｌワイヤを用いた。多孔質金属２１として、材質が銅で、空孔率が８０％の連続する空孔を有する多孔質金属部材を用いた。第１のはんだ２３として、Ｓｎ－１０Ｓｂを用いた。また、第２のはんだ２４も、第１のはんだ２３と同じ、Ｓｎ－１０Ｓｂを用いた。
以下の部材を用いて、図３および図４（ａ）、（ｂ）に示す半導体デバイス１４を作製した。
半導体素子１は、５ｍｍ角のＳｉ－ＭＯＳＦＥＴを用いた。リードフレーム３として、材質がＣ１９４００で、厚さ０．５ｍｍの板材を用いた。ボンディングワイヤ５として、直径２００μｍのＡｌワイヤを用いた。多孔質金属２１として、材質が銅で、空孔率が８０％の連続する空孔を有する多孔質金属部材を用いた。第１のはんだ２３として、Ｓｎ－１０Ｓｂを用いた。また、第２のはんだ２４も、第１のはんだ２３と同じ、Ｓｎ－１０Ｓｂを用いた。
多孔質金属２１を図４（ａ）、（ｂ）に示す段付き角柱形状に形成し、第１のはんだ２３の量および第２のはんだ２４の量を含む量のはんだ２２を、多孔質金属２１上およびその外周に塗布した。この状態で、例えば、Ｎ２等の不活性ガス雰囲気中で加熱するとともに、はんだが溶融中に真空にできるリフロー炉（図示せず）に投入して、図４（ａ）、（ｂ）に示す構造のはんだ２２を有する接合構造３０を作製した。
上述した通り、多孔質金属２１の上段部２１ｂは、平面視で、下段部２１ａより小さいサイズの矩形形状を有する。このため、リフロー炉に投入して加熱し、はんだ２２を溶融すると、はんだ２２は、多孔質金属２１の上段部２１ｂと下段部２１ａとの形状に倣って、半導体素子１側からリードフレーム３側に向けて外周側に拡がる。これにより、はんだ２２は、図４（ｂ）に示されるように、リードフレーム３側の面積が半導体素子１側の面積より大きい角錐台形状に形成される。すなわち、はんだ２２を多孔質金属２１上およびその外周に塗布してリフロー炉に投入するだけで、はんだ２２は、図４（ｂ）に示される角錐台形状に形成される。この構造では、はんだ２２は、多孔質金属２１の上段部２１ｂと下段部２１ａとの外周のサイズに沿って拡がり、多孔質金属２１の上段部２１ｂの周囲と多孔質金属２１の下段部２１ａの周側面を覆って、厚さ方向全体に厚く形成される。
この後、半導体素子１とリードフレーム３とを、ボンディングワイヤ５により接続し、エポキシ樹脂などからなる樹脂４により、半導体素子１、ボンディングワイヤ５、接合部２およびリードフレーム３を、接続用リード１５のみが露出されるように封止して図３に示す半導体デバイス１４を得た。
また、比較例１として、図５に示す接合構造３０Ｒを有する半導体デバイス（図示せず）を作製した。
図５は、比較例１の半導体デバイスの要部である接合構造を示し、図５（ａ）は、半導体デバイスの要部である接合構造を上方からみた平面図であり、図５（ｂ）は、図５（ａ）のＶｂ－Ｖｂ線断面模式図である。
比較例１の接合構造３０Ｒは、半導体素子１と、接合部２ｒと、リードフレーム３から構成されている。比較例１の半導体素子１およびリードフレーム３の構造および材料は、それぞれ、実施例１の半導体素子１およびリードフレーム３と同一である。また、比較例１として示す半導体デバイスの接合構造３０Ｒを除いた部分の構造および材料は、本実施形態の半導体デバイス１４の接合構造３０を除いた部分の構造および材料と同一である。つまり、比較例１の半導体デバイスは接合部２ｒを有する点でのみ、接合部２を有する本実施形態の半導体デバイス１４と相違する。
図５は、比較例１の半導体デバイスの要部である接合構造を示し、図５（ａ）は、半導体デバイスの要部である接合構造を上方からみた平面図であり、図５（ｂ）は、図５（ａ）のＶｂ－Ｖｂ線断面模式図である。
比較例１の接合構造３０Ｒは、半導体素子１と、接合部２ｒと、リードフレーム３から構成されている。比較例１の半導体素子１およびリードフレーム３の構造および材料は、それぞれ、実施例１の半導体素子１およびリードフレーム３と同一である。また、比較例１として示す半導体デバイスの接合構造３０Ｒを除いた部分の構造および材料は、本実施形態の半導体デバイス１４の接合構造３０を除いた部分の構造および材料と同一である。つまり、比較例１の半導体デバイスは接合部２ｒを有する点でのみ、接合部２を有する本実施形態の半導体デバイス１４と相違する。
比較例１については、主として実施例１との相違点について説明する。
比較例１の接合部２ｒは、多孔質金属２１ｒと第１のはんだ２３とを有する。
多孔質金属２１ｒは、半導体素子１とほぼ同じ平面サイズを有し、厚さ方向（上下方向）全体に亘り同一面積の矩形断面を有する角柱形状に形成されている。接合部２ｒは、第１のはんだ２３のみを有し、第２のはんだ２４を有していない。第１のはんだ２３は、上記実施形態の接合構造３０と同様、多孔質金属２１ｒの空孔に充填された充填部２３ａと、半導体素子１と多孔質金属２１の上面との間に設けられた上部側の表面接合部２３ｂと、リードフレーム３と多孔質金属２１の下面との間に設けられた下部側の表面接合部２３ｃを有する。
比較例１の半導体デバイスの材料やその他の構造は、すべて、実施例１と同様である。
比較例１の接合部２ｒは、多孔質金属２１ｒと第１のはんだ２３とを有する。
多孔質金属２１ｒは、半導体素子１とほぼ同じ平面サイズを有し、厚さ方向（上下方向）全体に亘り同一面積の矩形断面を有する角柱形状に形成されている。接合部２ｒは、第１のはんだ２３のみを有し、第２のはんだ２４を有していない。第１のはんだ２３は、上記実施形態の接合構造３０と同様、多孔質金属２１ｒの空孔に充填された充填部２３ａと、半導体素子１と多孔質金属２１の上面との間に設けられた上部側の表面接合部２３ｂと、リードフレーム３と多孔質金属２１の下面との間に設けられた下部側の表面接合部２３ｃを有する。
比較例１の半導体デバイスの材料やその他の構造は、すべて、実施例１と同様である。
実施例１の半導体デバイス１４および比較例１の半導体デバイスについて、温度サイクル試験を行った後、半導体デバイスそれぞれのき裂進展率を測定した。
温度サイクル試験としては、－４０℃と２００℃とを繰り返し２０００サイクル行った。
図６は、本発明の実施例１と比較例１の半導体デバイスにおける、温度サイクル試験後のき裂進展率を示す図である。
き裂進展率は、半導体素子１の対角線下の断面におけるものである。
図６に示すように、比較例１の半導体デバイスのき裂進展率は７０％であり、実施例１の半導体デバイス１４のき裂進展率は５９％であった。
これにより、実施例１の半導体デバイス１４は、比較例１の半導体デバイスよりもき裂進展率が小さくなることを確認することができた。
温度サイクル試験としては、－４０℃と２００℃とを繰り返し２０００サイクル行った。
図６は、本発明の実施例１と比較例１の半導体デバイスにおける、温度サイクル試験後のき裂進展率を示す図である。
き裂進展率は、半導体素子１の対角線下の断面におけるものである。
図６に示すように、比較例１の半導体デバイスのき裂進展率は７０％であり、実施例１の半導体デバイス１４のき裂進展率は５９％であった。
これにより、実施例１の半導体デバイス１４は、比較例１の半導体デバイスよりもき裂進展率が小さくなることを確認することができた。
なお、上記第１の実施形態では、第２のはんだ２４は、多孔質金属２１の外周全周において、厚さ方向における半導体素子１とリードフレーム３間全体に設けられる構造として例示した。しかし、第２のはんだ２４は、多孔質金属２１の外周の一部の領域において、厚さ方向における半導体素子１とリードフレーム３間全体に設けられる構造としてもよい。
本発明の第１の実施形態によれば、下記の効果を奏する。
（１）電子制御装置１０は、半導体素子（電子部品）１と、リードフレーム（基板）３と、接合部２とを備える。接合部２は、多孔質金属２１と、第１のはんだ２３および第２のはんだ２４を有する。第１のはんだ２３は、多孔質金属２１の空孔に充填された充填部２３ａと、半導体素子１と多孔質金属２１との間の少なくとも一部の領域と、リードフレーム３と多孔質金属２１との間の少なくとも一部の領域との少なくとも一方に設けられた表面接合部２３ｂまたは２３ｃを有する。第２のはんだ２４は、第１のはんだ２３の表面接合部２３ｂまたは２３ｃのいずれの厚さより厚い。このように、厚さの小さい第１のはんだ２３の表面接合部２３ｂ、２３ｃに、厚さの大きい第２のはんだ２４を一体化するため、第１のはんだ２３の表面接合部２３ｂ、２３ｃのき裂の進展が抑制され、半導体デバイス１４の信頼性を向上し、高寿命化を図ることができる。
（１）電子制御装置１０は、半導体素子（電子部品）１と、リードフレーム（基板）３と、接合部２とを備える。接合部２は、多孔質金属２１と、第１のはんだ２３および第２のはんだ２４を有する。第１のはんだ２３は、多孔質金属２１の空孔に充填された充填部２３ａと、半導体素子１と多孔質金属２１との間の少なくとも一部の領域と、リードフレーム３と多孔質金属２１との間の少なくとも一部の領域との少なくとも一方に設けられた表面接合部２３ｂまたは２３ｃを有する。第２のはんだ２４は、第１のはんだ２３の表面接合部２３ｂまたは２３ｃのいずれの厚さより厚い。このように、厚さの小さい第１のはんだ２３の表面接合部２３ｂ、２３ｃに、厚さの大きい第２のはんだ２４を一体化するため、第１のはんだ２３の表面接合部２３ｂ、２３ｃのき裂の進展が抑制され、半導体デバイス１４の信頼性を向上し、高寿命化を図ることができる。
－第２の実施形態－
図７は、本発明の半導体デバイスの要部である接合構造の第２の実施形態の断面模式図である。
第２の実施形態の接合構造３０は、リードフレーム３の多孔質金属２１と対向する面にニッケル（Ｎｉ）めっき層７を有する点で、第１の実施形態と相違する。
［実施例２］
リードフレーム３は、実施例１と同様、材質がＣ１９４００、厚さ０．５ｍｍの板材を用い、ニッケルめっき層７は、無電解めっきにより厚さ３μｍに形成した。実施例２の接合構造３０は、リードフレーム３の一面にニッケルめっき層７を形成する以外は、材料およびその他の構成のすべてが、実施例１と同一の接合構造３０と同一である。
図７は、本発明の半導体デバイスの要部である接合構造の第２の実施形態の断面模式図である。
第２の実施形態の接合構造３０は、リードフレーム３の多孔質金属２１と対向する面にニッケル（Ｎｉ）めっき層７を有する点で、第１の実施形態と相違する。
［実施例２］
リードフレーム３は、実施例１と同様、材質がＣ１９４００、厚さ０．５ｍｍの板材を用い、ニッケルめっき層７は、無電解めっきにより厚さ３μｍに形成した。実施例２の接合構造３０は、リードフレーム３の一面にニッケルめっき層７を形成する以外は、材料およびその他の構成のすべてが、実施例１と同一の接合構造３０と同一である。
図８は、本発明の実施例２と比較例１の半導体デバイスにおける、温度サイクル試験後のき裂進展率を示す図である。
温度サイクル試験は、第１の実施形態と比較例１の場合と同様、－４０℃と２００℃とを繰り返し２０００サイクル行ったものである。
図８に示すように、比較例１の半導体デバイスき裂進展率は７０％であり、実施例２の半導体デバイス１４のき裂進展率は５６％であった。
これにより、実施例２の半導体デバイス１４も、比較例１の半導体デバイスよりもき裂進展率を小さくすることを確認することができた。しかも、実施例２の半導体デバイス１４の方が、実施例１の半導体デバイス１４よりもき裂進展率が小さい。
温度サイクル試験は、第１の実施形態と比較例１の場合と同様、－４０℃と２００℃とを繰り返し２０００サイクル行ったものである。
図８に示すように、比較例１の半導体デバイスき裂進展率は７０％であり、実施例２の半導体デバイス１４のき裂進展率は５６％であった。
これにより、実施例２の半導体デバイス１４も、比較例１の半導体デバイスよりもき裂進展率を小さくすることを確認することができた。しかも、実施例２の半導体デバイス１４の方が、実施例１の半導体デバイス１４よりもき裂進展率が小さい。
実施例１および比較例１のように、Ｃｕからなるリードフレーム３にＳｎまたはＳｎ合金を接合すると、ＣｕとＳｎまたはＳｎ合金との界面に、金属間化合物であるＣｕ－Ｓｎ化合物が形成される。
これに対し、リードフレーム３の一面にニッケルめっき層７を形成する実施例２では、ニッケルめっき層７によりＣｕ－Ｓｎ化合物の形成が阻止され、ニッケルめっき層７とＳｎまたはＳｎ合金との界面にＮｉ―Ｓｎ化合物が形成される。
これに対し、リードフレーム３の一面にニッケルめっき層７を形成する実施例２では、ニッケルめっき層７によりＣｕ－Ｓｎ化合物の形成が阻止され、ニッケルめっき層７とＳｎまたはＳｎ合金との界面にＮｉ―Ｓｎ化合物が形成される。
図９は、本発明の実施例２と比較例１の半導体デバイスの平均化合物厚さを示す図である。実施例２および比較例１の平均化合物厚さは、リードフレーム３と接合部２の端部側の界面におけるものである。
図９に示されるように、実施例２の平均化合物厚さは１５μｍであり、比較例１の平均化合物厚さ２６μｍより薄かった。
金属間化合物は、ＳｎまたはＳｎ合金からなる、はんだに比し、硬くて脆いため、その厚さが厚いほど、き裂が進展し易い。
リードフレーム３とはんだ２２との間にニッケルめっき層７を形成した実施例２は、リードフレーム３とはんだ２２との間にニッケルめっき層７が形成されていない比較例１よりも第１のはんだ２３の表面接合部２３ｂ、２３ｃのき裂の進展率が小さくなり、長寿命化を図ることができることを確認することができた。
図９に示されるように、実施例２の平均化合物厚さは１５μｍであり、比較例１の平均化合物厚さ２６μｍより薄かった。
金属間化合物は、ＳｎまたはＳｎ合金からなる、はんだに比し、硬くて脆いため、その厚さが厚いほど、き裂が進展し易い。
リードフレーム３とはんだ２２との間にニッケルめっき層７を形成した実施例２は、リードフレーム３とはんだ２２との間にニッケルめっき層７が形成されていない比較例１よりも第１のはんだ２３の表面接合部２３ｂ、２３ｃのき裂の進展率が小さくなり、長寿命化を図ることができることを確認することができた。
以上の通り、第２の実施形態においても、厚さの小さい第１のはんだ２３の上部側の表面接合部２３ｂと下部側の表面接合部２３ｃは、厚さ方向における半導体素子１とリードフレーム３間全体に充填された、厚さの大きい第２のはんだ２４で覆われている。
従って、第２の実施形態においても、第１の実施形態と同様な効果を奏する。
さらに、第２の実施形態では、リードフレーム３の一面に形成するニッケルめっき層７により硬くて脆いＣｕ－Ｓｎ化合物の形成が阻止される。このため、き裂進展率の低下に一層の効果を奏する。
従って、第２の実施形態においても、第１の実施形態と同様な効果を奏する。
さらに、第２の実施形態では、リードフレーム３の一面に形成するニッケルめっき層７により硬くて脆いＣｕ－Ｓｎ化合物の形成が阻止される。このため、き裂進展率の低下に一層の効果を奏する。
－第３の実施形態－
図１０は、本発明の半導体デバイスの要部である接合構造の第３の実施形態を示し、図１０（ａ）は、接合部の上面からみた平面図であり、図１０（ｂ）は、図１０（ａ）のＸｂ－Ｘｂ線断面模式図であり、図１０（ｃ）は、図１０（ａ）のＸｃ－Ｘｃ線断面模式図である。なお、図１０（ａ）では、半導体素子１を透明とし、その外形を二点鎖線により図示している。
第３の実施形態の接合構造３０では、多孔質金属２１は、矩形体の４つのコーナー部４４の三角形の領域２４ａを取り除いた、平面視で、八角形形状を有する。つまり、多孔質金属２１は、一対の長辺４１と、一対の短辺４２と、４つの斜辺４３を有する八角形形状を有する。多孔質金属２１は、厚さ方向全体に亘り断面積がほぼ同一であり、八角柱形状を有する。
図１０は、本発明の半導体デバイスの要部である接合構造の第３の実施形態を示し、図１０（ａ）は、接合部の上面からみた平面図であり、図１０（ｂ）は、図１０（ａ）のＸｂ－Ｘｂ線断面模式図であり、図１０（ｃ）は、図１０（ａ）のＸｃ－Ｘｃ線断面模式図である。なお、図１０（ａ）では、半導体素子１を透明とし、その外形を二点鎖線により図示している。
第３の実施形態の接合構造３０では、多孔質金属２１は、矩形体の４つのコーナー部４４の三角形の領域２４ａを取り除いた、平面視で、八角形形状を有する。つまり、多孔質金属２１は、一対の長辺４１と、一対の短辺４２と、４つの斜辺４３を有する八角形形状を有する。多孔質金属２１は、厚さ方向全体に亘り断面積がほぼ同一であり、八角柱形状を有する。
多孔質金属２１の長辺４１のそれぞれは、半導体素子１の各長辺とほぼ重なる位置に配置され、多孔質金属２１の短辺４２のそれぞれは、半導体素子１の各短辺とほぼ重なる位置に配置されている。従って、多孔質金属２１の周側面全周を覆う第２のはんだ２４は、多孔質金属２１の各コーナー部４４では、三角形の領域２４ａ内にも形成され、斜辺４３に接触する内側まで充填される。
つまり、第３の実施形態では、第１の実施形態よりも、４つのコーナー部４４における、半導体素子１の長辺と半導体素子１の短辺と多孔質金属２１の斜辺で囲まれる平面視で三角形の領域２４ａの部分だけ、第２のはんだ２４の領域の面積が大きい。
つまり、第３の実施形態では、第１の実施形態よりも、４つのコーナー部４４における、半導体素子１の長辺と半導体素子１の短辺と多孔質金属２１の斜辺で囲まれる平面視で三角形の領域２４ａの部分だけ、第２のはんだ２４の領域の面積が大きい。
第３の実施形態においても、はんだと電子部品の接合についての他の構成は第１の実施形態と同様であり、第１のはんだ２３は、多孔質金属２１の空孔内に充填された充填部２３ａと、半導体素子１と多孔質金属２１の上面との間に設けられた上部側の表面接合部２３ｂと、リードフレーム３と多孔質金属２１の下面との間に設けられた下部側の表面接合部２３ｃを有する。また、第２のはんだ２４は、第１のはんだ２３の上部側の表面接合部２３ｂと第１のはんだ２３の下部側の表面接合部２３ｃとに一体化されている。
従って、第３の実施形態においても、第１の実施形態と同様な効果を奏する。また、第３の実施形態では、平面視で三角形の領域２４ａの部分だけ、第１のはんだ２３の上・下部側の表面接合部２３ｂ、２３ｃとの接合の面積が第１の実施形態よりも大きいので、第１の実施形態よりも第１のはんだ２３の表面接合部２３ｂ、２３ｃのき裂の進展を抑制できる可能性がある。
従って、第３の実施形態においても、第１の実施形態と同様な効果を奏する。また、第３の実施形態では、平面視で三角形の領域２４ａの部分だけ、第１のはんだ２３の上・下部側の表面接合部２３ｂ、２３ｃとの接合の面積が第１の実施形態よりも大きいので、第１の実施形態よりも第１のはんだ２３の表面接合部２３ｂ、２３ｃのき裂の進展を抑制できる可能性がある。
また、温度等、周囲の環境に変化が生じると、半導体素子１のコーナー部４４には、他の領域よりも大きいひずみが発生する。第３の実施形態では、大きいひずみが発生する半導体素子１のコーナー部４４に、第２のはんだ２４が充填された三角形の領域２４ａが設けられている。このため、第３の実施形態によれば、半導体素子１のコーナー部４４に大きな負荷が掛かる場合でも、第１のはんだ２３の表面接合部２３ｂ、２３ｃのき裂進展率を小さくすることができる。
なお、第３の実施形態において、多孔質金属２１を、上下方向である厚さ方向全体に亘り断面積がほぼ同一な八角柱形状として例示した。しかし、第３の実施形態における多孔質金属２１を、第１の実施形態と同様、下段部２１ａの平面サイズが上段部２１ｂの平面サイズより大きい段付き角柱形状としてもよい。
また、上記実施形態では、多孔質金属２１を、平面視で矩形体の４つのコーナー部で取り除いた、平面視で八角形形状として例示した。しかし、多孔質金属２１を、平面視で矩形体の１以上のコーナー部で取り除いた五角形以上の多辺形形状を有する部材としたり、平面視で半導体素子１の長辺と半導体素子１の短辺との少なくとも一辺と略接する円や楕円形状を有する部材としたりすることができる。この構造の場合でも、矩形形状の半導体素子１のコーナー部４４に対応する領域には、第２のはんだ２４が充填される。
また、上記実施形態では、多孔質金属２１を、平面視で矩形体の４つのコーナー部で取り除いた、平面視で八角形形状として例示した。しかし、多孔質金属２１を、平面視で矩形体の１以上のコーナー部で取り除いた五角形以上の多辺形形状を有する部材としたり、平面視で半導体素子１の長辺と半導体素子１の短辺との少なくとも一辺と略接する円や楕円形状を有する部材としたりすることができる。この構造の場合でも、矩形形状の半導体素子１のコーナー部４４に対応する領域には、第２のはんだ２４が充填される。
－第４の実施形態－
図１１は、本発明の半導体デバイスの要部である接合構造の第４の実施形態を示し、図１１（ａ）は、接合構造を上面からみた平面図であり、図１１（ｂ）は、図１１（ａ）のＸＩｂ－ＸＩｂ線断面模式図であり、図１１（ｃ）は、図１１（ａ）のＸＩｃ－ＸＩｃ線断面模式図である。なお、図１１（ａ）では、半導体素子１を透明とし、その外形を二点鎖線で示している。
第４の実施形態の半導体デバイス１４の接合構造３０では、多孔質金属２１は、平面視で矩形形状の半導体素子１の４つのコーナー部に対応する領域のみに設けられている。つまり、多孔質金属２１は、半導体素子１の長辺に沿う第１辺と、半導体素子１の短辺に沿う第２辺と、第１辺と第２辺とを結ぶ斜辺である第３辺とを有する直角三角形形状を有する４つの多孔質金属部材２６ａ～２６ｄを有する。
図１１は、本発明の半導体デバイスの要部である接合構造の第４の実施形態を示し、図１１（ａ）は、接合構造を上面からみた平面図であり、図１１（ｂ）は、図１１（ａ）のＸＩｂ－ＸＩｂ線断面模式図であり、図１１（ｃ）は、図１１（ａ）のＸＩｃ－ＸＩｃ線断面模式図である。なお、図１１（ａ）では、半導体素子１を透明とし、その外形を二点鎖線で示している。
第４の実施形態の半導体デバイス１４の接合構造３０では、多孔質金属２１は、平面視で矩形形状の半導体素子１の４つのコーナー部に対応する領域のみに設けられている。つまり、多孔質金属２１は、半導体素子１の長辺に沿う第１辺と、半導体素子１の短辺に沿う第２辺と、第１辺と第２辺とを結ぶ斜辺である第３辺とを有する直角三角形形状を有する４つの多孔質金属部材２６ａ～２６ｄを有する。
多孔質金属部材２６ａ～２６ｄは、相互に離間して配置されており、各多孔質金属部材２６ａ～２６ｄの内側および外側には、第２のはんだ２４が形成されている。図１１（ｃ）に図示されるように、多孔質金属部材２６ａ～２６ｄは、それぞれ、空孔内に第１のはんだ２３が充填された充填部２３ａを有する。また、各多孔質金属部材２６ａ～２６ｄの上面と半導体素子１との間には第１のはんだ２３の上部側の表面接合部２３ｂが設けられ、各多孔質金属部材２６ａ～２６ｄの下面とリードフレーム３との間には第１のはんだ２３の下部側の表面接合部２３ｃが設けられている。そして、第２のはんだ２４は、第１のはんだ２３の上部側の表面接合部２３ｂと下部側の表面接合部２３ｃとに一体化されている。
このように、第４の実施形態においても、第１のはんだ２３の表面接合部２３ｂ、２３ｃが、厚さの大きい第２のはんだ２４により接続された構造を有する。このため、第１の実施形態と同様、第１のはんだ２３の表面接合部２３ｂ、２３ｃのき裂の進展が抑制され、半導体デバイス１４の信頼性を向上することができるという効果を奏する。
なお、第４の実施形態において、第２の実施形態と同様、リードフレーム３の一面にニッケルめっき層７を形成する構造としてもよい。ニッケルめっき層７によりＣｕ－Ｓｎ化合物の形成が阻止されるため、さらに第１のはんだ２３の表面接合部２３ｂ、２３ｃのき裂進展率が小さくなり、長寿命化を図ることができる。
また、第４の実施形態において、多孔質金属部材２６ａ～２６ｄが連結部により一体化された１つの部材として形成され、中央部に厚さ方向に貫通する貫通孔を有する部材としてもよい。
－第５の実施形態－
図１２（ａ）～（ｄ）は、第５の実施形態の半導体デバイスの接合構造の製造方法を示す工程図である。以下、図１２（ａ）～（ｄ）を参照して半導体デバイス１４の接合構造３０の製造方法を説明する。
なお、以下の説明は、第１のはんだ２３と第２のはんだ２４とを同じ材料を用いて形成するものとする。
図１２（ａ）に示されるように、予め、上段部２１ｂおよび下段部２１ａを有する段付き角柱形状の多孔質金属２１を形成しておき、この多孔質金属２１をリードフレーム３上に搭載する。
図１２（ａ）～（ｄ）は、第５の実施形態の半導体デバイスの接合構造の製造方法を示す工程図である。以下、図１２（ａ）～（ｄ）を参照して半導体デバイス１４の接合構造３０の製造方法を説明する。
なお、以下の説明は、第１のはんだ２３と第２のはんだ２４とを同じ材料を用いて形成するものとする。
図１２（ａ）に示されるように、予め、上段部２１ｂおよび下段部２１ａを有する段付き角柱形状の多孔質金属２１を形成しておき、この多孔質金属２１をリードフレーム３上に搭載する。
図１２（ｂ）に示されるように、多孔質金属２１の下段部２１ａよりも少し大きい平面サイズの開口部５２を有するマスク５１を多孔質金属２１上に配置し、スキージ５３を用いて印刷を行い、多孔質金属２１の上面および外周に、第１のはんだ２３（または第２のはんだ２４）にフラックスを混合したフラックス含有はんだ２２Ａを被着する。
図１２（ｃ）に示されるように、マスク５１を取り除いて、多孔質金属２１上に半導体素子１を搭載する。マスク５１の開口５２は、半導体素子１の平面サイズとほぼ同一に形成されており、半導体素子１の外周側面がフラックス含有はんだ２２Ａの外周側面に一致するように位置を合わせる。
そして、この状態でＮ２雰囲気のリフロー炉に投入して加熱し、フラックス含有はんだ２２Ａを溶融、凝固することにより図１２（ｄ）に示される接合構造３０を作製する。図１２（ｄ）の接合構造３０は、図４（ｂ）の接合構造３０と同一構造である。
そして、この状態でＮ２雰囲気のリフロー炉に投入して加熱し、フラックス含有はんだ２２Ａを溶融、凝固することにより図１２（ｄ）に示される接合構造３０を作製する。図１２（ｄ）の接合構造３０は、図４（ｂ）の接合構造３０と同一構造である。
この後は、図示はしないが、実施例１と同様、半導体素子１とリードフレーム３とを、ボンディングワイヤ５により接続し、半導体素子１、ボンディングワイヤ５、接合部２およびリードフレーム３を、接続用リード１５のみが露出されるように封止して半導体デバイス１４を作製する。
［実施例５］
上記図１２（ａ）～（ｄ）に記載した方法により実施例５の半導体デバイス１４を作製した。
実施例５の半導体デバイス１４の接合構造３０は、実施例１のはんだ２２をフラックス含有はんだ２２Ａに替えた以外はすべて実施例１と同一であり、多孔質金属２１は、空孔率８０％の銅により形成されている。
上記図１２（ａ）～（ｄ）に記載した方法により実施例５の半導体デバイス１４を作製した。
実施例５の半導体デバイス１４の接合構造３０は、実施例１のはんだ２２をフラックス含有はんだ２２Ａに替えた以外はすべて実施例１と同一であり、多孔質金属２１は、空孔率８０％の銅により形成されている。
［比較例２］
比較例２として、多孔質金属２１が、空孔率２０％の銅により形成されている以外は、すべて実施例５の半導体デバイスの製造方法と同じ製造方法を用いて比較例２の半導体デバイス（図示せず）を作製した。
比較例２として、多孔質金属２１が、空孔率２０％の銅により形成されている以外は、すべて実施例５の半導体デバイスの製造方法と同じ製造方法を用いて比較例２の半導体デバイス（図示せず）を作製した。
図１３は、本発明の実施例５と比較例２のボイド率を示す図である。なお、図１３には、多孔質金属２１を用いない場合のボイド率も記載してある。
図１３に示す通り、空孔率が２０％でＣｕの網目が密な比較例２の構造の接合部のボイド率は多孔質金属２１を含まない接合部のボイド率に比べて高かった。これに対し、実施例５の構造の接合部のボイド率は，多孔質金属２１を含まない接合部のボイド率と同等であった。この結果から、多孔質金属２１の空孔率が大きくなるとボイド率が小さくなる傾向が確認される。従って、空孔率が３０％以上の多孔質金属２１のボイド率は、多孔質金属２１の空孔率が２０％の場合のボイド率２５％より小さくなる。このボイド率は、実用に供して支障が無い。
従って、各実施形態において、空孔率３０％以上の多孔質金属２１を用いることで、第１のはんだ２３の表面接合部２３ｂ、２３ｃのき裂の進展を抑制する効果と、ボイド率の発生を抑制する効果とを両立することができる。
図１３に示す通り、空孔率が２０％でＣｕの網目が密な比較例２の構造の接合部のボイド率は多孔質金属２１を含まない接合部のボイド率に比べて高かった。これに対し、実施例５の構造の接合部のボイド率は，多孔質金属２１を含まない接合部のボイド率と同等であった。この結果から、多孔質金属２１の空孔率が大きくなるとボイド率が小さくなる傾向が確認される。従って、空孔率が３０％以上の多孔質金属２１のボイド率は、多孔質金属２１の空孔率が２０％の場合のボイド率２５％より小さくなる。このボイド率は、実用に供して支障が無い。
従って、各実施形態において、空孔率３０％以上の多孔質金属２１を用いることで、第１のはんだ２３の表面接合部２３ｂ、２３ｃのき裂の進展を抑制する効果と、ボイド率の発生を抑制する効果とを両立することができる。
なお、空孔率が２０％の多孔質金属の骨格は、空孔率が８０％の多孔質金属の骨格より太く熱容量が大きい。本発明のごとく、フラックス成分を含有するペースト状のはんだを多孔質金属に印刷し、リフローすることで接合部を形成する場合，熱容量が大きいと気化したフラックス成分が未溶融のはんだに吸着することで、リフロー工程中に多孔質金属の網目から離脱せずボイドとして接合部に残存することでボイド率が高くなったと予測される。
なお、上記各実施形態では、半導体素子１を支持する支持部材として金属製のリードフレーム３を用いる構造として例示した。しかし、リードフレーム３に替えて、配線パターンや接続パッドが設けられた回路基板や、絶縁板等の基板を用いることができる。
上記各実施形態では、第２のはんだ２４は、上下方向である厚さ方向の半導体素子１とリードフレーム３間全体に充填された大きい厚さを有する構造として例示した。しかし、第２のはんだ２４は、上・下部側の表面接合部２３ｂ、２３ｃの少なくとも一方に接続され、この表面接合部２３ｂ、２３ｃよりも厚く形成されていればよく、必ずしも、厚さ方向の半導体素子１とリードフレーム３間全体に充填されていなくてもよい。
上記実施形態では、第１のはんだ２３と第２のはんだ２４とを、同一の材料からなる、はんだとして例示した。しかし、第１のはんだ２３と第２のはんだ２４とを、異なる材料からなる、はんだとしてもよい。第１のはんだ２３と第２のはんだ２４とを異なる材料のはんだとするには、第１のはんだ２３を多孔質金属２１の空孔に充填した後、第２のはんだ２４を印刷等により多孔質金属２１の外表面に塗布し、リフロー等に投入して、溶融・凝固すればよい。
上記各実施形態や変形例を組み合わせてもよい。さらに、上記では、種々の実施の形態および変形例を説明したが、本発明はこれらの内容に限定されるものではない。本発明の技術的思想の範囲内で考えられるその他の態様も本発明の範囲内に含まれる。
１ 半導体素子（電子部品）
２ 接合部
３ リードフレーム（基板）
４ 樹脂
７ ニッケルめっき層
１０ 電子制御装置
２１ 多孔質金属
２１ａ 下段部
２１ｂ 上段部
２２、２２Ａ はんだ
２３ 第１のはんだ
２３ａ 充填部
２３ｂ 上部側の表面接合部
２３ｃ 下部側の表面接合部
２４ 第２のはんだ
２４ａ 領域
２６ａ～２６ｄ 多孔質金属部材
３０ 接合構造
４４ コーナー部
２ 接合部
３ リードフレーム（基板）
４ 樹脂
７ ニッケルめっき層
１０ 電子制御装置
２１ 多孔質金属
２１ａ 下段部
２１ｂ 上段部
２２、２２Ａ はんだ
２３ 第１のはんだ
２３ａ 充填部
２３ｂ 上部側の表面接合部
２３ｃ 下部側の表面接合部
２４ 第２のはんだ
２４ａ 領域
２６ａ～２６ｄ 多孔質金属部材
３０ 接合構造
４４ コーナー部
Claims (13)
- 電子部品と、
基板と、
前記電子部品と前記基板を接合する接合部とを備え、
前記接合部は、
連続する空孔を有する多孔質金属と、
前記多孔質金属の前記空孔に充填された充填部、前記電子部品と前記多孔質金属との間の少なくとも一部の領域と、前記基板と前記多孔質金属との間の少なくとも一部の領域との少なくとも一方に設けられた表面接合部とを有する第１のはんだと、
前記電子部品と前記基板間に設けられ、前記第１のはんだの前記表面接合部の側方側を覆うように第１のはんだと一体化された、前記一方の前記表面接合部より厚い第２のはんだと、を含み、
前記多孔質金属の平面視での面積は、前記基板対向側と前記電子部品対向側で異なる電子制御装置。 - 請求項１に記載の電子制御装置において、
前記基板はリードフレームである電子制御装置。 - 請求項１に記載の電子制御装置において、
前記基板の前記多孔質金属と対向する面に、ニッケルめっき層が形成されている電子制御装置。 - 請求項１に記載の電子制御装置において、
前記第１のはんだと前記第２のはんだとは、同じ材料で形成されている電子制御装置。 - 請求項１に記載の電子制御装置において、
前記多孔質金属の平面視での面積は、前記基板対向側の方が前記電子部品対向側よりも大きい電子制御装置。 - 請求項１に記載の電子制御装置において、
前記第２のはんだは、前記多孔質金属の周側面を覆って形成されている電子制御装置。 - 請求項１に記載の電子制御装置において、
前記多孔質金属は、少なくとも１つのコーナー部を有する五角形以上の多辺形形状を有し、
前記第２のはんだは、前記多孔質金属の前記コーナー部に充填されている電子制御装置。 - 請求項１に記載の電子制御装置において、
前記多孔質金属は、円または楕円形状を有し、
前記第２のはんだは、矩形形状の前記電子部品の各コーナー部に対応する領域に充填されている電子制御装置。 - 請求項１に記載の電子制御装置において、
前記多孔質金属は、厚さ方向に貫通する中空部を有し、
前記第２のはんだは、前記多孔質金属の前記中空部内に充填されている電子制御装置。 - 請求項１に記載の電子制御装置において、
前記多孔質金属は、銅、ニッケルの少なくとも１つを含む金属または合金からなる電子制御装置。 - 請求項１に記載の電子制御装置において、
前記多孔質金属の空孔率は、３０％以上である電子制御装置。 - 請求項１に記載の電子制御装置において、
前記電子部品と、前記接合部と、前記接合部により前記電子部品に接合された少なくとも前記基板の領域とを封止する樹脂をさらに備える電子制御装置。 - 電子部品と、
基板と、
前記電子部品と前記基板を接合する接合部とを備え、
前記接合部は、
連続する空孔を有する多孔質金属と、
前記多孔質金属の前記空孔に充填された充填部、前記電子部品と前記多孔質金属との間の少なくとも一部の領域と、前記基板と前記多孔質金属との間の少なくとも一部の領域との少なくとも一方に設けられた表面接合部とを有する第１のはんだと、
前記電子部品と前記基板間に設けられ、前記第１のはんだの前記表面接合部の側方側を覆うように第１のはんだと一体化された、前記一方の前記表面接合部より厚い第２のはんだと、を含み、
前記多孔質金属は、少なくとも１つのコーナー部を有する五角形以上の多辺形形状を有し、
前記第２のはんだは、前記多孔質金属の前記コーナー部に充填されている電子制御装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2018241186A JP7136681B2 (ja) | 2018-12-25 | 2018-12-25 | 電子制御装置 |
| PCT/JP2019/035789 WO2020137025A1 (ja) | 2018-12-25 | 2019-09-11 | 電子制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2018241186A JP7136681B2 (ja) | 2018-12-25 | 2018-12-25 | 電子制御装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2020102579A JP2020102579A (ja) | 2020-07-02 |
| JP7136681B2 true JP7136681B2 (ja) | 2022-09-13 |
Family
ID=71127921
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2018241186A Active JP7136681B2 (ja) | 2018-12-25 | 2018-12-25 | 電子制御装置 |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JP7136681B2 (ja) |
| WO (1) | WO2020137025A1 (ja) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003203932A (ja) | 2002-01-07 | 2003-07-18 | Sanken Electric Co Ltd | 半導体装置及びその製造方法 |
| WO2012081167A1 (ja) | 2010-12-15 | 2012-06-21 | 日立オートモティブシステムズ株式会社 | 半導体装置及びその製造方法 |
| JP2014003339A (ja) | 2013-10-07 | 2014-01-09 | Hitachi Ltd | 半導体装置と接続構造及びその製造方法 |
-
2018
- 2018-12-25 JP JP2018241186A patent/JP7136681B2/ja active Active
-
2019
- 2019-09-11 WO PCT/JP2019/035789 patent/WO2020137025A1/ja active Application Filing
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003203932A (ja) | 2002-01-07 | 2003-07-18 | Sanken Electric Co Ltd | 半導体装置及びその製造方法 |
| WO2012081167A1 (ja) | 2010-12-15 | 2012-06-21 | 日立オートモティブシステムズ株式会社 | 半導体装置及びその製造方法 |
| JP2014003339A (ja) | 2013-10-07 | 2014-01-09 | Hitachi Ltd | 半導体装置と接続構造及びその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2020102579A (ja) | 2020-07-02 |
| WO2020137025A1 (ja) | 2020-07-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7902678B2 (en) | Semiconductor device and manufacturing method thereof | |
| JP2751912B2 (ja) | 半導体装置およびその製造方法 | |
| KR100629826B1 (ko) | 접합재 및 이를 이용한 회로 장치 | |
| US9520374B2 (en) | Semiconductor device, substrate and semiconductor device manufacturing method | |
| WO2006132151A1 (ja) | インタポーザおよび半導体装置 | |
| JP5881829B2 (ja) | クワッドフラットノーリードパッケージ体をパッケージングする方法、及びパッケージ体 | |
| KR20120079325A (ko) | 반도체 패키지 및 그 제조방법 | |
| CN102593067B (zh) | 焊点高度可控的平面栅格阵列封装互连结构及其制造方法 | |
| JP2007059485A (ja) | 半導体装置、基板及び半導体装置の製造方法 | |
| JP2006339595A (ja) | 半導体装置 | |
| JP2015188004A (ja) | パッケージ、半導体装置及び半導体モジュール | |
| JP5285204B2 (ja) | 半導体装置及び半導体装置製造用基板 | |
| JP5560713B2 (ja) | 電子部品の実装方法等 | |
| JP7136681B2 (ja) | 電子制御装置 | |
| JP2007027576A (ja) | 半導体装置 | |
| JP2008098285A (ja) | 半導体装置 | |
| JP3859963B2 (ja) | 半導体装置及びその製造方法 | |
| WO2015129185A1 (ja) | 樹脂封止型半導体装置、およびその製造方法、ならびにその実装体 | |
| WO2019216234A1 (ja) | リードレスパッケージ実装基板 | |
| JP2009105327A (ja) | 放熱板付き半導体装置、及びその製造方法 | |
| KR100818095B1 (ko) | 플립 칩 패키지 및 그의 형성방법 | |
| CN113889448A (zh) | 一种焊接结构及电子设备 | |
| KR101133126B1 (ko) | 반도체 패키지 및 그 제조 방법 | |
| TWI416683B (zh) | 防止銲點斷裂之覆晶封裝構造 | |
| CN103165558A (zh) | 封装结构及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20210416 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20220419 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20220530 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20220830 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20220901 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 7136681 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |