JP3859963B2 - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法 Download PDFInfo
- Publication number
- JP3859963B2 JP3859963B2 JP2000363192A JP2000363192A JP3859963B2 JP 3859963 B2 JP3859963 B2 JP 3859963B2 JP 2000363192 A JP2000363192 A JP 2000363192A JP 2000363192 A JP2000363192 A JP 2000363192A JP 3859963 B2 JP3859963 B2 JP 3859963B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- external connection
- wiring board
- connection terminals
- solder
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/0132—Binary Alloys
- H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/35—Mechanical effects
- H01L2924/351—Thermal stress
- H01L2924/3511—Warping
Landscapes
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Wire Bonding (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、絶縁性基板に設けられたスルーホールにはんだ等の熱溶融性導電材料からなる外部接続端子が設けられた、ＣＳＰ（Chip Size Package)やＢＧＡ（Ball Grid Array)等のエリアアレイ型の半導体装置及びその製造方法に関するものである。
【０００２】
【従来の技術】
近年の携帯電話装置などの小型化、高密度化及び高性能化に伴い、半導体装置の小型化及び高密度実装化が要求されている。それに伴い、プラスチックパッケージからＣＳＰやＢＧＡといったエリアアレイ型の半導体装置の需要が高くなってきている。
【０００３】
図１１に、従来のエリアアレイ型の半導体装置の一例を示す。図１１に示すエリアアレイ型の半導体装置５１では、絶縁性基板５２ａとその上に形成された配線パターン５２ｂとからなる配線基板５２上に、半導体チップ５３が絶縁層５８を介して搭載されている。半導体チップ５３は、電極５９が複数形成されている電極形成面を上にして搭載されており、各電極５９は上記配線パターン５２ｂにそれぞれワイヤ５４を介して接続されている。そして、配線基板５２における半導体チップ５３が搭載されている側の面（第１の面）は、各ワイヤ５４と共に封止樹脂５５にてモールドされている。また、配線基板５２の絶縁性基板５２ａには、上記配線パターン５２ｂに合わせてスルーホール５７が複数形成されており、これら各スルーホール５７を介して配線パターン５２ｂは各外部接続端子５６と接続されている。外部接続端子５６は、一般的に、熱溶融性導電材料であるはんだバンプから形成されている。
【０００４】
上記外部接続端子５６をなすはんだバンプの形成方法としては、従来、配線基板５２の裏面に形成された各スルーホール５７にはんだボールを搭載して形成する方法（ボール搭載方式）が広く採用されている。また、他の方法として、各スルーホール５７に適量のはんだペーストを印刷にて充填し、リフロー炉などを通して溶融させて形成する方法（ペースト印刷方式）もある。以下、リフロー炉に入れてはんだを溶融する処理をリフロー処理と称する。
【０００５】
これら２つのはんだバンプ形成方法を比較すると、前者のボール搭載方式の方が、後者のペースト印刷方式よりもはんだバンプを相対的に大きく形成できるため、実装信頼性から言えば、前者のボール搭載方式が優れていると言える。ＣＳＰやＢＧＡのエリアアレイ型の半導体装置では、プリント基板と接続する外部接続端子５６のサイズが大きいほど実装信頼性に優れる。
【０００６】
しかしながら、前者の方法では、外部接続端子５６の形成数が増えれば増えるほど、はんだボールの搭載ミスが発生し易くなるため、はんだボールの脱落による外部接続端子５６の形成不良が引き起こされるといった課題もある。高性能化に伴って外部接続端子５６の形成数がさらに増加する傾向にある現在、ボール搭載法で形成したはんだバンプに相当する大きさのバンプを形成できるのであれば、後者の方法が優れているとも言える。
【０００７】
ところで、このようなＣＳＰやＢＧＡ等のエリアアレイ型の半導体装置は、その構造上リードフレームを持たない。そのため、リードフレームを持つＳＯＰ（Small Outlive Package)やＱＦＰ（Qoad Flat Package ）などの表面実装型の半導体装置と比較して、プリント基板実装の信頼性低下が懸念されている。
【０００８】
つまり、パッケージ形態に係わらず半導体装置では、配線基板の基材である絶縁性基板と半導体チップ等を封止する封止樹脂とは素材が異なるため、各素材の持つ熱膨張係数の差によって応力が発生する。発生した応力は、リードフレームを持つ構成ではリードフレームにて効果的に吸収されるが、上記半導体装置５１のようなリードフレームを持たない構成では吸収され難く、外部接続端子５６の接続部分（接合部分）にかかってしまい、外部接続端子５６とこれに接続されたプリント基板側の接続電極との間に、電気的接続不良等を引き起こし易くなる。
【０００９】
また、特に、ＣＳＰやＢＧＡでは、上記半導体装置５１のように片面にのみ封止樹脂５５が設けられた片面封止形状が最も一般的であるが、このような片面封止の場合、図１１に示すように、アセンブリ後、外部接続端子５６が形成されている側を凸として反る傾向がある。このような反りが発生した半導体装置５１では、図１２に示すように、プリント基板６２に実装する際、半導体装置５１の中央部に位置する外部接続端子５６はプリント基板６２の接続電極（ランド）６３と接触するものの、半導体装置５１の外周部、特に最外周に位置する外部接続端子５６と接続電極６３との間には隙間が形成され、両者は接触しない。
【００１０】
そのため、中央部の外部接続端子５６と接続電極６３とは充分な接合状態を確保できても、最外周の外部接続端子５６においては充分な接合状態を確保できなくなり、その結果、その後、何らかの熱的ストレスや機械的ストレスがかかると、接合状態が充分でない上、最もストレスがかかるこの最外周の外部接続端子５６の接続部分に破断が発生し、電気的接続不良が起こる。
【００１１】
上記した熱膨張係数の差による応力や、外部接続端子側を凸とした反りに起因する外部接続端子の電気的接続不良を解決すべく、特開平１０−１０７１７６号公報には、外部接続端子となるはんだバンプを形成する際に、はんだペーストの印刷に用いるスクリーンマスクを工夫して、従来均一であったはんだペーストの印刷量を調節することで、図１３に示すように、半導体装置６１の中央より外周に向かうにつれて外部接続端子５６のサイズを大きくすることが記載されている。
【００１２】
従来、はんだバンプのサイズを均一とすべく、スクリーンマスクにおける各開口部の面積及び厚みは全て同じに形成されていたが、上記公報では、各開口部の面積を、スクリーンマスクの中央から外周に向かうにつれ大きく形成する、或いは、スクリーンマスクの厚さを中央から外周に向かうにつれ厚く形成している。
【００１３】
【発明が解決しようとする課題】
しかしながら、上記公報の方法で、上記した熱膨張係数の差による応力や外部接続端子５６側を凸とした反りに起因する外部接続端子の電気的接続不良の解決を図ると、以下のような問題が新たに発生する。
【００１４】
すなわち、上記公報の方法では、外周部のはんだバンプのサイズを大きくするために、スクリーンマスクの開口率を中央から外周に向かうにつれ大きくするか、或いはスクリーンマスクの厚みを中央から外周に向かうにつれ厚くすることで、はんだペーストの印刷量を内周部と外周部とで異ならせ、その後、スクリーンマスクを外してリフロー処理するようになっている。
【００１５】
しかしながら、この方法の場合、リフロー処理において溶融したはんだが、そのはんだの表面張力によって欠球形状に固まる際、そのはんだの自重によりやや押し潰されたように横広がりとなって固まる。はんだの量が多いと横広がりの形状がより強調される。外部接続端子５６・５６の間隔に余裕がある場合は良いが、さらなる小型化や高密度化によって外部接続端子５６・５６の間隔が小さくなったり、さらなる高性能化により外部接続端子５６の数が増加すると（これによって外部接続端子５６・５６の間隔が小さくなる）、横広がりのはんだバンプでは、プリント基板６２に実装した際にプリント基板６２側の本来接続すべき接続電極６３だけでなく、その接続電極６３に隣接する接続電極６３にまで接触するといった恐れがある。
【００１６】
さらに、従来、ペースト印刷方式においては、はんだペーストを１回印刷してリフロー処理するようになっており、上記公報においても、はんだペーストの印刷回数は１回となっている。しかしながら、前述したように、１回のはんだペーストの印刷後にリフロー処理して形成したはんだバンプは、スクリーンマスク厚の限界、マスク開口径の限界からペースト印刷量に限界があるため、外部接続端子５６としてサイズが小さく、実装後の信頼性に劣るといった課題を依然として解決できない。
【００１７】
なお、上記公報には、工夫したスクリーンマスクを用いて印刷量に変化を付けてはんだペーストを印刷し、その上にはんだボールを載置するといった、ペースト印刷方式とボール搭載方式とを組み合わせる例も記載されているが、はんだボール搭載方式には、前述したはんだボールの脱落による外部接続端子５６の形成不良といった問題があり、はんだバンプの大きさの問題を効果的に解決するものとはなっていない。
【００１８】
本発明は、上記課題を解決するために成されたものであって、その目的は、さらなる小型化や高密度化、外部接続端子の増加等が図られても、プリント基板側の接続電極と高い信頼性で電気的接続が可能な構成を有するエリアアレイ型の半導体装置及びその製造方法を提供することにある。
【００１９】
【課題を解決するための手段】
本発明の半導体装置は、上記課題を解決するために、第１の面に配線パターンが形成され、該第１の面より第２の面へ達する複数のスルーホールを有する配線基板と、該配線基板の第１の面に搭載される半導体チップであって、それに備えられた複数の電極が上記配線パターンと電気的に接続された半導体チップと、該半導体チップと共に上記配線基板の第１の面を封止する封止樹脂と、上記配線基板の第２の面に形成され、それぞれ上記スルーホールを介して第１の面の上記配線パターンと電気的に接続された熱溶融性導電材料からなる複数の外部接続端子とを備える半導体装置において、上記複数の外部接続端子はそれぞれ、上記配線基板の厚み方向に延びる柱形状を成すと共に、半導体装置本体の外周部に位置するほど背丈が高く形成され、各外部接続端子の頂点が同一平面上に配されていると共に、上記複数の外部接続端子の融点が、半導体装置本体の外周部に位置するものほど高くなっていることを特徴としている。
【００２０】
これによれば、配線基板の片面にのみ封止樹脂が形成されていて、半導体装置に外部接続端子が形成された側を凸とした反りが生じていても、半導体装置本体の外周部に位置するほど外部接続端子の背丈が高く形成され、各外部接続端子の頂点が同一平面上に配されているので、該半導体装置をプリント基板に実装する際、半導体装置の各外部接続端子は、半導体装置の内周部、外周部の何れに位置するものも全てプリント基板の接続電極と確実に接触するようになり、外部接続端子と接続電極とは充分な接合状態を確保できる。
【００２１】
したがって、実装後に、何らかの熱的ストレスや機械的ストレスがかかっても、外部接続端子と接続電極との接続部分に破断が発生するといったことは起こり難く、電気的接続不良の発生を効果的に抑制できる。
【００２２】
しかも、外部接続端子は、従来の欠球形状ではなく、上記配線基板の厚み方向に延びる柱形状（円柱でも角柱でも可）であるため、各外部接続端子の頂点を同一平面上に配するべく、内周部より外周部においてその背丈を高くしても、欠球形状のように横方向（半導体装置の面方向）に広がることはない。
【００２３】
したがって、小型化、高密度化、外部接続端子数の増加等で外部接続端子間の間隔が小さくなっても、実装時にプリント基板側における本来接続すべき接続電極だけでなく、その隣に位置する接続電極にまで接触するといった不具合が一切発生しない。
【００２４】
また、本発明の上記半導体装置においては、上記複数の外部接続端子の融点が、半導体装置本体の外周部に位置するものほど高くなっている構成となっていることによって、以下のような効果を奏する。
【００２５】
半導体装置をプリント基板に実装する際の加熱時、半導体装置の外周部に位置する外部接続端子から熱せられるため、外部接続端子が全て同じ融点である場合は、半導体装置の外周部に位置する外部接続端子から溶け始め、位置ずれや不均一な接続となる恐れがある。そこで、上記のように、外部接続端子の融点を外周部に位置するものほど高くすることで、全外部接続端子が同時に溶け始めることとなり、全外部接続端子において均一な接続が可能となり、実装時の歩留りの向上が図れる。
【００２６】
本発明の半導体装置の製造方法は、上記課題を解決するために、第１の面に配線パターンが形成され、該第１の面より第２の面へ達する複数のスルーホールを有する配線基板と、該配線基板の第１の面に搭載される半導体チップであって、それに備えられた複数の電極が上記配線パターンと電気的に接続された半導体チップと、該半導体チップと共に上記配線基板の第１の面を封止する封止樹脂と、上記配線基板の第２の面に形成され、それぞれ上記スルーホールを介して第１の面の上記配線パターンと電気的に接続された熱溶融性導電材料からなる複数の外部接続端子とを備える半導体装置の製造方法において、上記複数の外部接続端子を形成する工程に、第１の面に封止樹脂が形成された配線基板の第２の面に、一方の面に中央にかけて深くなる窪みを有するスクリーンマスクを窪みを下にして載置して熱溶融性導電材料ペーストを印刷する印刷工程と、上記スクリーンマスクを付けた状態で印刷した熱溶融性導電材料ペーストを溶融させる溶融工程とを含み、上記印刷工程に用いるスクリーンマスクの相対的な厚みと開口部面積を回数毎に増大させて、上記印刷工程とこれに続く上記溶融工程とを２回以上繰り返し行うと共に、各印刷工程に融点の異なる熱溶融性導電材料ペーストを用い、配線基板の外周部に位置するほど融点の高い熱溶融性導電材料ペーストの割合を高くすることを特徴としている。
【００２７】
これによれば、熱溶融性導電材料ペーストの印刷に、中央にかけて深くなる窪みが一方の面に形成されたスクリーンマスクを使用するので、印刷される熱溶融性導電材料ペーストの量は、配線基板の中央から外周に向かうにつれて多くなる。そして、印刷した熱溶融性導電材料ペーストを溶融させて配線パターンと電気的に接続させる印刷工程では、スクリーンマスクをセットした状態で熱溶融性導電材料ペーストを溶融させるので、形成される外部接続端子は、配線基板の中央から外周に向かうにつれて背丈が高くなり、かつ、従来のような欠球形状ではなく、マスクに形成された開口部の形状にあった柱形状となる。
【００２８】
つまり、本発明の製造方法により、さらなる小型化や高密度化、外部接続端子の増加等が図られても、プリント基板側の接続電極と高い信頼性で電気的接続が可能な構成を有する、上記した本発明の半導体装置を得ることができる。
【００２９】
また、本発明の上記半導体装置の製造方法においては、上記印刷工程に用いるスクリーンマスクの相対的な厚みと開口部面積を回数毎に増大させて、上記印刷工程とこれに続く上記溶融工程とを２回以上繰り返し行うことによって、以下のような効果を奏する。
【００３０】
熱溶融性導電材料ペーストを印刷し、これを溶融させてバンプを形成するペースト印刷方式では、１回の印刷にて供給可能な熱溶融性導電材料ペーストの量に限界があるが、このように、印刷工程とこれに続く溶融工程とを２回以上繰り返して行うことで、バンプを形成する熱溶融性導電材料ペーストの量を多くでき、実装時の信頼性の高い大きなサイズの外部接続端子を形成することができる。
【００３１】
また、本発明の上記半導体装置の製造方法においては、上記印刷工程とこれに続く上記溶融工程とを２回以上繰り返して行うに際し、各印刷工程に融点の異なる熱溶融性導電材料ペーストを用い、配線基板の外周部に位置するほど融点の高い熱溶融性導電材料ペーストの割合を高くすることにより、得られる半導体装置は、外部接続端子の融点が外周部に位置するものほど高くなるため、実装時の歩留りのより高い半導体装置を得ることができる。
【００３２】
また、本発明の上記半導体装置の製造方法においては、上記スクリーンマスクとしてフ ッ素樹脂コートされているものを使用することがより好ましい。
【００３３】
これにより、溶融工程においてスクリーンマスクをセットしたままとしても、スクリーンマスクと熱溶融性導電材料とが接合するようなことがなく、作業性が低下しない。
【００３４】
【発明の実施の形態】
本発明の半導体装置及びその製造方法にかかる実施の形態について、図１ないし図９に基づいて説明すれば、以下の通りである。
【００３５】
図１〜図３に、実施の一形態としてのエリアアレイ型の半導体装置を３例、示す。図１〜図３に示す３つの半導体装置１Ａ〜１Ｃは、外部接続端子６をなすはんだバンプが異なる以外は全て同じ構成を有している。したがって、以下、特に半導体装置１Ａ〜１Ｃにおけるはんだバンプの違いを区別する必要があるとき以外は半導体装置１として３つの半導体装置１Ａ〜１Ｃをまとめて扱う。
【００３６】
まず、図１を用いて、半導体装置１の構成を説明する。図１に示すように、半導体装置１は、ポリイミド等からなる絶縁性基板２ａ上に、配線パターン２ｂが形成された配線基板２を有しており、この配線基板２上に半導体チップ３が、絶縁性接着剤や絶縁性フィルムからなる絶縁層８を介して搭載されている。ここで半導体チップ３は、電極９が複数形成されている電極形成面を上にしたフェイスアップで搭載されている。
【００３７】
半導体チップ３に設けられた各電極９は、配線基板２の配線パターン２ｂにそれぞれワイヤ４を介して接続されている。配線パターン２ｂには、半導体チップ３の電極９との接続用に内部接続領域１０が形成されると共に、プリント基板等の外部装置との接続用に外部接続領域１１が形成されている。配線基板２における絶縁性基板２ａには、各外部接続領域１１に対応してスルーホール７が形成されており、各スルーホール７を介して、配線パターン２ｂはバンプからなる外部接続端子６に接続されている。
【００３８】
配線基板２における半導体チップ３やワイヤ４等を備えた側の面（第１面）は、封止樹脂５にてモールドされており、そのため、半導体装置１には外部接続端子６側を凸とした反りが発生している。
【００３９】
上記外部接続端子６は、半導体装置１が反った状態であっても、半導体装置１に形成された各外部接続端子６の頂点が同一平面上（図面では一点鎖線にて示す）に配されるように、半導体装置１の中央から外周に向かうにつれ、徐々に背丈が高くなるように形成されている。
【００４０】
これにより、図４に示すように、この半導体装置１をプリント基板１２に実装する際、半導体装置１の各外部接続端子６は、半導体装置１の内周部、外周部の何れに位置するものも全てプリント基板１２の接続電極（ランド）１３と確実に接触するようになり、外部接続端子６と接続電極１３とは充分な接合状態を確保できる。
【００４１】
その結果、実装後に、何らかの熱的ストレスや機械的ストレスがかかっても、外部接続端子６と接続電極１３との接続部分に破断が発生するといったことは起こり難く、電気的接続不良の発生を効果的に抑制できる。
【００４２】
しかも、半導体装置１における外部接続端子６を形成するはんだバンプは、従来の欠球形状ではなく、図１に示すように柱形状（円柱でも角柱でも可）となっているので、各外部接続端子６の頂点を同一平面上に配するべく、内周部より外周部においてその背丈を高くしても、欠球形状のように横方向（半導体装置の面方向）に広がることはない。
【００４３】
したがって、小型化、高密度化、外部接続端子数の増加等で外部接続端子６・６間の間隔が小さくなっても、実装時にプリント基板１２側における本来接続すべき接続電極１３だけでなく、その隣に位置する接続電極１３にまで接触するといった不具合が一切発生しない。
【００４４】
さらに、上記半導体装置１においては、外部接続端子６をなす柱形状のはんだバンプの先端が円弧状に形成されているので、プリント基板１２の接続電極１３に印刷された実装用のはんだペーストと接触する面積が増し、例えば位置ずれが生じたとしてもセルフアライメントを行い易いという利点もある。
【００４５】
次に、３つの半導体装置１Ａ〜１Ｃの違いについて説明する。
【００４６】
図１に示す半導体装置１Ａは、半導体装置１Ａに形成された各外部接続端子６をなすはんだバンプが全て同一の組成のはんだから形成されており、同じ融点を有している。
【００４７】
これに対し、図２に示す半導体装置１Ｂは、半導体装置１Ｂに形成された各外部接続端子６をなすはんだバンプの組成が、半導体装置１Ｂの内周部に位置するものと外周部に位置するものとでは異なり、各外部接続端子６の融点は、中央から外周に向かうにつれて高くなっている。図２においては、外部接続端子６を形成するはんだの融点の違いをハッチングの粗さで表しており、ハッチングの密度が高い程、高融点であることを示している。
【００４８】
半導体装置１をプリント基板１２に実装する際の加熱時、半導体装置１の外周部に位置する外部接続端子６から熱せられるため、外部接続端子６が全て同じ融点である場合は、半導体装置１の外周部に位置する外部接続端子６から溶け始め、位置ずれや不均一な接続となりやすい。しかしながら、半導体装置１Ｂのように、外部接続端子６の融点を外周部に位置するものほど高くすることで、全外部接続端子６が同時に溶け始めることとなり、全外部接続端子６において均一な接続が可能となる。その結果、半導体装置１Ｂの構成とすることで、半導体装置１Ａの構成よりも実装時の歩留りを向上できる。
【００４９】
一方、図３に示す半導体装置１Ｃは、半導体装置１Ｃに形成された各外部接続端子６をなすはんだバンプが、内部に核となるコア３０を有した構成である。コア３０は、外部接続端子６の接続時に溶融されない高融点のはんだから形成されている。図５（ａ）に、内部にコア３０を有するはんだバンプからなる外部接続端子６を拡大して示す。コア３０を有するはんだバンプは、コア３０とコア３０より融点の低いはんだからなる溶融部３１とからなる。図３、図５（ａ）においては、はんだの融点の違いをハッチングの粗さで表している。コア３０を形成するはんだには、高強度で高融点をもつ、Ｓｎ：６３％，Ａｇ：２％，Ｐｂ：３５％の組成を有するはんだを用いることができる。また、溶融部３１を形成するはんだには、濡れ性及び作業性の良い、Ｓｎ：６３％，Ｐｂ：３７％の組成を有する共晶はんだを用いることができる。
【００５０】
半導体装置１をプリント基板１２に実装する際の加熱時、半導体装置１の外部接続端子６は溶融してプリント基板１２の接続電極１３と接続されるが、その際に、半導体装置１Ｃのように、外部接続端子６の内部に溶融しないコア３０を持たせておくことで、半導体装置１Ｃとプリント基板１２との間の距離をコア３０の高さ分確保できる。そのため、半導体装置１Ｃの構成とすることで、半導体装置１Ａや半導体装置１Ｂの構成よりも、素材の持つ熱膨張係数の差による応力を吸収でき、実装後の熱的ストレスに強くできる。また、溶融されないコア３０にて半導体装置１Ｃとプリント基板１２との間の距離が均一となり、半導体装置１Ｃはプリント基板１２に対して水平に接続されるので、実装時の歩留りの向上が図れると共に、斜めに接続された場合のように機械的ストレスが集中するようなこともない。
【００５１】
表１に、上記した３つの半導体装置１Ａ〜１Ｃと、図１１に示した従来構成の半導体装置とを、実装歩留り、熱的ストレス、機械的ストレスに対する信頼性の３項目で評価した結果を示す。
【００５２】
【表１】
【００５３】
以下、図６（ａ），（ｂ）、図７（ａ）〜（ｄ）、図８（ａ）〜（ｄ）、図９（ａ）〜（ｄ）、図１０（ａ）〜（ｄ）を用いて、上記した３つの半導体装置１Ａ〜１Ｃの製造方法を説明する。図６（ａ），（ｂ）は、半導体装置１の外部接続端子６をなすはんだバンプの製造に使用する２種類のスクリーンマスクの断面図であり、図７（ａ）〜（ｄ）、図８（ａ）〜（ｄ）、図９（ａ）〜（ｄ）、図１０（ａ）〜（ｄ）は、外部接続端子６をなすはんだバンプを形成するプロセスを示す説明図である。
【００５４】
ここでは、はんだペーストを印刷し、その後リフロー処理するといった一連の工程を２回繰り返すことで、はんだボール搭載方式で形成されたはんだバンプに相当するサイズのはんだバンプを得るものである。そして、その際に、図３に示すように、片面に半導体装置１で発生する上記の反りに対応する窪みを有し、外周部が厚く内周部で薄い形状となった、マスク厚の異なる第１及び第２の２種類のスクリーンマスク１５・１８を使用してはんだペーストの印刷を行うと共に、各リフロー処理を、これら第１及び第２のスクリーンマスク１５・１８をセットした状態で実施することで、印刷されるはんだペーストの量を外周部と内周部とで異ならせると共に、柱形状であって、その背丈が外周側で高いはんだバンプを形成するものである。第１及び第２の２種類のスクリーンマスク１５・１８には、配線基板２に形成された各スルーホール７に対応して開口部１５ａ・１８ａがそれぞれ形成されている。
【００５５】
すなわち、まず、配線基板２上に半導体チップ３が搭載され、封止樹脂５でモールドされるまでのプロセスが終了した未完成部品１ａを、外部接続端子６を形成する面が上に向くように載置する（図７（ａ）参照）。未完成部品１ａには、外部接続端子６の形成面を凸とした反りが生じている。
【００５６】
次に、この未完成部品１ａの上面に、図６（ａ）に示す第１スクリーンマスク１５を、第１スクリーンマスク１５に形成した窪みが未完成部品１ａの反りと合うように、窪みを下にして配置する（図７（ｂ）参照）。この状態で、第１スクリーンマスク１５に形成された開口部１５ａと、未完成部品１ａの配線基板２に形成されたスルーホール７（図１参照）との位置が合わされている。
【００５７】
この状態で、はんだペースト１６ａをスキージ２０を用いて配線基板２に設けられたスルーホール７に充填していく（図７（ｃ）参照）。ここで使用するスキージ２０としては、金属製のものよりも第１スクリーンマスク１５の形状に追従するようなゴム製のものを使用することが望ましい。
【００５８】
はんだペースト１６ａの充填（印刷）が終了すると、第１スクリーンマスク１５をセットした状態で未完成部品１ａをリフロー炉に入れ、リフロー処理を行う（図７（ｄ）参照）。これにより、はんだペースト１６ａは溶融され、配線基板２における配線パターン２ｂに形成された外部接続領域１１（図１参照）と接合されたはんだバンプ１７が形成される（図８（ａ）参照）。はんだバンプ１７の先端は、はんだ溶融時の表面張力で、自然と円弧状になる。
【００５９】
続いて、上記はんだバンプ１７が形成された未完成部品１ａの上面に、第１スクリーンマスク１５に代えて図６（ｂ）に示す第２スクリーンマスク１８を配置し、１回目と同様に、はんだペースト１６ｂをスキージ２０を用いて第２スクリーンマスク１８の上面から充填する（図８（ｂ）参照）。
【００６０】
第２スクリーンマスク１８も第１スクリーンマスク１５と同様に、窪みを下にして配置される。第２スクリーンマスク１８は、全体的に第１スクリーンマスク１５より厚く、その開口部１８ａの形状は、第１スクリーンマスク１５の開口部１５ａより大きく形成されているため、先に形成されたはんだバンプ１７をその開口部１８ａ内に収容するような形で未完成部品１ａの上に配置され、はんだバンプ１７の上にさらなるはんだペースト１６ｂが供給される。
【００６１】
第２スクリーンマスク１８を用いたはんだペースト１６ｂの印刷が終了すると、１回目のリフロー処理と同様に、第２スクリーンマスク１８をセットした状態で未完成部品１ａをリフロー炉に入れ、２回目のリフロー処理を行う（図８（ｃ）参照）。
【００６２】
２回目のリフロー処理においては、先に形成されたはんだバンプ１７が２回目の印刷で供給されたはんだペースト１６ｂと共に再び溶融され、はんだバンプ１７より背丈の高いはんだバンプ１９が形成される（図８（ｄ）参照）。はんだバンプ１９の先端部も、溶融したはんだの表面張力で自然と円弧状になる。
【００６３】
このように、第１及び第２の２種類のスクリーンマスク１５・１８を使用し、はんだペーストの印刷＋リフロー処理を２回繰り返すにあたり、１回目に印刷するはんだペースト１６ａと２回目に印刷するはんだペースト１６ｂとに同じ組成のものを用いることで、図１の半導体装置１Ａが形成される。
【００６４】
これに対し、１回目に印刷するはんだペースト１６ａとして、例えば高融点のはんだペーストを使用することで、高融点のはんだからなるはんだバンプ３２を形成し（図９（ａ）参照）、その上に充填する２回目に印刷するはんだペースト１６ｂとして低融点のはんだペーストを使用することで、最終的に形成されるはんだバンプ３３の融点は位置において異なるようになり、図２の半導体装置１Ｂが形成される（図９（ｂ）〜（ｄ）参照）。図９（ａ）〜（ｄ）においても、はんだの融点の違いをハッチングの粗さで表している。このとき、１回目と２回目の各リフロー処理におけるリフロー条件（温度）は、高融点のはんだペーストが溶融する温度であり、例えばＭＡＸ２６０℃とした同じ条件である。
【００６５】
この場合、２回の印刷に使用される第１及び第２の２種類のスクリーンマスク１５・１８には、２回目に使用するスクリーンマスクの方が１回目に使用するものよりも全体的に厚く、かつ、開口部が大きいといった条件を満たした上で、１回目の印刷で供給される高融点はんだペーストに対する２回目の印刷で供給される低融点はんだペーストの割合が、中央から外周に向かうにつれて段々少なくなるといった条件を満足する工夫がなされている。
【００６６】
なお、上記とは反対に、１回目に低融点はんだペーストを印刷し、２回目に高融点はんだペーストを印刷するようにしてもよく、何れの場合も、はんだバンプを形成する高融点と低融点の２種類のはんだペーストの混合割合が、中央から外周に向かうにつれて、高融点はんだペーストの割合が増すように、印刷に使用する第１及び第２の２種類のスクリーンマスク１５・１８を工夫すればよい。
【００６７】
一方、１回目に印刷するはんだペースト１６ａとして、高強度で高融点のはんだペーストを使用することで、コア３０となるはんだバンプ３４を形成し（図１０（ａ）参照）、その上に充填する２回目に印刷するはんだペースト１６ｂとして濡れ性及び作業性の良いはんだペーストを使用することで、最終的に形成されるはんだバンプ３５は内部にコア３０を有するものとなり、図３の半導体装置１Ｃが形成される（図１０（ｂ）〜（ｄ）参照）。図１０（ａ）〜（ｄ）においても、はんだの融点の違いをハッチングの粗さで表している。このとき、１回目と２回目とではリフロー処理におけるリフロー条件（温度）が異なり、１回目は例えばＭＡＸ２６０℃とした高強度で高融点のはんだペーストが溶融する温度であり、２回目は例えばＭＡＸ２４０℃とした濡れ性及び作業性の良いはんだペーストが溶融する温度である。
【００６８】
上記の第１及び第２の２種類のスクリーンマスク１５・１８としては、セットした状態でリフロー処理を行うため、耐熱性が必要で、また、リフロー処理時にはんだとの接合反応を起こさないことが必要である。そのため、一般的なＮｉメッキコートではなく、フッ素樹脂加工が施されているスクリーンマスクを選択することが望ましい。
【００６９】
なお、ここでは、半導体チップ３の電極形成面が配線基板２に対して上を向いているフェイスアップ方式で、各電極９と配線パターン２ｂとがワイヤ４を用いて接続されているワイヤーボンド方式を例示したが、本発明において、フリップチップ方式で半導体チップ３が配線基板２に搭載された構成としてもよいことは言う迄もない。
【００７０】
また、絶縁性基板２ａの上面に配線パターン２ｂが形成されたものを例示したが、図５（ｂ）に示すように、絶縁性基板２ａの裏面にまで配線パターン２ｂが形成された配線基板２に対しても、本発明の構成を適用できる。
【００７１】
また、ここでは、はんだペーストの印刷を２回行う構成としているが、回数を多くするほどはんだバンプのサイズは大きくなるので、何ら２回の印刷に限定されるものではない。さらに、ここでは、熱溶融性導電材料としてはんだを例示したが、熱溶融性導電材料としては、はんだに何ら限定されるものではない。
【００７２】
【発明の効果】
本発明の半導体装置は、以上のように、第１の面に配線パターンが形成され、該第１の面より第２の面へ達する複数のスルーホールを有する配線基板と、該配線基板の第１の面に搭載される半導体チップであって、それに備えられた複数の電極が上記配線パターンと電気的に接続された半導体チップと、該半導体チップと共に上記配線基板の第１の面を封止する封止樹脂と、上記配線基板の第２の面に形成され、それぞれ上記スルーホールを介して第１の面の上記配線パターンと電気的に接続された熱溶融性導電材料からなる複数の外部接続端子とを備える半導体装置において、上記複数の外部接続端子はそれぞれ、上記配線基板の厚み方向に延びる柱形状を成すと共に、半導体装置本体の外周部に位置するほど背丈が高く形成され、各外部接続端子の頂点が同一平面上に配されていると共に、上記複数の外部接続端子の融点が、半導体装置本体の外周部に位置するものほど高くなっている構成である。
【００７３】
これにより、半導体装置に外部接続端子が形成された側を凸とした反りが生じていても、各外部接続端子の頂点が同一平面上に配されているので、該半導体装置をプリント基板に実装した場合、外部接続端子とプリント基板の接続電極とは充分な接合状態を確保できる。したがって、何らかの熱的ストレスや機械的ストレスがかかっても、外部接続端子と接続電極との接続部分に破断が発生するといったことは起こり難く、電気的接続不良の発生を効果的に抑制できる。
【００７４】
しかも、外部接続端子は、従来の欠球形状ではなく、上記配線基板の厚み方向に延びる柱形状（円柱でも角柱でも可）であるため、各外部接続端子の頂点を同一平面上に配するべく、内周部より外周部においてその背丈を高くしても、欠球形状のように横方向（半導体装置の面方向）に広がることはなく、小型化、高密度化、外部接続端子数の増加等で外部接続端子間の間隔が小さくなっても、実装時にプリント基板側における本来接続すべき接続電極だけでなく、その隣に位置する接続電極にまで接触するといった不具合が一切発生しない。
【００７５】
これらの結果、さらなる小型化や高密度化、外部接続端子の増加等が図られても、プリント基板側の接続電極と高い信頼性で電気的接続が可能な構成を有するエリアアレイ型の半導体装置を提供できるといった効果を奏する。
【００７６】
また、本発明の上記半導体装置においては、上記複数の外部接続端子の融点が、半導体装置本体の外周部に位置するものほど高くなっている構成であることから、次のような効果を奏する。
【００７７】
半導体装置をプリント基板に実装する際の加熱時、半導体装置の外周部に位置する外部接続端子から熱せられるため、外部接続端子が全て同じ融点である場合は、半導体装置の外周部に位置する外部接続端子から溶け始め、位置ずれや不均一な接続となる恐れがある。そこで、上記のように、外部接続端子の融点を外周部に位置するものほど高くすることで、全外部接続端子が同時に溶け始めることとなり、全外部接続端子において均一な接続が可能となる。その結果、実装時の歩留りを向上できる。
【００７８】
本発明の半導体装置の製造方法は、以上のように、第１の面に配線パターンが形成され、該第１の面より第２の面へ達する複数のスルーホールを有する配線基板と、該配線基板の第１の面に搭載される半導体チップであって、それに備えられた複数の電極が上記配線パターンと電気的に接続された半導体チップと、該半導体チップと共に上記配線基板の第１の面を封止する封止樹脂と、上記配線基板の第２の面に形成され、それぞれ上記スルーホールを介して第１の面の上記配線パターンと電気的に接続された熱溶融性導電材料からなる複数の外部接続端子とを備える半導体装置の製造方法において、上記複数の外部接続端子を形成する工程に、第１の面に封止樹脂が形成された配線基板の第２の面に、一方の面に中央にかけて深くなる窪みを有するスクリーンマスクを窪みを下にして載置して熱溶融性導電材料ペーストを印刷する印刷工程と、上記スクリーンマスクを付けた状態で印刷した熱溶融性導電材料ペーストを溶融させる溶融工程とを含み、上記印刷工程に用いるスクリーンマスクの相対的な厚みと開口部面積を回数毎に増大させて、上記印刷工程とこれに続く上記溶融工程とを２回以上繰り返し行うと共に、各印刷工程に融点の異なる熱溶融性導電材料ペーストを用い、配線基板の外周部に位置するほど融点の高い熱溶融性導電材料ペーストの割合を高くするものである。
【００７９】
これにより、さらなる小型化や高密度化、外部接続端子の増加等が図られても、プリント基板側の接続電極と高い信頼性で電気的接続が可能な構成を有する、上記した本発明の半導体装置を得ることができるといった効果を奏する。
【００８０】
また、本発明の上記半導体装置の製造方法においては、上記印刷工程に用いるスクリーンマスクの相対的な厚みと開口部面積を回数毎に増大させて、上記印刷工程とこれに続く上記溶融工程とを２回以上繰り返し行うことにより、実装時の信頼性の高い大きなサイズの外部接続端子を形成することができ、実装時の信頼性をより高めることができるという効果を併せて奏する。
【００８１】
また、本発明の上記半導体装置の製造方法においては、上記印刷工程とこれに続く上記溶融工程とを２回以上繰り返して行うに際し、各印刷工程に融点の異なる熱溶融性導電材料ペーストを用い、配線基板の外周部に位置するほど融点の高い熱溶融性導電材料ペーストの割合を高くすることにより、得られる半導体装置は、外部接続端子の融点が外周部に位置するものほど高くなるため、実装時の歩留りのより高い半導体装置を得ることができるという効果を併せて奏する。
【００８２】
また、本発明の上記半導体装置の製造方法においては、上記スクリーンマスクとしてフッ素樹脂コートされているものを使用することがより好ましい。
【００８３】
これにより、溶融工程においてスクリーンマスクをセットしたままとしても、スクリーンマスクと熱溶融性導電材料とが接合するようなことがなく、作業性を良好にできるといった効果を奏する。
【図面の簡単な説明】
【図１】 本発明の参考例である半導体装置の断面図である。
【図２】 本発明の実施の形態である半導体装置の断面図である。
【図３】 本発明の参考例である半導体装置の断面図である。
【図４】 図１の半導体装置がプリント基板に実装された状態の断面図である。
【図５】 同図（ａ）は、図３に示した半導体装置に形成されたコアを有する外部接続端子とその近傍の断面図であり、同図（ｂ）は、図１〜図３に示した各半導体装置に適用可能な配線基板の別の構成を示す外部接続端子とその近傍の断面図である。
【図６】 同図（ａ），（ｂ）共に、図１〜図３に示した各半導体装置の製造に用いられる、はんだペースト印刷用のスクリーンマスクの断面図である。
【図７】 同図（ａ）〜（ｄ）共に、図１に示す半導体装置を製造するプロセスの一部を示す説明図である。
【図８】 同図（ａ）〜（ｄ）共に、図１に示す半導体装置を製造するプロセスの一部を示す説明図である。
【図９】 同図（ａ）〜（ｄ）共に、図２に示す半導体装置を製造するプロセスの一部を示す説明図である。
【図１０】 同図（ａ）〜（ｄ）共に、図３に示す半導体装置を製造するプロセスの一部を示す説明図である。
【図１１】 従来の半導体装置の断面図である。
【図１２】 図１１の半導体装置がプリント基板に実装された状態の断面図である。
【図１３】 従来の他の半導体装置の断面図である。
【符号の説明】
１Ａ 半導体装置
１Ｂ 半導体装置
１Ｃ 半導体装置
２ 配線基板
２ａ 絶縁性基板
２ｂ 配線パターン
３ 半導体チップ
４ ワイヤ
５ 封止樹脂
６ 外部接続端子
７ スルーホール
８ 絶縁層
９ 電極
１０ 内部接続領域
１１ 外部接続領域
１５ 第１スクリーンマスク（スクリーンマスク）
１８ 第２スクリーンマスク（スクリーンマスク）
【発明の属する技術分野】
本発明は、絶縁性基板に設けられたスルーホールにはんだ等の熱溶融性導電材料からなる外部接続端子が設けられた、ＣＳＰ（Chip Size Package)やＢＧＡ（Ball Grid Array)等のエリアアレイ型の半導体装置及びその製造方法に関するものである。
【０００２】
【従来の技術】
近年の携帯電話装置などの小型化、高密度化及び高性能化に伴い、半導体装置の小型化及び高密度実装化が要求されている。それに伴い、プラスチックパッケージからＣＳＰやＢＧＡといったエリアアレイ型の半導体装置の需要が高くなってきている。
【０００３】
図１１に、従来のエリアアレイ型の半導体装置の一例を示す。図１１に示すエリアアレイ型の半導体装置５１では、絶縁性基板５２ａとその上に形成された配線パターン５２ｂとからなる配線基板５２上に、半導体チップ５３が絶縁層５８を介して搭載されている。半導体チップ５３は、電極５９が複数形成されている電極形成面を上にして搭載されており、各電極５９は上記配線パターン５２ｂにそれぞれワイヤ５４を介して接続されている。そして、配線基板５２における半導体チップ５３が搭載されている側の面（第１の面）は、各ワイヤ５４と共に封止樹脂５５にてモールドされている。また、配線基板５２の絶縁性基板５２ａには、上記配線パターン５２ｂに合わせてスルーホール５７が複数形成されており、これら各スルーホール５７を介して配線パターン５２ｂは各外部接続端子５６と接続されている。外部接続端子５６は、一般的に、熱溶融性導電材料であるはんだバンプから形成されている。
【０００４】
上記外部接続端子５６をなすはんだバンプの形成方法としては、従来、配線基板５２の裏面に形成された各スルーホール５７にはんだボールを搭載して形成する方法（ボール搭載方式）が広く採用されている。また、他の方法として、各スルーホール５７に適量のはんだペーストを印刷にて充填し、リフロー炉などを通して溶融させて形成する方法（ペースト印刷方式）もある。以下、リフロー炉に入れてはんだを溶融する処理をリフロー処理と称する。
【０００５】
これら２つのはんだバンプ形成方法を比較すると、前者のボール搭載方式の方が、後者のペースト印刷方式よりもはんだバンプを相対的に大きく形成できるため、実装信頼性から言えば、前者のボール搭載方式が優れていると言える。ＣＳＰやＢＧＡのエリアアレイ型の半導体装置では、プリント基板と接続する外部接続端子５６のサイズが大きいほど実装信頼性に優れる。
【０００６】
しかしながら、前者の方法では、外部接続端子５６の形成数が増えれば増えるほど、はんだボールの搭載ミスが発生し易くなるため、はんだボールの脱落による外部接続端子５６の形成不良が引き起こされるといった課題もある。高性能化に伴って外部接続端子５６の形成数がさらに増加する傾向にある現在、ボール搭載法で形成したはんだバンプに相当する大きさのバンプを形成できるのであれば、後者の方法が優れているとも言える。
【０００７】
ところで、このようなＣＳＰやＢＧＡ等のエリアアレイ型の半導体装置は、その構造上リードフレームを持たない。そのため、リードフレームを持つＳＯＰ（Small Outlive Package)やＱＦＰ（Qoad Flat Package ）などの表面実装型の半導体装置と比較して、プリント基板実装の信頼性低下が懸念されている。
【０００８】
つまり、パッケージ形態に係わらず半導体装置では、配線基板の基材である絶縁性基板と半導体チップ等を封止する封止樹脂とは素材が異なるため、各素材の持つ熱膨張係数の差によって応力が発生する。発生した応力は、リードフレームを持つ構成ではリードフレームにて効果的に吸収されるが、上記半導体装置５１のようなリードフレームを持たない構成では吸収され難く、外部接続端子５６の接続部分（接合部分）にかかってしまい、外部接続端子５６とこれに接続されたプリント基板側の接続電極との間に、電気的接続不良等を引き起こし易くなる。
【０００９】
また、特に、ＣＳＰやＢＧＡでは、上記半導体装置５１のように片面にのみ封止樹脂５５が設けられた片面封止形状が最も一般的であるが、このような片面封止の場合、図１１に示すように、アセンブリ後、外部接続端子５６が形成されている側を凸として反る傾向がある。このような反りが発生した半導体装置５１では、図１２に示すように、プリント基板６２に実装する際、半導体装置５１の中央部に位置する外部接続端子５６はプリント基板６２の接続電極（ランド）６３と接触するものの、半導体装置５１の外周部、特に最外周に位置する外部接続端子５６と接続電極６３との間には隙間が形成され、両者は接触しない。
【００１０】
そのため、中央部の外部接続端子５６と接続電極６３とは充分な接合状態を確保できても、最外周の外部接続端子５６においては充分な接合状態を確保できなくなり、その結果、その後、何らかの熱的ストレスや機械的ストレスがかかると、接合状態が充分でない上、最もストレスがかかるこの最外周の外部接続端子５６の接続部分に破断が発生し、電気的接続不良が起こる。
【００１１】
上記した熱膨張係数の差による応力や、外部接続端子側を凸とした反りに起因する外部接続端子の電気的接続不良を解決すべく、特開平１０−１０７１７６号公報には、外部接続端子となるはんだバンプを形成する際に、はんだペーストの印刷に用いるスクリーンマスクを工夫して、従来均一であったはんだペーストの印刷量を調節することで、図１３に示すように、半導体装置６１の中央より外周に向かうにつれて外部接続端子５６のサイズを大きくすることが記載されている。
【００１２】
従来、はんだバンプのサイズを均一とすべく、スクリーンマスクにおける各開口部の面積及び厚みは全て同じに形成されていたが、上記公報では、各開口部の面積を、スクリーンマスクの中央から外周に向かうにつれ大きく形成する、或いは、スクリーンマスクの厚さを中央から外周に向かうにつれ厚く形成している。
【００１３】
【発明が解決しようとする課題】
しかしながら、上記公報の方法で、上記した熱膨張係数の差による応力や外部接続端子５６側を凸とした反りに起因する外部接続端子の電気的接続不良の解決を図ると、以下のような問題が新たに発生する。
【００１４】
すなわち、上記公報の方法では、外周部のはんだバンプのサイズを大きくするために、スクリーンマスクの開口率を中央から外周に向かうにつれ大きくするか、或いはスクリーンマスクの厚みを中央から外周に向かうにつれ厚くすることで、はんだペーストの印刷量を内周部と外周部とで異ならせ、その後、スクリーンマスクを外してリフロー処理するようになっている。
【００１５】
しかしながら、この方法の場合、リフロー処理において溶融したはんだが、そのはんだの表面張力によって欠球形状に固まる際、そのはんだの自重によりやや押し潰されたように横広がりとなって固まる。はんだの量が多いと横広がりの形状がより強調される。外部接続端子５６・５６の間隔に余裕がある場合は良いが、さらなる小型化や高密度化によって外部接続端子５６・５６の間隔が小さくなったり、さらなる高性能化により外部接続端子５６の数が増加すると（これによって外部接続端子５６・５６の間隔が小さくなる）、横広がりのはんだバンプでは、プリント基板６２に実装した際にプリント基板６２側の本来接続すべき接続電極６３だけでなく、その接続電極６３に隣接する接続電極６３にまで接触するといった恐れがある。
【００１６】
さらに、従来、ペースト印刷方式においては、はんだペーストを１回印刷してリフロー処理するようになっており、上記公報においても、はんだペーストの印刷回数は１回となっている。しかしながら、前述したように、１回のはんだペーストの印刷後にリフロー処理して形成したはんだバンプは、スクリーンマスク厚の限界、マスク開口径の限界からペースト印刷量に限界があるため、外部接続端子５６としてサイズが小さく、実装後の信頼性に劣るといった課題を依然として解決できない。
【００１７】
なお、上記公報には、工夫したスクリーンマスクを用いて印刷量に変化を付けてはんだペーストを印刷し、その上にはんだボールを載置するといった、ペースト印刷方式とボール搭載方式とを組み合わせる例も記載されているが、はんだボール搭載方式には、前述したはんだボールの脱落による外部接続端子５６の形成不良といった問題があり、はんだバンプの大きさの問題を効果的に解決するものとはなっていない。
【００１８】
本発明は、上記課題を解決するために成されたものであって、その目的は、さらなる小型化や高密度化、外部接続端子の増加等が図られても、プリント基板側の接続電極と高い信頼性で電気的接続が可能な構成を有するエリアアレイ型の半導体装置及びその製造方法を提供することにある。
【００１９】
【課題を解決するための手段】
本発明の半導体装置は、上記課題を解決するために、第１の面に配線パターンが形成され、該第１の面より第２の面へ達する複数のスルーホールを有する配線基板と、該配線基板の第１の面に搭載される半導体チップであって、それに備えられた複数の電極が上記配線パターンと電気的に接続された半導体チップと、該半導体チップと共に上記配線基板の第１の面を封止する封止樹脂と、上記配線基板の第２の面に形成され、それぞれ上記スルーホールを介して第１の面の上記配線パターンと電気的に接続された熱溶融性導電材料からなる複数の外部接続端子とを備える半導体装置において、上記複数の外部接続端子はそれぞれ、上記配線基板の厚み方向に延びる柱形状を成すと共に、半導体装置本体の外周部に位置するほど背丈が高く形成され、各外部接続端子の頂点が同一平面上に配されていると共に、上記複数の外部接続端子の融点が、半導体装置本体の外周部に位置するものほど高くなっていることを特徴としている。
【００２０】
これによれば、配線基板の片面にのみ封止樹脂が形成されていて、半導体装置に外部接続端子が形成された側を凸とした反りが生じていても、半導体装置本体の外周部に位置するほど外部接続端子の背丈が高く形成され、各外部接続端子の頂点が同一平面上に配されているので、該半導体装置をプリント基板に実装する際、半導体装置の各外部接続端子は、半導体装置の内周部、外周部の何れに位置するものも全てプリント基板の接続電極と確実に接触するようになり、外部接続端子と接続電極とは充分な接合状態を確保できる。
【００２１】
したがって、実装後に、何らかの熱的ストレスや機械的ストレスがかかっても、外部接続端子と接続電極との接続部分に破断が発生するといったことは起こり難く、電気的接続不良の発生を効果的に抑制できる。
【００２２】
しかも、外部接続端子は、従来の欠球形状ではなく、上記配線基板の厚み方向に延びる柱形状（円柱でも角柱でも可）であるため、各外部接続端子の頂点を同一平面上に配するべく、内周部より外周部においてその背丈を高くしても、欠球形状のように横方向（半導体装置の面方向）に広がることはない。
【００２３】
したがって、小型化、高密度化、外部接続端子数の増加等で外部接続端子間の間隔が小さくなっても、実装時にプリント基板側における本来接続すべき接続電極だけでなく、その隣に位置する接続電極にまで接触するといった不具合が一切発生しない。
【００２４】
また、本発明の上記半導体装置においては、上記複数の外部接続端子の融点が、半導体装置本体の外周部に位置するものほど高くなっている構成となっていることによって、以下のような効果を奏する。
【００２５】
半導体装置をプリント基板に実装する際の加熱時、半導体装置の外周部に位置する外部接続端子から熱せられるため、外部接続端子が全て同じ融点である場合は、半導体装置の外周部に位置する外部接続端子から溶け始め、位置ずれや不均一な接続となる恐れがある。そこで、上記のように、外部接続端子の融点を外周部に位置するものほど高くすることで、全外部接続端子が同時に溶け始めることとなり、全外部接続端子において均一な接続が可能となり、実装時の歩留りの向上が図れる。
【００２６】
本発明の半導体装置の製造方法は、上記課題を解決するために、第１の面に配線パターンが形成され、該第１の面より第２の面へ達する複数のスルーホールを有する配線基板と、該配線基板の第１の面に搭載される半導体チップであって、それに備えられた複数の電極が上記配線パターンと電気的に接続された半導体チップと、該半導体チップと共に上記配線基板の第１の面を封止する封止樹脂と、上記配線基板の第２の面に形成され、それぞれ上記スルーホールを介して第１の面の上記配線パターンと電気的に接続された熱溶融性導電材料からなる複数の外部接続端子とを備える半導体装置の製造方法において、上記複数の外部接続端子を形成する工程に、第１の面に封止樹脂が形成された配線基板の第２の面に、一方の面に中央にかけて深くなる窪みを有するスクリーンマスクを窪みを下にして載置して熱溶融性導電材料ペーストを印刷する印刷工程と、上記スクリーンマスクを付けた状態で印刷した熱溶融性導電材料ペーストを溶融させる溶融工程とを含み、上記印刷工程に用いるスクリーンマスクの相対的な厚みと開口部面積を回数毎に増大させて、上記印刷工程とこれに続く上記溶融工程とを２回以上繰り返し行うと共に、各印刷工程に融点の異なる熱溶融性導電材料ペーストを用い、配線基板の外周部に位置するほど融点の高い熱溶融性導電材料ペーストの割合を高くすることを特徴としている。
【００２７】
これによれば、熱溶融性導電材料ペーストの印刷に、中央にかけて深くなる窪みが一方の面に形成されたスクリーンマスクを使用するので、印刷される熱溶融性導電材料ペーストの量は、配線基板の中央から外周に向かうにつれて多くなる。そして、印刷した熱溶融性導電材料ペーストを溶融させて配線パターンと電気的に接続させる印刷工程では、スクリーンマスクをセットした状態で熱溶融性導電材料ペーストを溶融させるので、形成される外部接続端子は、配線基板の中央から外周に向かうにつれて背丈が高くなり、かつ、従来のような欠球形状ではなく、マスクに形成された開口部の形状にあった柱形状となる。
【００２８】
つまり、本発明の製造方法により、さらなる小型化や高密度化、外部接続端子の増加等が図られても、プリント基板側の接続電極と高い信頼性で電気的接続が可能な構成を有する、上記した本発明の半導体装置を得ることができる。
【００２９】
また、本発明の上記半導体装置の製造方法においては、上記印刷工程に用いるスクリーンマスクの相対的な厚みと開口部面積を回数毎に増大させて、上記印刷工程とこれに続く上記溶融工程とを２回以上繰り返し行うことによって、以下のような効果を奏する。
【００３０】
熱溶融性導電材料ペーストを印刷し、これを溶融させてバンプを形成するペースト印刷方式では、１回の印刷にて供給可能な熱溶融性導電材料ペーストの量に限界があるが、このように、印刷工程とこれに続く溶融工程とを２回以上繰り返して行うことで、バンプを形成する熱溶融性導電材料ペーストの量を多くでき、実装時の信頼性の高い大きなサイズの外部接続端子を形成することができる。
【００３１】
また、本発明の上記半導体装置の製造方法においては、上記印刷工程とこれに続く上記溶融工程とを２回以上繰り返して行うに際し、各印刷工程に融点の異なる熱溶融性導電材料ペーストを用い、配線基板の外周部に位置するほど融点の高い熱溶融性導電材料ペーストの割合を高くすることにより、得られる半導体装置は、外部接続端子の融点が外周部に位置するものほど高くなるため、実装時の歩留りのより高い半導体装置を得ることができる。
【００３２】
また、本発明の上記半導体装置の製造方法においては、上記スクリーンマスクとしてフ ッ素樹脂コートされているものを使用することがより好ましい。
【００３３】
これにより、溶融工程においてスクリーンマスクをセットしたままとしても、スクリーンマスクと熱溶融性導電材料とが接合するようなことがなく、作業性が低下しない。
【００３４】
【発明の実施の形態】
本発明の半導体装置及びその製造方法にかかる実施の形態について、図１ないし図９に基づいて説明すれば、以下の通りである。
【００３５】
図１〜図３に、実施の一形態としてのエリアアレイ型の半導体装置を３例、示す。図１〜図３に示す３つの半導体装置１Ａ〜１Ｃは、外部接続端子６をなすはんだバンプが異なる以外は全て同じ構成を有している。したがって、以下、特に半導体装置１Ａ〜１Ｃにおけるはんだバンプの違いを区別する必要があるとき以外は半導体装置１として３つの半導体装置１Ａ〜１Ｃをまとめて扱う。
【００３６】
まず、図１を用いて、半導体装置１の構成を説明する。図１に示すように、半導体装置１は、ポリイミド等からなる絶縁性基板２ａ上に、配線パターン２ｂが形成された配線基板２を有しており、この配線基板２上に半導体チップ３が、絶縁性接着剤や絶縁性フィルムからなる絶縁層８を介して搭載されている。ここで半導体チップ３は、電極９が複数形成されている電極形成面を上にしたフェイスアップで搭載されている。
【００３７】
半導体チップ３に設けられた各電極９は、配線基板２の配線パターン２ｂにそれぞれワイヤ４を介して接続されている。配線パターン２ｂには、半導体チップ３の電極９との接続用に内部接続領域１０が形成されると共に、プリント基板等の外部装置との接続用に外部接続領域１１が形成されている。配線基板２における絶縁性基板２ａには、各外部接続領域１１に対応してスルーホール７が形成されており、各スルーホール７を介して、配線パターン２ｂはバンプからなる外部接続端子６に接続されている。
【００３８】
配線基板２における半導体チップ３やワイヤ４等を備えた側の面（第１面）は、封止樹脂５にてモールドされており、そのため、半導体装置１には外部接続端子６側を凸とした反りが発生している。
【００３９】
上記外部接続端子６は、半導体装置１が反った状態であっても、半導体装置１に形成された各外部接続端子６の頂点が同一平面上（図面では一点鎖線にて示す）に配されるように、半導体装置１の中央から外周に向かうにつれ、徐々に背丈が高くなるように形成されている。
【００４０】
これにより、図４に示すように、この半導体装置１をプリント基板１２に実装する際、半導体装置１の各外部接続端子６は、半導体装置１の内周部、外周部の何れに位置するものも全てプリント基板１２の接続電極（ランド）１３と確実に接触するようになり、外部接続端子６と接続電極１３とは充分な接合状態を確保できる。
【００４１】
その結果、実装後に、何らかの熱的ストレスや機械的ストレスがかかっても、外部接続端子６と接続電極１３との接続部分に破断が発生するといったことは起こり難く、電気的接続不良の発生を効果的に抑制できる。
【００４２】
しかも、半導体装置１における外部接続端子６を形成するはんだバンプは、従来の欠球形状ではなく、図１に示すように柱形状（円柱でも角柱でも可）となっているので、各外部接続端子６の頂点を同一平面上に配するべく、内周部より外周部においてその背丈を高くしても、欠球形状のように横方向（半導体装置の面方向）に広がることはない。
【００４３】
したがって、小型化、高密度化、外部接続端子数の増加等で外部接続端子６・６間の間隔が小さくなっても、実装時にプリント基板１２側における本来接続すべき接続電極１３だけでなく、その隣に位置する接続電極１３にまで接触するといった不具合が一切発生しない。
【００４４】
さらに、上記半導体装置１においては、外部接続端子６をなす柱形状のはんだバンプの先端が円弧状に形成されているので、プリント基板１２の接続電極１３に印刷された実装用のはんだペーストと接触する面積が増し、例えば位置ずれが生じたとしてもセルフアライメントを行い易いという利点もある。
【００４５】
次に、３つの半導体装置１Ａ〜１Ｃの違いについて説明する。
【００４６】
図１に示す半導体装置１Ａは、半導体装置１Ａに形成された各外部接続端子６をなすはんだバンプが全て同一の組成のはんだから形成されており、同じ融点を有している。
【００４７】
これに対し、図２に示す半導体装置１Ｂは、半導体装置１Ｂに形成された各外部接続端子６をなすはんだバンプの組成が、半導体装置１Ｂの内周部に位置するものと外周部に位置するものとでは異なり、各外部接続端子６の融点は、中央から外周に向かうにつれて高くなっている。図２においては、外部接続端子６を形成するはんだの融点の違いをハッチングの粗さで表しており、ハッチングの密度が高い程、高融点であることを示している。
【００４８】
半導体装置１をプリント基板１２に実装する際の加熱時、半導体装置１の外周部に位置する外部接続端子６から熱せられるため、外部接続端子６が全て同じ融点である場合は、半導体装置１の外周部に位置する外部接続端子６から溶け始め、位置ずれや不均一な接続となりやすい。しかしながら、半導体装置１Ｂのように、外部接続端子６の融点を外周部に位置するものほど高くすることで、全外部接続端子６が同時に溶け始めることとなり、全外部接続端子６において均一な接続が可能となる。その結果、半導体装置１Ｂの構成とすることで、半導体装置１Ａの構成よりも実装時の歩留りを向上できる。
【００４９】
一方、図３に示す半導体装置１Ｃは、半導体装置１Ｃに形成された各外部接続端子６をなすはんだバンプが、内部に核となるコア３０を有した構成である。コア３０は、外部接続端子６の接続時に溶融されない高融点のはんだから形成されている。図５（ａ）に、内部にコア３０を有するはんだバンプからなる外部接続端子６を拡大して示す。コア３０を有するはんだバンプは、コア３０とコア３０より融点の低いはんだからなる溶融部３１とからなる。図３、図５（ａ）においては、はんだの融点の違いをハッチングの粗さで表している。コア３０を形成するはんだには、高強度で高融点をもつ、Ｓｎ：６３％，Ａｇ：２％，Ｐｂ：３５％の組成を有するはんだを用いることができる。また、溶融部３１を形成するはんだには、濡れ性及び作業性の良い、Ｓｎ：６３％，Ｐｂ：３７％の組成を有する共晶はんだを用いることができる。
【００５０】
半導体装置１をプリント基板１２に実装する際の加熱時、半導体装置１の外部接続端子６は溶融してプリント基板１２の接続電極１３と接続されるが、その際に、半導体装置１Ｃのように、外部接続端子６の内部に溶融しないコア３０を持たせておくことで、半導体装置１Ｃとプリント基板１２との間の距離をコア３０の高さ分確保できる。そのため、半導体装置１Ｃの構成とすることで、半導体装置１Ａや半導体装置１Ｂの構成よりも、素材の持つ熱膨張係数の差による応力を吸収でき、実装後の熱的ストレスに強くできる。また、溶融されないコア３０にて半導体装置１Ｃとプリント基板１２との間の距離が均一となり、半導体装置１Ｃはプリント基板１２に対して水平に接続されるので、実装時の歩留りの向上が図れると共に、斜めに接続された場合のように機械的ストレスが集中するようなこともない。
【００５１】
表１に、上記した３つの半導体装置１Ａ〜１Ｃと、図１１に示した従来構成の半導体装置とを、実装歩留り、熱的ストレス、機械的ストレスに対する信頼性の３項目で評価した結果を示す。
【００５２】
【表１】
以下、図６（ａ），（ｂ）、図７（ａ）〜（ｄ）、図８（ａ）〜（ｄ）、図９（ａ）〜（ｄ）、図１０（ａ）〜（ｄ）を用いて、上記した３つの半導体装置１Ａ〜１Ｃの製造方法を説明する。図６（ａ），（ｂ）は、半導体装置１の外部接続端子６をなすはんだバンプの製造に使用する２種類のスクリーンマスクの断面図であり、図７（ａ）〜（ｄ）、図８（ａ）〜（ｄ）、図９（ａ）〜（ｄ）、図１０（ａ）〜（ｄ）は、外部接続端子６をなすはんだバンプを形成するプロセスを示す説明図である。
【００５４】
ここでは、はんだペーストを印刷し、その後リフロー処理するといった一連の工程を２回繰り返すことで、はんだボール搭載方式で形成されたはんだバンプに相当するサイズのはんだバンプを得るものである。そして、その際に、図３に示すように、片面に半導体装置１で発生する上記の反りに対応する窪みを有し、外周部が厚く内周部で薄い形状となった、マスク厚の異なる第１及び第２の２種類のスクリーンマスク１５・１８を使用してはんだペーストの印刷を行うと共に、各リフロー処理を、これら第１及び第２のスクリーンマスク１５・１８をセットした状態で実施することで、印刷されるはんだペーストの量を外周部と内周部とで異ならせると共に、柱形状であって、その背丈が外周側で高いはんだバンプを形成するものである。第１及び第２の２種類のスクリーンマスク１５・１８には、配線基板２に形成された各スルーホール７に対応して開口部１５ａ・１８ａがそれぞれ形成されている。
【００５５】
すなわち、まず、配線基板２上に半導体チップ３が搭載され、封止樹脂５でモールドされるまでのプロセスが終了した未完成部品１ａを、外部接続端子６を形成する面が上に向くように載置する（図７（ａ）参照）。未完成部品１ａには、外部接続端子６の形成面を凸とした反りが生じている。
【００５６】
次に、この未完成部品１ａの上面に、図６（ａ）に示す第１スクリーンマスク１５を、第１スクリーンマスク１５に形成した窪みが未完成部品１ａの反りと合うように、窪みを下にして配置する（図７（ｂ）参照）。この状態で、第１スクリーンマスク１５に形成された開口部１５ａと、未完成部品１ａの配線基板２に形成されたスルーホール７（図１参照）との位置が合わされている。
【００５７】
この状態で、はんだペースト１６ａをスキージ２０を用いて配線基板２に設けられたスルーホール７に充填していく（図７（ｃ）参照）。ここで使用するスキージ２０としては、金属製のものよりも第１スクリーンマスク１５の形状に追従するようなゴム製のものを使用することが望ましい。
【００５８】
はんだペースト１６ａの充填（印刷）が終了すると、第１スクリーンマスク１５をセットした状態で未完成部品１ａをリフロー炉に入れ、リフロー処理を行う（図７（ｄ）参照）。これにより、はんだペースト１６ａは溶融され、配線基板２における配線パターン２ｂに形成された外部接続領域１１（図１参照）と接合されたはんだバンプ１７が形成される（図８（ａ）参照）。はんだバンプ１７の先端は、はんだ溶融時の表面張力で、自然と円弧状になる。
【００５９】
続いて、上記はんだバンプ１７が形成された未完成部品１ａの上面に、第１スクリーンマスク１５に代えて図６（ｂ）に示す第２スクリーンマスク１８を配置し、１回目と同様に、はんだペースト１６ｂをスキージ２０を用いて第２スクリーンマスク１８の上面から充填する（図８（ｂ）参照）。
【００６０】
第２スクリーンマスク１８も第１スクリーンマスク１５と同様に、窪みを下にして配置される。第２スクリーンマスク１８は、全体的に第１スクリーンマスク１５より厚く、その開口部１８ａの形状は、第１スクリーンマスク１５の開口部１５ａより大きく形成されているため、先に形成されたはんだバンプ１７をその開口部１８ａ内に収容するような形で未完成部品１ａの上に配置され、はんだバンプ１７の上にさらなるはんだペースト１６ｂが供給される。
【００６１】
第２スクリーンマスク１８を用いたはんだペースト１６ｂの印刷が終了すると、１回目のリフロー処理と同様に、第２スクリーンマスク１８をセットした状態で未完成部品１ａをリフロー炉に入れ、２回目のリフロー処理を行う（図８（ｃ）参照）。
【００６２】
２回目のリフロー処理においては、先に形成されたはんだバンプ１７が２回目の印刷で供給されたはんだペースト１６ｂと共に再び溶融され、はんだバンプ１７より背丈の高いはんだバンプ１９が形成される（図８（ｄ）参照）。はんだバンプ１９の先端部も、溶融したはんだの表面張力で自然と円弧状になる。
【００６３】
このように、第１及び第２の２種類のスクリーンマスク１５・１８を使用し、はんだペーストの印刷＋リフロー処理を２回繰り返すにあたり、１回目に印刷するはんだペースト１６ａと２回目に印刷するはんだペースト１６ｂとに同じ組成のものを用いることで、図１の半導体装置１Ａが形成される。
【００６４】
これに対し、１回目に印刷するはんだペースト１６ａとして、例えば高融点のはんだペーストを使用することで、高融点のはんだからなるはんだバンプ３２を形成し（図９（ａ）参照）、その上に充填する２回目に印刷するはんだペースト１６ｂとして低融点のはんだペーストを使用することで、最終的に形成されるはんだバンプ３３の融点は位置において異なるようになり、図２の半導体装置１Ｂが形成される（図９（ｂ）〜（ｄ）参照）。図９（ａ）〜（ｄ）においても、はんだの融点の違いをハッチングの粗さで表している。このとき、１回目と２回目の各リフロー処理におけるリフロー条件（温度）は、高融点のはんだペーストが溶融する温度であり、例えばＭＡＸ２６０℃とした同じ条件である。
【００６５】
この場合、２回の印刷に使用される第１及び第２の２種類のスクリーンマスク１５・１８には、２回目に使用するスクリーンマスクの方が１回目に使用するものよりも全体的に厚く、かつ、開口部が大きいといった条件を満たした上で、１回目の印刷で供給される高融点はんだペーストに対する２回目の印刷で供給される低融点はんだペーストの割合が、中央から外周に向かうにつれて段々少なくなるといった条件を満足する工夫がなされている。
【００６６】
なお、上記とは反対に、１回目に低融点はんだペーストを印刷し、２回目に高融点はんだペーストを印刷するようにしてもよく、何れの場合も、はんだバンプを形成する高融点と低融点の２種類のはんだペーストの混合割合が、中央から外周に向かうにつれて、高融点はんだペーストの割合が増すように、印刷に使用する第１及び第２の２種類のスクリーンマスク１５・１８を工夫すればよい。
【００６７】
一方、１回目に印刷するはんだペースト１６ａとして、高強度で高融点のはんだペーストを使用することで、コア３０となるはんだバンプ３４を形成し（図１０（ａ）参照）、その上に充填する２回目に印刷するはんだペースト１６ｂとして濡れ性及び作業性の良いはんだペーストを使用することで、最終的に形成されるはんだバンプ３５は内部にコア３０を有するものとなり、図３の半導体装置１Ｃが形成される（図１０（ｂ）〜（ｄ）参照）。図１０（ａ）〜（ｄ）においても、はんだの融点の違いをハッチングの粗さで表している。このとき、１回目と２回目とではリフロー処理におけるリフロー条件（温度）が異なり、１回目は例えばＭＡＸ２６０℃とした高強度で高融点のはんだペーストが溶融する温度であり、２回目は例えばＭＡＸ２４０℃とした濡れ性及び作業性の良いはんだペーストが溶融する温度である。
【００６８】
上記の第１及び第２の２種類のスクリーンマスク１５・１８としては、セットした状態でリフロー処理を行うため、耐熱性が必要で、また、リフロー処理時にはんだとの接合反応を起こさないことが必要である。そのため、一般的なＮｉメッキコートではなく、フッ素樹脂加工が施されているスクリーンマスクを選択することが望ましい。
【００６９】
なお、ここでは、半導体チップ３の電極形成面が配線基板２に対して上を向いているフェイスアップ方式で、各電極９と配線パターン２ｂとがワイヤ４を用いて接続されているワイヤーボンド方式を例示したが、本発明において、フリップチップ方式で半導体チップ３が配線基板２に搭載された構成としてもよいことは言う迄もない。
【００７０】
また、絶縁性基板２ａの上面に配線パターン２ｂが形成されたものを例示したが、図５（ｂ）に示すように、絶縁性基板２ａの裏面にまで配線パターン２ｂが形成された配線基板２に対しても、本発明の構成を適用できる。
【００７１】
また、ここでは、はんだペーストの印刷を２回行う構成としているが、回数を多くするほどはんだバンプのサイズは大きくなるので、何ら２回の印刷に限定されるものではない。さらに、ここでは、熱溶融性導電材料としてはんだを例示したが、熱溶融性導電材料としては、はんだに何ら限定されるものではない。
【００７２】
【発明の効果】
本発明の半導体装置は、以上のように、第１の面に配線パターンが形成され、該第１の面より第２の面へ達する複数のスルーホールを有する配線基板と、該配線基板の第１の面に搭載される半導体チップであって、それに備えられた複数の電極が上記配線パターンと電気的に接続された半導体チップと、該半導体チップと共に上記配線基板の第１の面を封止する封止樹脂と、上記配線基板の第２の面に形成され、それぞれ上記スルーホールを介して第１の面の上記配線パターンと電気的に接続された熱溶融性導電材料からなる複数の外部接続端子とを備える半導体装置において、上記複数の外部接続端子はそれぞれ、上記配線基板の厚み方向に延びる柱形状を成すと共に、半導体装置本体の外周部に位置するほど背丈が高く形成され、各外部接続端子の頂点が同一平面上に配されていると共に、上記複数の外部接続端子の融点が、半導体装置本体の外周部に位置するものほど高くなっている構成である。
【００７３】
これにより、半導体装置に外部接続端子が形成された側を凸とした反りが生じていても、各外部接続端子の頂点が同一平面上に配されているので、該半導体装置をプリント基板に実装した場合、外部接続端子とプリント基板の接続電極とは充分な接合状態を確保できる。したがって、何らかの熱的ストレスや機械的ストレスがかかっても、外部接続端子と接続電極との接続部分に破断が発生するといったことは起こり難く、電気的接続不良の発生を効果的に抑制できる。
【００７４】
しかも、外部接続端子は、従来の欠球形状ではなく、上記配線基板の厚み方向に延びる柱形状（円柱でも角柱でも可）であるため、各外部接続端子の頂点を同一平面上に配するべく、内周部より外周部においてその背丈を高くしても、欠球形状のように横方向（半導体装置の面方向）に広がることはなく、小型化、高密度化、外部接続端子数の増加等で外部接続端子間の間隔が小さくなっても、実装時にプリント基板側における本来接続すべき接続電極だけでなく、その隣に位置する接続電極にまで接触するといった不具合が一切発生しない。
【００７５】
これらの結果、さらなる小型化や高密度化、外部接続端子の増加等が図られても、プリント基板側の接続電極と高い信頼性で電気的接続が可能な構成を有するエリアアレイ型の半導体装置を提供できるといった効果を奏する。
【００７６】
また、本発明の上記半導体装置においては、上記複数の外部接続端子の融点が、半導体装置本体の外周部に位置するものほど高くなっている構成であることから、次のような効果を奏する。
【００７７】
半導体装置をプリント基板に実装する際の加熱時、半導体装置の外周部に位置する外部接続端子から熱せられるため、外部接続端子が全て同じ融点である場合は、半導体装置の外周部に位置する外部接続端子から溶け始め、位置ずれや不均一な接続となる恐れがある。そこで、上記のように、外部接続端子の融点を外周部に位置するものほど高くすることで、全外部接続端子が同時に溶け始めることとなり、全外部接続端子において均一な接続が可能となる。その結果、実装時の歩留りを向上できる。
【００７８】
本発明の半導体装置の製造方法は、以上のように、第１の面に配線パターンが形成され、該第１の面より第２の面へ達する複数のスルーホールを有する配線基板と、該配線基板の第１の面に搭載される半導体チップであって、それに備えられた複数の電極が上記配線パターンと電気的に接続された半導体チップと、該半導体チップと共に上記配線基板の第１の面を封止する封止樹脂と、上記配線基板の第２の面に形成され、それぞれ上記スルーホールを介して第１の面の上記配線パターンと電気的に接続された熱溶融性導電材料からなる複数の外部接続端子とを備える半導体装置の製造方法において、上記複数の外部接続端子を形成する工程に、第１の面に封止樹脂が形成された配線基板の第２の面に、一方の面に中央にかけて深くなる窪みを有するスクリーンマスクを窪みを下にして載置して熱溶融性導電材料ペーストを印刷する印刷工程と、上記スクリーンマスクを付けた状態で印刷した熱溶融性導電材料ペーストを溶融させる溶融工程とを含み、上記印刷工程に用いるスクリーンマスクの相対的な厚みと開口部面積を回数毎に増大させて、上記印刷工程とこれに続く上記溶融工程とを２回以上繰り返し行うと共に、各印刷工程に融点の異なる熱溶融性導電材料ペーストを用い、配線基板の外周部に位置するほど融点の高い熱溶融性導電材料ペーストの割合を高くするものである。
【００７９】
これにより、さらなる小型化や高密度化、外部接続端子の増加等が図られても、プリント基板側の接続電極と高い信頼性で電気的接続が可能な構成を有する、上記した本発明の半導体装置を得ることができるといった効果を奏する。
【００８０】
また、本発明の上記半導体装置の製造方法においては、上記印刷工程に用いるスクリーンマスクの相対的な厚みと開口部面積を回数毎に増大させて、上記印刷工程とこれに続く上記溶融工程とを２回以上繰り返し行うことにより、実装時の信頼性の高い大きなサイズの外部接続端子を形成することができ、実装時の信頼性をより高めることができるという効果を併せて奏する。
【００８１】
また、本発明の上記半導体装置の製造方法においては、上記印刷工程とこれに続く上記溶融工程とを２回以上繰り返して行うに際し、各印刷工程に融点の異なる熱溶融性導電材料ペーストを用い、配線基板の外周部に位置するほど融点の高い熱溶融性導電材料ペーストの割合を高くすることにより、得られる半導体装置は、外部接続端子の融点が外周部に位置するものほど高くなるため、実装時の歩留りのより高い半導体装置を得ることができるという効果を併せて奏する。
【００８２】
また、本発明の上記半導体装置の製造方法においては、上記スクリーンマスクとしてフッ素樹脂コートされているものを使用することがより好ましい。
【００８３】
これにより、溶融工程においてスクリーンマスクをセットしたままとしても、スクリーンマスクと熱溶融性導電材料とが接合するようなことがなく、作業性を良好にできるといった効果を奏する。
【図面の簡単な説明】
【図１】 本発明の参考例である半導体装置の断面図である。
【図２】 本発明の実施の形態である半導体装置の断面図である。
【図３】 本発明の参考例である半導体装置の断面図である。
【図４】 図１の半導体装置がプリント基板に実装された状態の断面図である。
【図５】 同図（ａ）は、図３に示した半導体装置に形成されたコアを有する外部接続端子とその近傍の断面図であり、同図（ｂ）は、図１〜図３に示した各半導体装置に適用可能な配線基板の別の構成を示す外部接続端子とその近傍の断面図である。
【図６】 同図（ａ），（ｂ）共に、図１〜図３に示した各半導体装置の製造に用いられる、はんだペースト印刷用のスクリーンマスクの断面図である。
【図７】 同図（ａ）〜（ｄ）共に、図１に示す半導体装置を製造するプロセスの一部を示す説明図である。
【図８】 同図（ａ）〜（ｄ）共に、図１に示す半導体装置を製造するプロセスの一部を示す説明図である。
【図９】 同図（ａ）〜（ｄ）共に、図２に示す半導体装置を製造するプロセスの一部を示す説明図である。
【図１０】 同図（ａ）〜（ｄ）共に、図３に示す半導体装置を製造するプロセスの一部を示す説明図である。
【図１１】 従来の半導体装置の断面図である。
【図１２】 図１１の半導体装置がプリント基板に実装された状態の断面図である。
【図１３】 従来の他の半導体装置の断面図である。
【符号の説明】
１Ａ 半導体装置
１Ｂ 半導体装置
１Ｃ 半導体装置
２ 配線基板
２ａ 絶縁性基板
２ｂ 配線パターン
３ 半導体チップ
４ ワイヤ
５ 封止樹脂
６ 外部接続端子
７ スルーホール
８ 絶縁層
９ 電極
１０ 内部接続領域
１１ 外部接続領域
１５ 第１スクリーンマスク（スクリーンマスク）
１８ 第２スクリーンマスク（スクリーンマスク）
Claims (3)
- 第１の面に配線パターンが形成され、該第１の面より第２の面へ達する複数のスルーホールを有する配線基板と、該配線基板の第１の面に搭載される半導体チップであって、それに備えられた複数の電極が上記配線パターンと電気的に接続された半導体チップと、該半導体チップと共に上記配線基板の第１の面を封止する封止樹脂と、上記配線基板の第２の面に形成され、それぞれ上記スルーホールを介して第１の面の上記配線パターンと電気的に接続された熱溶融性導電材料からなる複数の外部接続端子とを備える半導体装置において、
上記複数の外部接続端子はそれぞれ、上記配線基板の厚み方向に延びる柱形状を成すと共に、半導体装置本体の外周部に位置するほど背丈が高く形成され、各外部接続端子の頂点が同一平面上に配されていると共に、
上記複数の外部接続端子の融点が、半導体装置本体の外周部に位置するものほど高くなっていることを特徴とする半導体装置。 - 第１の面に配線パターンが形成され、該第１の面より第２の面へ達する複数のスルーホールを有する配線基板と、該配線基板の第１の面に搭載される半導体チップであって、それに備えられた複数の電極が上記配線パターンと電気的に接続された半導体チップと、該半導体チップと共に上記配線基板の第１の面を封止する封止樹脂と、上記配線基板の第２の面に形成され、それぞれ上記スルーホールを介して第１の面の上記配線パターンと電気的に接続された熱溶融性導電材料からなる複数の外部接続端子とを備える半導体装置の製造方法において、
上記複数の外部接続端子を形成する工程に、
第１の面に封止樹脂が形成された上記配線基板の第２の面に、一方の面に中央にかけて深くなる窪みを有するスクリーンマスクを窪みを下にして載置して熱溶融性導電材料ペーストを印刷する印刷工程と、
上記スクリーンマスクを付けた状態で印刷した熱溶融性導電材料ペーストを溶融させる溶融工程とを含み、
上記印刷工程に用いるスクリーンマスクの相対的な厚みと開口部面積を回数毎に増大させて、上記印刷工程とこれに続く上記溶融工程とを２回以上繰り返し行うと共に、
各印刷工程に融点の異なる熱溶融性導電材料ペーストを用い、配線基板の外周部に位置するほど融点の高い熱溶融性導電材料ペーストの割合を高くすることを特徴とする半導体装置の製造方法。 - 上記スクリーンマスクがフッ素樹脂コートされていることを特徴とする請求項２に記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000363192A JP3859963B2 (ja) | 2000-11-29 | 2000-11-29 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000363192A JP3859963B2 (ja) | 2000-11-29 | 2000-11-29 | 半導体装置及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002164473A JP2002164473A (ja) | 2002-06-07 |
| JP3859963B2 true JP3859963B2 (ja) | 2006-12-20 |
Family
ID=18834339
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000363192A Expired - Fee Related JP3859963B2 (ja) | 2000-11-29 | 2000-11-29 | 半導体装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3859963B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2845520B1 (fr) * | 2002-10-04 | 2005-02-11 | Wavecom | Procede et dispositif de remise en forme, notamment de remise en etat de la planeite, des elements d'interconnexion d'un module electronique, par ajout de matiere |
| US7803693B2 (en) * | 2007-02-15 | 2010-09-28 | John Trezza | Bowed wafer hybridization compensation |
| JP2009054741A (ja) * | 2007-08-27 | 2009-03-12 | Powertech Technology Inc | 半導体パッケージ |
| JP7409035B2 (ja) | 2019-11-19 | 2024-01-09 | 富士電機株式会社 | 半導体装置、半導体製造装置及び半導体装置の製造方法 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3291368B2 (ja) * | 1993-07-06 | 2002-06-10 | シチズン時計株式会社 | ボールグリッドアレイ型半導体パッケージの構造 |
| JP3354221B2 (ja) * | 1993-07-14 | 2002-12-09 | 太平洋セメント株式会社 | バンプ電極の形成方法 |
| JPH08125062A (ja) * | 1994-10-28 | 1996-05-17 | Seiko Epson Corp | 半導体装置とその製造方法 |
| JPH08204322A (ja) * | 1995-01-26 | 1996-08-09 | Ibiden Co Ltd | バンプの形成方法 |
| JP3385872B2 (ja) * | 1995-12-25 | 2003-03-10 | 三菱電機株式会社 | はんだ供給法およびはんだ供給装置 |
| JPH10107176A (ja) * | 1996-09-27 | 1998-04-24 | Hitachi Techno Eng Co Ltd | 電子部品と基板との接続構造及びその接続方法、並びにその接続構造及び接続方法におけるはんだバンプ形成法 |
| JPH1140936A (ja) * | 1997-07-18 | 1999-02-12 | Matsushita Electric Ind Co Ltd | ソルダーバンプ形成法 |
-
2000
- 2000-11-29 JP JP2000363192A patent/JP3859963B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2002164473A (ja) | 2002-06-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5649805B2 (ja) | 半導体装置の製造方法 | |
| US9520374B2 (en) | Semiconductor device, substrate and semiconductor device manufacturing method | |
| KR20070077613A (ko) | 저온에서의 접합 방법, 이를 이용한 반도체 패키지 실장방법, 및 이에 의한 기판 접합 구조체 | |
| US20080012131A1 (en) | Semiconductor device, mounting construction of a semiconductor device, and method of manufacturing the semiconductor device with the mounting construction | |
| US20060157865A1 (en) | Circuit board and manufacturing method therefor and semiconductor package and manufacturing method therefor | |
| US6537850B1 (en) | Method for fabricating semiconductor components with terminal contacts having alternate electrical paths | |
| TWI502666B (zh) | Electronic parts mounting body, electronic parts, substrate | |
| JP2001085470A (ja) | 半導体装置及びその製造方法 | |
| JP2007251053A (ja) | 半導体装置の実装構造及びその実装構造の製造方法 | |
| JPH10135613A (ja) | 配線基板 | |
| JP2907188B2 (ja) | 半導体装置、半導体装置の実装方法、および半導体装置の製造方法 | |
| JP2581456B2 (ja) | 部品の接続構造及びその製造方法 | |
| JP3859963B2 (ja) | 半導体装置及びその製造方法 | |
| US9018761B2 (en) | Semiconductor device | |
| US6285083B1 (en) | Semiconductor device and mounting structure of a semiconductor device | |
| JP4360873B2 (ja) | ウエハレベルｃｓｐの製造方法 | |
| JP3180041B2 (ja) | 接続端子及びその形成方法 | |
| JP2004241594A (ja) | 半導体パッケージ | |
| JPH10209591A (ja) | 配線基板 | |
| KR100437278B1 (ko) | 반도체 플립칩 패키지 제조방법 | |
| JPH08274211A (ja) | 半導体装置 | |
| JPH11345826A (ja) | 半導体装置、半導体装置の製造方法及び半導体装置の実装方法 | |
| JP2000151086A (ja) | プリント回路ユニット及びその製造方法 | |
| JP2001168224A (ja) | 半導体装置、電子回路装置および製造方法 | |
| JP2000133680A (ja) | 面実装用接合部材 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Effective date: 20041008 Free format text: JAPANESE INTERMEDIATE CODE: A971007 |
|
| A131 | Notification of reasons for refusal |
Effective date: 20050809 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
| A521 | Written amendment |
Effective date: 20051011 Free format text: JAPANESE INTERMEDIATE CODE: A523 |
|
| RD02 | Notification of acceptance of power of attorney |
Effective date: 20051011 Free format text: JAPANESE INTERMEDIATE CODE: A7422 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Effective date: 20060919 Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060920 |
|
| R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090929 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 4 Free format text: PAYMENT UNTIL: 20100929 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 5 Free format text: PAYMENT UNTIL: 20110929 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 6 Free format text: PAYMENT UNTIL: 20120929 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 7 Free format text: PAYMENT UNTIL: 20130929 |
|
| LAPS | Cancellation because of no payment of annual fees |