JP7409035B2 - 半導体装置、半導体製造装置及び半導体装置の製造方法 - Google Patents

半導体装置、半導体製造装置及び半導体装置の製造方法 Download PDF

Info

Publication number
JP7409035B2
JP7409035B2 JP2019209021A JP2019209021A JP7409035B2 JP 7409035 B2 JP7409035 B2 JP 7409035B2 JP 2019209021 A JP2019209021 A JP 2019209021A JP 2019209021 A JP2019209021 A JP 2019209021A JP 7409035 B2 JP7409035 B2 JP 7409035B2
Authority
JP
Japan
Prior art keywords
circuit board
printed circuit
insulated circuit
insulated
warp
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019209021A
Other languages
English (en)
Other versions
JP2021082708A (ja
Inventor
祐平 西田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP2019209021A priority Critical patent/JP7409035B2/ja
Priority to US17/093,998 priority patent/US11552021B2/en
Publication of JP2021082708A publication Critical patent/JP2021082708A/ja
Application granted granted Critical
Publication of JP7409035B2 publication Critical patent/JP7409035B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67132—Apparatus for placing on an insulating substrate, e.g. tape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67288—Monitoring of warpage, curvature, damage, defects or the like
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49833—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the chip support structure consisting of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/4985—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5387—Flexible insulating substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0271—Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3447—Lead-in-hole components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10295—Metallic connector elements partly mounted in a hole of the PCB
    • H05K2201/10303—Pin-in-hole mounted pins

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Combinations Of Printed Boards (AREA)

Description

本発明は、電力用の半導体チップが搭載された絶縁回路基板と、プリント基板とを有する電力用の半導体装置（半導体モジュール）に関する。
従来、電力用の半導体チップが搭載された絶縁回路基板と、プリント基板とを有する電力用の半導体装置が知られている。プリント基板にはピンが挿入され、ピンの一端がはんだ等の接合材を介して半導体チップに接合されている。
このような半導体装置では、プリント基板及び絶縁回路基板を構成する各部材の熱膨張係数、配線パターン形状や厚みの違いに起因して、半導体装置の組み立て時にプリント基板及び絶縁回路基板のそれぞれが反る場合がある。プリント基板及び絶縁回路基板のそれぞれの反り（歪み）が大きい場合、プリント基板に挿入されたピンと、絶縁回路基板に搭載された半導体チップとが離間し、オープン不良が発生する場合がある。
オープン不良の発生を防止するため、半導体装置の組み立て前における絶縁回路基板及びプリント基板の初期の反りをそれぞれ測定し、測定された反りが、オープン不良が発生しなくなる反り量の実績から予め決定した規格（上下限値）に収まるか判定することにより、極力平坦な部材を選別している。しかし、規格外と判定された絶縁回路基板及びプリント基板は廃棄となり、歩留まりが低下する。
特許文献１には、下に凸の配線基板の下面に複数配置された外部端子の背丈を、半導体装置中央から外周に向かうにつれ、徐々に背丈が高くなるように形成することが開示されている。特許文献２には、導電パターン付絶縁基板及び銅ベースの反りに起因して発生する半田のボイドを、導電パターン付絶縁基板に加圧力を加えることで低減する方法が開示されている。特許文献３には、半導体チップが実装された絶縁基板と、絶縁基板の上方に配置されたプリント基板を備えた半導体モジュールが開示されている。特許文献４には、半導体素子を実装する２つのヒートスプレッダと、２つのヒートスプレッダ間の樹脂との熱膨張係数の違いに起因する熱応力による反りを抑制するために、２つのヒートスプレッダ間に補強部材を備えることが開示されている。特許文献５には、プリント基板の反りを抑制するために、プリント基板の外周側にフレームを周回するように形成することが開示されている。
特開２００２－１６４４７３号公報 特開２０１３－１５７３７７号公報 国際公開第２０１４／０６１２１１号 特開２０１３－２３２４９５号公報 特開２０１６－４６５０９号公報
上記課題に鑑み、本発明は、プリント基板及び絶縁回路基板が反りを有する場合に、プリント基板に挿入されたピンと絶縁回路基板上に搭載された半導体チップとのオープン不良を防止することができ、歩留まりを向上させることができる半導体装置、半導体製造装置及び半導体装置の製造方法を提供することを目的とする。
本発明の一態様は、（ａ）絶縁回路基板と、絶縁回路基板の上面に搭載された半導体チップと、（ｂ）絶縁回路基板の上方に配置されたプリント基板と、（ｃ）プリント基板に挿入され、絶縁回路基板の上面に一端が接合された外部端子と、（ｄ）プリント基板に挿入され、半導体チップの上面に一端が接合されたピンとを備え、絶縁回路基板及びプリント基板が、互いに相補的な反りを有する半導体装置であることを要旨とする。
本発明の他の態様は、絶縁回路基板と、絶縁回路基板の上面に搭載された半導体チップと、絶縁回路基板の上方に配置されたプリント基板と、プリント基板に挿入され、絶縁回路基板の上面に一端が接合された外部端子と、プリント基板に挿入され、半導体チップの上面に一端が接合されたピンとを備える半導体装置を製造するための半導体製造装置であって、（ａ）複数の絶縁回路基板の形状及び複数のプリント基板の形状をそれぞれ測定する測定部と、（ｂ）複数の絶縁回路基板の形状の測定結果に基づき、ピンと半導体チップを接合するための加熱時における前記複数の絶縁回路基板のそれぞれの反り方向を予測すると共に、複数のプリント基板の形状の測定結果に基づき、加熱時における複数のプリント基板のそれぞれの反り方向を予測するコントローラと、（ｃ）複数の絶縁回路基板及び複数のプリント基板から、予測された反りが互いに相補的な絶縁回路基板及びプリント基板の組み合わせを選択する組立部とを備える半導体製造装置であることを要旨とする。
本発明の更に他の態様は、絶縁回路基板と、前記絶縁回路基板の上面に搭載された半導体チップと、絶縁回路基板の上方に配置されたプリント基板と、プリント基板に挿入され、絶縁回路基板の上面に一端が接合された外部端子と、プリント基板に挿入され、半導体チップの上面に一端が接合されたピンとを備える半導体装置の製造方法であって、（ａ）複数の絶縁回路基板の形状をそれぞれ測定する工程と、（ｂ）複数のプリント基板の形状をそれぞれ測定する工程と、（ｃ）複数の絶縁回路基板の形状の測定結果に基づき、ピンと半導体チップを接合するための加熱時における複数の絶縁回路基板のそれぞれの反り方向を予測する工程と、（ｄ）複数のプリント基板の形状の測定結果に基づき、加熱時における複数のプリント基板のそれぞれの反り方向を予測する工程と、（ｅ）複数の絶縁回路基板及び複数のプリント基板から、予測された反りが互いに相補的な絶縁回路基板及びプリント基板の組み合わせを選択する工程とを含む半導体装置の製造方法であることを要旨とする。
本発明によれば、プリント基板及び絶縁回路基板が反りを有する場合に、プリント基板に挿入されたピンと絶縁回路基板上に搭載された半導体チップとのオープン不良を防止することができ、歩留まりを向上させることができる半導体装置、半導体製造装置及び半導体装置の製造方法を提供することができる。
第１実施形態に係る半導体装置を示す断面図である。 比較例に係る半導体装置を示す断面図である。 正反り状態の絶縁回路基板を示す断面図である。 負反り状態の絶縁回路基板を示す断面図である。 正反り状態のプリント基板を示す断面図である。 負反り状態のプリント基板を示す断面図である。 第１実施形態の変形例に係る半導体装置を示す断面図である。 比較例に係る半導体装置を示す断面図である。 比較例に係る半導体装置を示す断面図である。 プリント基板及び絶縁回路基板の反りの関係を表す表である。 絶縁回路基板の反り量と個数の関係を表すグラフである。 第１実施形態に係る半導体製造装置を示す概略図である。 プリント基板及び絶縁回路基板の反りの温度変化を表す表である。 一括はんだ接合前の半導体装置を示す断面図である。 図１２Ａの半導体装置の一括はんだ接合の断面図である。 一括はんだ接合前の半導体装置を示す断面図である。 図１２Ａの半導体装置の一括はんだ接合の断面図である。 第１実施形態に係る半導体装置の製造方法を示すフローチャートである。 比較例に係る半導体装置の製造方法を示すフローチャートである。 第２実施形態に係る半導体装置を示す断面図である。 比較例に係る半導体装置を示す断面図である。 第２実施形態の変形例に係る半導体装置を示す断面図である。 第２実施形態の変形例に係る半導体装置を示す断面図である。 第２実施形態の変形例に係る半導体装置を示す断面図である。 第２実施形態の変形例に係る半導体装置を示す断面図である。 比較例に係る半導体装置を示す断面図である。 比較例に係る半導体装置を示す断面図である。 比較例に係る半導体装置を示す断面図である。 比較例に係る半導体装置を示す断面図である。 比較例に係る半導体装置を示す断面図である。 比較例に係る半導体装置を示す断面図である。 比較例に係る半導体装置を示す断面図である。 プリント基板及び絶縁回路基板の反りの関係を表す表である。 プリント基板及び絶縁回路基板の反りの関係を表す表である。 第２実施形態に係る半導体装置の製造方法を示すフローチャートである。 比較例に係る半導体装置の一例を示す断面図である。 第２実施形態の変形例に係る半導体装置の製造方法を示す断面図である。 第２実施形態の変形例に係る半導体装置の製造方法を示す図３２Ａに引き続く断面図である。
以下において、図面を参照して第１及び第２実施形態を説明する。以下の説明で参照する図面の記載において、同一又は類似の部分には同一又は類似の符号を付している。ただし、図面は模式的なものであり、厚みと平面寸法との関係、各層の厚みの比率等は現実のものとは異なることに留意すべきである。したがって、具体的な厚みや寸法は以下の説明を参酌して判断すべきものである。また、図面相互間においても互いの寸法の関係や比率が異なる部分が含まれていることは勿論である。
また、以下の説明における上下等の方向の定義は、単に説明の便宜上の定義であって、本発明の技術的思想を限定するものではない。例えば、以下の説明における「上側導電層」や「下側導電層」における「上」「下」は単なる便宜上の選択に過ぎず、地球の重力の方向に対して定義されるものではない。よって、対象を９０°回転して観察すれば上下は左右に変換して読まれ、１８０°回転して観察すれば上下は反転して読まれることは勿論である。
（第１実施形態）
＜半導体装置＞
第１実施形態に係る半導体装置に係る半導体装置（半導体モジュール）は、図１に示すように、絶縁回路基板１と、絶縁回路基板１の上面に搭載された半導体素子（半導体チップ）２ａ，２ｂと、絶縁回路基板１の上面に対向して配置されたプリント基板３とを備える。第１実施形態に係る半導体装置に係る半導体装置は、例えば３相ブリッジ回路の上下アームの一部を構成する。
なお、図１では図示を省略するが、絶縁回路基板１及びプリント基板３の周囲を封止する封止ケースが設けられていてもよい。封止ケースとしては、例えば耐熱性が高く硬質な熱硬化性樹脂等の樹脂材料が使用可能であり、具体的にはエポキシ樹脂、マレイミド樹脂、シアネート樹脂等が使用可能である。また、絶縁回路基板１の下面は、放熱用金属ベースを介して冷却フィンに取り付けられてもよい。或いは、絶縁回路基板１の下面は、冷却フィンに直接取り付けられてもよい。
絶縁回路基板１は、例えば直接銅接合（ＤＣＢ）基板や活性ろう付け（ＡＭＢ）基板等であってもよい。絶縁回路基板１は、絶縁基板１１と、絶縁基板１１の上面に配置された上側導電層１２ａ，１２ｂと、絶縁基板１１の下面に配置された下側導電層１３とを有する。
絶縁基板１１は、例えば酸化アルミニウム（Ａｌ２Ｏ３）、窒化アルミニウム（ＡｌＮ）、窒化ケイ素（Ｓｉ３Ｎ４）等の絶縁性セラミクスからなる板状部材である。上側導電層１２ａ，１２ｂ及び下側導電層１３としては、銅（Ｃｕ）やアルミニウム（Ａｌ）等の導体箔等が使用可能である。図１では、上側導電層１２ａ，１２ｂが２つの場合を例示するが、上側導電層１２ａ，１２ｂの数や配置位置は特に限定されない。
上側導電層１２ａ上には、はんだ等の接合材７ａ，７ｂを介して、半導体チップ２ａ，２ｂが配置されている。接合材７ａ，７ｂは、はんだに限定されず、銀（Ａｇ）や銅（Ｃｕ）系の焼結材であってもよい。
半導体チップ２ａ，２ｂのそれぞれは、例えばＭＯＳＦＥＴ又はＩＧＢＴ等のトランジスタや、サイリスタ等のパワー半導体素子で構成することができる。半導体チップ２ａ，２ｂのそれぞれは、例えばシリコン（Ｓｉ）基板で構成してもよく、炭化ケイ素（ＳｉＣ）、窒化ガリウム（ＧａＮ）等のワイドバンドギャップ半導体基板で構成してもよい。なお、半導体チップ２ａ，２ｂの種類や個数、配置位置は特に限定されない。
プリント基板３は、絶縁層３１と、絶縁層３１の上面側に配置された第１配線層３２と、絶縁層３１の下面側に配置された第２配線層３３とを有する。プリント基板３は、２層以上の絶縁層を有し、絶縁層と配線層とを交互に積層した多層基板であってもよい。
絶縁層３１としては、ガラス繊維とエポキシ樹脂との組み合わせや、ガラス繊維とポリイミド樹脂との組み合わせ等からなる樹脂基板であってよい。また、絶縁層３１は、Ａｌ２Ｏ３、ＡｌＮ、Ｓｉ３Ｎ４等を主成分としたセラミクス基板であってもよい。
第１配線層３２及び第２配線層３３の材料としては、例えば銀（Ａｇ）や銅（Ｃｕ）、アルミニウム（Ａｌ）等の金属等の導電材料が使用可能である。第１配線層３２及び第２配線層３３は、Ｃｕ板やＡｌ板の張り合わせでもよく、Ｃｕやニッケル（Ｎｉ）、錫（Ｓｎ）等のめっきが施されていてもよい。
プリント基板３には、絶縁層３１、第１配線層３２及び第２配線層３３を貫通する複数の貫通孔（スルーホール）が設けられている。プリント基板３の複数の貫通孔には、外部端子４ａ，４ｂがそれぞれ挿入されている。外部端子４ａ，４ｂは、プリント基板３の複数の貫通孔と離間していてもよく、プリント基板３の複数の貫通孔にはんだ等の接合材で接合していてもよい。
外部端子４ａ，４ｂは、例えば半導体チップ２ａ，２ｂの電位を上側導電層１２ａ，１２ｂを介して外部へ取り出したり、半導体チップ２ａ，２ｂを制御するための信号を外部から半導体チップ２ａ，２ｂへ供給したりすることができる。外部端子４ａ，４ｂの材料としては、例えばＣｕやＡｌ等の導電材料が使用可能である。外部端子４ａ，４ｂは、例えば円柱状であるが、角柱状、板状、ブロック状等の他の形状を有していてもよい。外部端子４ａ，４ｂの本数や配置位置は特に限定されない。
外部端子４ａの一端は、はんだ等の接合材６ａを介して上側導電層１２ａの上面に接合されている。外部端子４ｂの一端は、はんだ等の接合材６ｂを介して上側導電層１２ｂの上面に接合されている。なお、外部端子４ａ，４ｂを上側導電層１２ａに接合する際には、接合材６ａ，６ｂを用いずに、上側導電層１２ａに設けられた開口部に外部端子４ａ，４ｂを圧入することにより、外部端子４ａ，４ｂを上側導電層１２ａに直接接合してもよい。半導体チップ２ａ，２ｂは、半導体装置の中央側に配置され、外部端子４ａ，４ｂは、半導体装置の周辺側に配置されている。
プリント基板３の外部端子４ａ，４ｂが挿入された貫通孔とは異なる複数の貫通孔には、ピン（導電ポスト）５ａ，５ｂがそれぞれ挿入され、接合されている。ピン５ａ，５ｂの材料としては、例えばＣｕやＡｌ等の導電材料が使用可能である。ピン５ａ，５ｂの本数や配置位置は特に限定されない。ピン５ａ，５ｂは、例えば円柱状であるが、角柱状、板状、ブロック状等の他の形状を有していてもよい。ピン５ａの一端は、はんだ等の接合材８ａを介して半導体チップ２ａの上面側の電極に接合されている。ピン５ｂの一端は、はんだ等の接合材８ｂを介して半導体チップ２ｂの上面側の電極に接合されている。
図２は、比較例に係る半導体装置であり、絶縁回路基板１及びプリント基板３が平坦である構造を示している。理想的には絶縁回路基板１及びプリント基板３が平坦であることが好ましいが、半導体装置の製造プロセスにおいて、熱変形や組立工程中で発生した外力により、実際には絶縁回路基板１及びプリント基板３に反りが発生する場合がある。
例えば、絶縁回路基板１の絶縁基板１１と、上側導電層１２ａ，１２ｂ及び下側導電層１３とで熱膨張係数が異なるために、各層のパターン形状や厚さの違いが影響し、製造プロセス中において、例えば一括はんだ付け等の熱処理工程で絶縁回路基板１に熱反りが発生する。絶縁回路基板１の反りは、図３Ａに示すように、半導体チップ２ａ，２ｂの搭載面側（上面側）とは反対側（下面側）に凸となるように突出して湾曲する反り（以下、「正反り」ともいう。）と、図３Ｂに示すように、半導体チップ２ａ，２ｂの搭載面（上面側）に凸となるように突出して湾曲する反り（以下、「負反り」ともいう。）がある。
図３Ａ及び図３Ｂに示した絶縁回路基板１の反り方向及び反り量Ｄ１は、レーザ変位計等で測定することができる。例えば、絶縁回路基板１の反り方向は、絶縁回路基板１の矩形の平面パターンの対角線上のプロファイルで、端と端を結んだ直線Ｌ１の高さ（基準高さ）に対するずれ量が最大であるピーク位置Ｐ１と直線Ｌ１との位置関係で求めることができ、反り量Ｄ１は、直線Ｌ１の高さ（基準高さ）とピーク位置Ｐ１とのずれ量として求めることができる。
また、プリント基板３の絶縁層３１と、第１配線層３２及び第２配線層３３とで熱膨張係数が異なるために、各層のパターン形状や厚さの違いが影響し、製造プロセス中にプリント基板３に熱反りが発生する。プリント基板３の反りには、図４Ａに示すように、半導体チップ２ａ，２ｂと対向する面側（下面側）に凸となるように突出して湾曲する反り（以下、「正反り」ともいう。）と、図４Ｂに示すように、半導体チップ２ａ，２ｂと対向する面とは反対側（上面側）に凸となるように突出して湾曲する反り（以下、「負反り」ともいう。）がある。
図４Ａ及び図４Ｂに示したプリント基板３の反り方向及び反り量Ｄ２は、絶縁回路基板１の反り量Ｄ１と同様に、レーザ変位計等で測定することができる。例えば、プリント基板３の反り方向は、プリント基板３の矩形の平面パターンの対角線上のプロファイルで、端と端を結んだ直線Ｌ２の高さ（基準高さ）に対するずれ量が最大であるピーク位置Ｐ２と直線Ｌ２との位置関係で求めることができ、反り量Ｄ２は、直線Ｌ２の高さ（基準高さ）とピーク位置Ｐ２とのずれ量として求めることができる。
図１に示すように、第１実施形態に係る半導体装置では、絶縁回路基板１及びプリント基板３が反りを有する。ここで、絶縁回路基板１及びプリント基板３は、互いに相補的な反りを有する。換言すれば、絶縁回路基板１及びプリント基板３がともに正反りを有しており、絶縁回路基板１の反り方向と、プリント基板３の反り方向とが一致する。このため、絶縁回路基板１とプリント基板３とを所定の間隔以内に接近させることができ、ピン５ａ，５ｂと半導体チップ２ａ，２ｂとのオープン不良を防止し、電気的な導通を確保することができる。
第１実施形態に係る半導体装置は、図５に示すように、絶縁回路基板１及びプリント基板３がともに負反りを有していてもよい。この場合も、絶縁回路基板１及びプリント基板３が互いに相補的な反りを有し、反り方向が互いに一致する。絶縁回路基板１及びプリント基板３がともに負反りを有することにより、絶縁回路基板１とプリント基板３とを所定の間隔以内に接近させることができ、ピン５ａ，５ｂと半導体チップ２ａ，２ｂとのオープン不良を防止し、電気的な導通を確保することができる。
ここで、図６Ａ及び図６Ｂを参照して、比較例に係る半導体装置について説明する。図６Ａに示す比較例に係る半導体装置は、絶縁回路基板１が正反りを有し、プリント基板３が負反りを有する点が、図１に示した第１実施形態に係る半導体装置と異なる。図６Ａに示した比較例に係る半導体装置では、絶縁回路基板１及びプリント基板３の反りが互いに逆方向であるため、絶縁回路基板１及びプリント基板３の中央側の間隔が大きくなり、中央側に位置するピン５ｂと半導体チップ２ｂとのオープン不良が発生している。
また、図６Ｂに示す比較例に係る半導体装置は、絶縁回路基板１が負反りを有し、プリント基板３が正反りを有する点が、図１に示した第１実施形態に係る半導体装置と異なる。図６Ｂに示した比較例に係る半導体装置では、絶縁回路基板１及びプリント基板３の反りが互いに逆方向であるため、絶縁回路基板１及びプリント基板３の周辺側の間隔が大きくなり、周辺側に位置するピン５ａと半導体チップ２ａとのオープン不良が発生している。
図６Ａ及び図６Ｂに示した比較例に係る半導体装置に対して、第１実施形態に係る半導体装置によれば、図１又は図５に示すように、絶縁回路基板１及びプリント基板３の反りが互いに相補的であるので、絶縁回路基板１及びプリント基板３を所定の間隔以内に接近させることができる。このため、ピンと半導体チップ２ａとのオープン不良を防止することができ、電気的な導通を確保することができる。
図７は、絶縁回路基板１（図７では「ＤＣＢ」と表記）及びプリント基板３（図７では「Ｐ板」と表記）の反りの関係を示す表であり、図１、図５、図６Ａ及び図６Ｂの構造に対応している。絶縁回路基板１及びプリント基板３が互いに正反り又は負反りの場合にオープン不良を防止することができる。一方、絶縁回路基板１及びプリント基板３の一方が正反りであり、他方が負反りの場合にはオープン不良が発生している。
図８は、はんだ付け工程前の絶縁回路基板１の反り量と個数の関係を示す。従来は、互いに逆方向の反りを有するプリント基板３及び絶縁回路基板１を組み合わせてもオープン不良が発生しないように、例えば図８に示すように絶縁回路基板１の反り量の規格（許容範囲）Ｒ１を設定し、極力平坦な絶縁回路基板１を選別する。プリント基板３の規格についても同様である。このため、プリント基板３及び絶縁回路基板１の良品率が低下し、歩留まりが低下する。
これに対して、第１実施形態に係る半導体装置の製造方法によれば、プリント基板３及び絶縁回路基板１がともに反りを有する場合に、互いに相補的な反りを有する（反り方向が一致する）プリント基板３及び絶縁回路基板１を組み合わせることでオープン不良を防止できる。このため、反り量の規格（許容範囲）Ｒ１より緩和した規格（許容範囲）Ｒ２を設定することができる。プリント基板３の規格についても同様である。したがって、プリント基板３及び絶縁回路基板１の良品率を向上させ、歩留まりを向上させることができる。
＜半導体製造装置＞
次に、第１実施形態に係る半導体装置を製造するための半導体製造装置の一例を説明する。半導体製造装置は、図９に示すように、測定部１０１、コントローラ１０２、記憶部１０３及び組立部１０４を備える。
測定部１０１は、レーザ変位計等で構成できる。測定部１０１は、図１に示した絶縁回路基板１と同様の複数の絶縁回路基板に対して、反り方向及び反り量を含む形状をそれぞれ測定する。更に、測定部１０１は、図１に示したピン５ａ，５ｂが挿入された状態のプリント基板３と同様の、ピンがそれぞれ挿入された状態の複数のプリント基板に対して、反り方向及び反り量を含む形状をそれぞれ測定する。なお、測定部１０１は、ピンが挿入されていない状態のプリント基板の形状を測定してもよく、ピンに加えて外部端子も挿入され、接合された状態のプリント基板の形状を測定してもよい。
記憶部１０３は、半導体メモリやディスクメディア等からなり、レジスタ、キャッシュメモリ、主記憶装置として使用されるＲＯＭ及びＲＡＭ等の記憶媒体を含んでいてもよい。記憶部１０３の一部又は全部は、コントローラ１０２に内蔵されていてもよい。記憶部１０３は、絶縁回路基板の種類ごとに、絶縁回路基板の反り量の温度変化や、絶縁回路基板の室温での反りに対する規格、絶縁回路基板のはんだ融点での反りに対する規格等の反り情報を記憶する。更に、記憶部１０３は、プリント基板の種類ごとに、プリント基板の反り量の温度変化や、プリント基板の室温での反りに対する規格、プリント基板のはんだ融点での反りに対する規格等の反り情報を記憶する。
コントローラ１０２は、第１実施形態に係る半導体製造装置が行う動作に必要な処理を行う処理回路であり、例えば、プロセッサ、記憶装置及び入出力インターフェースを備えてもよい。プロセッサには、算術論理演算装置（ＡＬＵ）、制御回路（制御装置）、各種レジスタ等を含む中央演算処理装置（ＣＰＵ）等に等価なマイクロプロセッサ等を対応させることができる。
コントローラ１０２は、測定部１０１による絶縁回路基板及びプリント基板の形状の測定結果に基づき、記憶部１０３に記憶された反り情報を参照して、はんだ付け工程（はんだ融点）における絶縁回路基板及びプリント基板の反りをそれぞれ予測する。更に、コントローラ１０２は、予測された絶縁回路基板及びプリント基板の反り量が、記憶部１０３に記憶された規格（許容範囲）内か否かをそれぞれ判定する。なお、規格は、絶縁回路基板とプリント基板とで個別に決定される。更に、コントローラ１０２は、規格内と判定された絶縁回路基板及びプリント基板の反り方向をそれぞれ判定する。
組立部１０４は、半導体装置を組み立てるための各種装置で構成することができる。組立部１０４は、コントローラ１０２による判定結果に基づき、絶縁回路基板及びプリント基板を選別し、互いに相補的な反りを有する絶縁回路基板及びプリント基板を組み合わせるアクチュエータを備える。
次に、コントローラ１０２による絶縁回路基板１及びプリント基板３の反り量及び反り方向の判定方法について説明する。図１０は、上側導電層及び下側導電層がベタパターンで且つ厚みが等しい絶縁回路基板（図１０の「ベタパターン」の表記）、下側導電層がベタパターンであり、上側導電層のパターンが切れている絶縁回路基板（図１０の「パターン有り」の表記）、プリント基板（図１０の「プリント基板」の表記）のそれぞれの反りの温度変化を示す。
図１０に示すように、「パターン有り」の場合は上側導電層の体積差の影響で、「ベタパターン」の場合と比較して、加熱中は正反り方向に変形し易い。そこで、室温～はんだ融点での反り量の変化を解析又は実験で求め、はんだ付け工程で互いに相補的な反りを有すると予測される絶縁回路基板及びプリント基板の組み合わせを選択する。
例えば、室温～はんだ融点の反りの変化量が１０μｍの「ベタパターン」の絶縁回路基板上に、反りの変化量が７０μｍの同じサイズのプリント基板を搭載する場合には、図１１Ａに示すように、室温での反りが－１０μｍの絶縁回路基板１と、室温での反りが－７０μｍのプリント基板３を組み合わせる。この場合、はんだ融点において、図１１Ｂに示すように、絶縁回路基板１及びプリント基板３のいずれも反りが０μｍとなる。
また、室温～はんだ融点の反りの変化量が７８μｍの「パターン有り」の絶縁回路基板上に、反りの変化量が７０μｍの同じサイズのプリント基板を搭載する場合には、図１２Ａに示すように、室温でプリント基板３より８μｍ反りの小さい絶縁回路基板１を組み合わせる。図１２Ａでは、室温での反りが－８μｍの絶縁回路基板１と、室温での反りが０μｍのプリント基板３を模式的に示している。この場合、はんだ融点において、図１２Ｂに示すように、絶縁回路基板１及びプリント基板３のいずれも反りが７０μｍとなり、反り量が一致する。コントローラ１０２は、図１１Ｂ及びず１２Ｂに示したはんだ融点における絶縁回路基板１及びプリント基板３の反り量及び反り方向を予測する。
＜半導体装置の製造方法＞
次に、図１３のフローチャートを参照しながら、第１実施形態に係る半導体装置の製造方法の一例を説明する。ここでは、図１の半導体装置の符号を参照して説明する。
ステップＳ１００において、複数の絶縁回路基板１を用意する。ステップＳ１０１において、測定部１０１が、複数の絶縁回路基板１の初期形状をそれぞれ測定する。複数の絶縁回路基板１の初期形状は、反りを有していてもよく、或いは平坦であってもよい。
ステップＳ１０２において、コントローラ１０２は、測定部１０１による複数の絶縁回路基板１の初期形状の測定結果に基づき、複数の絶縁回路基板１のはんだ付け工程の加熱時の変形量を予測する。コントローラ１０２は、予測された複数の絶縁回路基板１の反り量が許容範囲内か否かをそれぞれ判定する。反り量が許容範囲外と判定された場合、ステップＳ１０３に移行し、判定された絶縁回路基板１を不良品として廃棄する。
一方、ステップＳ１０２において反り量が許容範囲内と判定された場合、ステップＳ１０４に移行する。ステップＳ１０４において、コントローラ１０２は、加熱時の絶縁回路基板１の反り方向が正反りであるか、負反りであるかを判定する。組立部１０４は、コントローラ１０２の判定結果に基づき、加熱時の反り方向が正反りと判定された絶縁回路基板１と、加熱時の反り方向が負反りと判定された絶縁回路基板１とを選別する。
ステップＳ１０５において、加熱時の反り方向が正反りと判定された絶縁回路基板１の上面にはんだ等の接合材６ａ，６ｂ，７ａ，７ｂを塗布する。ステップＳ１０６において、絶縁回路基板１の上面に接合材７ａ，７ｂを介して半導体チップ２ａ，２ｂを搭載する。更に、絶縁回路基板１の上面に接合材６ａ，６ｂを介して外部端子４ａ，４ｂを搭載する。なお、外部端子４ａ，４ｂは、この段階で搭載する代わりに、ピン５ａ，５ｂと同様にプリント基板３に挿入され、接合されていてもよい。ステップＳ１０７において、半導体チップ２ａ，２ｂの上面にはんだ等の接合材８ａ，８ｂを塗布する。
また、ステップＳ１０８において、加熱時の反り方向が負反りと判定された絶縁回路基板１の上面にはんだ等の接合材６ａ，６ｂ，７ａ，７ｂを塗布する。ステップＳ１０９において、絶縁回路基板１の上面に接合材７ａ，７ｂを介して半導体チップ２ａ，２ｂを搭載する。更に、絶縁回路基板１の上面に接合材６ａ，６ｂを介して外部端子４ａ，４ｂを搭載する。ステップＳ１１０において、半導体チップ２ａ，２ｂの上面にはんだ等の接合材８ａ，８ｂを塗布する。
一方、ステップＳ１１１において、絶縁層３１、第１配線層３２及び第２配線層３３からなる複数のプリント基板３を用意する。複数のプリント基板３のそれぞれは、プリント基板３の貫通孔にピン５ａ，５ｂを、プリント基板３の主面に垂直方向に圧入することにより、ピン５ａ，５ｂが挿入されて一体化されている。
ステップＳ１１２において、測定部１０１が、複数のプリント基板３の初期形状をそれぞれ測定する。複数のプリント基板３の初期形状は、反りを有していてもよく、或いは平坦であってもよい。
ステップＳ１１３において、コントローラ１０２は、測定部１０１による複数のプリント基板３の初期形状の測定結果に基づき、複数のプリント基板３のはんだ付け工程の加熱時の変形量を予測する。コントローラ１０２は、予測された複数のプリント基板３の反り量が許容範囲内か否かをそれぞれ判定する。反り量が許容範囲外と判定された場合、ステップＳ１１４に移行し、判定されたプリント基板３を不良品として廃棄する。
一方、ステップＳ１１３において反り量が許容範囲内と判定された場合、ステップＳ１１５に移行する。ステップＳ１１５において、コントローラ１０２は、はんだ付け工程の加熱時のプリント基板３の反り方向が正反りであるか、負反りであるかを判定する。組立部１０４は、コントローラ１０２の判定結果に基づき、加熱時の反り方向が正反りと判定されたプリント基板３と、加熱時の反り方向が負反りと判定されたプリント基板３とを選別する。
ステップＳ１１６において、加熱時の反り方向が正反りと判定された絶縁回路基板１及びプリント基板３の組み合わせを選択して、カーボン等の治具を用いて絶縁回路基板１の上面にプリント基板３を対向させて、プリント基板３に挿入されているピン５ａ，５ｂを、絶縁回路基板１の上面に接合材８ａ，８ｂを介して搭載する。外部端子４ａ，４ｂは、プリント基板３の貫通孔に挿入される。
ステップＳ１１７において、加熱時の反り方向が負反りと判定された絶縁回路基板１及びプリント基板３の組み合わせを選択して、カーボン等の治具を用いて絶縁回路基板１の上面にプリント基板３を対向させて、プリント基板３に挿入されているピン５ａ，５ｂを、絶縁回路基板１の上面に接合材８ａ，８ｂを介して搭載する。外部端子４ａ，４ｂは、プリント基板３の貫通孔に挿入される。
ステップＳ１１８において、加熱炉等により全体を２００℃以上、３５０℃以下程度の温度で加熱し、接合材６ａ，６ｂ，７ａ，７ｂ，８ａ，８ｂを溶融させて一括して接合する。この際の加熱により、図１又は図５に示すように絶縁回路基板１及びプリント基板３に熱反りが発生する。図１又は図５に示した半導体装置のように、絶縁回路基板１及びプリント基板３が相補的な反りを有するため、ピン５ａ，５ｂと半導体チップ２ａ，２ｂとが所定の距離内にあり、ピン５ａ，５ｂと半導体チップ２ａ，２ｂとのオープン不良を防止することができる。
この際、外部端子４ａ，４ｂ及びピン５ａ，５ｂと、プリント基板３の貫通孔との一方又は両方に錫（Ｓｎ）メッキやはんだメッキを施しておくことにより、一括接合の際にメッキが溶けて、外部端子４ａ，４ｂ及びピン５ａ，５ｂとプリント基板３の貫通孔も固着する。そして、金型（不図示）を用いて樹脂でモールド成型することにより、図１又は図５に示した半導体装置が完成する。
ここで、図１４のフローチャートを参照して、比較例に係る半導体装置の製造方法を説明する。図１４のステップＳ２００～Ｓ２０３の手順は、図１３のステップＳ１００～Ｓ１０３と基本的には同様であり、図１３のステップＳ１０４に対応する絶縁回路基板１の反り方向を判定する手順を図１４では有さない。図１４のステップＳ２０４～Ｓ２０６の手順は、図１３のステップＳ１０５～Ｓ１０７又はステップＳ１０８～Ｓ１１０と同様である。図１４のステップＳ２０７～Ｓ２１０の手順は、図１３のステップＳ１１１～Ｓ１１４と基本的には同様であり、図１３のステップＳ１１５に対応するプリント基板３の反り方向を判定する手順を図１４では有さない。図１４のステップＳ２１１の手順は、図１３のステップＳ１１６又はステップＳ１１７と同様であるが、プリント基板３及び絶縁回路基板１の反り方向に関係なく、プリント基板３及び絶縁回路基板１を組み合わせて接合する。
比較例に係る半導体装置の製造方法では、ステップＳ２１１において、互いに逆方向の反りを有するプリント基板３及び絶縁回路基板１を組み合わせた場合でもオープン不良を発生させないように、ステップＳ２０２，Ｓ２０９において、反り量の規格を厳しくして（例えば図８の規格Ｒ１）、極力平坦なプリント基板３及び絶縁回路基板１を選別する。このため、プリント基板３及び絶縁回路基板１の良品率が低下し、歩留まりが低下する。
これに対して、第１実施形態に係る半導体装置の製造方法によれば、図１３のステップＳ１１６，Ｓ１１７において、プリント基板３及び絶縁回路基板１がともに反りを有する場合に、互いに相補的な反りを有する（反り方向が一致する）プリント基板３及び絶縁回路基板１を組み合わせることにより、ステップＳ１０２，Ｓ１１３で判定する際の反り量の規格を緩和することができ（例えば図８の規格Ｒ２）、歩留まりを向上させることができる。更に、互いに相補的な反りを有する（反り方向が一致する）プリント基板３及び絶縁回路基板１を組み合わせることにより、オープン不良を防止した半導体装置を実現可能となる。
また、図１３のステップＳ１０２において、２つの許容範囲Ｒ１及び許容範囲Ｒ２を用いて、絶縁回路基板１の反り量を段階的に判定してよい。例えば、絶縁回路基板１が第１許容範囲Ｒ１に収まるか判定し、第１許容範囲Ｒ１に収まると判定された場合には、絶縁回路基板１の反り方向に依存せず（プリント基板３と反り方向が一致しなくても）、プリント基板３と組み合わせる。一方、第１許容範囲Ｒ１に収まらないと判定された場合には、絶縁回路基板１が第２許容範囲Ｒ２に収まるか判定する。第１許容範囲Ｒ１に収まると判定された場合には、判定された絶縁回路基板１を反り方向が一致するプリント基板３と組み合わせる。一方、第２許容範囲Ｒ２に収まらないと判定された場合には、絶縁回路基板１を廃棄する。これにより、オープン不良の発生を防止可能な絶縁回路基板１及びプリント基板３の組み合わせの自由度を向上させることができる。
（第２実施形態）
＜半導体装置＞
第２実施形態に係る半導体装置は、図１５に示すように、第１絶縁回路基板１ａ及び第２絶縁回路基板１ｂと、第１絶縁回路基板１ａ及び第２絶縁回路基板１ｂの上面に対向して配置されたプリント基板３とを備える。なお、図１５では図示を省略するが、第１絶縁回路基板１ａ及び第２絶縁回路基板１ｂ及びプリント基板３の周囲を封止する封止材が設けられていてもよい。
第１絶縁回路基板１ａ及び第２絶縁回路基板１ｂのそれぞれは、図１に示した絶縁回路基板１と同様の構成であり、例えばＤＣＢ基板やＡＭＢ基板等であってもよい。図１５の左側に示した第１絶縁回路基板１ａは、第１絶縁基板１１ａと、第１絶縁基板１１ａの上面に配置された第１上側導電層１２ａ，１２ｂと、第１絶縁基板１１ａの下面に配置された第１下側導電層１３ａとを有する。図１５の右側に示した第２絶縁回路基板１ｂは、第２絶縁基板１１ｂと、第２絶縁基板１１ｂの上面に配置された第２上側導電層１２ｃ，１２ｄと、第２絶縁基板１１ｂの下面に配置された第２下側導電層１３ｂとを有する。
第１上側導電層１２ａ上には、はんだ等の接合材７ａ，７ｂを介して、第１半導体素子（半導体チップ）２ａ，２ｂが配置されている。第２上側導電層１２ｃ上には、はんだ等の接合材７ｃ，７ｄを介して、第２半導体素子（半導体チップ）２ｃ，２ｄが配置されている。
プリント基板３は、絶縁層３１と、絶縁層３１の上面側に配置された第１配線層３２と、絶縁層３１の下面側に配置された第２配線層３３とを有する。プリント基板３には、絶縁層３１、第１配線層３２及び第２配線層３３を貫通する複数の貫通孔が設けられている。プリント基板３の複数の貫通孔には、第１外部端子４ａ，４ｂ及び第２外部端子４ｃ，４ｄがそれぞれ挿入され、接合されている。第１外部端子４ａの一端は、はんだ等の接合材６ａを介して第１上側導電層１２ａの上面に接合されている。第１外部端子４ｂの一端は、はんだ等の接合材６ｂを介して第１上側導電層１２ｂの上面に接合されている。第２外部端子４ｃの一端は、はんだ等の接合材６ｃを介して第２上側導電層１２ｃの上面に接合されている。第２外部端子４ｄの一端は、はんだ等の接合材６ｄを介して第２上側導電層１２ｄの上面に接合されている。
更に、プリント基板３の複数の貫通孔には、第１ピン（導電ポスト）５ａ，５ｂ及び第２ピン（導電ポスト）５ｃ，５ｄがそれぞれ挿入され、接合されている。第１ピン５ａの一端は、はんだ等の接合材８ａを介して半導体チップ２ａの上面に接合されている。第１ピン５ｂの一端は、はんだ等の接合材８ｂを介して半導体チップ２ｂの上面に接合されている。第２ピン５ｃの一端は、はんだ等の接合材８ｃを介して半導体チップ２ｃの上面に接合されている。第２ピン５ｄの一端は、はんだ等の接合材８ｄを介して半導体チップ２ｄの上面に接合されている。
図１６は、比較例に係る半導体装置であり、第１絶縁回路基板１ａ及び第２絶縁回路基板１ｂ及びプリント基板３が平坦である構造を示している。理想的には第１絶縁回路基板１ａ及び第２絶縁回路基板１ｂ及びプリント基板３が平坦であることが好ましいが、半導体装置の製造プロセスにおいて、熱変形や組立工程中で発生した外力により、実際には第１絶縁回路基板１ａ及び第２絶縁回路基板１ｂ及びプリント基板３に反りが発生する場合がある。
第２実施形態に係る半導体装置では、図１５に示すように、第１絶縁回路基板１ａ及び第２絶縁回路基板１ｂと、プリント基板３とが相補的な反りを有する。即ち、第１絶縁回路基板１ａ及び第２絶縁回路基板１ｂがともに正反りを有し、プリント基板３が正反りを有する。このため、第１絶縁回路基板１ａ及び第２絶縁回路基板１ｂとプリント基板３とを所定の間隔以内に接近させることができ、第１ピン５ａ，５ｂ及び第２ピン５ｃ，５ｄと半導体チップ２ａ～２ｄとのオープン不良を防止し、電気的な導通を確保することができる。
次に、図１７～図２０を参照して、第２実施形態に係る半導体装置の変形例を説明する。図１７に示す第２実施形態の変形例に係る半導体装置は、第１絶縁回路基板１ａ及び第２絶縁回路基板１ｂがともに負反りを有しており、プリント基板３が負反りを有する。この場合も、第１絶縁回路基板１ａ及び第２絶縁回路基板１ｂと、プリント基板３とが相補的な反りを有する場合に含まれる。
図１８に示す第２実施形態の変形例に係る半導体装置は、第１絶縁回路基板１ａ及び第２絶縁回路基板１ｂがともに負反りを有しており、プリント基板３がＭ字型の反りを有する。プリント基板３の第１絶縁回路基板１ａと対向する領域が部分的に負反りを有し、プリント基板３の第２絶縁回路基板１ｂと対向する領域が部分的に負反りを有する。例えば、プリント基板３の第１配線層３２及び第２配線層３３のそれぞれが、第１絶縁回路基板１ａと対向する領域と、第２絶縁回路基板１ｂと対向する領域とで分離された回路パターンを有すること等に起因して、プリント基板３の反り状態が部分的に変化する場合がある。この場合も、第１絶縁回路基板１ａ及び第２絶縁回路基板１ｂと、プリント基板３とが相補的な反りを有する場合に含まれる。
図１９に示す第２実施形態の変形例に係る半導体装置は、第１絶縁回路基板１ａ及び第２絶縁回路基板１ｂがともに正反りを有しており、プリント基板３がＷ字型の反りを有する。プリント基板３の第１絶縁回路基板１ａと対向する領域が部分的に正反りを有し、プリント基板３の第２絶縁回路基板１ｂと対向する領域が部分的に正反りを有する。この場合も、第１絶縁回路基板１ａ及び第２絶縁回路基板１ｂと、プリント基板３とが相補的な反りを有する場合に含まれる。
図２０に示す第２実施形態の変形例に係る半導体装置は、第１絶縁回路基板１ａが正反りを有し、第２絶縁回路基板１ｂが負反りを有し、プリント基板３がうねり（Ｎ字型の反り）を有する。プリント基板３の第１絶縁回路基板１ａと対向する領域が部分的に正反りを有し、プリント基板３の第２絶縁回路基板１ｂと対向する領域が部分的に負反りを有する。この場合も、第１絶縁回路基板１ａ及び第２絶縁回路基板１ｂと、プリント基板３とが相補的な反りを有する場合に含まれる。
次に、図２１～図２７を参照して、比較例に係る半導体装置を説明する。図２１に示す比較例に係る半導体装置は、第１絶縁回路基板１ａ及び第２絶縁回路基板１ｂがともに負反りを有し、プリント基板３が正反りを有する点が、図１５に示した第２実施形態に係る半導体装置と異なる。図２１に示した比較例に係る半導体装置では、プリント基板３の周辺側が第１絶縁回路基板１ａ及び第２絶縁回路基板１ｂに対して遠ざかるため、周辺側に位置する第１ピン５ａと半導体チップ２ａとのオープン不良、及び第２ピン５ｄと半導体チップ２ｄとのオープン不良等が発生している。
図２２に示す比較例に係る半導体装置は、第１絶縁回路基板１ａ及び第２絶縁回路基板１ｂがともに正反りを有し、プリント基板３が負反りを有する点が、図１５に示した第２実施形態に係る半導体装置と異なる。図２２に示した比較例に係る半導体装置では、プリント基板３の中央側が第１絶縁回路基板１ａ及び第２絶縁回路基板１ｂから遠ざかるため、中央側に位置する第２ピン５ｂと半導体チップ２ｂとのオープン不良、及び第２ピン５ｃと半導体チップ２ｃとのオープン不良が発生している。
図２３に示す比較例に係る半導体装置は、第１絶縁回路基板１ａ及び第２絶縁回路基板１ｂがともに正反りを有し、プリント基板３がＭ字型の反りを有する点が、図１５に示した第２実施形態に係る半導体装置と異なる。プリント基板３の第１絶縁回路基板１ａと対向する領域が部分的に負反りを有し、プリント基板３の第１絶縁回路基板１ａに対向する領域の中央側が第１絶縁回路基板１ａに対して遠ざかるため、中央側の第１ピン５ａ，５ｂと半導体チップ２ａ，２ｂとのオープン不良が発生している。また、プリント基板３の第２絶縁回路基板１ｂと対向する領域が部分的に負反りを有し、プリント基板３の第２絶縁回路基板１ｂに対向する領域の中央側が第２絶縁回路基板１ｂに対して遠ざかるため、中央側の第２ピン５ｃ，５ｄと半導体チップ２ｃ，２ｄとのオープン不良が発生している。
図２４に示す比較例に係る半導体装置は、第１絶縁回路基板１ａ及び第２絶縁回路基板１ｂがともに負反りを有し、プリント基板３がＷ字型の反りを有する点が、図１５に示した第２実施形態に係る半導体装置と異なる。プリント基板３の第１絶縁回路基板１ａと対向する領域が部分的に正反りを有し、プリント基板３の第１絶縁回路基板１ａに対向する領域の周辺側が第１絶縁回路基板１ａに対して遠ざかるため、周辺側の第１ピン５ａと半導体チップ２ａとのオープン不良が発生している。また、プリント基板３の第２絶縁回路基板１ｂと対向する領域が部分的に負反りを有し、プリント基板３の第２絶縁回路基板１ｂに対向する領域の周辺側が第２絶縁回路基板１ｂに対して遠ざかるため、周辺側の第２ピン５ｃと半導体チップ２ｃとのオープン不良が発生している。
図２５に示す比較例に係る半導体装置は、第１絶縁回路基板１ａが正反りを有し、第２絶縁回路基板１ｂが負反りを有し、プリント基板３がうねり（Ｎ字型の反り）を有する点が、図１５に示した第２実施形態に係る半導体装置と異なる。プリント基板３の第１絶縁回路基板１ａと対向する領域が部分的に負反りを有し、プリント基板３の第１絶縁回路基板１ａに対向する領域の中央側が第１絶縁回路基板１ａに対して遠ざかるため、第１ピン５ａ，５ｂと半導体チップ２ａ，２ｂとのオープン不良が発生している。また、プリント基板３の第２絶縁回路基板１ｂと対向する領域が部分的に正反りを有し、プリント基板３の第２絶縁回路基板１ｂに対向する領域の周辺側が第２絶縁回路基板１ｂに対して遠ざかる。
図２６に示す比較例に係る半導体装置は、第１絶縁回路基板１ａ及び第２絶縁回路基板１ｂがともに正反りを有し、プリント基板３がうねり（Ｎ字型の反り）を有する点が、図１５に示した第２実施形態に係る半導体装置と異なる。プリント基板３の第１絶縁回路基板１ａと対向する領域が部分的に正反りを有し、プリント基板３の第１絶縁回路基板１ａに対向する領域と、第１絶縁回路基板１ａとは相補的な反りを有する。しかし、プリント基板３の第２絶縁回路基板１ｂと対向する領域が部分的に負反りを有し、プリント基板３の第２絶縁回路基板１ｂに対向する領域の中央側が第２絶縁回路基板１ｂに対して遠ざかるため、中央側に位置する第２ピン５ｃ，５ｄと半導体チップ２ｃ，２ｄとのオープン不良が発生している。
図２７に示す比較例に係る半導体装置は、第１絶縁回路基板１ａ及び第２絶縁回路基板１ｂがともに負反りを有し、プリント基板３がうねり（Ｎ字型の反り）を有する点が、図１５に示した第２実施形態に係る半導体装置と異なる。プリント基板３の第１絶縁回路基板１ａと対向する領域が部分的に正反りを有し、プリント基板３の第１絶縁回路基板１ａに対向する領域の周辺側が第１絶縁回路基板１ａに対して遠ざかるため、周辺側に位置する第１ピン５ａと半導体チップ２ａとのオープン不良が発生している。プリント基板３の第２絶縁回路基板１ｂと対向する領域が部分的に負反りを有し、プリント基板３の第２絶縁回路基板１ｂに対向する領域と、第２絶縁回路基板１ｂとは部分的に相補的な反りを有する。
図２１～図２７に示した比較例に係る半導体装置に対して、第２実施形態に係る半導体装置によれば、図１５、図１７～図２０に示すように、第１絶縁回路基板１ａ及び第２絶縁回路基板１ｂと、プリント基板３とが互いに相補的な反りを有するので、第１ピン５ａ，５ｂ及び第２ピン５ｃ，５ｄと半導体チップ２ａ～２ｄとの距離をそれぞれ所定の範囲内とすることができる。このため、第１ピン５ａ，５ｂ及び第２ピン５ｃ，５ｄと半導体チップ２ａ～２ｄとのオープン不良を防止することができ、電気的な導通を確保することができる。
図２８及び図２９は、第１絶縁回路基板１ａ及び第２絶縁回路基板１ｂ（図２８及び図２９では「ＤＣＢ」と表記）及びプリント基板３（図２８及び図２９では「Ｐ板」と表記）の反りの関係を示す表であり、図１５、図１７～図２７の構造に対応している。
＜半導体装置の製造方法＞
次に、図３０のフローチャートを参照して、第２実施形態に係る半導体装置の製造方法の一例を説明する。第２実施形態に係る半導体装置の製造方法においても、図９に示した半導体製造装置を使用することができる。ここでは、図１５に示した半導体装置の符号を参照して説明する。
図３０のステップＳ３００～Ｓ３１４の手順は、図１３に示した第１実施形態に係る半導体装置の製造方法のステップＳ１００～Ｓ１１４の手順と同様であるので、重複した説明を省略する。
ステップＳ３１５において、コントローラ１０２は、はんだ付け工程の加熱時におけるプリント基板３の反り方向を予測し、予測された反り方向が正反り、負反り、Ｗ字型の反り、Ｍ字型の反り、うねり（Ｎ字型の反り）のいずれであるかを判定する。組立部１０４は、コントローラ１０２の判定結果に基づき、加熱時の反り方向が正反り又はＷ字型と判定されたプリント基板３と、加熱時の反り方向が負反り又はＭ字型の反りと判定されたプリント基板３と、加熱時の反り方向がうねりと判定されたプリント基板３との３種類に選別する。
ステップＳ３１６において、組立部１０４は、加熱時の反り方向が正反りと判定された第１絶縁回路基板１ａ及び第２絶縁回路基板１ｂと、加熱時の反り方向が正反り又はＷ字型と判定されたプリント基板３との組み合わせを選択して、カーボン等の治具を用いて第１絶縁回路基板１ａ及び第２絶縁回路基板１ｂの上面にプリント基板３を対向させて、プリント基板３に挿入されている第１ピン５ａ，５ｂ及び第２ピン５ｃ，５ｄを、第１絶縁回路基板１ａ及び第２絶縁回路基板１ｂの上面に接合材８ａ～８ｄを介して搭載する。第１外部端子４ａ，４ｂ及び第２外部端子４ｃ，４ｄは、プリント基板３の貫通孔に挿入される。
ステップＳ３１７において、組立部１０４は、加熱時の反り方向が正反り及び負反りとそれぞれ判定された第１絶縁回路基板１ａ及び第２絶縁回路基板１ｂと、加熱時の反り方向がうねりと判定されたプリント基板３との組み合わせを選択して、カーボン等の治具を用いて第１絶縁回路基板１ａ及び第２絶縁回路基板１ｂの上面にプリント基板３を対向させて、プリント基板３に挿入されている第１ピン５ａ，５ｂ及び第２ピン５ｃ，５ｄを、第１絶縁回路基板１ａ及び第２絶縁回路基板１ｂの上面に接合材８ａ～８ｄを介して搭載する。第１外部端子４ａ，４ｂ及び第２外部端子４ｃ，４ｄは、プリント基板３の貫通孔に挿入される。
ステップＳ３１８において、組立部１０４は、加熱時の反り方向が負反りと判定された第１絶縁回路基板１ａ及び第２絶縁回路基板１ｂと、加熱時の反り方向が負反り又はＭ字型と判定されたプリント基板３の組み合わせを選択して、カーボン等の治具を用いて第１絶縁回路基板１ａ及び第２絶縁回路基板１ｂの上面にプリント基板３を対向させて、プリント基板３に挿入されている第１ピン５ａ，５ｂ及び第２ピン５ｃ，５ｄを、第１絶縁回路基板１ａ及び第２絶縁回路基板１ｂの上面に接合材８ａ～８ｄを介して搭載する。第１外部端子４ａ，４ｂ及び第２外部端子４ｃ，４ｄは、プリント基板３の貫通孔に挿入される。
ステップＳ３１９において、加熱炉等により全体を２００℃以上、３５０℃以下程度の温度で加熱し、接合材６ａ～６ｄ，７ａ～７ｄ，８ａ～８ｄを溶融させて一括して接合する。この際の加熱により、図１５に示すように第１絶縁回路基板１ａ、第２絶縁回路基板１ｂ及びプリント基板３に熱反りが発生するが、第１絶縁回路基板１ａ及び第２絶縁回路基板１ｂと、プリント基板３とが相補的な反りを有するため、第１ピン５ａ，５ｂ及び第２ピン５ｃ，５ｄと半導体チップ２ａ～２ｄとが所定の距離内にあり、第１ピン５ａ，５ｂ及び第２ピン５ｃ，５ｄと半導体チップ２ａ～２ｄとのオープン不良を防止することができる。そして、金型（不図示）を用いて樹脂でモールド成型することにより、図１５、図１７～図２０に示した半導体装置が完成する。
第２実施形態に係る半導体装置の製造方法によれば、第１絶縁回路基板１ａ及び第２絶縁回路基板１ｂと、プリント基板３とが相補的な反りを有する組み合わせることにより、第１ピン５ａ，５ｂ及び第２ピン５ｃ，５ｄと半導体チップ２ａ～２ｄとのオープン不良を防止することができる。更に、ステップＳ３０２における第１絶縁回路基板１ａ及び第２絶縁回路基板１ｂを判定するための反り量の許容範囲と、Ｓ３１３におけるプリント基板３の反り量を判定するための許容範囲を緩和することができ、歩留まりを向上させることができる。
（その他の実施形態）
上記のように、本発明は第１及び第２実施形態によって記載したが、この開示の一部をなす論述及び図面は本発明を限定するものであると理解すべきではない。この開示から当業者には様々な代替実施の形態、実施例及び運用技術が明らかとなろう。
例えば、第２実施形態においては、図１５に示すように２枚の第１絶縁回路基板１ａ及び第２絶縁回路基板１ｂを有する場合を例示したが、はんだ付け溶融中の基板反り変化が予測通りではなく、図３１に模式的に示すように、プリント基板３と第１絶縁回路基板１ａ及び第２絶縁回路基板１ｂの距離が離れ、はんだオープン不良が起こり得る。これは、第１絶縁回路基板１ａ及び第２絶縁回路基板１ｂと１枚のプリント基板３を接合する場合、反り（歪み）形状が一様でない第１絶縁回路基板１ａ及び第２絶縁回路基板１ｂを、熱板上で加熱することで、熱板と接する部位が先に加熱変形し、加熱むらが生じたり、形状変化による重心移動することで熱板との接点が変化したりすること等により、加熱時の変形挙動が複雑となり、第１絶縁回路基板１ａ及び第２絶縁回路基板１ｂに傾きが生じ、プリント基板３と第１絶縁回路基板１ａ及び第２絶縁回路基板１ｂの距離が離れることが原因と考えられる。
そこで、図３２Ａに示すように、プリント基板３上に錘９を載置することにより、プリント基板３に荷重を与え、プリント基板３で第１絶縁回路基板１ａ及び第２絶縁回路基板１ｂを押さえてよい。これにより、図３２Ｂに示すように、第１絶縁回路基板１ａ及び第２絶縁回路基板１ｂの傾きを低減し、プリント基板３と第１絶縁回路基板１ａ及び第２絶縁回路基板１ｂの距離を遠ざけ難くし、オープン不良を抑制することができる。
また、第１実施形態では、図１に示すように、１枚の絶縁回路基板１を用いた場合を例示し、第２実施形態では、図１５に示すように、２枚の第１絶縁回路基板１ａ及び第２絶縁回路基板１ｂを用いた場合を例示したが、３枚以上の複数の絶縁回路基板をプリント基板に対向させて配置してもよい。この場合も、複数の絶縁回路基板のそれぞれの反り方向が、複数の絶縁回路基板のそれぞれと対向するプリント基板の領域の部分的な反り方向と一致するように、プリント基板及び複数の絶縁回路基板の組み合わせを選択すればよい。
このように、本発明はここでは記載していない様々な実施の形態等を含むことは勿論である。したがって、本発明の技術的範囲は上記の説明から妥当な特許請求の範囲に係る発明特定事項によってのみ定められるものである。
１…絶縁回路基板
２ａ，２ｂ…半導体素子（半導体チップ）
３…プリント基板
４ａ 外部端子
４ａ～４ｄ…外部端子
５ａ～５ｄ…ピン（導電ポスト）
６ａ～６ｄ，７ａ～７ｄ，８ａ～８ｄ…接合材
９…錘
１１…絶縁基板
１２ａ～１２ｄ…上側導電層
１３ａ，１３ｂ…下側導電層
３１…絶縁層
３２…第１配線層
３３…第２配線層３３
１０１…測定部
１０２…コントローラ
１０３…記憶部
１０４…組立部

Claims (3)

  1. 第１絶縁回路基板と、
    前記第１絶縁回路基板の上面に搭載された第１半導体チップと、
    前記第１絶縁回路基板の上方に配置されたプリント基板と、
    前記プリント基板に挿入され、前記第１絶縁回路基板の上面に一端が接合された第１外部端子と、
    前記プリント基板に挿入され、前記第１半導体チップの上面に一端が接合された第１ピンと、
    前記第１絶縁回路基板と離間して配置された第２絶縁回路基板と、
    前記第２絶縁回路基板の上面に搭載された第２半導体チップと、
    前記プリント基板に挿入され、前記第２絶縁回路基板の上面に一端が接合された第２外部端子と、
    前記プリント基板に挿入され、前記第２半導体チップの上面に一端が接合された第２ピンと、
    を備え、
    前記第１絶縁回路基板及び前記プリント基板が、互いに相補的な反りを有し、
    前記第２絶縁回路基板及び前記プリント基板が、互いに相補的な反りを有し、
    前記第１絶縁回路基板が正反りを有し、
    前記第２絶縁回路基板が負反りを有し、
    前記プリント基板がうねりを有し、前記プリント基板の前記第１絶縁回路基板に対向する一部が下側に凸であり、前記プリント基板の前記第２絶縁回路基板に対向する一部が上側に凸である
    ことを特徴とする半導体装置。
  2. 第１絶縁回路基板と、前記第１絶縁回路基板の上面に搭載された第１半導体チップと、前記第１絶縁回路基板の上方に配置されたプリント基板と、前記プリント基板に挿入され、前記第１絶縁回路基板の上面に一端が接合された第１外部端子と、前記プリント基板に挿入され、前記第１半導体チップの上面に一端が接合された第１ピンと、前記第１絶縁回路基板と離間して配置された第２絶縁回路基板と、前記第２絶縁回路基板の上面に搭載された第２半導体チップと、前記プリント基板に挿入され、前記第２絶縁回路基板の上面に一端が接合された第２外部端子と、前記プリント基板に挿入され、前記第２半導体チップの上面に一端が接合された第２ピンとを備え、前記第１絶縁回路基板及び前記プリント基板が、互いに相補的な反りを有し、前記第２絶縁回路基板及び前記プリント基板が、互いに相補的な反りを有し、前記第１絶縁回路基板が正反りを有し、前記第２絶縁回路基板が負反りを有し、前記プリント基板がうねりを有し、前記プリント基板の前記第１絶縁回路基板に対向する一部が下側に凸であり、前記プリント基板の前記第２絶縁回路基板に対向する一部が上側に凸である半導体装置を製造するための半導体製造装置であって、
    複数の絶縁回路基板の形状及び複数のプリント基板の形状をそれぞれ測定する測定部と、
    前記複数の絶縁回路基板の形状の測定結果に基づき、前記第１ピンと前記第１半導体チップを接合し、且つ前記第２ピンと前記第２半導体チップを接合するための加熱時における前記複数の絶縁回路基板のそれぞれの反り方向を予測すると共に、前記複数のプリント基板の形状の測定結果に基づき、前記加熱時における前記複数のプリント基板のそれぞれの反り方向を予測するコントローラと、
    前記複数の絶縁回路基板及び前記複数のプリント基板から、前記予測された反りが正反りである前記第１絶縁回路基板、前記予測された反りが負反りである前記第２絶縁回路基板、及び前記予測された反りがうねりである前記プリント基板の組み合わせを選択する組立部と、
    を備えることを特徴とする半導体製造装置。
  3. 第１絶縁回路基板と、前記第１絶縁回路基板の上面に搭載された第１半導体チップと、前記第１絶縁回路基板の上方に配置されたプリント基板と、前記プリント基板に挿入され、前記第１絶縁回路基板の上面に一端が接合された第１外部端子と、前記プリント基板に挿入され、前記第１半導体チップの上面に一端が接合された第１ピンと、前記第１絶縁回路基板と離間して配置された第２絶縁回路基板と、前記第２絶縁回路基板の上面に搭載された第２半導体チップと、前記プリント基板に挿入され、前記第２絶縁回路基板の上面に一端が接合された第２外部端子と、前記プリント基板に挿入され、前記第２半導体チップの上面に一端が接合された第２ピンとを備え、前記第１絶縁回路基板及び前記プリント基板が、互いに相補的な反りを有し、前記第２絶縁回路基板及び前記プリント基板が、互いに相補的な反りを有し、前記第１絶縁回路基板が正反りを有し、前記第２絶縁回路基板が負反りを有し、前記プリント基板がうねりを有し、前記プリント基板の前記第１絶縁回路基板に対向する一部が下側に凸であり、前記プリント基板の前記第２絶縁回路基板に対向する一部が上側に凸である半導体装置の製造方法であって、
    複数の絶縁回路基板の形状をそれぞれ測定する工程と、
    複数のプリント基板の形状をそれぞれ測定する工程と、
    前記複数の絶縁回路基板の形状の測定結果に基づき、前記第１ピンと前記第１半導体チップを接合し、且つ前記第２ピンと前記第２半導体チップを接合するための加熱時における前記複数の絶縁回路基板のそれぞれの反り方向を予測する工程と、
    前記複数のプリント基板の形状の測定結果に基づき、前記加熱時における前記複数のプリント基板のそれぞれの反り方向を予測する工程と、
    前記複数の絶縁回路基板及び前記複数のプリント基板から、前記予測された反りが正反りである前記第１絶縁回路基板、前記予測された反りが負反りである前記第２絶縁回路基板、及び前記予測された反りがうねりである前記プリント基板の組み合わせを選択する工程と、
    を含むことを特徴とする半導体装置の製造方法。
JP2019209021A 2019-11-19 2019-11-19 半導体装置、半導体製造装置及び半導体装置の製造方法 Active JP7409035B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2019209021A JP7409035B2 (ja) 2019-11-19 2019-11-19 半導体装置、半導体製造装置及び半導体装置の製造方法
US17/093,998 US11552021B2 (en) 2019-11-19 2020-11-10 Semiconductor device, semiconductor manufacturing apparatus and method of manufacturing semiconductor device having printed circuit board and insulating board with complementary warps

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019209021A JP7409035B2 (ja) 2019-11-19 2019-11-19 半導体装置、半導体製造装置及び半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2021082708A JP2021082708A (ja) 2021-05-27
JP7409035B2 true JP7409035B2 (ja) 2024-01-09

Family

ID=75909202

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019209021A Active JP7409035B2 (ja) 2019-11-19 2019-11-19 半導体装置、半導体製造装置及び半導体装置の製造方法

Country Status (2)

Country Link
US (1) US11552021B2 (ja)
JP (1) JP7409035B2 (ja)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013118478A (ja) 2011-12-02 2013-06-13 Samsung Electronics Co Ltd 情報処理装置及び情報処理方法
US20140268603A1 (en) 2013-03-12 2014-09-18 International Business Machines Corporation Area array device connection structures with complimentary warp characteristics
US20140361442A1 (en) 2013-06-10 2014-12-11 Yong-Kwan Lee Semiconductor package and method of manufacturing the semiconductor package
JP2015151235A (ja) 2014-02-14 2015-08-24 凸版印刷株式会社 塗布装置
JP2018011853A (ja) 2016-07-22 2018-01-25 キヤノン株式会社 放射線撮影装置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3859963B2 (ja) 2000-11-29 2006-12-20 シャープ株式会社 半導体装置及びその製造方法
JP2013157377A (ja) 2012-01-27 2013-08-15 Fuji Electric Co Ltd 半導体装置の半田付け方法および半田付け治具
WO2013118478A1 (ja) * 2012-02-09 2013-08-15 富士電機株式会社 半導体装置
JP2013232495A (ja) 2012-04-27 2013-11-14 Mitsubishi Electric Corp 半導体装置
CN104919589B (zh) 2012-10-15 2019-01-29 富士电机株式会社 半导体装置
EP3043379B1 (en) * 2014-04-01 2020-08-05 Fuji Electric Co., Ltd. Semiconductor device
JP2016046509A (ja) 2014-08-21 2016-04-04 イビデン株式会社 プリント配線板および半導体パッケージ
JP6432712B2 (ja) * 2016-07-11 2018-12-05 三菱電機株式会社 半導体装置
JP7214966B2 (ja) * 2018-03-16 2023-01-31 富士電機株式会社 半導体装置及び半導体装置の製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013118478A (ja) 2011-12-02 2013-06-13 Samsung Electronics Co Ltd 情報処理装置及び情報処理方法
US20140268603A1 (en) 2013-03-12 2014-09-18 International Business Machines Corporation Area array device connection structures with complimentary warp characteristics
US20140361442A1 (en) 2013-06-10 2014-12-11 Yong-Kwan Lee Semiconductor package and method of manufacturing the semiconductor package
JP2015151235A (ja) 2014-02-14 2015-08-24 凸版印刷株式会社 塗布装置
JP2018011853A (ja) 2016-07-22 2018-01-25 キヤノン株式会社 放射線撮影装置

Also Published As

Publication number Publication date
US20210151378A1 (en) 2021-05-20
US11552021B2 (en) 2023-01-10
JP2021082708A (ja) 2021-05-27

Similar Documents

Publication Publication Date Title
US6844621B2 (en) Semiconductor device and method of relaxing thermal stress
JP4692708B2 (ja) セラミックス回路基板およびパワーモジュール
JP5542567B2 (ja) 半導体装置
CN100390977C (zh) 半导体器件及其制造方法
US8050054B2 (en) Electronic device with a base plate
JPH104156A (ja) 半導体装置用絶縁基板及び半導体装置
EP3358615B1 (en) Silicon nitride circuit board and semiconductor module using same
JP6580259B2 (ja) 電力用半導体装置
JP6849660B2 (ja) 半導体装置
CN106847781A (zh) 功率模块封装及其制造方法
JPH11265976A (ja) パワー半導体モジュールおよびその製造方法
JP4124040B2 (ja) 半導体装置
JP2000183222A (ja) 半導体装置およびその製造方法
JP7409035B2 (ja) 半導体装置、半導体製造装置及び半導体装置の製造方法
JPH10190176A (ja) 回路基板
JP7233604B2 (ja) 半導体装置およびその製造方法
JPH10247763A (ja) 回路基板及びその製造方法
US8503181B2 (en) Semiconductor device with a zigzag radiator
KR20140042683A (ko) 반도체 유닛 및 그의 제조 방법
JP7310161B2 (ja) 半導体装置及びその製造方法
JP7230419B2 (ja) 半導体装置、半導体装置の製造方法
US20050269689A1 (en) Conductor device and method of manufacturing thereof
WO2018164206A1 (ja) 絶縁回路基板用端子および絶縁回路基板複合体および半導体装置複合体
JPH09307020A (ja) セラミックパッケージ
JPS63224242A (ja) 熱伝達装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20221014

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230718

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230914

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20231121

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20231204

R150 Certificate of patent or registration of utility model

Ref document number: 7409035

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150