JP6580259B2 - 電力用半導体装置 - Google Patents

電力用半導体装置 Download PDF

Info

Publication number
JP6580259B2
JP6580259B2 JP2018518881A JP2018518881A JP6580259B2 JP 6580259 B2 JP6580259 B2 JP 6580259B2 JP 2018518881 A JP2018518881 A JP 2018518881A JP 2018518881 A JP2018518881 A JP 2018518881A JP 6580259 B2 JP6580259 B2 JP 6580259B2
Authority
JP
Japan
Prior art keywords
semiconductor element
upper electrode
semiconductor device
insulating substrate
power semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018518881A
Other languages
English (en)
Other versions
JPWO2017203650A1 (ja
Inventor
優 福
優 福
範之 別芝
範之 別芝
石井　隆一
隆一 石井
隆行 山田
隆行 山田
貴夫 三井
貴夫 三井
功明 林
功明 林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of JPWO2017203650A1 publication Critical patent/JPWO2017203650A1/ja
Application granted granted Critical
Publication of JP6580259B2 publication Critical patent/JP6580259B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/52—Mounting semiconductor bodies in containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/043—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3672—Foil-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L24/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/40137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73221—Strap and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00012—Relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1027—IV
    • H01L2924/10272—Silicon Carbide [SiC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/1033—Gallium nitride [GaN]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3512—Cracking

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Description

本発明は、電力用半導体装置に関し、特に耐久性の向上と低コスト化を図るための構造に関する。
電力用半導体装置は、産業用機器から家電、情報端末まで幅広い機器の主電力の制御に用いられており、特に車載用等の輸送機器においては高い信頼性が求められる。従来の電力用半導体装置として、特許文献１には、絶縁基板の上面にパワー半導体素子がはんだを介して接合されると共に、絶縁基板の裏面にアルミニウム製の放熱部材がはんだを介して接合され、さらに、パワー半導体素子の上側電極がボンディングワイヤを介して外部端子と接続されている電力用半導体装置が提示されている。
この特許文献１のように、放熱部材と絶縁基板の接合にはんだを用いることにより接合部の熱抵抗の低減が図られ、アルミニウム製の放熱部材を用いることにより軽量な電力用半導体装置が得られる。なお、特許文献１では、放熱部材の絶縁基板との接合部を鉄製の枠材で嵌合することにより、アルミニウム製の放熱部材の熱膨張による伸びを拘束している。
また、特許文献２には、半導体素子の裏面電極と配線部材の接合に、金属焼結体を用いた電力用半導体装置が開示されている。この先行例では、配線部材の回路面側にペースト状の接合材を塗布し、その上に電力用半導体素子の裏面を対向させて配置した状態で、上下方向から加圧および加熱することにより、金属焼結体からなる接合層を形成している。この特許文献２のように、半導体素子と配線部材の接合に金属焼結体を用いることにより、接合部にクラックが発生せず、高温動作での接合信頼性が向上する。
特開２０１５−２２０３８２号公報 特開２０１４−２３９１７０号公報
しかしながら、比較的線膨張係数の大きいアルミニウム製の放熱部材と絶縁基板との接合にはんだを用いた場合、アルミニウムと絶縁基板の線膨張係数の差が大きく、早期にはんだクラックが発生し熱伝導を阻害するため冷却不足となる。はんだクラックを防止するためには、絶縁基板の接合面の銅（Ｃｕ）パターン層の厚さ寸法を大きくして、絶縁基板の線膨張係数をアルミニウムの線膨張係数に近づけることが考えられる。
一方、絶縁基板の銅パターン層の厚さ寸法を大きくした場合、半導体素子と絶縁基板の線膨張係数の差が大きくなり、半導体素子と絶縁基板を接合しているはんだに早期にクラックが発生するという問題が生じる。近年、シリコン（Ｓｉ）に代わる半導体材料として開発が進められている炭化珪素（ＳｉＣ）を用いた半導体素子の場合、１５０℃以上の高温動作が可能であるが、はんだクラックの発生を防ぐために高温動作が制限されてしまい、炭化珪素の利点を生かしきれないという課題がある。
また、特許文献１では、アルミニウム製の放熱部材の熱膨張による伸びを拘束するために、放熱部材の絶縁基板との接合部を鉄製の枠材で嵌合しているが、放熱部材の接合部は複数のブロックに分割されており、各ブロックの外周に枠材を固定する必要があり、部品点数の増加による材料費の上昇や製造工程の煩雑化を招くという問題がある。
一方、特許文献２のように、半導体素子と絶縁基板を金属焼結体で接合した場合、接合部のはんだクラックを回避することはできるが、金属焼結体による接合時の加圧により半導体素子の上側電極が割れることがあった。割れが生じた上側電極は面内電流分布が不均一になり、特定の箇所に電流が集中して半導体素子が破壊する恐れがある。
また、特許文献１では、ワイヤボンドにより半導体素子の上側電極と外部端子を接続しているが、大電流を流す半導体素子の場合、相当数のボンディングワイヤを接続する必要がある。このため、複数の絶縁基板が搭載される大型の電力用半導体装置では、ワイヤボンド工数が多くなり加工費が増大するという問題がある。また、ワイヤボンドを１本でも失敗すると、放熱部材である冷却器と複数の絶縁基板が廃却となるため、仕損費が増加するという問題がある。
本発明は、上記問題点に鑑み、車載用等の厳しい環境下での使用にも耐え得る高い信頼性を実現することが可能であり、且つ安価な電力用半導体装置を提供することを目的とする。
本発明に係る電力用半導体装置は、絶縁基板の一方の主面に金属焼結体を介して接合されている半導体素子と、絶縁基板の他方の主面にはんだを介して接合されているアルミニウム製の冷却器と、半導体素子の絶縁基板との接合面と反対側の同じ面上にそれぞれ設けられた上側電極および保護膜と、上側電極にはんだを介して接合されているリードを備え、保護膜は、上側電極の周縁端部と接するように配置され、上側電極よりも厚さ寸法が小さく、且つ上側電極と接している端部が半導体素子の面に対して９０度未満の傾斜面を有しており、上側電極の周縁端部は傾斜面を含む保護膜の端部に乗り上げているものである。
本発明に係る電力用半導体装置によれば、半導体素子の保護膜の厚さ寸法を上側電極の厚さ寸法よりも小さくしたので、金属焼結体による接合時の上方向からの加圧によって保護膜が押されることなく、保護膜の傾斜面に乗り上げている上側電極を引き剥がす力が働かないため、上側電極の割れが発生せず、半導体素子の健全性が保たれる。また、アルミニウム製の冷却器にはんだを介して絶縁基板を接合し、アルミニウムとの線膨張係数の差が小さくなるように絶縁基板の線膨張係数を最適化することにより、はんだの早期のクラックの発生を抑制することができる。さらに、絶縁基板と半導体素子を金属焼結体により接合しているので、絶縁基板と半導体素子の接合部にクラックが発生しない。これらのことから、本発明によれば、車載用等の厳しい環境下での使用にも耐え得る高い信頼性を実現することが可能であり、且つ、部品点数および材料費の増加や製造工程の煩雑化を伴わない安価な電力用半導体装置が得られる。
本発明の上記以外の目的、特徴、観点及び効果は、図面を参照する以下のこの発明の詳細な説明から、さらに明らかになるであろう。
本発明の実施の形態１に係る電力用半導体装置の構成を示す断面図である。 本発明の実施の形態１に係る電力用半導体装置の絶縁基板の構成を示す断面図である。 本発明の実施の形態１に係る半導体素子の上側電極の構成を示す部分断面図である。 本発明の実施の形態１に係る電力用半導体装置の実装工程を示す図である。 従来の電力用半導体装置における半導体素子の上側電極の構成を示す部分断面図である。 従来の電力用半導体装置の実装工程を示す図である。 本発明の実施の形態１に係る半導体素子に応力を加えた場合の故障率をワイブルプロットした図である。 本発明の実施の形態１に係る電力用半導体装置における絶縁基板の層構成と半導体素子への応力をシミュレーションした例を示す図である。 本発明の実施の形態１に係る電力用半導体装置における絶縁基板の層構成と半導体素子への応力をシミュレーションにより計算した結果を示す図である。 本発明の実施の形態１に係る電力用半導体装置のリードの構成を示す断面図である。 本発明の実施の形態１に係る半導体素子におけるパワーサイクル評価の結果を示す図である。
実施の形態１．
以下に、本発明の実施の形態１に係る電力用半導体装置について、図面に基づいて説明する。図１は、本実施の形態１に係る電力用半導体装置である電力変換装置の構成を示す断面図、図２は、本実施の形態１に係る電力用半導体装置の絶縁基板の構成を示す断面図、および図３は、本実施の形態１に係る半導体素子の上側電極の構成を示す部分断面図である。なお、各図において、図中、同一、相当部分には同一符号を付している。
本実施の形態１に係る電力用半導体装置は、図１に示すように、絶縁基板１、半導体素子３ａ、３ｂ（総称して半導体素子３）、アルミニウム製の冷却器５、リード７、ケース９およびシリコンゲル１２等から構成される。絶縁基板１は、一方の主面１ａに金属焼結体２を介して半導体素子３が接合され、他方の主面１ｂには、はんだ４を介して冷却器５が接合されている。絶縁基板１は、図２に示すように、絶縁層１３の両面に接合された銅板１４を有し、銅板１４の表面には銅（Ｃｕ）パターン層が形成されている。
絶縁基板１の主面１ａの所定箇所には、金属焼結体２を介して半導体素子３の裏面電極（図示省略）が接合される。金属焼結体２としては、例えば銀（Ａｇ）の焼結体が用いられる。半導体素子３の絶縁基板１との接合面と反対側の面には、図３に示すように、保護膜３３および上側電極３４が設けられている。上側電極３４には、銅とインバーのクラッド材であるリード７が、はんだ６を介して接合されている。リード７は、ケース９に固定されたバスバ８と溶接により接合されている。
なお、半導体素子３は、例えばＩＧＢＴであり、駆動基板（図示省略）と接続された信号ピン１１とアルミニウム配線であるワイヤ１０により接続され、信号が入力される。ケース９の内部は、シリコンゲル１２によりリード７の上側まで封止されている。
本実施の形態１に係る半導体素子３の上側電極３４の構造について、図３を用いて説明する。半導体素子３は、シリコン基板３１上にアルミニウム−シリコン合金層３２（以下、ＡｌＳｉ層３２）が形成され、このＡｌＳｉ層３２の上に、保護膜３３および上側電極３４が設けられている。その製造方法は、まず、ＡｌＳｉ層３２が形成されたシリコン基板３１上に保護膜３３を形成し、この保護膜３３をマスクとしてニッケル（Ｎｉ）めっきを施し、上側電極３４を形成する。
保護膜３３は、上側電極３４の周縁端部と接するように配置されており、上側電極３４よりも厚さ寸法が小さい。保護膜３３の上側電極３４と接している端部は、半導体素子３の面に対して９０度未満の傾斜面３３ａを有しており、上側電極３４の周縁端部は傾斜面３３ａを含む保護膜３３の端部に乗り上げている。
このように構成された上側電極３４を有する半導体素子３を、金属焼結体２により絶縁基板１と接合する実装工程について、図４を用いて説明する。また、比較例として、従来の電力用半導体装置における半導体素子の上側電極構造を図５に示し、従来の電力用半導体装置の半導体素子と絶縁基板を金属焼結体により接合する実装工程を図６に示す。電力用半導体装置の実装工程では、ペースト状の接合材を絶縁基板１の所定箇所に塗布し、その上に半導体素子３の裏面を対向させて配置した状態で加圧および加熱することにより金属焼結体２を形成する。
従来の半導体素子３０においても、図５に示すように、先に形成された保護膜３３をマスクとして、ニッケルめっきにより上側電極３４が形成されるが、保護膜３３は上側電極３４よりも厚さ寸法を大きく形成されていた。また、保護膜３３の上側電極３４と接している端部は傾斜面３３ａとなっており、上側電極３４の周縁端部は保護膜３３の傾斜面３３ａに乗り上げている。
このように構成された従来の半導体素子３０を金属焼結体２により絶縁基板１と接合する実装工程では、図６中、矢印Ａで示すように、半導体素子３０の上側電極３４側から加圧するため、厚さ寸法の大きい保護膜３３が加圧治具４０に押され、保護膜３３の傾斜面３３ａに乗り上げている上側電極３４を半導体素子３０のＡｌＳｉ層３２から引き剥がす方向に力が働く（図中、矢印Ｂ）。これにより、半導体素子３０の上側電極３４に割れ３４ａが発生することがあった。
これに対し、本実施の形態１による半導体素子３の場合、図４中、矢印Ａで示すように、半導体素子３の上側電極３４側から加圧すると、保護膜３３より厚さ寸法が大きい上側電極３４が加圧治具４０に押され、上側電極３４を引き剥がす力は発生しない。このため、上側電極３４が割れることなく、半導体素子３の健全性が保たれる。すなわち、本実施の形態１に係る半導体素子３の上側電極構造は、絶縁基板１との接合部におけるはんだクラックを回避するための金属焼結体２による接合に適した構成である。
また、本実施の形態１に係る電力用半導体装置は、軽量で比較的線膨張係数の大きいアルミニウム製の冷却器５を備え、絶縁基板１と冷却器５の接合にははんだ４を用いている。このような場合、アルミニウムと絶縁基板１の線膨張係数の差が大きいと、はんだ４に早期にクラックが発生することがあるため、絶縁基板１の線膨張係数をアルミニウムの線膨張係数に近づける必要がある。
なお、絶縁基板１と半導体素子３との接合にはんだを用いている場合は、絶縁基板１と半導体素子３の線膨張係数の差を小さくしてはんだクラックを防止する必要があるが、絶縁基板１の線膨張係数を半導体素子３の線膨張係数に近づけると、アルミニウムの線膨張係数との差が大きくなるという矛盾が生じる。本実施の形態１では、絶縁基板１と半導体素子３との接合に金属焼結体２を用いているためクラックは発生しない。従って、アルミニウムとの線膨張係数の差が小さくなるように、絶縁基板１の線膨張係数を最適化すれば良い。
本実施の形態１に係る電力用半導体装置の絶縁基板１は、図２に示すように、絶縁層１３である窒化珪素（ＳｉＮ）の両面に接合された銅板１４を有し、絶縁層１３の厚さ寸法は０．３ｍｍ〜０．３４ｍｍ、銅板１４の厚さ寸法は０．７５ｍｍ〜０．８５ｍｍとしている。
図７は、本実施の形態１に係る電力用半導体装置の半導体素子に応力を加えた場合の故障率をワイブルプロットした図である。半導体素子３として厚さ１２０μｍのシリコン基板の抗折強度を１０個のサンプルについて測定し、それぞれのサンプルが破壊に至る時に発生する応力値をプロットしている。例えば半導体素子３が２０個搭載された電力用半導体装置の目標故障率を１ｐｐｍとした場合、１ｐｐｍ÷２０個の破壊応力は１１７Ｍｐａと見積もることができた。
なお、前述の絶縁基板１の層構成、すなわち絶縁層１３の厚さ寸法０．３ｍｍ〜０．３４ｍｍ、銅板１４の厚さ寸法０．７５ｍｍ〜０．８５ｍｍにおいて、線膨張係数が最もアルミニウムに近い構成は、絶縁層１３の厚さ寸法が最小の０．３ｍｍ、銅板１４の厚さ寸法が最大の０．８５ｍｍの組み合わせである（図９に示すサンプル４）。この組み合わせの時、絶縁基板１の線膨張係数が最も大きくなることから、半導体素子３にかかる応力が最大となる。すなわち、サンプル４において目標の応力を満たせば、上記絶縁基板１の層構成は目標の応力を満たすことになる。
本実施の形態１では、半導体素子３にかかる応力が１１７Ｍｐａ以下となるような絶縁基板１の層構成を、シミュレーションにより計算した。図８は、電力用半導体装置における絶縁基板の層構成と半導体素子にかかる応力をシミュレーションした例を示し、図９は、シミュレーションによる計算結果を示している。シミュレーションでは、−４０℃から１５０℃の温度変化を繰り返す熱衝撃試験において冷却器５、絶縁基板１、および半導体素子３にかかる応力を計算し、半導体素子３にかかる応力として半導体素子３の端部の若干内側の値を参考にした。なお、図８では、便宜上、おおまかな応力の分布を示しているが、実際にはさらに詳細な応力分布を求めた。
図９に示すサンプル１、すなわち絶縁層１３である窒化珪素の厚さ寸法０．３２ｍｍ、銅板１４の厚さ寸法０．８ｍｍを、絶縁基板１の基準の層構成とした。この基準の層構成で半導体素子３にかかる応力は９０Ｍｐａであり、目標の応力１１７Ｍｐａを十分に満足している。なお、窒化珪素の厚さ寸法がサンプル１よりも大きい０．３４ｍｍであり、且つ銅板１４の厚さ寸法がサンプル１よりも小さい０．７５ｍｍの場合は、絶縁基板１の線膨張係数はサンプル１よりも小さくなり、半導体素子３への応力は小さくなるため、目標の破壊応力を満足することは明らかである。
銅板１４の厚さ寸法をサンプル１の０．８ｍｍから１．０ｍｍへ大きくしたサンプル２では、絶縁基板１の線膨張係数がサンプル１よりも大きくなるため、半導体素子３への応力は１１５Ｍｐａと大きくなった。このサンプル２においても、目標の応力１１７Ｍｐａを辛うじて満たしているが、信頼性の観点から銅板の厚さを１．０ｍｍにすることは望ましくないと判断した。
また、絶縁層１３の厚さ寸法をサンプル１の０．３２ｍｍから０．２５ｍｍへ小さくしたサンプル３においても、絶縁基板１の線膨張係数がサンプル１よりも大きくなるため、半導体素子３への応力は１１０Ｍｐａと大きくなった。このサンプル３においても、目標の応力１１７Ｍｐａを満たしているが、信頼性の観点から絶縁層１３の厚さを０．２５ｍｍにすることは望ましくないと判断した。
このように、サンプル２およびサンプル３では、基準の層構成に対して銅板１４の厚さ寸法を大きくしたり、あるいは絶縁層１３の厚さ寸法を小さくしたりすることで、絶縁基板１の線膨張係数は大きくなりアルミニウムに近づくが、半導体素子３への応力が増加し、半導体素子３が割れる確率が増加する。
一方、絶縁層１３の厚さ寸法をサンプル１の０．３２ｍｍから０．３ｍｍへ小さくし、銅板１４の厚さ寸法をサンプル１の０．８ｍｍから０．８５ｍｍへ大きくしたサンプル４は、半導体素子３への応力は１０２Ｍｐａであり、目標の応力１１７Ｍｐａを満たしていた。
なお、図９では、４つのサンプルの計算結果を示しているが、さらに多くのサンプルについて詳細にシミュレーションを行った結果、絶縁基板１の絶縁層１３として、厚さ寸法０．３ｍｍ〜０．３４ｍｍの窒化珪素を用い、両側の銅板１４として、厚さ寸法０．７５ｍｍ〜０．８５ｍｍの銅板を用いることにより、半導体素子３への目標の応力１１７Ｍｐａを満足し、且つアルミニウムの線膨張係数との差が小さい絶縁基板１が得られることが明らかになった。
次に、半導体素子３の上側電極３４に、はんだ６を介して接合されるリード７の構成について、図１０を用いて説明する。本実施の形態１に係る電力用半導体装置において、半導体素子３の上側電極３４に接合されるリード７は、インバー７２の両側に銅７１を重ね、圧力を加えて接合した３層構造のクラッド材であり、銅、インバー、銅の厚さ寸法の比率は１：１：１である。また、リード７の線膨張係数は、８ｐｐｍ／℃〜１２ｐｐｍ／℃、さらに望ましくは９ｐｐｍ／℃〜１１ｐｐｍ／℃である。
本実施の形態１において、上側電極３４にはんだ６により接合されるリード７を、銅７１とインバー７２のクラッド材としている理由について説明する。本実施の形態１に係る電力用半導体装置は、封止材としてシリコンゲル１２を用いることを想定している。封止材としてエポキシ樹脂を用いる場合は、上側電極３４と銅のみからなるリードを接合するはんだ６のクラックを抑制することができる。
しかしながら、アルミニウム製の冷却器を用いた電力用半導体装置では、アルミニウムと絶縁基板１の線膨張係数に差があることから、熱衝撃試験等で低温になると上方向に凸状に反り、エポキシ樹脂が絶縁基板１から引き剥がされる方向に力が働く。この反りによってエポキシ樹脂が半導体素子３から剥離され、半導体素子３が破壊される場合がある。
このため、本実施の形態１に係る電力用半導体装置においては、低温においても半導体素子３から剥離し難いシリコンゲル１２を用い、半導体素子３の破壊を防止している。ただし、封止材としてシリコンゲル１２を用いた場合は、半導体素子３の上側電極３４とリード７を接合しているはんだ６のクラックが発生しやすくなるため、これを抑制する必要がある。
本実施の形態１に係る電力用半導体装置では、リード７を銅７１とインバー７２のクラッド材とし、且つ半導体素子３の破壊を防止するために線膨張係数を最適化している。リード７の線膨張係数を小さくすると半導体素子３の線膨張係数との差が小さくなるため、半導体素子３にかかる応力が小さくなり、半導体素子３の破壊を防止することができる。一方、リード７の線膨張係数を小さくすると、はんだ６との線膨張係数との差が大きくなり、その差が大きくなり過ぎると、はんだ６のクラックが早期に発生する。
本実施の形態１に係る半導体素子３において、はんだの耐久評価として一般的に実施されているパワーサイクル評価を行った結果を図１１に示す。図１１において、サンプルＡ（△）は、本実施の形態１に係る電力用半導体装置に採用されているリード７、すなわち銅、インバー、銅の厚さ寸法の比率が１：１：１、線膨張係数が１０ｐｐｍ／℃のクラッド材をはんだにより接合した半導体素子である。
また、サンプルＢ（□）は、本実施の形態１の比較例であり、銅、インバー、銅の厚さ寸法の比率が１：３：１、線膨張係数が７ｐｐｍ／℃のクラッド材をはんだにより接合した半導体素子である。また、サンプルＣ（◇）は、従来のワイヤボンドによるアルミニウム配線を有する半導体素子である。
図１１に示すように、従来のアルミニウム配線を有するサンプルＣは、パワーサイクル評価（条件ΔＴｊ＝９０℃）の結果、８０，０００ｃｙｃにて断線が発生した。また、本実施の形態１の比較例のクラッド材を用いたサンプルＢは、パワーサイクル評価の結果、４５，０００ｃｙｃにてはんだ６にクラックが入り、従来のアルミニウム配線以下の結果となった。
これに対し、本実施の形態１に係る電力用半導体装置に採用されているクラッド材を用いたサンプルＡは、３００，０００ｃｙｃまで寿命が延びるという良好な評価結果が得られた。また、サンプルＡに対し、半導体素子３の破壊有無確認として−４０℃から１５０℃の温度変化を繰り返す熱衝撃試験を相当数実施したが、半導体素子３の破壊は確認されなかった。なお、サンプルＡは、線膨張係数が１０ｐｐｍ／℃であるが、線膨張係数が１０ｐｐｍ±２ｐｐｍで、銅、インバー、銅の厚さ寸法の比率が１：１：１のクラッド材であっても、従来例以上の十分な寿命が得られることを確認した。
これらの評価結果から、半導体素子３の上側電極３４にはんだ付けされるリード７を銅７１とインバー７２のクラッド材とし、銅、インバー、銅の厚さ寸法の比率を１：１：１、線膨張係数を８ｐｐｍ／℃〜１２ｐｐｍ／℃、とすることにより、半導体素子３の破壊が発生せず、はんだ６の耐久性が従来のワイヤボンドによるアルミニウム配線に比べて著しく向上することが明らかになった。
以上のように、本実施の形態１に係る電力用半導体装置によれば、半導体素子３の上側電極３４の周縁端部と接するように配置された保護膜３３の厚さ寸法を、上側電極３４の厚さ寸法よりも小さくしたので、金属焼結体２による接合時の上方向からの加圧によって保護膜３３が押されることなく、保護膜３３の傾斜面３３ａに乗り上げている上側電極３４を引き剥がす力が働かないため、上側電極３４の割れが発生せず、半導体素子３の健全性が保たれる。
また、アルミニウム製の冷却器５にはんだ４を介して絶縁基板１を接合し、アルミニウムとの線膨張係数の差が小さくなるように絶縁基板１の線膨張係数を最適化したので、はんだ４の早期のクラックの発生を抑制することができる。また、冷却器５と絶縁基板１の接合にはんだ４を用いることにより熱抵抗の低減が図られ、アルミニウム製の冷却器５を用いることにより軽量な電力用半導体装置が得られる。さらに、絶縁基板１と半導体素子３を金属焼結体２により接合しているので、絶縁基板１と半導体素子３の線膨張係数の差が大きくても接合部にクラックが発生しない。
また、半導体素子３の上側電極３４にはんだ６により接合されるリード７を、線膨張係数を最適化した銅７１とインバー７２のクラッド材とすることにより、従来のワイヤボンドによるアルミニウム配線以上の耐久性を実現することができると共に、冷却器５に複数の絶縁基板１を搭載する場合も、半導体素子３の上側電極３４にリード７を一括してはんだ付けすることができるため、従来のワイヤボンド工程に比べて加工費の低減が図られ、仕損費が抑えられる。
従って、本実施の形態１によれば、冷却器５と絶縁基板１の接合部、半導体素子３と絶縁基板１の接合部、および半導体素子３とリード７の接合部において高い耐久性が得られ、車載用等の厳しい環境下での使用にも耐え得る高い信頼性を実現することが可能であり、且つ、材料費および加工費等の増加を伴わない安価な電力用半導体装置が得られるものである。なお、本発明は、その発明の範囲内において、実施の形態を適宜、変形、省略することが可能である。

Claims (6)

  1. 絶縁基板の一方の主面に金属焼結体を介して接合されている半導体素子、前記絶縁基板の他方の主面にはんだを介して接合されているアルミニウム製の冷却器、前記半導体素子の前記絶縁基板との接合面と反対側の同じ面上にそれぞれ設けられた上側電極および保護膜、前記上側電極にはんだを介して接合されているリードを備え、
    前記保護膜は、前記上側電極の周縁端部と接するように配置され、前記上側電極よりも厚さ寸法が小さく、且つ前記上側電極と接している端部が前記半導体素子の面に対して９０度未満の傾斜面を有しており、前記上側電極の前記周縁端部は前記傾斜面を含む前記保護膜の前記端部に乗り上げていることを特徴とする電力用半導体装置。
  2. 前記リードは、銅とインバーのクラッド材であることを特徴とする請求項１記載の電力用半導体装置。
  3. 前記リードは、線膨張係数が８ｐｐｍ／℃〜１２ｐｐｍ／℃であることを特徴とする請求項２記載の電力用半導体装置。
  4. 前記リードは、銅、インバー、銅の３層構造であり、それらの厚さ寸法の比率が１：１：１であることを特徴とする請求項２または請求項３記載の電力用半導体装置。
  5. 前記金属焼結体は、銀の焼結体であることを特徴とする請求項１から請求項４のいずれか一項に記載の電力用半導体装置。
  6. 前記絶縁基板は、絶縁層である窒化珪素の両面に接合されている銅板を有し、前記絶縁層の厚さ寸法は０．３ｍｍ〜０．３４ｍｍであり、前記銅板の厚さ寸法は０．７５ｍｍ〜０．８５ｍｍであることを特徴とする請求項１から請求項５のいずれか一項に記載の電力用半導体装置。
JP2018518881A 2016-05-26 2016-05-26 電力用半導体装置 Active JP6580259B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2016/065550 WO2017203650A1 (ja) 2016-05-26 2016-05-26 電力用半導体装置

Publications (2)

Publication Number Publication Date
JPWO2017203650A1 JPWO2017203650A1 (ja) 2018-09-20
JP6580259B2 true JP6580259B2 (ja) 2019-09-25

Family

ID=60411202

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018518881A Active JP6580259B2 (ja) 2016-05-26 2016-05-26 電力用半導体装置

Country Status (5)

Country Link
US (1) US10403559B2 (ja)
JP (1) JP6580259B2 (ja)
CN (1) CN109155305B (ja)
DE (1) DE112016006908T5 (ja)
WO (1) WO2017203650A1 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7351209B2 (ja) 2019-12-17 2023-09-27 富士電機株式会社 半導体装置
JP7484156B2 (ja) 2019-12-18 2024-05-16 富士電機株式会社 半導体装置
WO2022004589A1 (ja) * 2020-06-30 2022-01-06 三菱電機株式会社 端子部材、集合体、半導体装置およびこれらの製造方法
US11664327B2 (en) * 2020-11-17 2023-05-30 STATS ChipPAC Pte. Ltd. Selective EMI shielding using preformed mask
WO2022109552A1 (en) * 2020-11-18 2022-05-27 Sharfi Benjamin K Diamond-based thermal cooling devices methods and materials
DE112022000219T5 (de) * 2021-07-16 2023-08-17 Fuji Electric Co., Ltd. Halbleitervorrichtung

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07118514B2 (ja) 1989-04-24 1995-12-18 株式会社東芝 半田バンプ型半導体装置
JP3387478B2 (ja) 1999-06-30 2003-03-17 セイコーエプソン株式会社 半導体装置およびその製造方法
KR100565139B1 (ko) * 2001-02-22 2006-03-30 니뽄 가이시 가부시키가이샤 전자 회로용 부재 및 그 제조 방법과 전자 부품
US7821130B2 (en) * 2008-03-31 2010-10-26 Infineon Technologies Ag Module including a rough solder joint
JP6120685B2 (ja) 2013-06-10 2017-04-26 三菱電機株式会社 電力用半導体装置の製造方法
JP6300633B2 (ja) 2014-05-20 2018-03-28 三菱電機株式会社 パワーモジュール
JP6494178B2 (ja) * 2014-05-22 2019-04-03 三菱電機株式会社 電力半導体装置
JP6257478B2 (ja) 2014-09-02 2018-01-10 三菱電機株式会社 電力用半導体装置
DE112014007221B4 (de) * 2014-12-26 2023-10-19 Hitachi Power Semiconductor Device, Ltd. Halbleitervorrichtung, Verfahren zur Herstellung selbiger und Halbleitermodul
JP6613929B2 (ja) * 2016-02-01 2019-12-04 三菱マテリアル株式会社 Ａｇ下地層付き金属部材、Ａｇ下地層付き絶縁回路基板、半導体装置、ヒートシンク付き絶縁回路基板、及び、Ａｇ下地層付き金属部材の製造方法
JP6904094B2 (ja) * 2016-06-23 2021-07-14 三菱マテリアル株式会社 絶縁回路基板の製造方法
JP6945418B2 (ja) * 2017-10-24 2021-10-06 三菱電機株式会社 半導体装置および半導体装置の製造方法

Also Published As

Publication number Publication date
WO2017203650A1 (ja) 2017-11-30
DE112016006908T5 (de) 2019-02-14
CN109155305A (zh) 2019-01-04
JPWO2017203650A1 (ja) 2018-09-20
US20190074236A1 (en) 2019-03-07
CN109155305B (zh) 2022-02-18
US10403559B2 (en) 2019-09-03

Similar Documents

Publication Publication Date Title
JP6580259B2 (ja) 電力用半導体装置
US8987895B2 (en) Clad material for insulating substrates
JP4569473B2 (ja) 樹脂封止型パワー半導体モジュール
CN107112316B (zh) 半导体模块
US20110298121A1 (en) Power semiconductor device
JP5214936B2 (ja) 半導体装置
JP6576108B2 (ja) 電力用半導体装置
JP5370460B2 (ja) 半導体モジュール
WO2017183222A1 (ja) 半導体装置およびその製造方法
KR20100130960A (ko) 반도체 장치 및 반도체 장치의 제조 방법
JP6129090B2 (ja) パワーモジュール及びパワーモジュールの製造方法
JP2018098282A (ja) 半導体装置
US10937731B2 (en) Semiconductor module and method for manufacturing semiconductor module
JP2004158659A (ja) モジュール構造体とそれを用いたモジュール
JP6259625B2 (ja) 絶縁基板と冷却器の接合構造体、その製造方法、パワー半導体モジュール、及びその製造方法
KR20140042683A (ko) 반도체 유닛 및 그의 제조 방법
JP7230419B2 (ja) 半導体装置、半導体装置の製造方法
JP2738840B2 (ja) セラミック−金属複合基板
JP5240021B2 (ja) 半導体装置及びその製造方法
JP7409035B2 (ja) 半導体装置、半導体製造装置及び半導体装置の製造方法
JP6272459B2 (ja) 半導体モジュール
JPS63224242A (ja) 熱伝達装置
JP2012054513A (ja) 半導体パッケージ
Xu et al. Thermal performance and reliability management for novel power electronic packaging using integrated base plate
JP7233407B2 (ja) 端子の脚部の下方の金属化層のディンプルを含むパワー半導体モジュール

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180525

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190416

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190527

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190730

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190827

R151 Written notification of patent or utility model registration

Ref document number: 6580259

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250