KR100565139B1 - 전자 회로용 부재 및 그 제조 방법과 전자 부품 - Google Patents

전자 회로용 부재 및 그 제조 방법과 전자 부품 Download PDF

Info

Publication number
KR100565139B1
KR100565139B1 KR1020027014100A KR20027014100A KR100565139B1 KR 100565139 B1 KR100565139 B1 KR 100565139B1 KR 1020027014100 A KR1020027014100 A KR 1020027014100A KR 20027014100 A KR20027014100 A KR 20027014100A KR 100565139 B1 KR100565139 B1 KR 100565139B1
Authority
KR
South Korea
Prior art keywords
layer
heat sink
insulating substrate
bonding
electronic circuit
Prior art date
Application number
KR1020027014100A
Other languages
English (en)
Other versions
KR20030036169A (ko
Inventor
이시카와슈헤이
이시카와타카히로
키다마사히로
스즈키켄
Original Assignee
니뽄 가이시 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2001047052A external-priority patent/JP2002043482A/ja
Application filed by 니뽄 가이시 가부시키가이샤 filed Critical 니뽄 가이시 가부시키가이샤
Publication of KR20030036169A publication Critical patent/KR20030036169A/ko
Application granted granted Critical
Publication of KR100565139B1 publication Critical patent/KR100565139B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/325—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0058—Laminating printed circuit boards onto other substrates, e.g. metallic substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/38—Improvement of the adhesion between the insulating substrate and the metal

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

전자 회로용 부재(12A)는 히트 싱크재(20) 상에 열전도층(22)을 갖는 구성으로 되어 있다. 열전도층(22)은 절연 기판(24)과, 이 절연 기판(24)을 히트 싱크재(20)에 접합하기 위한 활성 원소를 포함하는 제1 접합재(26)와, 상기 절연 기판(24) 상에 형성된 제2 접합재(28)와, 이 제2 접합재(28) 상에 형성된 전극(30)으로 구성된다. 그리고, 절연 기판(24)으로서 AlN층 또는 Si3N4층을 사용하고, 제1 및 제2 접합재(26 및 28)로서 활성 원소를 포함하는 경질 납땜재를 사용하며, 히트 싱크재(20)로서 SiC/Cu 복합재나 C/Cu 복합재를 사용한다.

Description

전자 회로용 부재 및 그 제조 방법과 전자 부품 {MEMBER FOR ELECTRONIC CIRCUIT, METHOD FOR MANUFACTURING THE MEMBER, AND ELECTRONIC PART}
본 발명은 반도체 등으로 구성된 전자 회로 칩을 냉각하기 위해 사용되는 전자 회로용 부재 및 그 제조 방법과 전자 부품에 관한 것이다.
일반적으로, 반도체 장치는 열에 매우 취약하므로, 내부 온도가 최대 허용 접합 온도를 넘지 않도록 설계해야 한다. 또한, 파워 트랜지스터나 반도체 정류 소자 등의 반도체 장치에서는, 동작 면적당 소비 전력이 크기 때문에 반도체 장치의 케이스(패키지)나 리드로부터 방출되는 열량만으로는 발생 열량을 계속 방출할 수 없으므로, 장치의 내부 온도가 상승하여 열파괴를 야기할 우려가 있다.
이러한 현상은 CPU를 탑재한 반도체 장치에서도 동일하며, 클록 주파수의 향상에 따라 동작시의 발열량이 많아져, 방열을 고려한 열설계가 중요한 사항이 되고 있다.
전술한 열파괴의 방지 등을 고려한 열설계에서는, 반도체 장치의 케이스(패키지)에 방열 면적이 큰 히트 싱크를 고착하는 것을 가미한 소자 설계나 실장 설계가 행해지고 있다.
상기 히트 싱크용 재료로는, 일반적으로 열전도도가 양호한 구리나 알루미늄 등의 금속 재료가 사용되고 있다.
최근, CPU나 메모리 등의 반도체 장치에서는, 저소비 전력을 목적으로 한 저전력 구동을 도모하면서도, 소자의 고집적화와 소자 형성 면적의 확대화에 따라 반도체 장치 자체가 대형화하는 경향이 있다. 반도체 장치가 대형화하면 반도체 기체(실리콘이나 GaAs 등의 반도체 소자 및 AlN 또는 Si3N4 등의 절연 기판을 포함함)와 히트 싱크의 열팽창 차이에 의해 생기는 응력이 커져, 반도체 장치의 박리 현상이나 기계적 파괴, 반도체 소자의 오동작 등이 생길 우려가 있다.
이것을 방지하기 위한 대책으로, 반도체 장치의 저전력 구동의 실현과 히트 싱크재의 개선을 들 수 있다. 현재, 반도체 장치의 저전력 구동은 전원 전압으로서 종래부터 이용되어 온 TTL 레벨(5V)을 벗어나, 3.3V 이하의 레벨이 실용화되어 있다.
한편, 히트 싱크의 구성 재료로서는, 단순히 열전도도를 고려할 뿐만 아니라, 반도체 기체인 실리콘이나 GaAs와 열팽창률이 거의 일치하고, 더구나 열전도도가 높은 재료의 선정이 필요해지고 있다.
히트 싱크재의 개선에 대해서는 여러 다양한 보고가 있으며, 예를 들면 질화알루미늄(AlN)을 사용한 예나, Cu(구리)-W(텅스텐)을 이용한 예 등이 있다. 또한, Cu-W는 W의 낮은 열팽창성과 Cu의 높은 열전도성을 겸비한 복합 재료이다.
그 밖의 예로서는, SiC를 주성분으로 하는 세라믹 기재에 금속(Cu)을 20∼40 체적%의 비율로 함유시킨 것(종래예 1: 일본 특허 공개 평8-279569호 공보 참조)이 나, 무기 물질로 이루어지는 분말 소결 다공질체에 Cu를 5∼30 wt% 함침시킨 것(종래예 2: 일본 특허 공개 소59-228742호 공보 참조) 등이 제안되어 있다. 그러나, 이들 히트 싱크재는 특성, 가공성, 가격 등의 밸런스에 있어서 시장 요구를 반드시 충족시키고 있다고는 말하기 어렵다.
여기서, 열에 대한 대책을 실시한 종래의 전자 부품(100)을 도 15를 참조하면서 설명한다. 이 전자 부품(100)은 히트 싱크재(102) 상에 열전도층(104) 및 기초층(106)을 매개로 IC칩(108)이 실장되어 있는 구성이다. 열전도층(104)은, 히트 싱크재(102)를 피복하도록 형성된 Ni 도금층(110) 상에, Cu 또는 Al에 의한 하부 전극층(112), 절연층(AlN층)(114) 및 Cu 또는 Al에 의한 상부 전극층(116)으로 이루어지는 적층체(118)가 접합된 구성이다. Ni 도금층(110)과 적층체(118)의 접합은 땜납층(120)으로 이루어져 있지만, 이 경우 적층체(118)와 땜납층(120) 사이에는 하부 전극층(112)의 땜납층(120)에 대한 습윤성을 양호하게 하기 위해서 Ni층(122)이 개재되어 있다.
적층체(118) 상에는 땜납층(124)을 매개로 IC칩(108)이 실장되어 있다. 이 경우도, 적층체(118)와 땜납층(124) 사이에는 상부 전극층(116)의 땜납층(124)에 대한 습윤성을 양호하게 하기 위해서 Ni층(126)이 개재되어 있고, IC칩(108)과 땜납층(124) 사이에는 IC칩(108)의 땜납층(124)에 대한 습윤성을 양호하게 하기 위해서 Ni층(128)이 개재되어 있다.
또한, 다른 종래예에 따른 전자 부품(200)(예를 들면, 일본 특허 공개 평11-307696호 공보를 참조하기 바람)은, 도 16에 도시한 바와 같이, 반도체칩에서 발생 하는 열을 방열하기 위한 금속 베이스판(202)과, 반도체칩(204)을 금속 베이스판(202)으로부터 절연하기 위한 세라믹판(206)과, 이 세라믹판(206)의 상면에 납땜층(208)을 매개로 마련된 상부 전극(210)과, 세라믹판(206)의 하면에 납땜층(212)을 매개로 마련된 하부 전극(214)과, 금속 베이스판(202)과 세라믹판(206)의 간격을 넓히기 위한 금속 스페이서(216)와, 금속 베이스판(202)에 금속 스페이서(216)를 고착하기 위한 납땜층(218)과, 상부 전극(210) 상에 반도체칩(204)을 고착하기 위한 땜납층(220)과, 금속 스페이서(216) 상에 하부 전극(214)을 고착하기 위한 땜납층(222)을 구비한 구성으로 되어 있다.
그러나, 전술한 도 15에 도시한 종래의 전자 부품(100)에서는, 히트 싱크재(102)에 Ni 도금층(110)을 형성하는 제1 공정과, IC칩(108)의 하면에 Ni층(128)을 형성하는 제2 공정과, 절연층(114)의 양면에 각각 Al에 의한 상부 전극층(116) 및 하부 전극층(112)을 형성하여 적층체(118)를 제작하는 제3 공정 및 제4 공정과, 상부 전극층(116)의 상면 및 하부 전극층(112)의 하면에 각각 Ni층(126) 및 Ni층(122)을 형성하는 제5 공정 및 제6 공정과, 적층체(118)를 히트 싱크재(102)의 Ni 도금층(110) 상에 땜납층(120)을 매개로 접합하는 제7 공정과, 적층체(118) 상에 IC칩(108)을 땜납층(124)을 매개로 접합하는 제8 공정이라는 적어도 여덟 가지의 공정이 필요하여, 제조 공정이 복잡하다고 하는 문제가 있다. 이것은, 결과적으로 최종 제품의 비용 증가를 초래하게 된다.
또한, 적층하는 부재의 수가 많기 때문에, 소형화를 고려하면 땜납층(120)의 두께를 얇게 하는 것을 생각할 수 있지만(예컨대 수백 ㎛), 땜납층(120) 자체의 방 열성이 나쁘다는 것과, 방열성을 저하시키는 접합 계면(다른 종류의 재료에 의한 접합 계면)이 많다는 것 때문에, IC칩(108)으로부터의 발열을 효율적으로 히트 싱크재(102)로 유도할 수 없다고 하는 문제가 생길 우려가 있다.
또한, 땜납층(120)에 의한 접합이기 때문에, 열 싸이클이나 열충격에 노출되었을 때에 내구 특성이 열화될 우려도 있다. 즉, 열 싸이클 또는 열충격을 받았을 때에, ①: 절연 기판의 휨, ②: 전극의 박리, ③: 절연 기판의 크랙, ④: 납땜부의 크랙 등이 발생하여 반도체 소자의 동작 불량을 가져오게 된다. 이 점은 도 16에 도시한 다른 종래예에 따른 전자 부품(200)에서도 마찬가지이다.
본 발명은 이러한 과제를 고려하여 이루어진 것으로, 제조 공정을 대폭 저감할 수 있어 제조 비용의 저렴화를 효과적으로 도모할 수 있으며, 더구나 열적 신뢰성을 향상시킬 수 있는 전자 회로용 부재 및 그 제조 방법과 전자 부품을 제공하는 것을 목적으로 한다.
본 발명에 따른 전자 회로용 부재는, 절연 기판의 기능을 하는 층(이하, 편의상 「절연 기판」이라 함)과 히트 싱크재 사이에 활성 원소를 포함하는 접합재가 개재되어 있는 것을 특징으로 한다.
이에 따라, 접합재에 포함되는 활성 금속에 의해서 절연 기판과 접합재가 강고하게 접합되는 동시에, 히트 싱크재와 접합재가 강고하게 접합되어, 결과적으로 절연 기판과 히트 싱크재가 강고하게 접합된다.
또한, 본 발명에 따른 전자 회로용 부재는, 절연 기판의 기능을 하는 층과 히트 싱크재 사이에 중간층이 개재되고, 상기 절연 기판의 기능을 하는 층과 상기 중간층 사이에, 그리고 상기 중간층과 상기 히트 싱크재 사이에 각각 활성 원소를 포함하는 접합재가 개재되어 있는 것을 특징으로 한다.
이에 따라, 접합재에 포함되는 활성 금속에 의해서 절연 기판과 중간층이 강고하게 접합되는 동시에, 중간층과 히트 싱크재가 강고하게 접합되어, 결과적으로 절연 기판과 히트 싱크재가 강고하게 접합된다.
더구나, 중간층의 존재에 의해 열충격 시에 절연 기판과 히트 싱크재 사이의 열팽창 차이를 완화시킬 수 있어, 상기 전자 회로용 부재 전체의 접합성을 향상시킬 수 있다. 즉, 상기 중간층에 의해서 전자 회로용 부재의 내열 충격성을 향상시킬 수 있다.
그리고, 본 발명에서는, 상기 절연 기판의 기능을 하는 층, 상기 접합재, 히트 싱크재 및 중간층의 열팽창률을 3.0 ×10-6∼1.0 ×10-5/K로 하는 것이 바람직하다. 또한, 중간층은 열충격 시에 발생하는 응력을 완화시킬 수 있도록 3 ×10-6∼1.0 ×10-5/K의 열팽창률을 갖는 것, 또는 열팽창에 의해 발생하는 응력이 적어지도록 영률(Young's modulus)이 낮고 강도가 낮은 재료인 것이 바람직하다. 이로부터, 중간층으로서 예컨대 알루미늄, 은, 구리 또는 이들의 합금을 이용할 수 있다.
이에 따라, 이 전자 회로용 부재에 예컨대 IC칩이 실장되어 전자 부품이 되고, 그 전자 부품의 사용에 따라 IC칩의 온도가 상승하더라도 히트 싱크재와 절연 기판의 박리는 일어나지 않는다.
특히, 상기 접합재로서 활성 원소를 포함하는 경질 납땜재를 이용하는 것이 바람직하다. 이 경우, 접합 후의 접합재의 평균 두께는 50 ㎛ 이하, 바람직하게는 10 ㎛ 이하, 더욱 바람직하게는 5 ㎛ 이하이다. 이 두께는 가압에 의해서 제어할 수 있다. 땜납층을 이용한 경우에 비해 방열성이 우수하기 때문에, 전술한 IC칩으로부터의 발열이 효율적으로 히트 싱크재로 전달되어 전자 부품의 열에 관련된 설계를 용이하게 행할 수 있다. 또한, 열 싸이클이나 열충격 등에 노출된 경우라도 절연 기판에 크랙 등이 생기지 않으므로 열적 신뢰성의 향상을 도모할 수 있다.
즉, 납땜을 이용한 경우 열 싸이클 혹은 열충격을 받았을 때에, ①: 절연 기판의 휨, ②: 전극의 박리, ③: 절연 기판의 크랙, ④: 납땜부의 크랙 등이 발생하여 반도체 소자의 동작 불량을 가져오지만, 본 발명에서는 상기 일련의 문제가 발생하지 않아, 신뢰성이 높은 전자 회로용 부재 및 전자 부품을 제공할 수 있다.
상기 활성 원소로서는 주기율표 제2A족, 제3A족, 제4A족, 제5A족 또는 제4B족 중 어느 하나에 속하는 원소를 적어도 하나 이용할 수 있다.
상기 히트 싱크재로서는, SiC, AlN, Si3N4, BeO, Al2O3, Be 2C, C, Cu, Cu 합금, Al, Al 합금, Ag, Ag 합금, Si로 이루어진 군으로부터 선택된 적어도 하나를 구성 재료로 하는 것을 사용할 수 있다.
특히, 상기 히트 싱크재로서, SiC 모재에 Cu 또는 Cu 합금이 함침된 복합 재료로 구성된 것이나, C(카본) 모재에 Cu 또는 Cu 합금이 함침된 복합 재료로 구성 된 것을 이용함으로써 낮은 열팽창률, 높은 열전도율을 달성시킬 수 있어, 절연 기판의 열팽창률의 부정합을 크게 저감시켜 거의 정합시킬 수 있게 되고, 이에 따라 접합시 절연 기판에서의 잔류 응력 발생이 억제되어, 큰 면적에서의 접합 처리가 가능해진다.
상기 절연 기판의 기능을 하는 층으로는, AlN층 또는 Si3N4층을 이용할 수 있다. 이에 따라, 열팽창률이 IC칩과 거의 동일하고, 또한 열전도율이 높은 절연 기판을 구성할 수 있다.
또한, 상기 히트 싱크재 가운데, 냉각 핀이 부착되는 면을 바깥쪽으로 향하여 볼록 형상으로 하는 것이 바람직하다. 단, 히트 싱크재와 냉각 핀 사이에는 그리스가 이용되기 때문에, 보통은 평면에 가까운 형상만으로도 사용할 수 있음은 물론이다.
그리고, 냉각 핀이 부착되는 면을 바깥쪽으로 향하여 볼록 형상으로 하는 경우에는, 상기 히트 싱크재의 볼록 형상이 돌출하는 양이 상기 히트 싱크재의 최대 길이에 대해 1/200∼1/20,000인 것이 바람직하다. 이에 따라, 히트 싱크재에 냉각 핀을 예컨대 나사 체결 등에 의해서 고정하는 경우에, 히트 싱크재와 냉각 핀의 고정 작업이 용이해지는 동시에, 이들 부재의 밀착성을 개선할 수 있어 방열성을 높일 수 있다.
다음에, 본 발명에 따른 전자 회로용 부재의 제조 방법은, 히트 싱크재, 절연 기판의 기능을 하는 층 및 전극을 동시에 접합하는 것을 특징으로 한다. 이에 따라, 제조 공정을 대폭 저감할 수 있어, 제조 비용의 저렴화를 효과적으로 도모할 수 있고, 또한 열적 신뢰성을 향상시킬 수 있다.
그리고, 상기 히트 싱크재 상에 활성 원소를 포함하는 접합재를 통해 절연 기판의 기능을 하는 층을 접합하는 공정을 포함시켜도 좋고, 절연 기판의 기능을 하는 층과 중간층 사이에 활성 원소를 포함하는 제1 접합재를 개재시키고, 상기 중간층과 히트 싱크재 사이에 활성 원소를 포함하는 제2 접합재를 개재시켜 이들 부재를 접합하는 공정을 포함시켜도 좋다.
또한, 상기 접합 공정에서, 상기 히트 싱크재와 상기 층의 접합 시에 가압을 행하여도 좋다. 이 가압력은 0.2 MPa 이상, 10 MPa 이하인 것이 바람직하다. 절연 기판의 기능을 하는 층의 히트 싱크재에 대한 접합, 또는 절연 기판의 기능을 하는 층과 중간층의 접합 및 중간층과 히트 싱크재의 접합이 강고해지기 때문이다.
상기 절연 기판의 기능을 하는 층, 접합재, 히트 싱크재 및 중간층으로는, 각각 열팽창률이 3.0 ×10-6∼1.0 ×10-5/K인 것을 사용하는 것이 바람직하다. 또한, 중간층은 열충격 시에 발생하는 응력을 완화할 수 있도록 3.0 ×10-6∼1.0 ×10-5/K의 열팽창률을 갖는 것, 또는 열팽창에 의해 발생하는 응력이 적어지도록 영률이 낮고 강도가 낮은 재료인 것이 바람직하다. 이로부터, 중간층으로서 예컨대 알루미늄, 은, 구리 또는 이들의 합금을 이용할 수 있다.
또한, 상기 접합재로는 활성 원소를 포함하는 경질 납땜재를 사용하는 것이 바람직하다. 이 경우, 상기 가압에 의해 납땜재의 두께를 제어할 수 있게 되어, 종래의 수백 ㎛ 두께의 땜납층에 비해 방열성이 우수한 양호한 접합체를 얻을 수 있다.
그리고, 상기 활성 원소로는, 주기율표 제2A족, 제3A족, 제4A족, 제5A족 또는 제4B족 중 어느 하나에 속하는 원소를 적어도 하나 사용하는 것이 바람직하다.
또한, 상기 히트 싱크재로는, SiC, AlN, Si3N4, BeO, Al2O3, Be2C, C, Cu, Cu 합금, Al, Al 합금, Ag, Ag 합금, Si로 이루어진 군으로부터 선택된 적어도 하나를 구성 재료로 하는 것을 사용하는 것이 바람직하다.
특히, 상기 히트 싱크재로는, SiC 모재에 Cu 또는 Cu 합금이 함침된 복합 재료로 구성되어 있는 것이나, C 모재에 Cu 또는 Cu 합금이 함침된 복합 재료로 구성되어 있는 것을 사용하는 것이 바람직하다. 또한, 상기 절연 기판의 기능을 하는 층으로는 AlN층 또는 Si3N4층을 사용하는 것이 바람직하다.
다음에, 본 발명에 따른 전자 부품은, 히트 싱크재 상에 열전도층 및 기초층을 매개로 전자 회로칩이 실장된 전자 부품에 있어서, 상기 열전도층은, 적어도 절연 기판의 기능을 하는 층과 상기 히트 싱크재 사이에 활성 원소를 포함하는 접합재가 개재되어 있는 구성인 것을 특징으로 한다.
또한, 상기 열전도층은, 적어도 절연 기판의 기능을 하는 층과 중간층 사이에 활성 원소를 포함하는 제1 접합재가 개재되고, 상기 중간층과 히트 싱크재 사이에 활성 원소를 포함하는 제2 접합재가 개재되어 있는 구성이어도 좋다.
이러한 경우, 상기 열전도층은 상기 절연 기판의 기능을 하는 층 상에 활성 원소를 포함하는 별도의 접합재를 통해 전극을 형성하여도 좋다.
도 1은 본 발명의 실시 형태에 따른 전자 부품의 구성을 도시한 종단면도.
도 2는 본 발명의 실시 형태에 따른 전자 회로용 부재와 냉각 핀을 도시한 단면도.
도 3은 히트 싱크재의 구성 재료의 일례인 SiC/Cu 복합재를 도시한 확대도.
도 4는 히트 싱크재의 구성 재료의 다른 예인 C/Cu 복합재를 도시한 확대도.
도 5A는 셋팅 공정을 도시한 설명도.
도 5B는 접합 공정을 도시한 설명도.
도 6은 본 발명의 실시예 1 내지 실시예 8과 비교예 1 및 2의 구성을 기재한 표.
도 7은 제1 실험례 및 제2 실험례의 실험 결과를 기재한 표.
도 8은 제3 실험례의 실험 결과를 도시한 표.
도 9는 열저항 측정 장치의 개략적인 구성을 도시한 설명도.
도 10은 제2 실시 형태에 따른 전자 부품의 구성을 도시한 종단면도.
도 11A는 셋팅 공정을 도시한 설명도.
도 11B는 접합 공정을 도시한 설명도.
도 12는 제3 실험례의 결과를 기재한 표.
도 13은 제3 실험례의 결과를 도시한 그래프.
도 14는 제4 실험례의 결과를 기재한 표.
도 15는 종래 예에 따른 전자 부품을 도시한 종단면도.
도 16은 다른 종래 예에 따른 전자 부품을 도시한 종단면도.
이하, 본 발명에 따른 전자 회로용 부재 및 그 제조 방법과 전자 부품의 실시 형태를 도 1 내지 도 14를 참조하면서 설명한다.
우선, 제1 실시 형태에 따른 전자 부품(10A)은, 도 1에 도시한 바와 같이, 제1 실시 형태에 따른 전자 회로용 부재(12A)에 기초층(14)을 통해 IC칩(16)이 실장되고, 또한 전자 회로용 부재(12A)의 하면에 냉각핀(18)이 고정된 구성이다.
그리고, 제1 실시 형태에 따른 전자 회로용 부재(12A)는, 도 2에 도시한 바와 같이, 히트 싱크재(20) 상에 열전도층(22)을 갖는 구성이다.
열전도층(22)은, 적어도 절연 기판의 기능을 하는 층[이하, 편의상 「절연 기판(24)」이라고 함]과 상기 히트 싱크재(20) 사이에 활성 원소를 포함하는 제1 접합재(26)가 개재된 구성이다.
이 제1 실시 형태에서, 상기 열전도층(22)은 상기 제1 접합재(26) 및 절연 기판(24)과, 이 절연 기판(24) 상에 형성된 제2 접합재(28)와, 이 제2 접합재(28) 상에 형성된 Cu 또는 Al로 이루어진 전극(30)으로 구성되어 있다.
여기서, 절연 기판(24)은 AlN층 또는 Si3N4층을 사용할 수 있다. 절연 기판(24)으로서 AlN층을 이용한 경우, 그 AlN층의 열팽창률은 Al와 N의 몰 조성비에 의존하여 변화하지만, 대략 3.0 ×10-6∼1.0 ×10-5/K의 범위 내이다. 따라서, 히트 싱크재(20)의 열팽창률은 3.0 ×10-6∼1.0 ×10-5/K인 것이 바람직하다. 예컨대, 절연 기판(AlN층)(24)의 열팽창률이 3.0 ×10-6이고, 히트 싱크재(20)의 열팽창률이 1.0 ×10-5/K를 넘는 경우에는, 전자 부품(10A)이 사용됨에 따라 그 전자 부품(10A)의 온도가 상승했을 때, 히트 싱크재(20)와 절연 기판(24)이 서로 박리될 우려가 있기 때문이다.
절연 기판(24)에서의 Al와 N의 몰 조성비는 Al:N = 0.8:1.2 ∼ 1.2:0.8인 것이 바람직하다. 이 경우, 절연 기판(24)은 확실하게 3.0 ×10-6∼1.0 ×10-5/K의 열팽창률과 150 W/mK 이상의 열전도률을 나타내기 때문이다.
또한, 히트 싱크재(20)의 열전도률은 150 W/mK 이상인 것이 바람직하다. 150 W/mK 미만이면, 전자 부품(10A)이 사용됨에 따라 IC칩(16)이 발산한 열을 전자 부품(10A)의 외부로 전달시키는 속도가 늦어지기 때문에, 전자 부품(10A)의 온도를 일정하게 유지하는 효과가 부족해지기 때문이다.
히트 싱크재(20)의 구성 재료는, 열전도율이나 열팽창률이 전술한 범위 내로 되는 것이면 특별히 한정되지는 않지만, SiC, AlN, Si3N4, BeO, Al2O3 , Be2C, C, Cu, Cu 합금, Al, Al 합금, Ag, Ag 합금, Si로 이루어진 군으로부터 선택된 적어도 하나를 바람직한 예로서 들 수 있다. 즉, 히트 싱크재(20)는 상기 군으로부터 선정된 단일 재료나, 둘 이상으로 이루어진 복합재로 구성될 수 있다. 복합재로서는 SiC/Cu 복합재(20A)(도 3 참조)나 C/Cu 복합재(20B)(도 4 참조)를 예시할 수 있다.
SiC/Cu 복합재(20A)는, 도 3에 도시한 바와 같이, SiC로 구성된 다공질 소결체(40)의 개기공(42) 내에 용융된 Cu 또는 Cu 합금(44)을 함침하고, 계속해서 이 Cu 또는 Cu 합금(44)을 고화시킴으로써 얻는다.
C/Cu 복합재(20B)는, 도 4에 도시한 바와 같이, 카본 또는 그 동소체를 예비 소성하여 네트워크화함으로써 얻은 다공질 소결체(50)의 개기공(52) 내에 용융된 Cu 또는 Cu 합금(54)을 함침하고, 계속해서 이 Cu 또는 Cu 합금(54)을 고화시킴으로써 얻는 것으로, 예컨대 일본 특허 출원 2000-80833호에 개시된 부재이다.
히트 싱크재(20)가 전술한 복합 재료나 합금으로 이루어지는 경우, 열팽창률이나 열전도율은 구성 성분의 조성비를 설정함으로써 전술한 범위 내(열팽창률 3.0 ×10-6∼1.0 ×10-5/K:, 열전도율: l50W/mK 이상)로 제어할 수 있다.
제1 및 제2 접합재(26 및 28)는 활성 원소를 포함하는 경질 납땜재인 것이 바람직하다. 이 경우, 활성 원소는 Mg, Sr, Ca, Ba, Be 등의 주기율표 제2A족, Ce 등의 제3A족, Ti, Zr 등의 제4A족, 또는 Nb 등의 제5A족, B, Si 등의 제4B족에 속하는 원소 중 적어도 하나를 사용할 수 있다. 제1 실시 형태에서는 상기 제1 및 제2 접합재(26 및 28)로서 Ag-Cu-Ti의 경질 납땜재 또는 Ag-Cu-In-Ti의 경질 납땜재를 사용하였다. 이 경우 활성 원소는 Ti이다.
한편, 기초층(14)은 도 1에 도시한 바와 같이 상기 열전도층(22) 상에 형성된 땜납층(60)과, IC칩(16)의 땜납층(60)에 대한 습윤성을 양호하게 하기 위한 Ni층(62)을 갖는 구성으로 되어 있다.
그리고, 제1 실시 형태에 따른 전자 회로용 부재(12A)를 사용하는 경우에는, 히트 싱크재(20)의 하면에, 예컨대 Al이나 Cu로 구성된 냉각 핀(18)이, 예컨대 나사 체결(도시하지 않았음)에 의해 고정된다. 특히, 제1 실시 형태에서는 도 2에 도시된 바와 같이 히트 싱크재(20) 가운데 상기 냉각핀(18)이 부착되는 면(하면)(20a)이 바깥쪽으로 향하여 볼록 형상으로 되어 있다.
구체적으로는, 후술하는 바와 같이 열전도층(22)을 형성한 단계에서 열처리를 행함으로써 전극(30)의 열수축이 진행되고, 이에 따라 열전도층(22)이 형성된 히트 싱크재(20)의 하면(20a)이 바깥쪽으로 향하여 볼록해지도록 휘어지고, 결과적으로 히트 싱크재(20)의 하면(20a)이 바깥쪽으로 향하여 볼록 형상이 된다. 이 경우, 휘어지는 양은 히트 싱크재(20)의 최대 길이에 대해 1/200∼1/20,000인 것이 바람직하다. 이 범위 밖이면, 냉각 핀(18)의 체결시 밀착성이 나빠져 방열성 면에서 문제가 생기거나, 부재의 파손 등의 문제가 발생하기 때문이다.
다음에, 제1 실시 형태에 따른 전자 회로용 부재(12A) 및 전자 부품(10A)의 제조 방법에 대해 도 5A 및 도 5B를 참조하면서 설명한다.
제1 실시 형태에 따른 제조 방법은, 우선 도 5A에 도시한 셋팅 공정에서, 히트 싱크재(20) 상에 제1 접합재(26), 절연 기판(24), 제2 접합재(28) 및 전극(30)의 순으로 적재(셋팅)한다. 이 셋팅은, 예컨대 대기 중에서 행한다.
다음에, 도 5B에 도시한 접합 공정에서, 상기 제1 접합재(26), 절연 기판(24), 제2 접합재(28) 및 전극(30)이 셋팅된 히트 싱크재(20)를 지그(70) 상에 고정하고, 예컨대 1.0 ×10-5 Torr 이하의 진공 중에서, 위쪽으로부터 가압하면서 온도를 상승 및 하강시켜 접합한다. 이 접합 처리에 의해, 도 2에 도시된 바와 같이 전극(30), 절연 기판(24) 및 히트 싱크재(20)가 일체화된 접합체, 즉 전자 회로용 부재(12A)를 얻을 수 있다.
상기 접합 공정에서의 가압은 0. 2 MPa 이상, 10 MPa 이하의 힘으로 가압하는 것이 바람직하다. 이 경우, 접합 후의 제1 및 제2 접합재(26 및 28)의 평균 두께는 50 ㎛ 이하, 바람직하게는 10 ㎛ 이하, 더욱 바람직하게는 5 ㎛ 이하이다. 이 두께는 상기 가압에 의해서 제어할 수 있다.
상기 접합 시에 행하는 온도의 상승 및 하강 처리에 의해서, 열팽창률의 차이로부터 상층 전극(30)의 열수축이 다른 구성막보다 많이 진행하여, 도 2에 도시된 바와 같이 전체[열전도층(22)과 히트 싱크재(20)]가 히트 싱크재(20)의 하면(20a)측을 볼록해지도록 휘게 된다. 이 휨은 히트 싱크재(20)로서 SiC/Cu 복합재(20A)나 C/Cu 복합재(20B)를 이용한 경우에 현저해진다. 휘어지는 양은 전술한 바와 같이 히트 싱크재(20)의 최대 길이에 대해 1/200∼1/20,000이다.
또한, 히트 싱크재(20)로서 순Cu나 Cu 합금을 이용한 경우에는, 전술한 것과는 반대로 히트 싱크재(20)의 하면(20a)측이 오목해지도록 휘게 된다. 이 경우, 도 1에 도시한 바와 같은 냉각 핀(18)을 부착하기 어려워지기 때문에, 히트 싱크재(20)의 하면(20a)을 평탄화하기 위한 가공(후가공)이 필요해지므로, 제조 공정의 증대를 야기한다는 문제가 있다. 따라서, 히트 싱크재(20)로서는 전술한 바 와 같이, SiC/Cu 복합재(20A)나 C/Cu 복합재(20B)를 이용하는 것이 바람직하다.
제1 실시 형태에 따른 전자 회로용 부재(12A)가 제작된 후에는 통상의 공정을 행한다. 즉, 우선 전극(30)의 표면에 회로 패턴을 형성한다. 구체적으로는, 전극(30)의 전체면에 회로 형성용 레지스트를 인쇄하고, 그 레지스트에 대해 에칭하지 않은 부분만 선택적으로 경화시킨 후, 경화되지 않은 부분을 제거하고, 노출된 구리를 염화 제2구리 수용액으로 에칭하여, 전극(30)의 표면에 회로 패턴을 형성한다.
그 후, 회로 사이의 납땜재를 제거하기 위해서 산성 불화 암모늄 수용액으로 세정하고, 다시 수회 세정하였다. 그 후, 금속부의 표면에 보호층으로서 Ni-P 도금을 실시하여, 보호층이 부착된 회로 패턴을 형성하였다.
계속해서, 전극(30)의 회로 패턴 상에 IC칩(16)을 접합하였다. 제1 실시 형태에서는, 시판 중인, 예를 들면 실리콘계 IGBT(파워 반도체 소자)를 저온 땜납에 의해 접합하였다. 또, 도시하지는 않았지만, 와이어 본딩(wire bonding)에 의해 IC칩(16)의 단자에 금속 와이어를 전기적으로 접속하는 동시에, 전극(30)의 회로 패턴에도 마찬가지로 금속 와이어를 접속하였다.
그 후, 이 IC칩(16)이 접합된 전자 회로용 부재(12A)를 패키지 내에 수용하고, 그 패키지의 내부에 시판 중인 포팅용 실리콘 겔(potting silicon gel)을 주입한 후 경화하여 상기 전자 회로용 부재(12A)의 전기적 절연성을 높이며, 또한 기계적 신뢰성을 확보하도록 밀봉하여, 제1 실시 형태에 따른 전자 부품(10A), 이 경우에는 파워 반도체 장치를 제작하였다.
이와 같이, 제1 실시 형태에 따른 전자 회로용 부재(12A), 그 제조 방법 및 전자 부품(10A)에서는, 절연 기판(24)과 히트 싱크재(20)를 활성 원소를 포함하는 제1 접합재(26)로 접합했기 때문에, 제1 접합재(26)에 포함되는 활성 금속에 의해 절연 기판(24)과 제1 접합재(26)가 강고하게 접합되는 동시에 히트 싱크재(20)와 제1 접합재(26)가 강고하게 접합되어, 결과적으로 절연 기판(24)과 히트 싱크재(20)가 강고하게 접합된다.
따라서, 히트 싱크재(20)와 절연 기판(24) 사이에 Ni 도금층, 땜납층, Ni층 및 하부 전극층을 개재시킬 필요가 없어져 전술한 제1 접합재(26)만으로도 충분하다. 따라서, 본 실시 형태로는 제조 공정을 대폭 저감할 수 있어, 제조 비용의 저렴화를 효과적으로 도모할 수 있다.
그리고, 제1 실시 형태에서는 절연 기판(24), 제1 접합재(26) 및 히트 싱크재(20)의 열팽창률을 3.0 ×10-6∼1.0 ×10-5/K로 했기 때문에, 이 전자 회로용 부재(12A)에, 예컨대 IC칩(16)이 실장되어 본 실시 형태에 따른 전자 부품(10A)이 되어, 그 전자 부품(10A)의 사용에 따라 IC칩(16)의 온도가 상승해도 히트 싱크재(20)와 절연 기판(24)의 박리는 일어나지 않게 되므로, 신뢰성을 향상시킬 수 있다.
특히, 제1 실시 형태에서는 제1 접합재(26)로서 활성 원소를 포함하는 경질 납땜재를 이용했기 때문에, 땜납층을 이용한 경우에 비해 방열성이 우수하므로, 전술한 IC칩(16)ㅇ로부터의 발열이 효율적으로 히트 싱크재(20)에 전달되어, 전자 부 품(10A)의 열에 관련된 설계를 용이하게 행할 수 있다. 또한, 열 싸이클이나 열충격 등에 노출된 경우라도 절연 기판(24)에 크랙 등이 잘 생기지 않게 되어, 열적 신뢰성의 향상을 도모할 수 있다.
즉, 종래와 같이 납땜을 이용한 경우, 열 싸이클 또는 열충격을 받았을 때에, ①: 절연 기판(24)의 휨, ②: 전극(30)의 박리, ③: 절연 기판(24)의 크랙, ④: 납땜부의 크랙이 발생하여 반도체 소자의 동작 불량을 초래하지만, 본 실시 형태에서는 상기 일련의 문제가 생기는 일이 없어, 신뢰성이 높은 전자 회로용 부재(12A) 및 전자 부품(10A)을 제공할 수 있다.
또한, 상기 히트 싱크재(20)로서, SiC 모재에 Cu 또는 Cu 합금이 함침된 SiC/Cu 복합재(20A)로 구성된 것이나, C(카본) 모재에 Cu 또는 Cu 합금이 함침된 C/Cu 복합재(20B)로 구성된 것을 사용했기 때문에, 낮은 열팽창률, 높은 열전도율을 달성시킬 수 있어, 절연 기판(24)과의 열팽창률의 부정합을 크게 저감하여 거의 정합시킬 수 있어, 접합시 절연 기판(24)에서 잔류 응력의 발생이 억제되어 큰 면적에서의 접합 처리가 가능해진다.
예컨대, C/Cu 복합재(20B)에서는 전술한 일본 특허 출원 2000-80833호에 개시낸 바와 같이, 재료 물성의 하나인 영률이 극단적으로 낮기 때문에, 접합후 잔류 응력이 잘 발생하지 않는다. 이에 따라, 절연 기판(24)에 크랙이나 박리가 잘 일어나지 않게 된다.
또한, 절연 기판(24)으로서 AlN층 또는 Si3N4층을 사용했기 때문에, 열팽창률 이 IC칩(16)과 거의 동일하고 열전도율이 높은 절연 기판(24)을 구성할 수 있다.
또한, 히트 싱크재(20) 가운데 냉각 핀(18)이 부착되는 면(20a)을 바깥쪽으로 향하여 볼록 형상으로 했기 때문에, 히트 싱크재(20)에 냉각 핀(18)을 예컨대 나사 체결 등에 의해서 고정하는 경우에, 히트 싱크재(20)와 냉각 핀(18)의 고정 작업이 용이해지는 동시에, 이들 부재의 밀착성을 개선할 수 있어 방열성을 높일 수 있다.
다음에, 두 가지 실험례(제1 실험례 및 제2 실험례)에 대해서 도 6 내지 도 9를 참조하면서 설명한다. 여기서, 제1 실험례 및 제2 실험례는 실시예 1 내지 실시예 8과 비교예 1 및 비교예 2에 대해 시험한 것으로, 이들 실시예 1 내지 실시예 8과 비교예 1 및 비교예 2의 구성상 차이는 도 6에 도시하였다.
즉, 실시예 1에서는 절연 기판(24)으로서 열전도율이 180 W/mK이고, 세로 ×가로가 40 ×50 mm이며, 두께가 0.635 mm인 AlN(질화알루미늄)제 절연 기판을 사용하고, 전극(30)으로서 세로 ×가로가 35 ×45 mm이고, 두께가 0.30 mm인 Cu(순구리)제 전극을 사용하며, 히트 싱크재(20)로서 세로 ×가로가 50 ×80 mm이고, 두께가 3.0 mm인 C/Cu 복합재를 사용하였다.
그리고, 절연 기판(24)과 히트 싱크재(20) 사이와, 전극(30)과 절연 기판(24) 사이에 제1 및 제2 접합재(26 및 30)인 시판 중인 Ag-Cu-Ti 납땜재(Ag - 35.25 Cu - 1.75 Ti)의 판두께 50 ㎛인 시트를 얹어 놓았다. 계속해서, 0.00133 Pa의 진공 하에서 소정 온도(850℃)로 10분간 유지한 후 어닐링하여 접합체[전자 회로용 부재(12A)]를 제작하였다.
또한, 전자 회로용 부재(12A)에는 온도의 상승 및 하강 시에 1 MPa를 인가하였다. 전자 회로용 부재(12A)는 히트 싱크재(20)와 절연 기판(24) 사이에, 그리고 전극(30)과 절연 기판(24) 사이에 각각 최종적으로 약 5 ㎛ 이하의 두께를 갖는 납땜재[제1 및 제2 접합재(26 및 28)]가 개재된 형태로 되었다.
실시예 2는 전술한 실시예 1와 거의 동일한 구성이지만, 절연 기판(24)과 히트 싱크재(20) 사이 및 전극(30)과 절연 기판(24) 사이에, 제1 및 제2 접합재(26 및 28)인 시판 중인 Ag-Cu-In-Ti 납땜재(Ag - 27.25 Cu - 12.5 In - 1.25 Ti)의 판두께 50 ㎛인 시트를 얹어 제작한 점이 다르다.
실시예 3 및 실시예 4는 각각 전술한 실시예 1 및 실시예 2와 거의 동일한 구성을 갖지만, 히트 싱크재(20)로서 SiC/Cu 복합재(20A)를 이용한 점이 다르다.
실시예 5 내지 실시예 8은 각각 전술한 실시예 1 내지 실시예 4와 거의 동일한 구성을 갖지만, 절연 기판(24)으로서, 열전도율이 약 90 W/mK이고, 세로 ×가로가 40 ×50 mm이며, 두께가 0.30 mm인 Si3N4(질화규소)제 절연 기판을 이용한 점이 다르다.
비교예 1은 도 11에 도시된 다른 종래 예에 따른 전자 부품(200)과 거의 같은 구성이며, 세라믹판(206)으로서, 열전도율이 180 W/mK이고, 세로 ×가로가 40 ×50 mm이며, 두께가 0.635 mm인 AlN(질화알루미늄)제의 절연 기판의 양면에, 세로 ×가로가 35 ×45 mm이고, 두께가 0.30 mm인 Cu(순 구리)에 의한 상부 전극(210) 및 하부 전극(214)이 접합된 구리 라이닝 절연 기판을 사용하고, 히트 싱크재(금속 베이스판)(202)으로서, 세로 ×가로가 50 ×80 mm이고 두께가 3.0 mm인 Cu제 히트 싱크를 사용하였다. 상부 전극(210)의 회로 패턴에는 표면 보호를 위해 Ni-P 도금이 실시되어 있다. 그리고, 히트 싱크재(202)에 상기 표면 보호를 실시한 구리 라이닝 절연 기판을 납땜하여 접합체(전자 회로용 부재)로 하였다.
비교예 2는 본 실시 형태와 거의 같은 구성이며, 절연 기판(24)으로서, 열전도율이 180 W/mK이고, 세로 ×가로가 40 ×50 mm이며, 두께가 0.635 mm인 AlN(질화알루미늄)제의 절연 기판을 사용하고, 전극(30)으로서 세로 ×가로가 35 ×45 mm이고 두께가 0.30 mm인 Cu(순구리)제의 전극을 사용하며, 히트 싱크재(20)로서 세로 ×가로가 50 ×80 mm이고 두께가 3.0 mm인 Cu제 히트 싱크를 사용하였다.
그리고, 절연 기판(24)과 히트 싱크재(20) 사이 및 전극(30)과 절연 기판(24) 사이에, 제1 및 제2 접합재(26 및 28)인 시판 중인 Ag-Cu-In-Ti 납땜재(Ag - 27.25 Cu - 12.5 In - 1.25 Ti)의 판두께 50 ㎛인 시트를 얹어 놓았다. 계속해서, 0.00133 Pa의 진공 하에서 730℃로 10분간 유지한 후 어닐링하여 접합체[전자 회로용 부재(12A)]를 제작하였다. 또, 전자 회로용 부재(12A)에는 온도의 상승 및 하강 시에 1 MPa을 인가하였다.
제1 실험례는 실시예 1 내지 실시예 8과 비교예 1 및 비교예 2의 열저항을 점검한 것이다. 우선, 도 9에 도시한 열저항 측정 장치(80)를 제작하였다. 이 열저항 측정 장치(80)는, 전자 회로용 부재(12A)의 상부[정확하게는 전극(30)의 상부]에 히터(82)를 땜납을 통해 접착하고, 전자 회로용 부재(12A)의 하면[정확하게는 히트 싱크재(20)의 하면(20a)]에 대해 냉각수를 순환시키기 위한 냉각 장치(84) 를 설치한 것이다. 냉각 장치(84)에는 펌프가 부착된 수조(86)와 유량계(88)가 마련되어 있다.
그리고, 히터(82)를 10 W로 발열시켜, 냉각 장치(84)에서 수온 24℃, 유량 2리터/분으로 냉각수를 순환시키고, 이 때 히터면의 온도와, 히트 싱크재(20)와 냉각수의 계면의 온도를 측정하여, 각 실시예 및 비교예의 열저항을 계산하였다. 열저항은 비교예 1의 경우를 1로 한 상대 평가를 행하였다.
제1 실험례의 실험 결과를 도 7에 기재하였다. 도 7에서, 실시예 1 내지 실시예 6은 열저항이 각각 1 이하로, 비교예 1보다 낮은 값으로 되어 있다. 이것은 히터면과 계면[히트 싱크재(20)와 냉각수의 계면]의 온도차가 작은 것을 의미하며, 비교예 1보다 냉각 효과가 우수하다는 것을 알 수 있다.
실시예 7 및 실시예 8의 열저항은 비교예 1과 거의 동일한 값이지만, 내열 충격 특성이 양호하다는 점에서, 종합적으로 비교예 1보다 냉각 효과가 우수한 방열 적층 부재를 얻을 수 있다.
다음으로, 제2 실험례는 실시예 11 내지 실시예 13과 비교예 1 및 비교예 2에 있어서 전자 회로용 부재(12A)의 휘어진 상태, 즉, 냉각 핀(18)이 부착되는 면이 바깥쪽에 대해 어떻게 휘어져 있는가를 점검한 것이다.
실시예 11 내지 실시예 13은 각각 전술한 실시예 2의 구조와 거의 동일한 구성을 갖는다. 그리고, 실시예 11은 실시예 2와 구성이 완전 동일하고, 실시예 12는 실시예 2의 구성에 대해 히트 싱크재(20)의 열팽창률을 6.2 ppm/K로 한 것, 실시예 13은 실시예 2의 구성에 대해 히트 싱크재(20)의 열팽창률을 8.4 ppm/K로 한 것이다.
실험 결과를 도 8에 기재하였다. 도 8에서 휘어진 양은 히트 싱크재(20)의 최대 길이를 100 mm으로 한 경우의 휘어진 양을 의미한다.
이 실험 결과로부터, 비교예 1은 거의 휘어짐이 없고, 비교예 2는 반대로 오목형으로 휘어져 있다는 것을 알 수 있다. 실시예 11 내지 실시예 13은 모두 볼록형으로 휘어져 있어, 바람직한 형태로 되어 있다. 이 때, 히트 싱크재(20)의 열팽창률을 제어하여 방열 적층 부재로서 임의의 휘어진 양을 얻을 수 있다.
다음으로, 제2 실시 형태에 따른 전자 부품(10B)에 대해 도 10 내지 도 14를 참조하면서 설명한다.
이 제2 실시 형태에 따른 전자 부품(10B)은, 도 10에 도시한 바와 같이, 전술한 제1 실시 형태에 따른 전자 부품(10A)과 거의 동일한 구성을 갖지만, 전자 회로용 부재(12B)의 구성이 일부 다르다. 구체적으로, 열전도층(22)은 절연 기판(24)과 히트 싱크재(20) 사이에 중간층(90)이 개재되고, 또 절연 기판(24)과 중간층(90) 사이에 활성 원소를 포함하는 제3 접합재(92)가 개재되며, 상기 중간층(90)과 히트 싱크재(20) 사이에는 활성 원소를 포함하는 제4 접합재(94)가 개재된 구성으로 되어 있다. 또한, 도 10의 예에서는 히트 싱크재(20)의 하면에 금속층(96)이 형성되어 있다.
여기서, 전극(30)의 치수, 특히 최저 두께는 흐르는 전류의 전류 밀도에 의해 결정되고, 최대 두께는 접합 후의 내열 충격성 또는 전자 부품(10B) 전체의 휘어지는 양의 제어 목표에 의해 결정된다. 바람직한 범위는 0.1∼1.0 mm이다. 이 예에서는 0.3 mm으로 되어 있다. 또한, 절연 기판(24)으로서 AlN을 이용한 경우에는 0.5 mm도 채용할 수 있다.
한편, 절연 기판(24)의 치수 가운데 최저 두께는 전극(30)을 흐르는 전류의 절연성을 확보할 수 있는 두께가 선택되지만, 전자 부품(10B) 전체에서는 가장 취성이 큰 재료이기 때문에, 실제로는 강도에 의해 최저 두께가 결정된다. 즉, 열충격성에 견딜 수 있는 두께인 것이 바람직하다.
절연 기판(24)의 최대 두께는 열저항 값(두꺼울수록 열저항이 악화됨)으로 결정된다. 두꺼운 쪽이 강도적으로는 유리하지만, 회로로서의 열전도가 나빠질 가능성이 있다. 따라서, 절연 기판(24)의 바람직한 두께 범위는 0.1∼1.0 mm이다. 또한, 절연 기판(24)으로서 AlN을 이용한 경우 최대 두께는 0.635 mm 정도가 더욱 바람직하다.
중간층(90)은 열충격 시에 절연 기판(24)과 히트 싱크재(20) 사이의 열팽창차를 완화하여 전자 부품(10B) 전체의 접합성을 향상시키고, 또한 내열 충격성의 향상을 도모할 수 있다.
바람직한 두께는 0.05∼1.0 mm이다. 응력의 완화뿐이라면 두께가 얇아도 효과(응력 완화)가 있지만, 중간층(90)의 체적을 전극(30)과 거의 동일한 체적으로 설정하면 절연 기판(24)의 상하에서의 밸런스가 좋아진다.
또한, 중간층(90)을 금속층으로 한 경우, 그 두께가 늘면 전자 부품(10B) 전체로서의 열전도가 향상되기 때문에, 그 평균에서 중간층(90)의 두께를 결정하는 것이 바람직하다.
따라서, 중간층(90)의 재료로서는 열전도가 좋은 구리, 은, 알루미늄 또느 이들의 합금을 들 수 있지만, 응력 완화 효과는, 알루미늄을 1이라고 하면 구리는 7∼8, 은은 5∼6 정도이기 때문에, 그 비율에 의해 두께를 고려하는 것이 바람직하다.
또한, 열전도는 알루미늄이 230 W/mK, 구리는 390 W/mK, 은은 415 W/mK 정도이며, 이 중에서는 은이 가장 좋지만, 제조 비용과 접합재(92 및 94) 온도의 균형을 고려하여 선택하는 것이 바람직하다. 이 제2 실시 형태에서는 중간층(90)의 재료로서 알루미늄이랑 구리를 선택하였다.
중간층(90)은 전술한 바와 같이 열팽창의 차이로 발생하는 응력 완화 외에, 열의 방사성의 향상이라는 기능도 있다.
히트 싱크재(20)는 냉각핀(18)에 고정하기 위한 강도를 갖고, 전극(30) 상의 IC칩(16)에서 발생한 열의 전달성에 의해 치수가 결정된다. 보통은 3 mm 정도이지만, 히트 싱크재(20)를 직접 수냉하거나, 히트 싱크재(20) 자체를 핀의 형상으로 하여 공냉하는 등의 수법을 생각할 수 있기 때문에, 히트 싱크재(20)의 두께는 바람직하게는 1∼30 mm이다.
히트 싱크재(20)의 하면에 형성되는 금속층(96)은, 히트 싱크재(20)에 고정되는 냉각핀(18)에 대한 친화성에 기초하여 재료를 선정하는 것이 바람직하다. 물론, 히트 싱크재(20)를 직접 수냉하거나, 히트 싱크재(20) 자체를 핀의 형상으로 하는 경우에는 그것에 따른 두께나 형상 등을 생각할 수 있다.
제3 및 제4의 접합재(92 및 94)에 있어서는, 전술한 제1 실시 형태에 따른 전자 부품(10A)에서 사용한 제1 및 제2의 접합재(26 및 28)와 동일하기 때문에 여기서는 그 중복 설명을 생략한다.
다음으로, 제2 실시예에 따른 전자 회로용 부재(12B) 및 전자 부품(10B)의 제조 방법에 대해 도 11A 및 도 11B를 참조하면서 설명한다.
제2 실시 형태에 따른 제조 방법은, 우선 도 11A에 도시한 셋팅 공정에서 히트 싱크재(20) 상에 제4 접합재(94), 중간층(90), 제3 접합재(92), 절연 기판(24), 제2 접합재(28) 및 전극(30)의 순으로 적재(셋팅)한다. 이 셋팅은 예컨대 대기 중에서 행한다.
다음으로, 도 11B에 도시한 접합 공정에서 상기 제4 접합재(94), 중간층(90), 제3 접합재(92), 절연 기판(24), 제2 접합재(28) 및 전극(30)이 셋팅된 히트 싱크재(20)를 지그(70) 상에 고정하고, 예를 들면 1.0 ×10-5 Torr 이하의 진공 중에서 위쪽으로부터 가압하면서, 온도의 상승 및 하강을 행하여 접합한다. 이 접합 처리에 의해, 도 10에 도시한 바와 같이 전극(30), 절연 기판(24) 및 히트 싱크재(20)가 일체화된 접합체, 즉 전자 회로용 부재(12B)를 얻을 수 있다.
상기 접합 공정에서의 가압은 0.2 MPa 이상, 10 MPa 이하의 힘으로 가압하는 것이 바람직하다. 이 경우, 접합 후의 제3 및 제4 접합재(92 및 94)의 평균 두께는 50 ㎛ 이하, 바람직하게는 10 ㎛ 이하, 더욱 바람직하게는 5 ㎛ 이하이다. 이 두께는 상기 가압에 의해서 제어할 수 있다.
그 후의 처리는 전술한 제1 실시 형태에 따른 전자 회로용 부재(12A) 및 전 자 부품(10A)의 제조 방법과 동일하기 때문에 여기서는 그 중복 설명을 생략한다.
이 제2 실시 형태에 따른 전자 회로용 부재(12B), 그 제조 방법 및 전자 부품(10B)에서는, 절연 기판(24)과 중간층(90) 사이에 활성 원소를 포함하는 제3 접합재(92)를 개재시키고, 상기 중간층(90)과 히트 싱크재(20) 사이에 활성 원소를 포함하는 제4 접합재(94)를 개재시키도록 했기 때문에, 제3 및 제4 접합재(92 및 94)에 포함되는 활성 금속에 의해 절연 기판(24)과 중간층(90)이 강고하게 접합되는 동시에, 중간층(90)과 히트 싱크재(20)가 강고하게 접합된다.
더구나, 중간층(90)의 존재에 의해 열충격 시에 절연 기판(24)과 히트 싱크재(20) 사이의 열팽창 차이를 완화할 수 있어, 전자 회로용 부재(12B) 전체의 접합성을 향상시킬 수 있다. 즉, 상기 중간층(90)에 의해 전자 회로용 부재(12B)의 내열 충격성을 향상시킬 수 있다.
이제, 세 가지의 실험례(편의상 제3 실험례 내지 제5 실험례라고 함)에 대해 설명한다. 우선, 제3 실험례는 도 12 및 도 13에 도시한 바와 같이 실시예 21 내지 실시예 25에 있어서 중간층(90)을 개재시키는 것에 의한 열전도율 향상의 정도를 점검한 것이다.
실시예 21은 절연 기판(24)으로서 열전도율이 180 W/mK인 AlN을 사용하고, 실시예 22 내지 실시예 25는 각각 절연 기판(24)으로서 열전도율이 30, 40, 60, 90 W/mK인 Si3N4를 사용한 예를 의미한다. 실험 결과를 도 12 및 도 13에 나타내었다. 또, 중간층(90)은 모두 열전도율이 390 W/mK인 Cu를 이용하였다. 또한, 도 12에서 는 절연 기판(24)의 재질로서의 Si3N4를 단순히 「SN」이라고 표시하였다.
도 13에서, 막대 그래프는 절연 기판(24)의 열전도율을 나타내고, 꺽은선 그래프는 접합체[전자 회로용 부재(12B)]의 이론적인 열전도율을 플롯한 것이다.
이들 도 12 및 도 13으로부터, 중간층(90)을 개재시킴으로써, 접합체로 했을 때의 열전도율이 대폭 향상한 것을 알 수 있으며, 특히 실시예 22 내지 실시예 25에서는 절연 기판(24)의 열전도율이 3∼6배의 향상을 나타내고 있다.
다음으로, 제4 실험례는 중간층(90)을 개재시킨 경우와 개재시키지 않는 경우, 그리고 접합 시의 압력에 의한 접합체(전자 회로용 부재)의 휘어진 양을 측정한 것이다. 이 실험 결과를 도 14에 기재하였다.
도 14로부터, 중간층(90)이 있는 쪽이 휘어진 양이 적고, 가압력이 작은 쪽이 휘어진 양이 적은 것을 알 수 있고, 또한 중간층(90)의 두께가 얇은 쪽이 휘어진 양이 적어지고 있다는 것을 알 수 있다.
중간층(90)으로서 금속층을 이용한 경우는, 전술한 바와 같이, 그 두께가 늘면 전자 부품(10B) 전체로서의 열전도는 향상하지만, 두께가 얇은 쪽이 전체의 휘어진 양이 적어지기 때문에, 이런 점을 고려하여 중간층(90)의 치수를 결정하는 것이 바람직하다는 것을 알 수 있다.
제5 실험례는 실시예 51 내지 실험례 53에 대한 내열 충격 특성을 시험한 것이다. 실시예 51은 절연 기판(24)으로서 Si3N4를 사용하고 중간층(90)을 개재시킨 구성이고, 실시예 52는 절연 기판(24)으로서 AlN을 사용하고 중간층(90)을 개재시 킨 구성이며, 실시예 53은 절연 기판(24)으로서 Si3N4를 사용하고 중간층(90)을 개재시키지 않는 구성이다.
그리고, 이 내열 충격 시험은, 내열 충격 시험 장치(타바이 에스펙 가부시키가이샤 제조의 TSA-71S)를 이용하여 행하였다. 이 내열 충격 시험 장치는 시료 설치 영역, 고온 영역 및 저온 영역의 세 영역으로 나뉘어져 있으며, 시료실로 통하는 댐퍼(온도 셔터의 역할)가 개폐하여 외기 도입을 함으로써 시료실 내를 저온·상온·고온으로 순간적으로 변화시키는 구조로 되어 있다.
시험은, 실온에서 5분간 유지 후에 -65℃까지 온도를 내리고, -65℃에서 15분간 유지한 후 실온까지 온도를 상승시켜 실온에서 5분간 유지한 후에, 150℃까지 승온을 행하고 150℃에서 15분간 유지한 후에 실온까지 온도를 내리는 일련의 조작을 1 사이클로 하였다.
각 시료마다 5개를 준비하여, 그 중 한 개라도 절연 기판에 크랙이 발생하거나, 방열판의 접합부에 박리가 생긴 시점에서의 사이클 수를 가지고 각 시료의 내열 충격 특성을 평가하였다.
또한, 상기 내열 충격 시험 후 절연 기판(24)측의 크랙 유무 판정에 대해서는 초음파 탐상 시험 장치(히타치 제조 AT7500)로 평가를 행하였다.
이 제5 실험례의 결과, 실시예 51의 내열 충격 특성은 1000 사이클 이상이고, 실시예 52는 200 사이클 이하이며, 실시예 53은 500회 전후였다.
따라서, 절연 기판(24)으로서 Si3N4를 이용하고, 또 중간층(90)을 개재시킴으 로써 열충격성이 향상됨을 알 수 있다.
또한, 본 발명에 따른 전자 회로용 부재 및 그 제조 방법과 전자 부품은, 전술한 실시예에 한정되지 않으며, 본 발명의 요지를 일탈하지 않고 여러 가지 구성을 채용할 수 있음은 물론이다.

Claims (29)

  1. 절연 기판으로서 기능하는 층(24)과 히트 싱크재(20) 사이에 중간층(90)이 개재되고, 상기 절연 기판으로서 기능하는 층과 상기 중간층 사이 및 상기 중간층과 상기 히트 싱크재 사이에 각각 활성 원소를 포함하는 접합재(26)가 개재되고, 상기 히트 싱크재는 네트워크화한 SiC 모재에 Cu 또는 Cu 합금이 함침된 복합 재료로 구성되는 것을 특징으로 하는 전자 회로용 부재.
  2. 절연 기판으로서 기능하는 층(24)과 히트 싱크재(20) 사이에 중간층(90)이 개재되고, 상기 절연 기판으로서 기능하는 층과 상기 중간층 사이 및 상기 중간층과 상기 히트 싱크재 사이에 각각 활성 원소를 포함하는 접합재(26)가 개재되고, 상기 히트 싱크재는 네트워크화한 C 모재에 Cu 또는 Cu 합금이 함침된 복합 재료로 구성되는 것을 특징으로 하는 전자 회로용 부재.
  3. 제1항 또는 제2항에 있어서, 상기 절연 기판으로서 기능하는 층(24)과 상기 히트 싱크재(20)의 열팽창률이 3.0 ×10-6∼1.0 ×10-5/K인 것을 특징으로 하는 전자 회로용 부재.
  4. 제1항 또는 제2항에 있어서, 상기 접합재는 활성 원소를 포함하는 경질 납땜재인 것을 특징으로 하는 전자 회로용 부재.
  5. 제1항 또는 제2항에 있어서, 상기 활성 원소는 주기율표 제2A족, 제3A족, 제4A족, 제5A족 또는 제4B족 중 어느 하나에 속하는 1종 이상의 원소인 것을 특징으로 하는 전자 회로용 부재.
  6. 삭제
  7. 제1항 또는 제2항에 있어서, 상기 중간층은 Cu, Ag, Al 또는 이들의 합금으로 구성되는 것을 특징으로 하는 전자 회로용 부재.
  8. 삭제
  9. 제1항 또는 제2항에 있어서, 상기 절연 기판으로서 기능하는 층(24)은 AlN층 또는 Si3N4층인 것을 특징으로 하는 전자 회로용 부재.
  10. 제1항 또는 제2항에 있어서, 상기 히트 싱크재(20) 가운데 냉각 핀(18)이 부착되는 면(20a)이 바깥쪽으로 향하여 볼록 형상으로 되어 있는 것을 특징으로 하는 전자 회로용 부재.
  11. 제10항에 있어서, 상기 히트 싱크재(20)의 볼록 형상의 돌출량이 상기 히트 싱크재(20)의 최대 길이에 대해 1/200∼1/20,000인 것을 특징으로 하는 전자 회로용 부재.
  12. 히트 싱크재(20) 위에 적어도 접합재(26, 28), 절연 기판으로서 기능하는 층(24) 및 전극(30)을 적재하고 가압하여 이들 히트 싱크재, 접합재, 절연 기판으로서 기능하는 층 및 전극을 동시에 접합하는 공정을 포함하는 것을 특징으로 하는 전자 회로용 부재의 제조 방법.
  13. 삭제
  14. 제12항에 있어서, 상기 히트 싱크재(20) 위에 활성 원소를 포함하는 제1 접합재(26), 상기 절연 기판으로서 기능하는 층(24), 활성 원소를 포함하는 제2 접합재(28) 및 상기 전극(30)의 순으로 적재하여 가압하는 것을 특징으로 하는 전자 회로용 부재의 제조 방법.
  15. 제12항에 있어서, 상기 히트 싱크재(20) 위에 활성 원소를 포함하는 제1 접합재(92), 중간층(90), 활성 원소를 포함하는 제2 접합재(94), 상기 절연 기판으로서 기능하는 층(24), 활성 원소를 포함하는 제3 접합재(28) 및 상기 전극(30)의 순으로 적재하여 가압하는 것을 특징으로 하는 전자 회로용 부재의 제조 방법.
  16. 제12항, 제14항 및 제15항 중 어느 하나의 항에 있어서, 가압력은 0.2 MPa 이상, 10 MPa 이하인 것을 특징으로 하는 전자 회로용 부재의 제조 방법.
  17. 제14항 또는 제15항에 있어서, 상기 절연 기판으로서 기능하는 층(24)과 히트 싱크재(20)로서 각각 열팽창률이 3.0 ×10-6∼1.0 ×10-5/K인 것을 사용하는 것을 특징으로 하는 전자 회로용 부재의 제조 방법.
  18. 제14항 또는 제15항에 있어서, 상기 접합재로서 활성 원소를 포함하는 경질 납땜재를 사용하는 것을 특징으로 하는 전자 회로용 부재의 제조 방법.
  19. 제18항에 있어서, 상기 활성 원소로서 주기율표 제2A족, 제3A족, 제4A족, 제5A족 또는 제4B족 중 적어도 어느 하나에 속하는 1종 이상의 원소를 사용하는 것을 특징으로 하는 전자 회로용 부재의 제조 방법.
  20. 제12항, 제14항 및 제15항 중 어느 하나의 항에 있어서, 상기 히트 싱크재(20)로서 SiC, AlN, Si3N4, BeO, Al2O3, Be2C, C, Cu, Cu 합금, Al, Al 합금, Ag, Ag 합금 및 Si로 이루어진 군으로부터 선택되는 적어도 1종 이상을 구성 재료로 한 것을 사용하는 것을 특징으로 하는 전자 회로용 부재의 제조 방법.
  21. 제20항에 있어서, 상기 히트 싱크재(20)로서 네트워크화한 SiC 모재에 Cu 또는 Cu 합금이 함침된 복합 재료(20A)로 구성된 것을 사용하는 것을 특징으로 하는 전자 회로용 부재의 제조 방법.
  22. 제20항에 있어서, 상기 히트 싱크재(20)로서 네트워크화한 C 모재에 Cu 또는 Cu 합금이 함침된 복합 재료(20B)로 구성된 것을 사용하는 것을 특징으로 하는 전자 회로용 부재의 제조 방법.
  23. 제12항, 제14항 및 제15항 중 어느 하나의 항에 있어서, 상기 절연 기판으로서 기능하는 층(24)으로서 AlN층 또는 Si3N4층을 사용하는 것을 특징으로 하는 전자 회로용 부재의 제조 방법.
  24. 삭제
  25. 히트 싱크재(20) 위에 열전도층(22) 및 기초층(14)을 매개로 전자 회로칩(16)이 실장된 전자 부품에 있어서,
    상기 열전도층(22)은, 적어도 절연 기판으로서 기능하는 층(24)과 히트 싱크재(20) 사이에 중간층(90)이 개재되고, 상기 절연 기판으로서 기능하는 층(24)과 상기 중간층(90) 사이에 활성 원소를 포함하는 제1 접합재(92)가 개재되며, 상기 중간층(90)과 히트 싱크재(20) 사이에 활성 원소를 포함하는 제2 접합재(94)가 개재되어 구성되고, 상기 히트 싱크재는 네트워크화한 SiC 모재에 Cu 또는 Cu 합금이 함침된 복합 재료로 구성되는 것을 특징으로 하는 전자 부품.
  26. 삭제
  27. 히트 싱크재(20) 위에 열전도층(22) 및 기초층(14)을 매개로 전자 회로칩(16)이 실장된 전자 부품에 있어서,
    상기 열전도층(22)은, 적어도 절연 기판으로서 기능하는 층(24)과 히트 싱크재(20) 사이에 중간층(90)이 개재되고, 상기 절연 기판으로서 기능하는 층(24)과 상기 중간층(90) 사이에 활성 원소를 포함하는 제1 접합재(92)가 개재되며, 상기 중간층(90)과 히트 싱크재(20) 사이에 활성 원소를 포함하는 제2 접합재(94)가 개재되어 구성되고, 상기 히트 싱크재는 네트워크화한 C 모재에 Cu 또는 Cu 합금이 함침된 복합 재료로 구성되는 것을 특징으로 하는 전자 부품.
  28. 제25항 또는 제27항에 있어서, 상기 열전도층은 상기 절연 기판으로서 기능하는 층 상에 활성 원소를 포함하는 별도의 접합재를 매개로 전극이 형성되는 것을 특징으로 하는 전자 부품.
  29. 제25항 또는 제27항에 있어서, 상기 중간층은 Cu, Ag, Al 또는 이들의 합금으로 구성되는 것을 특징으로 하는 전자 부품.
KR1020027014100A 2001-02-22 2001-12-19 전자 회로용 부재 및 그 제조 방법과 전자 부품 KR100565139B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2001047052A JP2002043482A (ja) 2000-05-17 2001-02-22 電子回路用部材及びその製造方法並びに電子部品
JPJP-P-2001-00047052 2001-02-22
PCT/JP2001/011134 WO2002067324A1 (fr) 2001-02-22 2001-12-19 Element pour circuit electronique, procede de fabrication d'un tel element et portion electronique

Publications (2)

Publication Number Publication Date
KR20030036169A KR20030036169A (ko) 2003-05-09
KR100565139B1 true KR100565139B1 (ko) 2006-03-30

Family

ID=18908562

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020027014100A KR100565139B1 (ko) 2001-02-22 2001-12-19 전자 회로용 부재 및 그 제조 방법과 전자 부품

Country Status (5)

Country Link
US (1) US6911728B2 (ko)
EP (1) EP1363325B1 (ko)
JP (1) JP4015023B2 (ko)
KR (1) KR100565139B1 (ko)
WO (1) WO2002067324A1 (ko)

Families Citing this family (43)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4206915B2 (ja) * 2002-12-27 2009-01-14 三菱マテリアル株式会社 パワーモジュール用基板
JP2004253736A (ja) 2003-02-21 2004-09-09 Ngk Insulators Ltd ヒートスプレッダモジュール
JP4014528B2 (ja) * 2003-03-28 2007-11-28 日本碍子株式会社 ヒートスプレッダモジュールの製造方法及びヒートスプレッダモジュール
DE10320838B4 (de) * 2003-05-08 2014-11-06 Rogers Germany Gmbh Faserverstärktes Metall-Keramik/Glas-Verbundmaterial als Substrat für elektrische Anwendungen, Verfahren zum Herstellen eines derartigen Verbundmaterials sowie Verwendung dieses Verbundmaterials
JP4180980B2 (ja) * 2003-06-10 2008-11-12 本田技研工業株式会社 半導体装置
US7100281B2 (en) * 2004-03-15 2006-09-05 International Business Machines Corporation Heat sink and method of making the same
CN1906974A (zh) * 2004-03-30 2007-01-31 霍尼韦尔国际公司 散热器结构、集成电路、形成散热器结构的方法、以及形成集成电路的方法
JP4543279B2 (ja) * 2004-03-31 2010-09-15 Ｄｏｗａメタルテック株式会社 アルミニウム接合部材の製造方法
KR101108454B1 (ko) * 2004-04-05 2012-01-31 미쓰비시 마테리알 가부시키가이샤 Ａｌ／ＡｌＮ 접합체, 전력 모듈용 기판 및 전력 모듈, 그리고 Ａｌ／ＡｌＮ 접합체의 제조 방법
US7321098B2 (en) * 2004-04-21 2008-01-22 Delphi Technologies, Inc. Laminate ceramic circuit board and process therefor
FR2876497B1 (fr) 2004-10-13 2007-03-23 Commissariat Energie Atomique Revetement a base de mgo pour l'isolation electrique de substrats semi-conducteurs et procede de fabrication
US7521789B1 (en) * 2004-12-18 2009-04-21 Rinehart Motion Systems, Llc Electrical assembly having heat sink protrusions
JP4621531B2 (ja) * 2005-04-06 2011-01-26 株式会社豊田自動織機 放熱装置
US7436669B2 (en) * 2005-05-11 2008-10-14 Sung-Po Huang 3D multi-layer heat conduction diffusion plate
JP4208863B2 (ja) * 2005-06-30 2009-01-14 富士通マイクロエレクトロニクス株式会社 半導体装置およびその製造方法
WO2007004579A1 (ja) * 2005-07-04 2007-01-11 Denki Kagaku Kogyo Kabushiki Kaisha セラミックシートの製造方法、それを用いたセラミック基板及びその用途
JP4378334B2 (ja) * 2005-09-09 2009-12-02 日本碍子株式会社 ヒートスプレッダモジュール及びその製造方法
JP5128951B2 (ja) * 2005-09-28 2013-01-23 日本碍子株式会社 ヒートシンクモジュール及びその製造方法
JP2007208132A (ja) * 2006-02-03 2007-08-16 Ngk Insulators Ltd 積層体の検査方法及びヒートスプレッダモジュールの検査方法
JP4954569B2 (ja) * 2006-02-16 2012-06-20 日東電工株式会社 半導体装置の製造方法
WO2007142273A1 (ja) * 2006-06-08 2007-12-13 International Business Machines Corporation 高熱伝導で柔軟なシート
DE102006043163B4 (de) * 2006-09-14 2016-03-31 Infineon Technologies Ag Halbleiterschaltungsanordnungen
EP1936683A1 (en) * 2006-12-22 2008-06-25 ABB Technology AG Base plate for a heat sink and electronic device with a base plate
JP4964009B2 (ja) * 2007-04-17 2012-06-27 株式会社豊田中央研究所 パワー半導体モジュール
JP5070014B2 (ja) * 2007-11-21 2012-11-07 株式会社豊田自動織機 放熱装置
JP2009130060A (ja) * 2007-11-21 2009-06-11 Toyota Industries Corp 放熱装置
JP5746808B2 (ja) * 2007-11-22 2015-07-08 富士通株式会社 カーボンナノチューブを用いたパッケージ及び電子デバイス
KR100935827B1 (ko) * 2008-10-13 2010-01-06 동국대학교 산학협력단 부성 미분 저항을 갖는 2단자 전자소자 및 그 제조방법
US20100314072A1 (en) * 2009-06-11 2010-12-16 Hsing-Chung Lee Base plate with tailored interface
EP2485255B1 (en) * 2011-02-04 2013-08-28 Green Energy Material Technology Ltd. Laminated heat sink having enhanced heat dissipation capacity
US9129932B2 (en) * 2011-06-27 2015-09-08 Rohm Co., Ltd. Semiconductor module
DE102012205240B4 (de) * 2012-03-30 2016-08-04 Semikron Elektronik Gmbh & Co. Kg Verfahren zur Herstellung eines Substrats für mindestens ein Leistungshalbleiterbauelement, Verfahren zur Herstellung eines Leistungshalbleitermoduls und Leistungshalbleitermodul
JP5918008B2 (ja) * 2012-05-08 2016-05-18 昭和電工株式会社 冷却器の製造方法
EP2814056B1 (en) * 2012-09-13 2017-07-12 Fuji Electric Co., Ltd. Semiconductor device, method for attaching heat dissipating member to semiconductor device, and method for manufacturing semiconductor device
JP2014072314A (ja) * 2012-09-28 2014-04-21 Toyota Industries Corp 半導体装置、及び半導体装置の製造方法
CN105580131B (zh) * 2013-10-10 2021-03-12 三菱综合材料株式会社 自带散热器的功率模块用基板及其制造方法
EP3598485B1 (en) 2015-12-28 2020-10-07 NGK Insulators, Ltd. Bonded substrate and method for manufacturing bonded substrate
US10403559B2 (en) * 2016-05-26 2019-09-03 Mitsubishi Electric Corporation Power semiconductor device
JP6780457B2 (ja) * 2016-11-10 2020-11-04 株式会社デンソー 半導体装置およびその製造方法
JP6848493B2 (ja) * 2017-02-06 2021-03-24 株式会社豊田中央研究所 半導体モジュールとその製造方法
JP6452748B2 (ja) * 2017-03-31 2019-01-16 株式会社三社電機製作所 積層部材の製造方法
US10551132B2 (en) * 2017-11-28 2020-02-04 International Business Machines Corporation Heat removal element with thermal expansion coefficient mismatch
US10575448B1 (en) * 2018-11-15 2020-02-25 International Business Machines Corporation Electromagnetic shielding of heat sinks with shape-memory alloy grounding

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59228742A (ja) 1983-06-09 1984-12-22 Sumitomo Electric Ind Ltd 半導体素子搭載用基板
CA1284536C (en) 1987-07-03 1991-05-28 Akira Sasame Member for semiconductor apparatus
DE69033718T2 (de) * 1989-10-09 2001-11-15 Mitsubishi Materials Corp Keramisches Substrat angewendet zum Herstellen einer elektrischen oder elektronischen Schaltung
JPH03242385A (ja) 1990-02-16 1991-10-29 Murata Mfg Co Ltd 窒化アルミニウム基板と金属板の接合構造
DE69031039T2 (de) * 1990-04-16 1997-11-06 Denki Kagaku Kogyo Kk Keramische leiterplatte
WO2004074210A1 (ja) 1992-07-03 2004-09-02 Masanori Hirano セラミックス－金属複合体およびその製造方法
JP3183090B2 (ja) 1995-04-06 2001-07-03 住友金属工業株式会社 パッケージ用セラミックスリッド
JP4077888B2 (ja) * 1995-07-21 2008-04-23 株式会社東芝 セラミックス回路基板
EP0805492B1 (de) * 1996-04-03 2004-06-30 Jürgen Dr.-Ing. Schulz-Harder Gewölbtes Metall-Keramik-Substrat
JPH11274383A (ja) 1998-03-23 1999-10-08 Toyota Autom Loom Works Ltd 放熱部材取り付け構造
JP3573955B2 (ja) 1998-04-20 2004-10-06 三菱電機株式会社 パワー半導体装置及びその製造方法
JP3468358B2 (ja) 1998-11-12 2003-11-17 電気化学工業株式会社 炭化珪素質複合体及びその製造方法とそれを用いた放熱部品
JP2000164775A (ja) 1998-11-26 2000-06-16 Shibafu Engineering Kk 接合材料とその製造方法
JP3436702B2 (ja) * 1998-12-07 2003-08-18 日本碍子株式会社 複合材料
DK1056321T3 (da) * 1999-05-28 2008-03-03 Denki Kagaku Kogyo Kk Keramisk substratkredslöb og dets fremstillingsproces
US6485816B2 (en) * 2000-01-31 2002-11-26 Ngk Insulators, Ltd. Laminated radiation member, power semiconductor apparatus, and method for producing the same
JP2002203932A (ja) * 2000-10-31 2002-07-19 Hitachi Ltd 半導体パワー素子用放熱基板とその導体板及びヒートシンク材並びにロー材
JP2002203942A (ja) * 2000-12-28 2002-07-19 Fuji Electric Co Ltd パワー半導体モジュール
US6653741B2 (en) * 2001-05-24 2003-11-25 Fry's Metals, Inc. Thermal interface material and heat sink configuration

Also Published As

Publication number Publication date
WO2002067324A1 (fr) 2002-08-29
EP1363325B1 (en) 2013-02-20
US20030102553A1 (en) 2003-06-05
JPWO2002067324A1 (ja) 2004-06-24
JP4015023B2 (ja) 2007-11-28
KR20030036169A (ko) 2003-05-09
EP1363325A1 (en) 2003-11-19
EP1363325A4 (en) 2009-10-28
US6911728B2 (en) 2005-06-28

Similar Documents

Publication Publication Date Title
KR100565139B1 (ko) 전자 회로용 부재 및 그 제조 방법과 전자 부품
JP5128951B2 (ja) ヒートシンクモジュール及びその製造方法
JP4969738B2 (ja) セラミックス回路基板およびそれを用いた半導体モジュール
JP5598522B2 (ja) 回路基板及びこれを用いた半導体モジュール、回路基板の製造方法
US8637777B2 (en) Power module substrate having heatsink, method for manufacturing the same, power module having heatsink, and power module substrate
JP5067187B2 (ja) ヒートシンク付パワーモジュール用基板及びヒートシンク付パワーモジュール
JP2008041752A (ja) 半導体モジュールおよび半導体モジュール用放熱板
KR20070118065A (ko) 절연 회로 기판 및 냉각 싱크부 부착 절연 회로 기판
JP4893096B2 (ja) 回路基板およびこれを用いた半導体モジュール
JPH04162756A (ja) 半導体モジュール
JP4893095B2 (ja) 回路基板およびこれを用いた半導体モジュール
JP2002043482A (ja) 電子回路用部材及びその製造方法並びに電子部品
EP1705966A2 (en) Circuit board and manufacturing method thereof
JP2006100640A (ja) セラミックス回路基板及びこれを用いたパワー半導体モジュール
JP5061442B2 (ja) 絶縁回路基板および冷却シンク部付き絶縁回路基板
JP5370460B2 (ja) 半導体モジュール
JP2008147308A (ja) 回路基板およびこれを用いた半導体モジュール
JP4104429B2 (ja) モジュール構造体とそれを用いたモジュール
JPH04192341A (ja) 半導体装置
US9558859B2 (en) Multilayer substrate and method for manufacturing the same
JP7299672B2 (ja) セラミックス回路基板及びその製造方法
JP3599517B2 (ja) パワーモジュール用回路基板
JP2004343035A (ja) 放熱部品、回路基板および半導体装置
JPH10223809A (ja) パワーモジュール
JP2004072003A (ja) 金属ベース多層回路基板とそれを用いた混成集積回路

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120228

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee