JPH04192341A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH04192341A
JPH04192341A JP2320377A JP32037790A JPH04192341A JP H04192341 A JPH04192341 A JP H04192341A JP 2320377 A JP2320377 A JP 2320377A JP 32037790 A JP32037790 A JP 32037790A JP H04192341 A JPH04192341 A JP H04192341A
Authority
JP
Japan
Prior art keywords
semiconductor device
stress relaxation
bonding material
ceramic
ceramic substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2320377A
Other languages
English (en)
Other versions
JP2566341B2 (ja
Inventor
Masaaki Takahashi
正昭 高橋
Yasutoshi Kurihara
保敏 栗原
Shigeru Takahashi
茂 高橋
Kiyoshi Kanai
金井 紀洋士
Tsuneo Endo
恒雄 遠藤
Toshiki Kurosu
黒須 俊樹
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP2320377A priority Critical patent/JP2566341B2/ja
Publication of JPH04192341A publication Critical patent/JPH04192341A/ja
Application granted granted Critical
Publication of JP2566341B2 publication Critical patent/JP2566341B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/102Material of the semiconductor or solid state bodies
    • H01L2924/1025Semiconducting materials
    • H01L2924/10251Elemental semiconductors, i.e. Group IV
    • H01L2924/10253Silicon [Si]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/156Material
    • H01L2924/15786Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787Ceramics, e.g. crystalline carbides, nitrides or oxides

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Die Bonding (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [産業上の利用分野] 本発明は、半導体装置に関し、特に、数W以上の電力を
取扱えるパワー素子を有する半導体装置に関する。
[従来の技術] 従来、Siと金属支持体間にA1□O,セラミックスを
挿入した絶縁型半導体装置は、特開昭56−14626
1号公報に開示されているように、発熱するSiの放熱
を容易にするためと、5l−Al□03間の熱膨張差を
緩和するために、5i−Al□03間に金属の熱拡散板
が挿入されている。
また、Al2O3セラミックスには、半導体装置の機械
的強度保全のためと放熱のために、Cu。
Fe、Al又はそれらの合金からなる金属支持体が、接
合材によって接続されている。
一方、熱膨張係数がSiに近いAINやSiC等の非酸
化物系のセラミックスは、熱伝導率が高いこともあって
、Siセラミックス表面に、直接、。
搭載されることが多い。しかし、この場合は、−般の酸
化物系セラミックスと異なり、表面のメタライズ膜形成
が難しいことと、セラミックスと金属支持体間とでは熱
膨張係数差が大きいこと等の理由から、特開昭60−7
7181号公報に開示されるように、セラミックスの両
生表面にAgろうを介してCu箔を張り、その一方のC
u箔に、接合材を介して、金属支持体を張付ける方法が
提案されている。
この方法によると、比較的大型のセラミックスが容易に
接続でき、リード部分を含む比較的大きな電流容量の半
導体装置を搭載することができる利点がある。
しかし、この方法の欠点は、セラミックスの両生表面に
張られたCu箔の厚みと大きさとが対称形であることを
必要とされていることである。例えば、裏側より半導体
装置が搭載される表面のCu箔の面積が小さい場合、あ
るいは、表面にリードパターンが形成されている場合等
においては、Cu箔の張られていない外周部や、Cu箔
間の切れぬ等のセラミックス表面に、クラックが生じて
半導体装置の信頼性を著しく阻害する。また、セラミッ
クスとCu箔の接続材であるAgろうは、PbやSnを
主成分とする一般の接合材に比べて変形しにくいため、
接続面のセラミックスに強い応力作用をして剥がれる等
、長期の信頼性上問題がある。
また、この方法は、先に、抵抗や導体あるいはコンデン
サ等が形成された回路基板の接続には適用できない。
一方、Si、Al□03.Cu等を接合材で接続する技
術としては、実開昭59−192838号公報に記載の
技術がある。
この技術では、熱膨張差による接合材のクラック防止と
、接合材の厚みを一定にするために、SiとA1□03
間に、外形がSiに等しいループ状の金属箔を挿入して
いる。しかし、この技術では、接合材中の気泡が抜けに
くいので、熱抵抗にばらつきが生じやすいという問題が
ある。A1□03とCu間は熱膨張差が余り大きくない
ため問題とはなっていない。
[発明が解決しようとする課題] 最近の電力用あるいはLSI等一般の半導体チップは発
熱量が多く、それらを搭載するモジュールやパッケージ
等では、放熱特性の良い材料を使用していく必要がある
。これらに適したセラミックス材料には、高熱伝導性の
SiCやAIN等がある。いずれも熱膨張係数が81に
近いため、半導体チップ自体の接続は問題がないが、金
属支持体との間では熱膨張係数が拡大する方向にある。
上記の従来技術では、低膨張係数のセラミックスと金属
支持体間の接合材接続については配慮がなされておらず
、SiCやAIN等のセラミックスを適用した信頼性の
良好な半導体装置を製造することができないという問題
がある。
本発明は、セラミックスや接合材のクラックを防止し、
半導体装置の信頼性を向上させることを目的とする。
[問題を解決するための手段] 」二記目的は、セラミックス基板と金属支持体との間に
、応力緩和材を備えて構成される半導体装置により達成
できる。
この応力緩和材は、セラミックス基板と金属支持体との
間に、接合材を介して設けられ、応力緩和材の外周部は
、上記接合材で覆われているほうがよい。
[作用コ 本発明に係る半導体装置を動作させると、半導体チップ
に熱が発生する。この熱のために、半導体チップは膨張
する。
一方、この熱は、接合材を経由して、セラミックに伝導
する。セラミックも熱膨張するが、その膨張係数は半導
体チップの膨張係数に近いので、これらの接続について
は問題は生じない。
半導体チップで発生した熱は、さらに、接合材を経由し
て、応力緩和材および金属支持体に伝達される。
金属支持体の熱膨張係数は、セラミックの熱膨張係数に
比べると大きいので、熱応力により、セラミックと金属
支持体との間で反り、剥離が生じる場合がある。また、
接合材にクラックが生じる場合もある。特に、この装置
の外周部には応力が集中して、反り、剥離が生じやすい
このような場合において、本発明では、応力緩和材が、
上記応力を緩和するので、反り、剥離、クラック等の発
生を防止する。
この結果、大型で低膨張係数のセラミックを金属支持体
に、接合材を介して、接続することが可能となり、半導
体チップの発生する熱を効率よく逃すことができる。
[実施例コ 次に、本発明の実施例を図面を参照して説明する。
第1図は、本実施例の半導体装置の各々の部品を接続す
る前の分M断面図である。
Siチップ1は、はんだ28等の接合材を介して、予め
メタライズ膜を形成されたセラミックス3の所定の位置
に接続されている。
次に、Siチップが搭載されたセラミックス3、はんだ
2b、両面にNiめっき股7を形成した応力緩和材4等
の応力緩和材、はんだ2c、金属支持体5の順に並べ、
加熱して、すべてが接続されている。
第2図は、これらを接続する作業の説明図である。
Siチップ1と応力緩和材4とには、あらかじめ予備の
はんだ2a、2bを施す。はんだ2aを付けたSiチッ
プ1を、所望のセラミックス基板上に重ねあわせた後、
再加熱して接続する。Siチップ1の搭載されたセラミ
ックス3の基板と、金属支持体5との接続は、両者間に
あらかじめはんだ付けした金属箔からなる応力緩和材4
を挿入して再加熱する。各部材にあらかじめ予備はんだ
を施す理由は、はんだ内部の気泡の発生を防ぐためであ
る。
ここで用いたはんだは、2aが2b、2cより少なくと
も50℃以上高い方が、Siチップ1のずれなどを防止
する意味で好ましい。
また、2bと20のはんだの組成は、Pbが65〜35
重量%で、Snが35〜65重量%であることが望まし
い。
この理由を次に述べる。
上記接続方法を用いる場合は、セラミックス3と金属支
持体5との接続部端部には、熱膨張係数の違いから、両
者を引き剥がすような応力が作用する。従って、両者を
接続した試料は、かなりのそりがみられ、熱サイクル試
験を行うときは、セラミックス3が割れたりする。さら
には、長期の熱サイクルではんだ接続部にクラックが生
じ、放熱特性を低下させる原因ともなる。
これらを改善するためには、既に報告があるように(プ
リント回路学会誌、「サーキットチクノロジノ、νo1
.5 No、1 (1990,1) ) 、接続後のは
んだ内部に生成する結晶を制御する必要がある。
上記した組成内にあるはんだは、軟らかで小粒の初品α
−Pbが均一に生成する。このようなはんだを接続に用
いた場合は、応力の分散効果と滑り変形効果が期待でき
、安定性の高い接続構造体が得られるからである。
また、2bや2cのはんだ厚みに関していえば、熱設計
上杵される範囲内で、前者を厚くした方が信頼性上好ま
しい結果が得られる。この理由は、セラミックス3のメ
タライズ膜6近傍に最も強い応力が作用するからである
一方、応力緩和材としては、ヤング率が6(to。
〜15000の範囲内で、厚さが50〜250μmであ
るCu、Al、Feあるいはそれらの合金からなる箔が
選ばれる。
この理由は、これらは、セラミックス3と金属支持体5
との間に生ずる応力に対応して、比較的容易に変形して
くれる材料であるからである。しかし、Allのように
やわらかい材料であっても、厚みが250μmを超える
ような場合には容易に変形しなくなるため好ましくない
次に、第3図を用いて、挿入箔の厚みとそりとの関係を
示す。
第3図は、セラミック3としてAINを用い、金属支持
体5としてAl板を用いた場合において、応力緩和材4
としてCulを使用したときの、箔の厚みと試料全体の
そりとの関係を示すグラフである。
縦軸はそりを示し、横軸は挿入Cu箔の厚みを示す。
また、白丸33は実測値を示し、斜線部31はAINと
Al板との間に何も挿入しない場合、斜線部32はAI
NにCuを直接接続した従来法の場合を示す。
同図に示すように、AINとAl板との間に何も挿入し
ない場合のそりは、へ1N側を凸にし350μmと大き
く反っている。しかし、AINとAl板との間にCu箔
を挿入した場合は、そりが大幅に改善できる。
この場合、Cu1tifiの厚みは、プロセス上扱える
範囲において、できるだけ薄いものを利用することが好
ましい。この理由は、Cu箔が250μmを超える厚さ
になると、斜線部32に示すように、AINに通常のC
u板を直接接続したと同様なそりの状態を示すようにな
るからである9この傾向は、その後の熱サイクル試験等
信頼性試験で生しる、AINやはんだのクラックの発生
状況でも同様なことが言える。例えば、そりが200μ
mを超えるような試料では短期間にAINやはんだにク
ラックが生じ、放熱特性や絶縁特性が低下するという現
象が多発している。これと同様の現象は、応力緩和材と
してAl、Feあるいはそれらの合金を用いた場合にお
いても観察される。
ただし、応力緩和材としてのAl、Feの表面はもちる
んのこと、Cu箔あるいはそれらの合金の表面は、はん
だ付けが容易に行えるNiめっき膜で覆う必要がある。
この理由は、AIの場合ははんだ付けできないので当然
であるが、CuやFeあるいはそれらの合金の場合でも
、長期しこ保存されると表面が酸化され、ぬれ性が悪い
こと、接続作業中に生成する脆い合金層により界面剥離
が発生し、放熱特性が低下する等信頼性上野ましくない
からである。
次に、第4図(a)、(b)に、本実施例の半導体装置
の部分拡大断面図を示す。
同図しこ示すように、試料の外周部詳しくは、応力緩和
材4の端部は、はんだによって覆われていることが特徴
である。この結果、セラミックス3と金属支持体5との
間に生じる引張応力は、その大部分がはんだんによって
吸収され、応力緩和材4としてのCu、Al、Feある
いはそれらの合金箔は、その引張応力の一部を吸収する
したがって、応力緩和材4の形状は、セラミックス3の
外周にほぼ等しい(第4図(a))か、それより0.1
〜10堕小さい(第4図(b))ものを用意し、接続後
の断面は、はんだが応力緩和材4の側面を覆い、かつ、
セラミックス3と金属支持体5とが、直接、はんだによ
ってつながっていることが肝要である。
なお、応力緩和材4の形状は、WI状のものであっても
、シート状のものを使用したと同じ効果が得られている
次に、応力緩和材4の端部の形状について、第5図を用
いて説明する。
第5図(a)、(b)は、2種類の応力緩和材端部の形
状を示す部分拡大断面図である。
同図に示す応力緩和材の形状にすれば、試料端部のはん
だの厚みを稼げる点で効果的である。
次に、第7図を用いて、応力緩和材の有無と熱抵抗と関
係を示す。
第7図は、応力緩和材のない従来構造と、本実施例の構
造を用いて作製した、半導体モジュールの熱サイクル試
験後の熱抵抗分布示すグラフである。
縦軸は熱抵抗(’C/ W )を示し、横軸は中心から
の距離(α)を示す。
なお、この熱サイクル試験は、金属支持板としてAl、
セラミックスとしてAINを用いた。
同図に示すように、応力緩和材のない従来構造では、初
期の状態でも熱抵抗が大きくなっていたり、比較的短い
期間で熱抵抗が急増したりする現象が見られている。こ
れらは、全てはんだ接続部の破壊しこよるものである。
一方、本実施例の半導体装置では、金属支持板の種類に
もよるが、熱膨張係数の大きなA1を用いた場合でも、
熱抵抗の変化は少なく、従来品に比べ約10倍寿命が伸
だ。特に、AIより熱膨張係数の小さなCuを用いた場
合においては、通常の規格値である1000サイクルを
超える領域でも、はんだ接続部の破壊が見られず、した
がって熱抵抗の変化も見られなかった。
また、セラミックスとして、Al2O,を用いてもよく
、同様の効果がある。
次に、第6図を参照して、リード類によって、電子回路
どうしを接続する場合に、応力緩衝材を用いた効果を説
明する。
第6図は、本実施例の半導体装置、あるいはセラミック
ス基板上に抵抗、容量、導体等が形成された電子回路と
他の種の電子回路とを接続するためのリード類を、はん
だにより、直接、接続した場合の部分拡大断面図を示す
この場合において、リード類の断面積が比較的大きいも
のでは、はんだに応力がかかり、la7線し、機能停止
することが多い。このような場合でも。
本実施例の半導体装置の構造を応用し、例えば、接続面
積に等しいか、わずかに小さめな金属油を、セラミック
ス基板とリード類との間に挿入することで、応力が緩和
でき、大幅な寿命の改善ができる。
[発明の効果] 以上説明したように、本発明の半導体装置は、熱膨張差
によるセラミックスの破壊、あるいは接続部の破壊によ
る熱抵抗の増加等が防止され、信頼性が向上する。また
、大型で低膨張係数のセラミンクを金属支持体に、はん
だ等の接合材を介して、接続することが可能となり、半
導体チップの発生する熱を効率よく逃すことができる半
導体装置を得ることができる。
【図面の簡単な説明】
第1図は実施例の半導体装置の各々の部品を接続する前
の分解断面図、第2図は第1図に示す部品を接続する作
業の説明図、第3図は挿入箔の厚みとそりとの関係を示
すグラフ、第4図は実施例の半導体装置の部分拡大断面
図、第5図は2種類の応力緩和材端部の形状を示す部分
拡大断面図、第6図は実施例の半導体装置等と他の種の
電子回路とを接続するためのリード類をはんだにより直
接接続した場合の部分拡大断面図、第7図は応力緩和材
のない従来構造と本実施例の構造を用いて作製した半導
体モジュールの熱サイクル試験後の熱抵抗分布示すグラ
フである。 1− S iチップ、2a、b、c、d−はんだ、3・
・セラミック、4・・・応力緩和材、5・・・金汎支持
体、6・・・メタライズ膜、7・・・Niめっき膜、8
・・・リード類

Claims (1)

  1. 【特許請求の範囲】 1、半導体チップが搭載されたセラミックス基板と、こ
    れらを支持する金属支持体とを、接合材を介して、接続
    する構造の半導体装置において、上記セラミックス基板
    と金属支持体との間に、応力緩和材を配置して構成され
    ることを特徴とする半導体装置。 2、上記応力緩和材は、金属であることを特徴とする請
    求項1記載の半導体装置。 3、上記応力緩和材は、厚さが50〜200μmの範囲
    内にあることを特徴とする請求項1または2記載の半導
    体装置。 4、上記応力緩和材は、Cu、Cuを主成分とする合金
    、Al、Alを主成分とする合金、FeおよびFeを主
    成分とする合金のうち、いずれかであることを特徴とす
    る請求項1、2または3記載の半導体装置。 5、上記応力緩和材の形状は、板状および網状のいずれ
    かであることを特徴とする請求項1、2、3または4記
    載の半導体装置。 6、上記応力緩和材の大きさは、上記セラミック基板と
    略等しいことを特徴とする請求項1、2、3、4または
    5記載の半導体装置。 7、上記応力緩和材の外周部は、上記接合材で覆われて
    いることを特徴とする請求項1、2、3、4、5または
    6記載の半導体装置。 8、上記応力緩和材の表面には、接合材付けを容易にす
    る薄膜が形成されることを特徴とする請求項1、2、3
    、4、5、6または7記載の半導体装置。 9、上記セラミックス基板と応力緩和材との間に介在す
    る第1の接合材の厚みは、上記応力緩和材と金属支持体
    との間に介在する第2の接合材より厚く形成されること
    を特徴とする請求項1、2、3、4、5、6、7または
    8記載の半導体装置。 10、上記セラミックス基板と応力緩和材との間に介在
    する第1の接合材の厚みは50〜200μmであること
    を特徴とする請求項1、2、3、4、5、6、7、8ま
    たは9記載の半導体装置。 11、上記応力緩和材と金属支持体との間に介在する第
    2の接合材の厚みは50〜100μmであることを特徴
    とする請求項1、2、3、4、5、6、7、8、9また
    は10記載の半導体装置。 12、上記薄膜は、Niめっき膜であることを特徴とす
    る請求項8記載の半導体装置。 13、セラミックス基板上に、電子回路を接続するため
    のリードが形成された半導体装置において、セラミック
    ス基板とリードとの接続部間に、接合材を介して、応力
    緩和材を備えて構成されていることを特徴とする半導体
    装置。 14、上記応力緩和材は、接続面積に略等しい大きさの
    金属箔であることを特徴とする請求項13記載の半導体
    装置。 15、上記接合材の材料の成分は、Pbが65〜35重
    量%で、Snが35〜65重量%からなるはんだである
    ことを特徴とする請求項1、2、3、4、5、6、7、
    8、9、10、11、12、13または14記載の半導
    体装置。 16、上記セラミックス基板は、その外周部に段差を形
    成する構造であることを特徴とする請求項1、2、3、
    4、5、6、7、8、9、10、11、12、13、1
    4または15記載の半導体装置。 17、半導体チップが搭載された基板と、この基板を支
    持する、この基板と膨張率がことなる支持体とを、接合
    材を介して、接続する構造の半導体装置において、 上記基板と支持体との間に、応力緩和材を備えて構成さ
    れることを特徴とする半導体装置。、
JP2320377A 1990-11-24 1990-11-24 半導体装置 Expired - Fee Related JP2566341B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2320377A JP2566341B2 (ja) 1990-11-24 1990-11-24 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2320377A JP2566341B2 (ja) 1990-11-24 1990-11-24 半導体装置

Publications (2)

Publication Number Publication Date
JPH04192341A true JPH04192341A (ja) 1992-07-10
JP2566341B2 JP2566341B2 (ja) 1996-12-25

Family

ID=18120797

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2320377A Expired - Fee Related JP2566341B2 (ja) 1990-11-24 1990-11-24 半導体装置

Country Status (1)

Country Link
JP (1) JP2566341B2 (ja)

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08509844A (ja) * 1993-05-07 1996-10-15 シーメンス アクチエンゲゼルシャフト 緩衝層を有する電力半導体素子
JP2000216308A (ja) * 1999-01-26 2000-08-04 Sansha Electric Mfg Co Ltd 電力用半導体装置
JP2002076236A (ja) * 2000-09-04 2002-03-15 Hitachi Ltd 半導体装置
EP1296372A2 (en) * 2001-09-21 2003-03-26 Kabushiki Kaisha Toyota Jidoshokki Heat dissipating material and manufacturing method thereof
JP2004296493A (ja) * 2003-03-25 2004-10-21 Mitsubishi Materials Corp 放熱体及びパワーモジュール並びに放熱体の製造方法及びパワーモジュールの製造方法
JP2005328087A (ja) * 1999-03-24 2005-11-24 Mitsubishi Materials Corp パワーモジュール用基板
JP2007123395A (ja) * 2005-10-26 2007-05-17 Renesas Technology Corp 半導体装置および半導体装置の製造方法
JP2009224571A (ja) * 2008-03-17 2009-10-01 Mitsubishi Materials Corp ヒートシンク付パワーモジュール用基板及びヒートシンク付パワーモジュール
JP2010042422A (ja) * 2008-08-11 2010-02-25 Nisshin Steel Co Ltd 鋼材とアルミニウム材料のろう付け接合構造およびろう付け方法
JP2016134586A (ja) * 2015-01-22 2016-07-25 三菱電機株式会社 パワー半導体モジュール
JP2018190863A (ja) * 2017-05-09 2018-11-29 パナソニックIpマネジメント株式会社 実装構造体
WO2022059286A1 (ja) * 2020-09-18 2022-03-24 株式会社半導体熱研究所 半導体デバイスの接合部材
WO2023248642A1 (ja) * 2022-06-22 2023-12-28 千住金属工業株式会社 積層接合材料、半導体パッケージおよびパワーモジュール

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60101742U (ja) * 1983-12-14 1985-07-11 株式会社デンソー 半導体装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60101742U (ja) * 1983-12-14 1985-07-11 株式会社デンソー 半導体装置

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08509844A (ja) * 1993-05-07 1996-10-15 シーメンス アクチエンゲゼルシャフト 緩衝層を有する電力半導体素子
JP2000216308A (ja) * 1999-01-26 2000-08-04 Sansha Electric Mfg Co Ltd 電力用半導体装置
JP2005328087A (ja) * 1999-03-24 2005-11-24 Mitsubishi Materials Corp パワーモジュール用基板
JP2002076236A (ja) * 2000-09-04 2002-03-15 Hitachi Ltd 半導体装置
EP1296372A3 (en) * 2001-09-21 2006-07-26 Kabushiki Kaisha Toyota Jidoshokki Heat dissipating material and manufacturing method thereof
EP1296372A2 (en) * 2001-09-21 2003-03-26 Kabushiki Kaisha Toyota Jidoshokki Heat dissipating material and manufacturing method thereof
JP2004296493A (ja) * 2003-03-25 2004-10-21 Mitsubishi Materials Corp 放熱体及びパワーモジュール並びに放熱体の製造方法及びパワーモジュールの製造方法
JP2007123395A (ja) * 2005-10-26 2007-05-17 Renesas Technology Corp 半導体装置および半導体装置の製造方法
JP2009224571A (ja) * 2008-03-17 2009-10-01 Mitsubishi Materials Corp ヒートシンク付パワーモジュール用基板及びヒートシンク付パワーモジュール
JP2010042422A (ja) * 2008-08-11 2010-02-25 Nisshin Steel Co Ltd 鋼材とアルミニウム材料のろう付け接合構造およびろう付け方法
JP2016134586A (ja) * 2015-01-22 2016-07-25 三菱電機株式会社 パワー半導体モジュール
JP2018190863A (ja) * 2017-05-09 2018-11-29 パナソニックIpマネジメント株式会社 実装構造体
WO2022059286A1 (ja) * 2020-09-18 2022-03-24 株式会社半導体熱研究所 半導体デバイスの接合部材
JP2022050871A (ja) * 2020-09-18 2022-03-31 株式会社半導体熱研究所 半導体デバイスの接合部材
WO2023248642A1 (ja) * 2022-06-22 2023-12-28 千住金属工業株式会社 積層接合材料、半導体パッケージおよびパワーモジュール

Also Published As

Publication number Publication date
JP2566341B2 (ja) 1996-12-25

Similar Documents

Publication Publication Date Title
JP4015023B2 (ja) 電子回路用部材及びその製造方法並びに電子部品
KR920003594B1 (ko) 반도체용 ain 패키지
JP4893095B2 (ja) 回路基板およびこれを用いた半導体モジュール
EP2188835B1 (en) Semiconductor device
JPH04162756A (ja) 半導体モジュール
JPS6038867B2 (ja) 絶縁型半導体装置
EP3236495B1 (en) Circuit substrate and electronic device
JPH04192341A (ja) 半導体装置
WO2017126344A1 (ja) 電力用半導体装置および電力用半導体装置を製造する方法
JPH09312361A (ja) 電子部品用複合材料およびその製造方法
JP2002043482A (ja) 電子回路用部材及びその製造方法並びに電子部品
JP2012023403A (ja) 回路基板およびこれを用いた半導体モジュール
JPH08102570A (ja) セラミックス回路基板
JP2002231850A (ja) 半導体素子収納用配線基板
JP3631638B2 (ja) 半導体素子用パッケージの実装構造
KR0183010B1 (ko) 반도체장치
JP2919651B2 (ja) 混成集積回路
JP3426827B2 (ja) 半導体装置
JP2005285885A (ja) 半導体装置
JP2001135753A (ja) 半導体モジュール用基板及びその製造方法
JP2525873B2 (ja) 半導体装置用部品間の接続構造
JP3222348B2 (ja) セラミックパッケージの製造方法
JP3283119B2 (ja) 回路基板
JPH06196614A (ja) リードフレーム
JPH10125831A (ja) ヒートシンク放熱フィン

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees