WO2023248642A1 - 積層接合材料、半導体パッケージおよびパワーモジュール - Google Patents

積層接合材料、半導体パッケージおよびパワーモジュール Download PDF

Info

Publication number
WO2023248642A1
WO2023248642A1 PCT/JP2023/017824 JP2023017824W WO2023248642A1 WO 2023248642 A1 WO2023248642 A1 WO 2023248642A1 JP 2023017824 W JP2023017824 W JP 2023017824W WO 2023248642 A1 WO2023248642 A1 WO 2023248642A1
Authority
WO
WIPO (PCT)
Prior art keywords
solder
base material
laminated
substrate
thickness
Prior art date
Application number
PCT/JP2023/017824
Other languages
English (en)
French (fr)
Inventor
直人 亀田
Original Assignee
千住金属工業株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 千住金属工業株式会社 filed Critical 千住金属工業株式会社
Publication of WO2023248642A1 publication Critical patent/WO2023248642A1/ja

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K35/00—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting
    • B23K35/02—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting characterised by mechanical features, e.g. shape
    • B23K35/0205—Non-consumable electrodes; C-electrodes
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K35/00—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting
    • B23K35/22—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting characterised by the composition or nature of the material
    • B23K35/24—Selection of soldering or welding materials proper
    • B23K35/26—Selection of soldering or welding materials proper with the principal constituent melting at less than 400 degrees C
    • C—CHEMISTRY; METALLURGY
    • C22—METALLURGY; FERROUS OR NON-FERROUS ALLOYS; TREATMENT OF ALLOYS OR NON-FERROUS METALS
    • C22C—ALLOYS
    • C22C13/00—Alloys based on tin
    • C—CHEMISTRY; METALLURGY
    • C22—METALLURGY; FERROUS OR NON-FERROUS ALLOYS; TREATMENT OF ALLOYS OR NON-FERROUS METALS
    • C22C—ALLOYS
    • C22C13/00—Alloys based on tin
    • C22C13/02—Alloys based on tin with antimony or bismuth as the next major constituent
    • C—CHEMISTRY; METALLURGY
    • C22—METALLURGY; FERROUS OR NON-FERROUS ALLOYS; TREATMENT OF ALLOYS OR NON-FERROUS METALS
    • C22C—ALLOYS
    • C22C27/00—Alloys based on rhenium or a refractory metal not mentioned in groups C22C14/00 or C22C16/00
    • C22C27/04—Alloys based on tungsten or molybdenum
    • C—CHEMISTRY; METALLURGY
    • C22—METALLURGY; FERROUS OR NON-FERROUS ALLOYS; TREATMENT OF ALLOYS OR NON-FERROUS METALS
    • C22C—ALLOYS
    • C22C9/00—Alloys based on copper
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/52—Mounting semiconductor bodies in containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N

Definitions

  • the present disclosure relates to a laminated bonding material, a semiconductor package, and a power module.
  • JP-A-2009-269075 describes a method for manufacturing a laminated solder material including soft Pb or a Pb-based alloy as a stress relaxation layer.
  • the stress relaxation layer contains Pb, it does not comply with environmental regulations such as RoHS (Restriction of Hazardous Substances).
  • JP-A No. 2015-23183 discloses a semiconductor element, a first metal layer formed with one surface bonded to the semiconductor element, and an outer periphery of the other surface of the first metal layer that is in contact with the semiconductor element. a second metal layer formed in contact with the organic insulating film and bonded to the center of the other surface of the first metal layer; A power module is described that includes a bonding material bonded to the other surface of the first metal layer.
  • JP-A No. 2009-147111 describes a bonding material in which surface layers are laminated on the upper and lower surfaces of a plate-shaped central layer, in which the center layer has a higher melting point than the surface layer.
  • a single phase of bismuth or an alloy containing bismuth as a main component with silver, copper, antimony, indium, tin, nickel, germanium, tellurium, phosphorus, etc. is described.
  • a laminated bonding material includes a base material, a first solder part laminated on a first surface of the base material, and a second solder part laminated on a second surface of the base material.
  • the base material has a linear expansion coefficient of 7.0 to 9.9 ppm/K
  • the first solder part and the second solder part are made of lead-free solder
  • the lead-free solder has a Young's modulus of 45 GPa. or more
  • the tensile strength is 100 MPa or less
  • the thickness of the first solder portion is different from the thickness of the second solder portion.
  • FIG. 1 is a vertical cross-sectional view showing a schematic configuration of a laminated bonding material according to an embodiment.
  • FIG. 2 is a vertical cross-sectional view showing a schematic configuration of a semiconductor package according to an embodiment.
  • FIG. 3 is a table showing the configuration and test results (crack growth rate) of the joining members used in the thermal cycle test.
  • FIG. 4 is a table showing the configuration and test results (crack growth rate) of the joining members used in the thermal cycle test.
  • FIG. 5 is a table showing the configuration and test results (crack growth rate) of the joining members used in the thermal cycle test.
  • FIG. 6 is a diagram showing the configuration of a structure used in the analysis of shear strain in a solder joint.
  • the inventors of this case have conducted extensive studies, and as a result, they have adopted lead-free solder for the joints and used lead-free solder as the core material. It has been found that by using a material with a coefficient of thermal expansion within a predetermined range, it is possible to alleviate the strain that occurs at the joint due to the difference in CTE between the semiconductor element and the substrate. Furthermore, the inventors of the present invention have found that by limiting the thickness and material of lead-free solder, the shape of the base material, etc. to specific ones in such joints, the stress relaxation effect can be enhanced, and as a result, It has been found that the lifespan of the product can be significantly extended compared to the previous one.
  • the inventors of the present invention considered the mechanism of the stress relaxation effect at the joint as follows.
  • the Si chip and the base material are made of elastic bodies, and the solder is made of an elastically perfectly plastic body.
  • the Young's modulus (longitudinal elastic modulus) of members 1 and 2 is E1, E2 , the linear expansion coefficient is ⁇ 1 , ⁇ 2 ( ⁇ 2 > ⁇ 1 ), the thickness is t1 , t2 , the width is w,
  • G c be the shear modulus of elasticity (G) of the solder, and h be the thickness.
  • the equation for calculating the longitudinal load P 1 of the Si chip at the position x from the center when a uniform temperature rise T is given to this structure is expressed by the following equation (1).
  • the difference in linear expansion coefficient between the Si chip and the base material is the linear expansion coefficient between the Si chip and the solder. (
  • 19.1), so considering the base material side as a composite of solder and base material, in order to minimize the difference in linear expansion coefficient with the Si chip. For this purpose, it is better to make the solder on the Si chip side as thin as possible while ensuring the thickness necessary for bonding. This makes it easier to obtain the effect of the linear expansion coefficient of the base material.
  • the laminated bonding material according to the third aspect of the embodiment is the laminated bonding material according to the first or second aspect,
  • the difference between the thickness of the first solder part and the second solder part is 0.3 mm or more.
  • the laminated bonding material according to the fifth aspect of the embodiment is the laminated bonding material according to any one of the first to fourth aspects,
  • the thickness of the second solder portion is 0.4 mm or more.
  • the laminated bonding material according to the sixth aspect of the embodiment is the laminated bonding material according to any one of the first to fifth aspects,
  • the thickness of the first solder part is thinner than the thickness of the base material,
  • the thickness of the second solder portion is greater than the thickness of the base material.
  • the laminated bonding material according to the eighth aspect of the embodiment is the laminated bonding material according to any one of the first to seventh aspects,
  • the lead-free solder has a Young's modulus of 50 GPa or more.
  • the laminated bonding material according to the ninth aspect of the embodiment is the laminated bonding material according to any one of the first to eighth aspects,
  • the base material is made of any one of a Cu-W base material, a Cu-Mo base material, and a laminated material of a Cu-W base material and a Cu-Mo base material.
  • the laminated bonding material according to the tenth aspect of the embodiment is the laminated bonding material according to any one of the first to ninth aspects,
  • the Cu content of the base material is 50% or less.
  • the laminated bonding material according to the fifteenth aspect of the embodiment is the laminated bonding material according to any one of the first to fourteenth aspects,
  • the lead-free solder has a melting point of 230° C. or higher.
  • the laminated bonding material according to the sixteenth aspect of the embodiment is the laminated bonding material according to any one of the first to fifteenth aspects, At least one of the first solder part and the second solder part has a mark visually distinguishable from the other solder part on its surface.
  • the base material has a linear expansion coefficient of 7.0 to 9.9 ppm/K
  • the first solder part and the second solder part are made of lead-free solder
  • the lead-free solder is Young's modulus is 45 GPa or more
  • tensile strength is 100 MPa or less
  • the thickness of the first solder part is thinner than the thickness of the second solder part.
  • the power module according to the nineteenth aspect of the embodiment is comprising a substrate, a power semiconductor element disposed on the substrate, and a laminated bonding material disposed between the substrate and the power semiconductor element to bond the substrate and the power semiconductor element,
  • the laminated bonding material includes a base material, a first solder portion laminated on a first surface of the base material on the power semiconductor element side, and a second solder portion laminated on a second surface of the base material on the substrate side.
  • the base material has a linear expansion coefficient of 7.0 to 9.9 ppm/K
  • the first solder part and the second solder part are made of lead-free solder, and the lead-free solder is , the Young's modulus is 45 GPa or more, the tensile strength is 100 MPa or less, and the thickness of the first solder part is thinner than the thickness of the second solder part.
  • the linear expansion coefficient of the base material is 7.0 to 9.9 ppm/K or less
  • the first solder part and the second solder part are made of lead-free solder
  • the The free solder has a Young's modulus of 45 GPa or more, a tensile strength of 100 MPa or less, and the thickness of the first solder part is thinner than the thickness of the second solder part.
  • the laminated bonding material 10 includes a base material 11, a first solder portion 12a laminated on the first surface of the base material 11, and a first solder portion 12a laminated on the second surface of the base material 11. 2 solder portions 12b.
  • the base material 11 is made of a material with a coefficient of linear expansion (CTE) of 7.0 to 9.9 ppm/K.
  • the base material 11 may have a CTE of 7.7 to 9.9 ppm/K.
  • a Cu--W based material or a Cu--Mo based material is used as the base material 11.
  • a laminated material of a Cu--W base material and a Cu--Mo base material may be used as the base material 11.
  • the CTE of 15Cu-85W is 7.0 ppm/K.
  • the CTE of 30Cu-70Mo is 7.7 ppm/K.
  • the CTE of 50Cu-50Mo is 9.9 ppm/K.
  • the Cu-W-based material refers to a material in which Cu and W are the largest in mass ratio among the elements constituting the material, and preferably Cu and W are contained in the entire material. The total amount is 50% or more in terms of mass ratio.
  • the Cu--W base material may contain elements other than Cu and W as impurities.
  • the Cu-Mo base material refers to a material in which Cu and Mo are the largest in terms of mass ratio among the elements constituting the material, and preferably the total content of Cu and Mo is the mass of the entire material. The ratio is 50% or more.
  • the Cu-Mo base material may contain elements other than Cu and Mo as impurities.
  • the Cu content of the base material 11 is preferably 50% or less in terms of mass ratio.
  • the Cu content of the base material 11 increases, the thermal conductivity improves. Therefore, the Cu content of the base material 11 is preferably 15% or more in terms of mass ratio.
  • the first solder portion 12a is laminated on the first surface (in the illustrated example, the top surface) of the base material 11
  • the second solder portion 12b is laminated on the second surface (in the illustrated example, the top surface) of the base material 11. In the illustrated example, it is laminated on the bottom surface.
  • Both the first solder part 12a and the second solder part 12b are made of lead-free solder.
  • the lead-free solder constituting the first solder part 12a and the second solder part 12b has a Young's modulus of 45 GPa or more and a tensile strength of 100 MPa (3.4Ag-0.7Cu-3.2Bi- The tensile strength of ⁇ 3.0Sb-0.025Fe-0.008Co-SnBal.'' is 96.5 MPa, and the tensile strength of ⁇ 3.4Ag-0.7Cu-5.0Bi-5.0Sb-0.04Ni-0.008Co-SnBal.'' is 96.5 MPa. The tensile strength is 109.4 MPa) or less.
  • the lead-free solder constituting the first solder portion 12a and the second solder portion 12b has a Young's modulus of 50 GPa (a Young's modulus of 53.8 GPa for "10.0Sb-SnBal.” and a Young's modulus of "3.4Ag-0.7Cu-3.
  • the Young's modulus may be 48.1 GPa or more.
  • the material of the lead-free solder constituting the first solder part 12a and the second solder part 12b is not particularly limited, but for example, Sn-based alloy, Sn-Ag-based alloy, Sn-Cu-based alloy, Sn-Sb Base alloy, Sn-Ag-Cu-Cu base alloy, Sn-Ag-Cu-Sb base alloy, Sn-Ag-Cu-In base alloy, Sn-Ag-Cu-Bi base alloy, Sn-Ag-Cu-Bi-Sb Base alloys, Sn-Bi-based alloys, Sn-In-based alloys, etc. may be used.
  • the ⁇ -based alloy ( ⁇ is the symbol for one or more elements) refers to an alloy in which ⁇ is the largest in mass ratio among the elements constituting the alloy, and preferably ⁇ to the entire alloy.
  • the content of ⁇ (when ⁇ contains two or more types of elements, the total content of each element) is 50% or more in mass ratio.
  • the ⁇ -based alloy may contain elements other than ⁇ as impurities.
  • the lead-free solder forming the first solder portion 12a and the lead-free solder 12b forming the second solder portion 12b may have the same composition or may have different compositions from each other.
  • the thickness T1 of the first solder part 12a is different from the thickness T2 of the second solder part 12b.
  • the ratio T1:T2 between the thickness T1 of the first solder portion 12a and the thickness T2 of the second solder portion may be 1:4 to 1:8.
  • the difference (T2-T1) between the thickness T1 of the first solder part and the thickness of the second solder part T2 may be 0.3 mm or more.
  • the thickness T1 of the first solder portion may be 0.05 to 0.10 mm.
  • the thickness of the second solder portion T2 may be 0.4 mm or more.
  • the inventors considered the factors as follows. That is, when the CTE difference between the substrate 21 and the base material 11 is larger than the CTE difference between the substrate 21 and the second solder portion 12b on the substrate 21 side, the thickness T2 of the second solder portion 12b on the substrate 21 side is a certain thickness. When this is ensured, the influence of the linear expansion coefficient of the second solder portion 12b becomes dominant (the influence of the linear expansion coefficient of the base material 11 is easily alleviated), and the apparent CTE difference between the laminated bonding material 10a and the substrate 21 is minimized. become. Therefore, the crack growth rate is reduced.
  • the thickness of the first solder part 12a on the semiconductor element 22 side By ensuring the thickness necessary for bonding and making it thin, it becomes easier to obtain the effect of the linear expansion coefficient of the base material 11 (the effect of the linear expansion coefficient of the first solder part 12a becomes less likely to appear), The apparent CTE difference between the laminated bonding material 10a and the semiconductor element 22 is minimized. Therefore, the crack growth rate is reduced.
  • the melting point of the lead-free solder constituting the first solder portion 12a and the second solder portion 12b is preferably 210°C or higher, may be 230°C or higher, or may be 240°C or higher, The temperature may be 250°C or higher. Note that in this specification, the melting point of lead-free solder refers to the solidus temperature.
  • Lamination of the first solder part 12a and the second solder part 12b is performed by an existing method such as electroplating, hot-dip plating, or cladding.
  • the thickness of the coating may be adjusted by cladding or rolling.
  • a first base layer 13a is formed by base treatment between the first surface of the base material 11 and the first solder portion 12a made of lead-free solder
  • a second base layer 13b is formed by base treatment between the surface and the second solder portion 12b made of lead-free solder.
  • semiconductor packages semiconductor packages, power modules
  • a semiconductor package 20 when the semiconductor element 22 included in the semiconductor package 20 is a power semiconductor element, such a semiconductor package 20 (that is, a power semiconductor package) may be referred to as a power module.
  • FIG. 2 is a vertical cross-sectional view showing a schematic configuration of a semiconductor package 20 according to an embodiment.
  • the type of substrate 21 is not particularly limited, but for example, a DBC (Direct Bonded Copper) substrate or a DBA (Direct Bonded Aluminum) substrate is used.
  • a DBC Direct Bonded Copper
  • DBA Direct Bonded Aluminum
  • the semiconductor element 22 is placed on the substrate 21 via the first laminated bonding material 10a, and the substrate 21 and the semiconductor element 22 are bonded by the first laminated bonding material 10a.
  • the thickness T1 of the first solder portion 12a of the first laminated bonding material 10a is thinner than the thickness T2 of the second solder portion 12b (T1 ⁇ T2), and the first solder portion 12a is , are arranged on the semiconductor element 22 side, and the second solder portion 12b is arranged on the substrate 21 side.
  • the type of semiconductor element 22 is not particularly limited, but power semiconductor elements such as power transistors and power diodes are used, for example.
  • the first laminated bonding material 10a reaches a high temperature of 200° C. or more due to an increase in the operating temperature of the semiconductor element 22, the first solder portion 12a and the second solder portion If the melting point of the lead-free solder constituting 12b is 210° C. or higher, it is possible to prevent the lead-free solder from melting and causing failure.
  • the configuration of the second laminated bonding material 10b is the same as the configuration of the laminated bonding material 10 according to the embodiment described above, and a description thereof will be omitted.
  • the thickness of the first solder part and the second solder part may be the same or different.
  • the heat dissipation section 23 is arranged on the opposite side of the substrate 21 from the semiconductor element 22 via the second laminated bonding material 10b, and the substrate 21 and the heat dissipation section 23 are connected to each other using the second laminated bonding material 10b. 10b.
  • the inventors verified this through a cooling/heating cycle test described later, it was confirmed that according to the present embodiment described above, it is possible to alleviate the strain that occurs in the joint, especially in a high-temperature environment, and achieve high reliability.
  • Ta The inventors believe that the linear expansion coefficient of the base material 11 included in the first laminated bonding material 10a and the second laminated bonding material 10b is the same as the linear expansion coefficient of the semiconductor element 22 and the materials of the substrate 21 and the heat sink 23.
  • the first solder part 12a and the second solder part 12b made of lead-free solder have an appropriate thickness, which is in the middle of the coefficient of linear expansion, and has an appropriate thickness. Regardless of the alloy composition of It is thought that the strain that occurs at the joint between the two can be alleviated.
  • the Cu content of the base material 11 included in the first laminated bonding material 10a and the second laminated bonding material 10b is 50% or less, the linear expansion coefficient of the base material 11 is In particular, on the semiconductor element 22 side, the strain occurring at the junction due to the CTE difference can be further alleviated.
  • the thermal conductivity of the base material 11 is This can further reduce the thermal strain itself that occurs at the joint.
  • the interface between the base material 11 and at least one of the first solder portion 12a and the second solder portion 12b is Since the base material 11 is subjected to base treatment with Ni and Sn in order, it is possible to improve the adhesion between the base material 11 and the first solder part 12a and the second solder part 12b made of lead-free solder.
  • the melting point of the lead-free solder constituting the first solder portion 12a and the second solder portion 12b is 210° C. or higher. Therefore, even if the first laminated bonding material 10a and the second laminated bonding material 10b reach a high temperature of 200° C. or higher due to an increase in the operating temperature of the semiconductor element 22, the first laminated bonding material 10a and the second laminated bonding material The lead-free solder contained in 10b can be prevented from melting and causing failure.
  • the bonding materials of Examples 1 to 18 and Comparative Examples 1 to 30 (6.5 mm square, the base material is solid, and Ni , surface-treated with Sn) were prepared, and each bonding material was used to bond a substrate (20 mm square, 2 mm thick Cu block) and a semiconductor element (5.5 mm square, 0.4 mm thick Si chip).
  • a sample was prepared by joining the two. Note that soldering was performed by formic acid reduction and reduced pressure reflow using a vacuum soldering device.
  • Examples 1 to 18 and Comparative Examples 13 to 30 have the same conditions except for the thickness of the second solder portion.
  • the thickness of the second solder part is 0.40 mm, which is different from the thickness of the first solder part, whereas in Comparative Examples 13 to 30, the thickness of the second solder part is 0.40 mm.
  • the thickness is the same as that of the first solder part.
  • Examples 1 to 18 and Comparative Examples 3, 4, 7, 8, 11, and 12 had the same conditions except for the solder material. That is, the solders of Examples 1 to 6 are "3.4Ag-0.7Cu-3.2Bi-3.0Sb-0.025Fe-0.008Co-SnBal.”, and the solders of Examples 7 to 12 are "3.4Ag-0.7Cu-3.2Bi-3.0Sb-0.025Fe-0.008Co-SnBal.
  • the "Crack Growth Rate” column in FIGS. 3 to 5 shows the test results.
  • the crack growth rate "A” means that the crack growth rate on the Si chip side is less than 13.5% and the crack growth rate on the Cu base side is less than 13.5%.
  • Crack growth rate “B” means that the crack growth rate on the Si chip side is less than 13.5%, and the crack growth rate on the Cu base side is 13.5% or more and less than 51.0%.
  • the crack growth rate "C” means that the crack growth rate on the Si chip side is 13.5% or more, or the crack growth rate on the Cu base side is 51.0% or more.
  • the crack growth rate on the Si chip side after 1000 cycles was less than 13.5%, and the crack growth rate on the Cu base side was 51.0%. (less than 13.5% in all cases other than Example 1), and it is possible to effectively alleviate strain occurring in the joints on both the Cu base side and the Si chip side, especially in high-temperature environments, and achieve high reliability. was confirmed.
  • the thickness of the second solder part was 0.40 mm, similar to Examples 1 to 18, and the thickness of the first solder part was 0.40 mm.
  • the thickness is different from that of , there are cases where the crack growth rate on the Si chip side is 13.5% or more after 1000 cycles, or the crack growth rate on the Cu base side is 51.0% or more.
  • the tensile strength of the solder in the former is 100 MPa or less, whereas the tensile strength of the solder in the latter exceeds 100 MPa. They differ only in that they are
  • the solder of Examples 7 to 12 was "10.0Sb-SnBal.”, and the solder of Examples 13 to 18 was “0.7Cu-0.06No-0.003P-SnBal.” While the Young's modulus is 50 GPa or more, the solder of Example 1 is "3.4Ag-0.7Cu-3.2Bi-3.0Sb-0.025Fe-0.008Co-SnBal.” Young's modulus is less than 50 GPa. From this, in order to further enhance the effect of alleviating the strain occurring in the joint on both the Cu base side and the Si chip side and achieve higher reliability, it is preferable that the Young's modulus is 50 GPa or more. I can say it.
  • the base materials of Examples 3 to 4, 9 to 10, and 15 to 16 are "30Cu-70Mo", and the base materials of Examples 5 to 6, 11 to 12, and 17 to 18 are "50Cu-50Mo".
  • the linear expansion coefficient of each base material is 7.7 to 9.9 ppm/K
  • the base material of Example 1 is "15Cu-85W” and the linear expansion coefficient of the base material is 7.7 to 9.9 ppm/K. It is less than 7 ppm/K. From this, in order to further enhance the effect of alleviating the strain that occurs in the joint on both the Cu base side and the Si chip side and achieve higher reliability, it is necessary to set the linear expansion coefficient of the base material to between 7.7 and 7.7. It can be said that 9.9 ppm/K is preferable.

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Mechanical Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Materials Engineering (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Manufacturing & Machinery (AREA)
  • Die Bonding (AREA)
  • Laminated Bodies (AREA)

Abstract

積層接合材料１０は、基材１１と、基材１１の第１面に積層されている第１はんだ部１２ａと、基材１１の第２面に積層されている第２はんだ部１２ｂとを有し、基材１１の線膨張係数が７．０～９．９ｐｐｍ／Ｋであり、第１はんだ部１２ａおよび第２はんだ部１２ｂが鉛フリーはんだで構成されており、鉛フリーはんだは、ヤング率が４５ＧＰａ以上であり、かつ、引張強さが１００ＭＰａ以下であり、第１はんだ部１２ａの厚さが、第２はんだ部１２ｂの厚さとは異なる。

Description

積層接合材料、半導体パッケージおよびパワーモジュール
　本開示は、積層接合材料、半導体パッケージおよびパワーモジュールに関する。
　昨今、半導体素子はその要求特性が高くなり、従来半導体素子材料として使用されてきたＳｉに加えて、ＳｉＣ、ＧａＡｓ、ＧａＮなども使用されるようになっている。これらの材料を用いた半導体素子は、動作温度の上昇を図ることができ、バンドギャップが拡大するなどの優れた特性を備えており、パワートランジスタなどのパワー半導体素子に適用されている。
　パワー半導体素子は、高温動作が可能であり、接合部のはんだ継手が２００℃以上の高温に達することがある。このような高温環境下では、半導体素子と基板との間の接合部において、半導体素子と基板のＣＴＥ（Ｃｏｅｆｆｉｃｉｅｎｔ　ｏｆ　Ｔｈｅｒｍａｌ　Ｅｘｐａｎｓｉｏｎ；熱膨張率、線膨張係数ともいう）の差による歪みが生じ、その歪みからクラックが発生し、結果としてパワー半導体製品の寿命を縮めてしまうことが問題になっている。
　特開２００９－２６９０７５号公報では、軟らかいＰｂまたはＰｂ基合金を応力緩和層として備える積層はんだ材の製造方法が記載されている。ただし、応力緩和層がＰｂを含有することから、ＲｏＨＳ（Ｒｅｓｔｒｉｃｔｉｏｎ　ｏｆ　Ｈａｚａｒｄｏｕｓ　Ｓｕｂｓｔａｎｃｅｓ）等の環境規制に対応していない。
　特開２０１５－２３１８３号公報では、半導体素子と、一方の面が半導体素子に接合して形成された第１の金属層と、半導体素子に接し、第１の金属層の他方の面の外周周辺部に形成された有機絶縁膜と、有機絶縁膜に接し、第１の金属層の他方の面の中央部に接合して形成された第２の金属層と、第２の金属層を介して第１の金属層の他方の面に接合して形成された接合材と、を備えたパワーモジュールが記載されている。
　特開２００９－１４７１１１号公報では、板状の中央層の上下表面に表面層が積層された接合材であって、中央層が表面層より融点が高い接合材が記載されており、中央層の具体例として、ビスマスの単相、またはビスマスを主成分とする、銀、銅、アンチモン、インジウム、錫、ニッケル、ゲルマニウム、テルル、リンなどとの合金が記載されている。
　特に高温環境下において接合部に生じる歪みを緩和できる積層接合材料、半導体パッケージおよびパワーモジュールを提供することが望まれる。
　一実施の形態に係る積層接合材料は、基材と、基材の第１面に積層されている第１はんだ部と、基材の第２面に積層されている第２はんだ部とを有し、基材の線膨張係数が７．０～９．９ｐｐｍ／Ｋであり、第１はんだ部および第２はんだ部が鉛フリーはんだで構成されており、前記鉛フリーはんだは、ヤング率が４５ＧＰａ以上であり、かつ、引張強さが１００ＭＰａ以下であり、前記第１はんだ部の厚さが、前記第２はんだ部の厚さとは異なる。
図１は、一実施の形態に係る積層接合材料の概略構成を示す縦断面図である。 図２は、一実施の形態に係る半導体パッケージの概略構成を示す縦断面図である。 図３は、冷熱サイクル試験で用いた接合部材の構成および試験結果（クラック進展率）を示すテーブルである。 図４は、冷熱サイクル試験で用いた接合部材の構成および試験結果（クラック進展率）を示すテーブルである。 図５は、冷熱サイクル試験で用いた接合部材の構成および試験結果（クラック進展率）を示すテーブルである。 図６は、はんだ接合部のせん断ひずみの解析で用いた構造体の構成を示す図である。
　本件発明者らは、ＲｏＨＳ等の環境規制に対応しながら接合部に生じる歪みを緩和できる技術を見出すべく、鋭意検討を重ねた結果、接合部のはんだに鉛フリーはんだを採用しながらコア材として熱膨張率が所定の範囲内の材料を用いることで、半導体素子と基板のＣＴＥ差による接合部に生じる歪みを緩和できることを知見した。さらに、本件発明者らは、そのような接合部において、鉛フリーはんだの厚みや材質、基材の形状等を特定のものに限定することで、応力緩和効果を高めることができ、結果として従来と比較して製品の寿命を大きく延ばすことができることを知見した。
　より詳しくは、本件発明者らは、接合部における応力緩和効果のメカニズムを以下のように考察した。
　すなわち、拘束された状態にある物体が加熱または冷却されて温度変化が生じた場合に、物体の自由な膨張と収縮が拘束されることにより、内部に発生する応力（圧縮応力、引張応力）が発生し、温度変化等の激しい環境にさらされる拘束物に対しては、熱応力を考慮した設計とすることが重要になる。
　熱応力σはフックの法則により求めることができる。
Figure JPOXMLDOC01-appb-M000001
 　ここで、熱応力σにはヤング率Ｅと線膨張係数αが関与していることがわかる。また、ヤング率Ｅが大きいほど熱ひずみεは小さくなり、また線膨張係数αも小さい方が、部材が変形しにくいことがわかる。
　はんだ接合部のせん断ひずみを求めるために、宮崎政行，吉岡純夫，土方明躬，はんだ接合部の熱疲労強度の評価（1980）を参考文献として、異なる線膨張係数を有する二つの部材をはんだで接合した構造体に一様な温度変化を与えた場合の被接合部材およびはんだ接合部に生じるひずみをシアラグ（Ｓｈｅａｒ－ｌａｇ、せん断遅れ）モデル［Ｖｏｌｋｅｒｓｅｎモデル］によって解析した。
　すなわち、図６に示すようなＳｉチップ（部材１）と基材（部材２）をはんだ接合した構造体に温度変化を与えた時、被接合材料には長手方向に一様な伸び変形のみが生じ、はんだにはせん断変形のみが生じるとする。また、Ｓｉチップ、基材は弾性体とし、はんだは弾完全塑性体とする。部材１、２のヤング率（縦弾性係数）をＥ1、Ｅ2、線膨張係数をα1、α2（α2＞α1）、厚さをｔ1、ｔ2、幅をｗとし、はんだのせん断弾性係数（Ｇ）をＧc、厚さをｈとする。この構造体に一様な温度上昇Ｔを与えたときの中央からｘの位置におけるＳｉチップの長手方向荷重Ｐ1を求める式は、次式（１）で表される。
Figure JPOXMLDOC01-appb-M000002
 　（１）式より、はんだが弾性状態の時は、部材１（Ｓｉチップ）、部材２（基材）およびはんだに生じるひずみε1、ε2およびγは、次式（２）、（３）で求まる。
Figure JPOXMLDOC01-appb-M000003
 　ただし、部材１（Ｓｉチップ）に対しては、ｉ＝１、部材２（基材）に対しては、ｉ＝２とおく。
Figure JPOXMLDOC01-appb-M000004
　（３）式より、はんだに生じるせん断ひずみは、中央で０であり、端へ行くほど大きくなることがわかる。従って、温度Ｔの上昇に伴いはんだの端部より中央に向かって降伏応力を超える領域が増大することになる。このような弾塑性状態における、弾性域と塑性域の境界ｘcは、次式（４）により導き出される。
Figure JPOXMLDOC01-appb-M000005
 　ここで、γy＝τy／Ｇc、τyははんだの降伏応力である。この時の部材１（Ｓｉチップ）、部材２（基材）に生じるせん断ひずみは、次式（５）で求まる。
Figure JPOXMLDOC01-appb-M000006
 　ただし、（５）式は（０≦ｘ≦ｘc）であり、（ｘc≦ｘ≦Ｌ／２）の時はｘc＝ｘでｋ＝０となる。
　また、はんだに生じるせん断ひずみは、次式（６）、（７）で求まる。
Figure JPOXMLDOC01-appb-M000007
　（６）、（７）式より、はんだの厚さｈが薄く（小さく）なるとせん断ひずみγは大きくなり、特に弾塑性計算により得られるせん断ひずみγpは、ほぼ１／ｈに比例して増大する。
　また、弾性計算で得られるせん断ひずみγeに対するγpの比γp／γeは、はんだの厚さｈが薄く（小さく）なると大きくなる。
　このことより、はんだに生じるせん断ひずみは、はんだの厚さｈが大きく影響することが示された。
　このように、一般的には、はんだの厚さが薄くなるとせん断ひずみが大きくなり、クラック進展率が増加する。
　しかし今回、驚くべきことに、本件発明者らの検証では、Ｓｉチップ側のはんだ厚を薄くすることで、クラック進展率を低減することができた。
　本件発明者らはその要因を以下のように考察した。すなわち、各使用部材の線膨張係数［ｐｐｍ／Ｋ］を、たとえば、Ｓｉチップ：３．０、Ｃｕベース：１７．１、基材：７．０、はんだ：２２．１とする。このとき、Ｃｕベースに対する基材の効果に関しては、Ｃｕベースと基材の線膨張係数の差（｜１７．１－７．０｜＝１０．１）が、Ｃｕベースとはんだの線膨張係数の差（｜１７．１－２２．１｜＝５．０）より大きいため、基材側をはんだと基材の複合体と考えると、Ｃｕベースとの線膨張係数の差を最小にするためには、Ｃｕベース側のはんだは、ある程度の厚さを確保したほうがよい。これにより、基材の線膨張係数の影響を緩和しやすくなる。これに対し、Ｓｉチップに対する基材の効果に関しては、Ｓｉチップと基材の線膨張係数の差（｜３．０－７．０｜＝４．０）が、Ｓｉチップとはんだの線膨張係数の差（｜３．０－２２．１｜＝１９．１）より小さいため、基材側をはんだと基材の複合体と考えると、Ｓｉチップとの線膨張係数の差を最小にするためには、Ｓｉチップ側のはんだは、接合に必要な厚さを確保しつつ、かつ、薄くしたほうがよい。これにより、基材の線膨張係数の効果を得られやすくなる。
　以下で説明する実施形態は、このような知見に基づいて創案されたものである。
　実施形態の第１の態様に係る積層接合材料は、基材と、基材の第１面に積層されている第１はんだ部と、基材の第２面に積層されている第２はんだ部とを有し、基材の線膨張係数が７．０～９．９ｐｐｍ／Ｋであり、第１はんだ部および第２はんだ部が鉛フリーはんだで構成されており、前記鉛フリーはんだは、ヤング率が４５ＧＰａ以上であり、かつ、引張強さが１００ＭＰａ以下であり、前記第１はんだ部の厚さが、前記第２はんだ部の厚さとは異なる。
　本件発明者らが冷熱サイクル試験により検証したところ、このような態様によれば、半導体素子と基板との接合部に採用するにあたり、第１はんだ部と第２はんだ部のうち厚みが薄い方を半導体素子側とし、厚い方を基板側とすることで、特に高温環境下において接合部に生じる歪みを緩和でき、高信頼性を達成できることが確認された。
　実施形態の第２の態様に係る積層接合材料は、第１の態様に係る積層接合材料であって、前記第１はんだ部の厚さと前記第２はんだ部の厚さの比は、１：４～１：８である。
　実施形態の第３の態様に係る積層接合材料は、第１または２の態様に係る積層接合材料であって、
　前記第１はんだ部の厚さと前記第２はんだ部の厚さの差は、０．３ｍｍ以上である。
　実施形態の第４の態様に係る積層接合材料は、第１～３のいずれかの態様に係る積層接合材料であって、
　前記第１はんだ部の厚さは、０．０５～０．１０ｍｍである。
　実施形態の第５の態様に係る積層接合材料は、第１～４のいずれかの態様に係る積層接合材料であって、
　前記第２はんだ部の厚さは、０．４ｍｍ以上である。
　実施形態の第６の態様に係る積層接合材料は、第１～５のいずれかの態様に係る積層接合材料であって、
　前記第１はんだ部の厚さが、前記基材の厚さより薄く、
　前記第２はんだ部の厚さが、前記基材の厚さより厚い。
　実施形態の第７の態様に係る積層接合材料は、第１～６のいずれかの態様に係る積層接合材料であって、
　前記基材の線膨張係数が７．７～９．９ｐｐｍ／Ｋである。
　本件発明者らが冷熱サイクル試験により実際に検証したところ、このような態様によれば、接合部に生じる歪みの緩和効果がより高く、より高い信頼性を達成できることが確認された。
　実施形態の第８の態様に係る積層接合材料は、第１～７のいずれかの態様に係る積層接合材料であって、
　前記鉛フリーはんだのヤング率は５０ＧＰａ以上である。
　本件発明者らが冷熱サイクル試験により実際に検証したところ、このような態様によれば、接合部に生じる歪みの緩和効果がより高く、より高い信頼性を達成できることが確認された。
　実施形態の第９の態様に係る積層接合材料は、第１～８のいずれかの態様に係る積層接合材料であって、
　前記基材は、Ｃｕ－Ｗ基材料、Ｃｕ－Ｍｏ基材料、Ｃｕ－Ｗ基材料とＣｕ－Ｍｏ基材料との積層材料のいずれかからなる。
　実施形態の第１０の態様に係る積層接合材料は、第１～９のいずれかの態様に係る積層接合材料であって、
　前記基材のＣｕ含有量が、５０％以下である。
　このような態様によれば、基材の線膨張係数がより低くなるため、半導体素子側にて接合部に生じる歪みをさらに効果的に緩和できる。
　実施形態の第１１の態様に係る積層接合材料は、第１～１０のいずれかの態様に係る積層接合材料であって、
　前記基材のＣｕ含有量が、１５％以上である。
　このような態様によれば、基材の熱伝導性がより高まるため、接合部に生じる熱的な歪み自体がさらに低減され得る。
　実施形態の第１２の態様に係る積層接合材料は、第１～１１のいずれかの態様に係る積層接合材料であって、
　前記第１はんだ部および第２はんだ部のうちの少なくとも一方と前記基材との界面が、前記基材側から順にＮｉ、Ｓｎにより下地処理されている。
　このような態様によれば、基材と鉛フリーはんだとの密着性を高めることができる。
　実施形態の第１３の態様に係る積層接合材料は、第１～１２のいずれかの態様に係る積層接合材料であって、
　前記基材と前記第１はんだ部の厚さの比と、前記基材と前記第２はんだ部の厚さの比のうちの少なくとも一方が、２：１～４：１である。
　実施形態の第１４の態様に係る積層接合材料は、第１～１３のいずれかの態様に係る積層接合材料であって、
　前記鉛フリーはんだの融点が、２１０℃以上である。
　このような態様によれば、半導体素子の動作温度の上昇により積層接合材料が２００℃以上の高温に達する場合であっても、積層接合材料に含まれる鉛フリーはんだが溶けて故障することが防止され得る。
　実施形態の第１５の態様に係る積層接合材料は、第１～１４のいずれかの態様に係る積層接合材料であって、
　前記鉛フリーはんだの融点が、２３０℃以上である。
　実施形態の第１６の態様に係る積層接合材料は、第１～１５のいずれかの態様に係る積層接合材料であって、
　前記第１はんだ部と前記第２はんだ部の少なくとも一方には、他方と外見上区別可能な印が表面に付されている。
　このような態様によれば、第１はんだ部と第２はんだ部とを外見上区別しやすくなり、半導体素子と基板との接合部に採用するにあたり、第１はんだ部と第２はんだ部の向きを逆に配置してしまうミスが生じにくくなる。
　実施形態の第１７の態様に係る半導体パッケージは、
　基板と、前記基板上に配置された半導体素子と、前記基板と前記半導体素子との間に配置され、前記基板と前記半導体素子とを接合する積層接合材料と、を備え、
　前記積層接合材料は、基材と、基材の前記半導体素子側の第１面に積層されている第１はんだ部と、基材の前記基板側の第２面に積層されている第２はんだ部とを有し、基材の線膨張係数が７．０～９．９ｐｐｍ／Ｋであり、第１はんだ部および第２はんだ部が鉛フリーはんだで構成されており、前記鉛フリーはんだは、ヤング率が４５ＧＰａ以上であり、かつ、引張強さが１００ＭＰａ以下であり、前記第１はんだ部の厚さが、前記第２はんだ部の厚さより薄い。
　実施形態の第１８の態様に係る半導体パッケージは、
　基板と、前記基板上に配置された半導体素子と、前記基板と前記半導体素子との間に配置され、前記基板と前記半導体素子とを接合する第１積層接合材料と、前記基板の前記半導体素子とは逆側に配置された放熱部と、前記基板と前記放熱部との間に配置され、前記基板と前記放熱部とを接合する第２積層接合材料と、を備え、
　前記第１積層接合材料は、基材と、基材の前記半導体素子側の第１面に積層されている第１はんだ部と、基材の前記基板側の第２面に積層されている第２はんだ部とを有し、基材の線膨張係数が７．０～９．９ｐｐｍ／Ｋであり、第１はんだ部および第２はんだ部が鉛フリーはんだで構成されており、前記鉛フリーはんだは、ヤング率が４５ＧＰａ以上であり、かつ、引張強さが１００ＭＰａ以下であり、前記第１はんだ部の厚さが、前記第２はんだ部の厚さより薄い。
　実施形態の第１９の態様に係るパワーモジュールは、
　基板と、前記基板上に配置されたパワー半導体素子と、前記基板と前記パワー半導体素子との間に配置され、前記基板と前記パワー半導体素子とを接合する積層接合材料と、を備え、
　前記積層接合材料は、基材と、基材の前記パワー半導体素子側の第１面に積層されている第１はんだ部と、基材の前記基板側の第２面に積層されている第２はんだ部とを有し、基材の線膨張係数が７．０～９．９ｐｐｍ／Ｋであり、第１はんだ部および第２はんだ部が鉛フリーはんだで構成されており、前記鉛フリーはんだは、ヤング率が４５ＧＰａ以上であり、かつ、引張強さが１００ＭＰａ以下であり、前記第１はんだ部の厚さが、前記第２はんだ部の厚さより薄い。
　実施形態の第２０の態様に係る半導体パッケージは、
　基板と、前記基板上に配置されたパワー半導体素子と、前記基板と前記パワー半導体素子との間に配置され、前記基板と前記パワー半導体素子とを接合する第１積層接合材料と、前記基板の前記パワー半導体素子とは逆側に配置された放熱部と、前記基板と前記放熱部との間に配置され、前記基板と前記放熱部とを接合する第２積層接合材料と、を備え、
　前記第１積層接合材料は、基材と、基材の前記パワー半導体素子側の第１面に積層されている第１はんだ部と、基材の前記基板側の第２面に積層されている第２はんだ部とを有し、基材の線膨張係数が７．０～９．９ｐｐｍ／Ｋ以下であり、第１はんだ部および第２はんだ部が鉛フリーはんだで構成されており、前記鉛フリーはんだは、ヤング率が４５ＧＰａ以上であり、かつ、引張強さが１００ＭＰａ以下であり、前記第１はんだ部の厚さが、前記第２はんだ部の厚さより薄い。
　以下に、添付の図面を参照して、実施の形態の具体例を詳細に説明する。なお、以下の説明および以下の説明で用いる図面では、同一に構成され得る部分について、同一の符号を用いるとともに、重複する説明を省略する。また、以下の説明および以下の説明で用いる図面において、はんだ組成の表記に関し、元素の前の数値は質量組成（質量％）を表し、ＳｎＢａｌ．は「残部Ｓｎ」を表す。たとえば、「３．０Ａｇ－０．５Ｃｕ－ＳｎＢａｌ．」と表記されたはんだ合金中の各構成元素の含有量は、はんだ合金全体を１００質量％としたときにＡｇ：３．０質量％、Ｃｕ：０．５質量％、Ｓｎ：残部である。なお、本明細書において「引張強さ」とは、ＪＩＳ　Ｚ２２４１：２０１１に規定された試験方法により室温で測定された値である。
（積層接合材料）
　図１は、一実施の形態に係る積層接合材料１０の概略構成を示す縦断面図である。
　図１に示すように、積層接合材料１０は、基材１１と、基材１１の第１面に積層されている第１はんだ部１２ａと、基材１１の第２面に積層されている第２はんだ部１２ｂとを有している。
　このうち基材１１は、線膨張係数（ＣＴＥ）が７．０～９．９ｐｐｍ／Ｋの材料からなる。基材１１は、ＣＴＥが７．７～９．９ｐｐｍ／Ｋであってもよい。具体的には、たとえば、基材１１として、Ｃｕ－Ｗ基材料またはＣｕ－Ｍｏ基材料が用いられる。基材１１として、Ｃｕ－Ｗ基材料とＣｕ－Ｍｏ基材料との積層材料が用いられてもよい。たとえば、１５Ｃｕ－８５ＷのＣＴＥは７．０ｐｐｍ／Ｋである。３０Ｃｕ－７０ＭｏのＣＴＥは７．７ｐｐｍ／Ｋである。５０Ｃｕ－５０ＭｏのＣＴＥは９．９ｐｐｍ／Ｋである。
　なお、本明細書において、Ｃｕ－Ｗ基材料とは、当該材料を構成する元素のうち、質量比でＣｕとＷが最も多い材料をいい、好ましくは当該材料全体に対してＣｕとＷの含有量の合計が質量比で５０％以上である。Ｃｕ－Ｗ基材料は、ＣｕとＷ以外の元素を不純物として含んでいてもよい。また、Ｃｕ－Ｍｏ基材料とは、当該材料を構成する元素のうち、質量比でＣｕとＭｏが最も多い材料をいい、好ましくは当該材料全体に対してＣｕとＭｏの含有量の合計が質量比で５０％以上である。Ｃｕ－Ｍｏ基材料は、ＣｕとＭｏ以外の元素を不純物として含んでいてもよい。
　基材１１のＣｕ含有量が増加すると、線膨張係数が大きくなり、半導体素子とのＣＴＥ差が大きくなる。そのため、基材１１のＣｕ含有量は、質量比で５０％以下であることが好ましい。
　また、基材１１のＣｕ含有量が増加すると、熱伝導率が向上する。そのため、基材１１のＣｕ含有量は、質量比で１５％以上であることが好ましい。
　図１に示すように、第１はんだ部１２ａは、基材１１の第１面（図示された例では上面）に積層されており、第２はんだ部１２ｂは、基材１１の第２面（図示された例では下面）に積層されている。第１はんだ部１２ａおよび第２はんだ部１２ｂは、いずれも、鉛フリーはんだで構成されている。
　本件発明者らが冷熱サイクル試験により実際に検証したところ、図２を参照し、基板２１と半導体素子２２の間に配置された積層接合材料１０ａについて、第１はんだ部１２ａおよび第２はんだ部１２ｂを構成する鉛フリーはんだのヤング率が大きいほど、基板１１側の接合部に生じる歪みの緩和効果が高く、また、当該鉛フリーはんだの引張強さが小さいほど、半導体素子１２側の接合部に生じる歪みの緩和効果が高いことが見出された。したがって、第１はんだ部１２ａおよび第２はんだ部１２ｂを構成する鉛フリーはんだは、ヤング率が４５ＧＰａ以上であり、かつ、引張強さが１００ＭＰａ（「３．４Ａｇ－０．７Ｃｕ－３．２Ｂｉ－３．０Ｓｂ－０．０２５Ｆｅ－０．００８Ｃｏ－ＳｎＢａｌ．」の引張強さ９６．５ＭＰａと「３．４Ａｇ－０．７Ｃｕ－５．０Ｂｉ－５．０Ｓｂ－０．０４Ｎｉ－０．００８Ｃｏ－ＳｎＢａｌ．」の引張強さ１０９．４ＭＰａの中間）以下である。第１はんだ部１２ａおよび第２はんだ部１２ｂを構成する鉛フリーはんだは、ヤング率が５０ＧＰａ（「１０．０Ｓｂ－ＳｎＢａｌ．」のヤング率５３．８ＧＰａと「３．４Ａｇ－０．７Ｃｕ－３．２Ｂｉ－３．０Ｓｂ－０．０２５Ｆｅ－０．００８Ｃｏ－ＳｎＢａｌ．」のヤング率４８．１ＧＰａの中間）以上であってもよい。
　第１はんだ部１２ａおよび第２はんだ部１２ｂを構成する鉛フリーはんだの材料は、特に限定されるものではないが、たとえばＳｎ基合金、Ｓｎ－Ａｇ基合金、Ｓｎ－Ｃｕ基合金、Ｓｎ－Ｓｂ基合金、Ｓｎ－Ａｇ－Ｃｕ基合金、Ｓｎ－Ａｇ－Ｃｕ－Ｓｂ基合金、Ｓｎ－Ａｇ－Ｃｕ－Ｉｎ基合金、Ｓｎ－Ａｇ－Ｃｕ－Ｂｉ基合金、Ｓｎ－Ａｇ－Ｃｕ－Ｂｉ－Ｓｂ基合金、Ｓｎ－Ｂｉ基合金、Ｓｎ－Ｉｎ基合金などが用いられてもよい。なお、○○基合金（○○は１種類以上の元素記号）とは、当該合金を構成する元素のうち、質量比で○○が最も多い合金をいい、好ましくは当該合金全体に対して○○の含有量（○○が２種類以上の元素を含む場合には、各元素の含有量の合計）が質量比で５０％以上である。○○基合金は、○○以外の元素を不純物として含んでいてもよい。
　第１はんだ部１２ａを構成する鉛フリーはんだと第２はんだ部１２ｂを構成する鉛フリーはんだ１２ｂとは、同一の組成を有していてもよいし、互いに異なる組成を有していてもよい。
　図１に示すように、第１はんだ部１２ａの厚さＴ１は、第２はんだ部１２ｂの厚さＴ２とは異なっている。具体的には、たとえば、第１はんだ部１２ａの厚さＴ１と第２はんだ部の厚さＴ２の比Ｔ１：Ｔ２は、１：４～１：８であってもよい。第１はんだ部の厚さＴ１と第２はんだ部Ｔ２の厚さの差（Ｔ２－Ｔ１）は、０．３ｍｍ以上であってもよい。第１はんだ部の厚さＴ１は、０．０５～０．１０ｍｍであってもよい。第２はんだ部Ｔ２の厚さは、０．４ｍｍ以上であってもよい。
　一般的には、異なる線膨張係数を有する二つの部材をはんだで接合した構造体に一様な温度変化を与えた場合の被接合部材およびはんだ接合部に生じるひずみをシアラグ（Ｓｈｅａｒ－ｌａｇ、せん断遅れ）モデル［Ｖｏｌｋｅｒｓｅｎモデル］によって解析すると、はんだの厚さが薄くなるとせん断ひずみが大きくなり、クラック進展率が増加することが示される。
　しかし、驚くべきことに、本件発明者らが冷熱サイクル試験により実際に検証したところ、図２を参照し、基板２１と半導体素子２２の間に配置された積層接合材料１０ａについて、半導体素子２２側の第１はんだ１２ａの厚さを薄くすることで、クラック進展率を低減できることがわかった。
　本件発明者らはその要因を以下のように考察した。すなわち、基板２１と基材１１のＣＴＥ差が、基板２１と基板２１側の第２はんだ部１２ｂのＣＴＥ差より大きい場合、基板２１側の第２はんだ１２ｂの厚さＴ２は、ある程度の厚さを確保すると、第２はんだ部１２ｂの線膨張係数の影響が優位となり（基材１１の線膨張係数の影響を緩和しやすくなり）、積層接合材料１０ａと基板２１との見かけのＣＴＥ差が最小になる。そのため、クラック進展率が低減する。
　これに対し、半導体素子２２と基材１１のＣＴＥ差が、半導体素子２２と半導体素子２２側の第１はんだ部１２ａのＣＴＥ差より小さい場合、半導体素子２２側の第１はんだ部１２ａの厚さは、接合に必要な厚さを確保しつつ、かつ、薄くすると、基材１１の線膨張係数の効果を得られやすくなり（第１はんだ部１２ａの線膨張係数の影響が現われにくくなり）、積層接合材料１０ａと半導体素子２２との見かけのＣＴＥ差が最小になる。そのため、クラック進展率が低減する。
　第１はんだ部１２ａおよび第２はんだ部１２ｂを構成する鉛フリーはんだの融点は、２１０℃以上であることが好ましく、２３０℃以上であってもよいし、２４０℃以上であってもよいし、２５０℃以上であってもよい。なお、本明細書において、鉛フリーはんだの融点とは、固相線温度をいう。
　第１はんだ部１２ａの厚さＴ１は、基材１１の厚さより薄く、第２はんだ部１２ｂの厚さＴ２は、基材１１の厚さより厚くてもよい。具体的には、たとえば、基材１１と第１はんだ部１２ａの厚さの比は、２：１～４：１であってもよい。また、第２はんだ部１２ｂと基材１１の厚さの比は、２：１～４：１であってもよい。
　第１はんだ部１２ａおよび第２はんだ部１２ｂの積層は、電気めっき、溶融めっき、クラッドなどの既存の方法で行われる。クラッドまたは圧延でコーティングの厚さを調整してもよい。
　図１に示すように、第１はんだ部１２ａおよび第２はんだ部１２ｂの少なくとも一方と基材１１との界面が、基材１１側から順にＮｉ、Ｓｎにより下地処理（たとえばめっき処理）されていることが好ましい。基材１１とＳｎとの間がＮｉで下地処理されていることで、基材１１側へのＳｎの拡散を抑制できる。またＮｉ上にＳｎが下地処理されていることで、鉛フリーはんだから構成される第１はんだ１２ａおよび第２はんだ部１２ｂを積層しやすくなる。したがって、基材１１と鉛フリーはんだから構成される第１はんだ部１２ａおよび第２はんだ部１２ｂとの密着性が高まる。第１はんだ部１２ａおよび第２はんだ部１２ｂの両方と基材１１との界面が、基材１１側から順にＮｉ、Ｓｎにより下地処理（たとえばめっき処理）されていてもよい。
　図示された例では、基材１１の第１面と鉛フリーはんだから構成される第１はんだ部１２ａとの間に下地処理による第１下地層１３ａが形成されており、基材１１の第２面と鉛フリーはんだから構成される第２はんだ部１２ｂとの間に下地処理による第２下地層１３ｂが形成されている。
（半導体パッケージ、パワーモジュール）
　次に、図２を参照し、一実施の形態に係る半導体パッケージ２０について説明する。なお、本明細書において、半導体パッケージ２０に含まれる半導体素子２２がパワー半導体素子である場合には、そのような半導体パッケージ２０（すなわちパワー半導体パッケージ）をパワーモジュールということがある。
　図２は、一実施の形態に係る半導体パッケージ２０の概略構成を示す縦断面図である。
　図２に示すように、半導体パッケージ２０は、基板２１と、基板２１上に配置された半導体素子２２と、基板２１と半導体素子２２とを接合する第１積層接合材料１０ａとを有している。
　このうち第１積層接合材料１０ａの構成は、上述した一実施の形態に係る積層接合材料１０の構成と同じであり、説明を省略する。
　基板２１の種類は、特に限定されるものではないが、たとえばＤＢＣ（Ｄｉｒｅｃｔ　Ｂｏｎｄｅｄ　Ｃｏｐｐｅｒ）基板またはＤＢＡ（Ｄｉｒｅｃｔ　Ｂｏｎｄｅｄ　Ａｌｍｉｎｉｕｍ）基板が用いられる。
　図２に示すように、半導体素子２２は、基板２１上に第１積層接合材料１０ａを介して配置されており、基板２１と半導体素子２２とは第１積層接合材料１０ａによって接合されている。図示された例では、第１積層接合材料１０ａのうち第１はんだ部１２ａの厚さＴ１が第２はんだ部１２ｂの厚さＴ２より薄くなっており（Ｔ１＜Ｔ２）、第１はんだ部１２ａは、半導体素子２２側に配置され、第２はんだ部１２ｂは、基板２１側に配置されている。
　半導体素子２２の種類は、特に限定されるものではないが、たとえばパワートランジスタやパワーダイオードなどのパワー半導体素子が用いられる。この場合、半導体素子２２の動作温度の上昇により第１積層接合材料１０ａが２００℃以上の高温に達することがあっても、第１積層接合材料１０ａにおいて、第１はんだ部１２ａおよび第２はんだ部１２ｂを構成する鉛フリーはんだの融点が２１０℃以上であれば、鉛フリーはんだが溶けて故障することが防止され得る。
　本実施の形態では、図２に示すように、半導体パッケージ２０は、基板２１の下に配置された放熱部２３と、基板２１と放熱部２３とを接合する第２積層接合材料１０ｂとをさらに有している。
　このうち第２積層接合材料１０ｂの構成は、上述した一実施の形態に係る積層接合材料１０の構成と同様であり、説明を省略する。ただし、第２積層接合材料１０ｂにおいて、第１はんだ部と第２はんだ部の厚さは、同じであってもよいし、異なっていてもよい。
　図２に示すように、放熱部２３は、基板２１の半導体素子２２とは逆側に第２積層接合材料１０ｂを介して配置されており、基板２１と放熱部２３とは第２積層接合材料１０ｂによって接合されている。
　図２に示す例では、放熱部２３は、放熱板２３ａと、放熱板２３ａの一方の面（図示された例では下面）に密着して固定された放熱フィン２３ｂとを有しており、放熱板２３ａの他方の面（図示された例では上面）は第２積層接合材料１０ｂに密着して固定されている。放熱部２３の材料としては、熱伝導性の高い材料が用いられ、たとえば、ＣｕＭｏやＣｕＷが用いられる。
　本件発明者らが後述する冷熱サイクル試験により検証したところ、以上のような本実施の形態によれば、特に高温環境下において接合部に生じる歪みを緩和でき、高信頼性を達成できることが確認された。本件発明者らの考えでは、第１積層接合材料１０ａおよび第２積層接合材料１０ｂに含まれる基材１１の線膨張係数が、半導体素子２２の線膨張係数と基板２１や放熱部２３の材料の線膨張係数との中間にあってバランスが取れるとともに、鉛フリーはんだから構成される第１はんだ部１２ａおよび第２はんだ部１２ｂが適切な厚さを有していることで、基材やはんだの具体的な合金組成に特に依存することなく、高温環境下において半導体素子２２と基板２１や放熱部２３のＣＴＥ差によって、半導体素子２２と基板２１との間の接合部および基板２１と放熱部２３との間の接合部に生じる歪みを緩和できると考えられる。
　また、本実施の形態によれば、第１積層接合材料１０ａおよび第２積層接合材料１０ｂに含まれる基材１１が、Ｃｕ－Ｗ基材料、Ｃｕ－Ｍｏ基材料、Ｃｕ－Ｗ基材料とＣｕ－Ｍｏ基材料との積層材料のいずれかからなり、高い熱伝導性を有するため、接合部における過度な温度上昇を抑制でき、接合部に生じる熱的な歪み自体が低減され、結果として半導体パッケージ２０の製品としての長寿命化にさらに有利に作用する。
　また、本実施の形態によれば、第１積層接合材料１０ａおよび第２積層接合材料１０ｂに含まれる基材１１のＣｕ含有量が５０％以下であるため、当該基材１１の線膨張係数がより低くなり、特に半導体素子２２側においてＣＴＥ差による接合部に生じる歪みをさらに緩和できる。
　また、本実施の形態によれば、第１積層接合材料１０ａおよび第２積層接合材料１０ｂに含まれる基材１１のＣｕ含有量が１５％以上であるため、当該基材１１の熱伝導性がより高まり、接合部に生じる熱的な歪み自体がさらに低減され得る。
　また、本実施の形態によれば、第１積層接合材料１０ａおよび第２積層接合材料１０ｂにおいて、第１はんだ部１２ａおよび第２はんだ部１２ｂのうちの少なくとも一方と基材１１との界面が、基材１１側から順にＮｉ、Ｓｎにより下地処理されているため、基材１１と鉛フリーはんだから構成される第１はんだ部１２ａおよび第２はんだ部１２ｂとの密着性を高めることができる。
　また、本実施の形態によれば、第１積層接合材料１０ａおよび第２積層接合材料１０ｂにおいて、第１はんだ部１２ａおよび第２はんだ部１２ｂを構成する鉛フリーはんだの融点が２１０℃以上であるため、半導体素子２２の動作温度の上昇により第１積層接合材料１０ａおよび第２積層接合材料１０ｂが２００℃以上の高温に達する場合であっても、第１積層接合材料１０ａおよび第２積層接合材料１０ｂに含まれる鉛フリーはんだが溶けて故障することが防止され得る。
（実施例）
　次に、本実施の形態に係る具体的な実施例について説明する。
　まず、本件発明者らは、図３～図５に示すように、実施例１～１８および比較例１～３０の接合材料（６．５ｍｍ□、基材はベタ状で基材側から順にＮｉ、Ｓｎにより下地処理されている）をそれぞれ用意し、各接合材料を用いて基板（２０ｍｍ□、厚さ２ｍｍのＣｕブロック）と半導体素子（５．５ｍｍ□、厚さ０．４ｍｍのＳｉチップ）とを接合したサンプルを作製した。なお、はんだ接合は、真空はんだ付け装置を使用して、ギ酸還元及び減圧リフローにて実施した。実施例１～１８と比較例１３～３０とは、第２はんだ部の厚さ以外は同じ条件となっている。すなわち、実施例１～１８では、第２はんだ部の厚さが０．４０ｍｍであり、第１はんだ部の厚さとは異なっているのに対し、比較例１３～３０では、第２はんだ部の厚さが第１はんだ部の厚さと同じになっている。また、実施例１～１８と比較例３、４、７、８、１１、１２とは、はんだの材料以外は同じ条件となっている。すなわち、実施例１～６のはんだは「３．４Ａｇ－０．７Ｃｕ－３．２Ｂｉ－３．０Ｓｂ－０．０２５Ｆｅ－０．００８Ｃｏ－ＳｎＢａｌ．」であり、実施例７～１２のはんだは「１０．０Ｓｂ－ＳｎＢａｌ．」であり、実施例１３～１８のはんだは「０．７Ｃｕ－０．０６Ｎｉ－０．００３Ｐ－ＳｎＢａｌ．」であり、いずれのはんだも引張強さが１００ＭＰａ以下であるのに対し、比較例１～１２のはんだは「３．４Ａｇ－０．７Ｃｕ－５．０Ｂｉ－５．０Ｓｂ－０．０４Ｎｉ－０．００８Ｃｏ－ＳｎＢａｌ．」であり、引張強さが１００ＭＰａを超えている。
　次に、各サンプルに対して、冷熱衝撃装置　ＴＳＡ－７１Ｌ－Ａ（エスペック（株）製）を使用して、－４０℃～＋１５０℃（各さらし時間０．５ｈ）の試験条件にて、冷熱サイクル試験を実施した。そして、冷熱サイクル試験前、１０００サイクル後の各時点における各サンプルに対して、超音波映像装置　ＦｉｎｅＳＡＴ　ＦＡＳ２００ＩＩ（日立建機ファインテック（株）製）を使用して、Ｓｉチップ側およびＣｕベース側の各々からＳＡＴ観察を行って、ＳＡＴ観察画像から接合部の空隙面積率を算出し、その変化率（クラック進展率）を評価した。ここで、クラック進展率は、下式により計算した。
　クラック進展率（％）＝｛（１０００サイクル後の空隙面積率－冷熱サイクル試験前の空隙面積率）／（１００－冷熱サイクル試験前の空隙面積率）｝×１００
　図３～図５の「クラック進展率」の列は、試験結果を示している。図３～図５において、クラック進展率「Ａ」は、Ｓｉチップ側のクラック進展率が１３．５％未満であり、かつ、Ｃｕベース側のクラック進展率が１３．５％未満のものである。クラック進展率「Ｂ」は、Ｓｉチップ側のクラック進展率が１３．５％未満であり、Ｃｕベース側のクラック進展率が１３．５％以上５１．０％未満のものである。クラック進展率「Ｃ」は、Ｓｉチップ側のクラック進展率が１３．５％以上、またはＣｕベース側のクラック進展率が５１．０％以上のものである。
　図３に示すように、実施例１～１８ではいずれも、１０００サイクル後のＳｉチップ側のクラック進展率が１３．５％未満であり、かつ、Ｃｕベース側のクラック進展率が５１．０％未満（実施例１以外は１３．５％未満）であり、特に高温環境下においてＣｕベース側およびＳｉチップ側の両方にて接合部に生じる歪みを効果的に緩和でき、高信頼性を達成できることが確認された。
　他方、図５に示すように、比較例１３～３０では、はんだの材料が実施例１～１８と同じであるものの、１０００サイクル後のＣｕベース側のクラック進展率が１３．５％を超えるものが増えている。なお、実施例１～１８と比較例１３～３０とは、前者は第２はんだ部の厚さが０．４０ｍｍであり、第１はんだ部の厚さとは異なっているのに対し、後者は第２はんだ部の厚さが第１はんだ部の厚さと同じである点でのみ相違している。
　また、図４に示すように、比較例３、４、７、８、１１、１２では、実施例１～１８と同様に第２はんだ部の厚さが０．４０ｍｍであり、第１はんだ部の厚さとは異なっているものの、１０００サイクル後のＳｉチップ側のクラック進展率が１３．５％以上、またはＣｕベース側のクラック進展率が５１．０％以上となるものが生じている。実施例１～１８と比較例３、４、７、８、１１、１２とは、前者ははんだの引張強さが１００ＭＰａ以下であるのに対し、後者ははんだの引張強さが１００ＭＰａを超えている点でのみ異なっている。
　以上の試験結果から、積層接合材料を半導体素子と基板との接合部に採用するにあたり、半導体素子側の第１はんだ部の厚さが基板側の第２はんだ部の厚さより薄くなっており、かつ、鉛フリーはんだのヤング率が４５ＧＰａ以上であり、かつ、引張り強さが１００ＭＰａ以下であることで、Ｃｕベース側およびＳｉチップ側の両方にて接合部に生じる歪みの緩和効果が高く、高い信頼性を達成できることがわかる。
　また、図３に示すように、実施例１以外ではいずれも、１０００サイクル後のＳｉチップ側のクラック進展率が１３．５％未満であり、かつ、Ｃｕベース側のクラック進展率が１３．５％未満であり、Ｃｕベース側およびＳｉチップ側の両方にて接合部に生じる歪みの緩和効果が特に高いことが確認された。実施例７～１２のはんだは「１０．０Ｓｂ－ＳｎＢａｌ．」であり、実施例１３～１８のはんだは「０．７Ｃｕ－０．０６Ｎｏ－０．００３Ｐ－ＳｎＢａｌ．」であり、いずれのはんだもヤング率が５０ＧＰａ以上であるのに対し、実施例１のはんだは「３．４Ａｇ－０．７Ｃｕ－３．２Ｂｉ－３．０Ｓｂ－０．０２５Ｆｅ－０．００８Ｃｏ－ＳｎＢａｌ．」であり、はんだのヤング率が５０ＧＰａ未満である。このことから、Ｃｕベース側およびＳｉチップ側の両方にて接合部に生じる歪みの緩和効果をさらに高めて、より高い信頼性を達成するためには、ヤング率が５０ＧＰａ以上であることが好ましいと言える。また、実施例３～４、９～１０、１５～１６の基材は「３０Ｃｕ－７０Ｍｏ」であり、実施例５～６、１１～１２、１７～１８の基材は「５０Ｃｕ－５０Ｍｏ」であり、いずれの基材も線膨張係数が７．７～９．９ｐｐｍ／Ｋであるのに対し、実施例１の基材は「１５Ｃｕ－８５Ｗ」であり、基材の線膨張係数が７．７ｐｐｍ／Ｋ未満である。このことから、Ｃｕベース側およびＳｉチップ側の両方にて接合部に生じる歪みの緩和効果をさらに高めて、より高い信頼性を達成するためには、基材の線膨張係数が７．７～９．９ｐｐｍ／Ｋであることが好ましいと言える。
　以上、実施の形態および変形例を例示により説明したが、本技術の範囲はこれらに限定されるものではなく、請求項に記載された範囲内において目的に応じて変更・変形することが可能である。また、各実施の形態および変形例は、処理内容を矛盾させない範囲で適宜組み合わせることが可能である。


 

Claims (20)

  1. 　基材と、基材の第１面に積層されている第１はんだ部と、基材の第２面に積層されている第２はんだ部とを有し、
    　基材の線膨張係数が７．０～９．９ｐｐｍ／Ｋであり、
    　第１はんだ部および第２はんだ部が鉛フリーはんだで構成されており、
    　前記鉛フリーはんだは、ヤング率が４５ＧＰａ以上であり、かつ、引張強さが１００ＭＰａ以下であり、
    　前記第１はんだ部の厚さが、前記第２はんだ部の厚さとは異なる、
    　積層接合材料。
  2. 　前記第１はんだ部の厚さと前記第２はんだ部の厚さの比は、１：４～１：８である、請求項１に記載の積層接合材料。
  3. 　前記第１はんだ部の厚さと前記第２はんだ部の厚さの差は、０．３ｍｍ以上である、請求項１または２に記載の積層接合材料。
  4. 　前記第１はんだ部の厚さは、０．０５～０．１０ｍｍである、請求項１または２に記載の積層接合材料。
  5. 　前記第２はんだ部の厚さは、０．４ｍｍ以上である、請求項１または２に記載の積層接合材料。
  6. 　前記第１はんだ部の厚さが、前記基材の厚さより薄く、
    　前記第２はんだ部の厚さが、前記基材の厚さより厚い、請求項１または２に記載の積層接合材料。
  7. 　前記基材の線膨張係数が７．７～９．９ｐｐｍ／Ｋである、請求項１または２に記載の積層接合材料。
  8. 　前記鉛フリーはんだのヤング率は５０ＧＰａ以上である、請求項１または２に記載の積層接合材料。
  9. 　前記基材は、Ｃｕ－Ｗ基材料、Ｃｕ－Ｍｏ基材料、Ｃｕ－Ｗ基材料とＣｕ－Ｍｏ基材料との積層材料のいずれかからなる、請求項１または２に記載の積層接合材料。
  10. 　前記基材のＣｕ含有量が、５０％以下である、請求項１または２に記載の積層接合材料。
  11. 　前記基材のＣｕ含有量が、１５％以上である、請求項１または２に記載の積層接合材料。
  12. 　前記第１はんだ部および第２はんだ部のうちの少なくとも一方と前記基材との界面が、前記基材側から順にＮｉ、Ｓｎにより下地処理されている、請求項１または２に記載の積層接合材料。
  13. 　前記基材と前記第１はんだ部の厚さの比と、前記第２はんだ部と前記基材の厚さの比のうちの少なくとも一方が、２：１～４：１である、請求項１または２に記載の積層接合材料。
  14. 　前記鉛フリーはんだの融点が、２１０℃以上である、請求項１または２に記載の積層接合材料。
  15. 　前記鉛フリーはんだの融点が、２３０℃以上である、請求項１または２に記載の積層接合材料。
  16. 　前記第１はんだ部と前記第２はんだ部の少なくとも一方には、他方と外見上区別可能な印が表面に付されている、請求項１または２に記載の積層接合材料。
  17. 　基板と、前記基板上に配置された半導体素子と、前記基板と前記半導体素子との間に配置され、前記基板と前記半導体素子とを接合する積層接合材料と、を備え、
    　前記積層接合材料は、基材と、基材の前記半導体素子側の第１面に積層されている第１はんだ部と、基材の前記基板側の第２面に積層されている第２はんだ部とを有し、基材の線膨張係数が７．０～９．９ｐｐｍ／Ｋであり、第１はんだ部および第２はんだ部が鉛フリーはんだで構成されており、前記鉛フリーはんだは、ヤング率が４５ＧＰａ以上であり、かつ、引張強さが１００ＭＰａ以下であり、前記第１はんだ部の厚さが、前記第２はんだ部の厚さより薄い、半導体パッケージ。
  18. 　基板と、前記基板上に配置された半導体素子と、前記基板と前記半導体素子との間に配置され、前記基板と前記半導体素子とを接合する第１積層接合材料と、前記基板の前記半導体素子とは逆側に配置された放熱部と、前記基板と前記放熱部との間に配置され、前記基板と前記放熱部とを接合する第２積層接合材料と、を備え、
    　前記第１積層接合材料は、基材と、基材の前記半導体素子側の第１面に積層されている第１はんだ部と、基材の前記基板側の第２面に積層されている第２はんだ部とを有し、基材の線膨張係数が７．０～９．９ｐｐｍ／Ｋであり、第１はんだ部および第２はんだ部が鉛フリーはんだで構成されており、前記鉛フリーはんだは、ヤング率が４５ＧＰａ以上であり、かつ、引張強さが１００ＭＰａ以下であり、前記第１はんだ部の厚さが、前記第２はんだ部の厚さより薄い、半導体パッケージ。
  19. 　基板と、前記基板上に配置されたパワー半導体素子と、前記基板と前記パワー半導体素子との間に配置され、前記基板と前記パワー半導体素子とを接合する積層接合材料と、を備え、
    　前記積層接合材料は、基材と、基材の前記パワー半導体素子側の第１面に積層されている第１はんだ部と、基材の前記基板側の第２面に積層されている第２はんだ部とを有し、基材の線膨張係数が７．０～９．９ｐｐｍ／Ｋであり、第１はんだ部および第２はんだ部が鉛フリーはんだで構成されており、前記鉛フリーはんだは、ヤング率が４５ＧＰａ以上であり、かつ、引張強さが１００ＭＰａ以下であり、前記第１はんだ部の厚さが、前記第２はんだ部の厚さより薄い、パワーモジュール。
  20. 　基板と、前記基板上に配置されたパワー半導体素子と、前記基板と前記パワー半導体素子との間に配置され、前記基板と前記パワー半導体素子とを接合する第１積層接合材料と、前記基板の前記パワー半導体素子とは逆側に配置された放熱部と、前記基板と前記放熱部との間に配置され、前記基板と前記放熱部とを接合する第２積層接合材料と、を備え、
    　前記第１積層接合材料は、基材と、基材の前記パワー半導体素子側の第１面に積層されている第１はんだ部と、基材の前記基板側の第２面に積層されている第２はんだ部とを有し、基材の線膨張係数が７．０～９．９ｐｐｍ／Ｋ以下であり、第１はんだ部および第２はんだ部が鉛フリーはんだで構成されており、前記鉛フリーはんだは、ヤング率が４５ＧＰａ以上であり、かつ、引張強さが１００ＭＰａ以下であり、前記第１はんだ部の厚さが、前記第２はんだ部の厚さより薄い、パワーモジュール。


     
PCT/JP2023/017824 2022-06-22 2023-05-12 積層接合材料、半導体パッケージおよびパワーモジュール WO2023248642A1 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2022-100357 2022-06-22
JP2022100357 2022-06-22

Publications (1)

Publication Number Publication Date
WO2023248642A1 true WO2023248642A1 (ja) 2023-12-28

Family

ID=89379600

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2023/017824 WO2023248642A1 (ja) 2022-06-22 2023-05-12 積層接合材料、半導体パッケージおよびパワーモジュール

Country Status (2)

Country Link
TW (1) TW202410363A (ja)
WO (1) WO2023248642A1 (ja)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04192341A (ja) * 1990-11-24 1992-07-10 Hitachi Ltd 半導体装置
JPH07221235A (ja) * 1994-02-04 1995-08-18 Sanken Electric Co Ltd 半導体装置
JP2005244166A (ja) * 2004-01-30 2005-09-08 Denso Corp 半導体装置
JP2006140039A (ja) * 2004-11-12 2006-06-01 Hitachi Cable Ltd リード線及びそれを用いた太陽電池
US20160113107A1 (en) * 2014-10-15 2016-04-21 Delta Electronics, Inc. Power module
JP2018190863A (ja) * 2017-05-09 2018-11-29 パナソニックＩｐマネジメント株式会社 実装構造体
WO2021193420A1 (ja) * 2020-03-23 2021-09-30 千住金属工業株式会社 積層接合材料、半導体パッケージおよびパワーモジュール

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04192341A (ja) * 1990-11-24 1992-07-10 Hitachi Ltd 半導体装置
JPH07221235A (ja) * 1994-02-04 1995-08-18 Sanken Electric Co Ltd 半導体装置
JP2005244166A (ja) * 2004-01-30 2005-09-08 Denso Corp 半導体装置
JP2006140039A (ja) * 2004-11-12 2006-06-01 Hitachi Cable Ltd リード線及びそれを用いた太陽電池
US20160113107A1 (en) * 2014-10-15 2016-04-21 Delta Electronics, Inc. Power module
JP2018190863A (ja) * 2017-05-09 2018-11-29 パナソニックＩｐマネジメント株式会社 実装構造体
WO2021193420A1 (ja) * 2020-03-23 2021-09-30 千住金属工業株式会社 積層接合材料、半導体パッケージおよびパワーモジュール

Also Published As

Publication number Publication date
TW202410363A (zh) 2024-03-01

Similar Documents

Publication Publication Date Title
US7528489B2 (en) Semiconductor apparatus and manufacturing method
US10199237B2 (en) Method for manufacturing bonded body and method for manufacturing power-module substrate
TWI641300B (zh) 接合體及功率模組用基板
EP2234155B1 (en) Method of fabricating a semiconductor device
US20050153523A1 (en) Method for compensating for CTE mismatch using phase change lead-free super plastic solders
KR20070118065A (ko) 절연 회로 기판 및 냉각 싱크부 부착 절연 회로 기판
WO2003046981A1 (en) Module structure and module comprising it
TWI807282B (zh) 積層接合材料、半導體封裝及功率模組
WO2018168858A1 (ja) はんだ材
WO2023248642A1 (ja) 積層接合材料、半導体パッケージおよびパワーモジュール
WO2023053901A1 (ja) 接合材及び半導体パッケージ
WO2022230697A1 (ja) 積層接合材料、半導体パッケージおよびパワーモジュール
JP5723225B2 (ja) 接合構造体
JP6632589B2 (ja) 接合構造体およびその製造方法
TWI708754B (zh) 接合體，電源模組用基板，電源模組，接合體的製造方法及電源模組用基板的製造方法
TW202241701A (zh) 用於電子裝置總成之經工程設計材料
JP2019079957A (ja) パワーモジュール
TW202116455A (zh) 用於電子總成之工程材料
WO2024069866A1 (ja) 接合部材および半導体装置
JP4461268B2 (ja) 半導体装置部品およびその製造方法ならびにこれを用いた半導体装置
JP2015160237A (ja) 接合材料及び半導体装置

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 23826830

Country of ref document: EP

Kind code of ref document: A1