TW202410363A - 積層接合材料、半導體封裝及功率模組 - Google Patents

積層接合材料、半導體封裝及功率模組 Download PDF

Info

Publication number
TW202410363A
TW202410363A TW112120828A TW112120828A TW202410363A TW 202410363 A TW202410363 A TW 202410363A TW 112120828 A TW112120828 A TW 112120828A TW 112120828 A TW112120828 A TW 112120828A TW 202410363 A TW202410363 A TW 202410363A
Authority
TW
Taiwan
Prior art keywords
solder
substrate
laminated
thickness
base material
Prior art date
Application number
TW112120828A
Other languages
English (en)
Inventor
亀田直人
Original Assignee
日商千住金屬工業股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商千住金屬工業股份有限公司 filed Critical 日商千住金屬工業股份有限公司
Publication of TW202410363A publication Critical patent/TW202410363A/zh

Links

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K35/00—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting
    • B23K35/02—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting characterised by mechanical features, e.g. shape
    • B23K35/0205—Non-consumable electrodes; C-electrodes
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K35/00—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting
    • B23K35/22—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting characterised by the composition or nature of the material
    • B23K35/24—Selection of soldering or welding materials proper
    • B23K35/26—Selection of soldering or welding materials proper with the principal constituent melting at less than 400 degrees C
    • C—CHEMISTRY; METALLURGY
    • C22—METALLURGY; FERROUS OR NON-FERROUS ALLOYS; TREATMENT OF ALLOYS OR NON-FERROUS METALS
    • C22C—ALLOYS
    • C22C13/00—Alloys based on tin
    • C—CHEMISTRY; METALLURGY
    • C22—METALLURGY; FERROUS OR NON-FERROUS ALLOYS; TREATMENT OF ALLOYS OR NON-FERROUS METALS
    • C22C—ALLOYS
    • C22C13/00—Alloys based on tin
    • C22C13/02—Alloys based on tin with antimony or bismuth as the next major constituent
    • C—CHEMISTRY; METALLURGY
    • C22—METALLURGY; FERROUS OR NON-FERROUS ALLOYS; TREATMENT OF ALLOYS OR NON-FERROUS METALS
    • C22C—ALLOYS
    • C22C27/00—Alloys based on rhenium or a refractory metal not mentioned in groups C22C14/00 or C22C16/00
    • C22C27/04—Alloys based on tungsten or molybdenum
    • C—CHEMISTRY; METALLURGY
    • C22—METALLURGY; FERROUS OR NON-FERROUS ALLOYS; TREATMENT OF ALLOYS OR NON-FERROUS METALS
    • C22C—ALLOYS
    • C22C9/00—Alloys based on copper
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/52—Mounting semiconductor bodies in containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Mechanical Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Materials Engineering (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Manufacturing & Machinery (AREA)
  • Laminated Bodies (AREA)
  • Die Bonding (AREA)

Abstract

本發明之積層接合材料10具有基材11、積層於基材11之第1面之第1焊料部12a、及積層於基材11之第2面之第2焊料部12b，基材11之線膨脹係數為7.0～9.9 ppm/K，第1焊料部12a及第2焊料部12b由無鉛焊料構成，無鉛焊料之楊氏模數為45 GPa以上，且拉伸強度為100 MPa以下，第1焊料部12a之厚度與第2焊料部12b之厚度不同。

Description

積層接合材料、半導體封裝及功率模組
本發明係關於一種積層接合材料、半導體封裝及功率模組。
最近，半導體元件之要求特性變高，除了先前作為半導體元件材料使用之Si以外，亦趨於使用SiC、GaAs、GaN等。使用該等材料之半導體元件可謀求動作溫度之上升，具備帶隙擴大等優異之特性，應用於功率電晶體等功率半導體元件。
功率半導體元件能夠實現高溫動作，有時接合部之焊料接頭達到200℃以上之高溫。於此種高溫環境下存在如下問題：於半導體元件與基板之間之接合部中，因半導體元件與基板之CTE(Coefficient of Thermal Expansion；亦稱為熱膨脹率、線膨脹係數)之差而產生應變，因該應變產生裂縫，結果縮短功率半導體製品之壽命。
於日本專利特開2009-269075號公報中，記載有具備柔軟之Pb或Pb基合金作為應力緩和層之積層焊接材料之製造方法。但是，由於應力緩和層含有Pb，故而無法應對RoHS(Restriction of Hazardous Substances，有害物質限用指令)等環境限制。
於日本專利特開2015-23183號公報中，記載有一種功率模組，其具備：半導體元件；第1金屬層，其一個面接合於半導體元件而形成；有機絕緣膜，其與半導體元件相接，且形成於第1金屬層之另一個面之外周周邊部；第2金屬層，其與有機絕緣膜相接，且接合於第1金屬層之另一個面之中央部而形成；及接合材，其隔著第2金屬層而接合於第1金屬層之另一個面而形成。
於日本專利特開2009-147111號公報中，記載有一種接合材，其係於板狀之中央層之上下表面積層有表面層之接合材，且中央層之熔點較表面層高，作為中央層之具體例，記載有鉍之單相、或以鉍為主成分之與銀、銅、銻、銦、錫、鎳、鍺、碲、磷等之合金。
業界期望提供一種可緩和尤其於高溫環境下產生於接合部之應變的積層接合材料、半導體封裝及功率模組。
一實施方式之積層接合材料具有：基材；第1焊料部，其積層於基材之第1面；及第2焊料部，其積層於基材之第2面；且基材之線膨脹係數為7.0～9.9 ppm/K，第1焊料部及第2焊料部由無鉛焊料構成，上述無鉛焊料之楊氏模數為45 GPa以上，且拉伸強度為100 MPa以下，上述第1焊料部之厚度與上述第2焊料部之厚度不同。
本案發明人為了發現可應對RoHS等環境限制而且可緩和產生於接合部之應變之技術，反覆進行銳意研究，結果獲得以下知識見解：藉由接合部之焊料採用無鉛焊料而且使用熱膨脹率為規定之範圍內之材料作為芯材，可緩和由半導體元件與基板之CTE差所致之產生於接合部之應變。進而，本案發明人發現，藉由於此種接合部中，將無鉛焊料之厚度、材質、基材之形狀等限定為特定者，可提高應力緩和效果，結果與先前相比可大幅度延長製品之壽命。
更詳細而言，本案發明人按照以下之方式研究接合部中之應力緩和效果之機制。
即，於將處於拘束狀態之物體加熱或冷卻而產生溫度變化之情形時，物體之自由之膨脹與收縮受到拘束，藉此，產生於內部產生之應力(壓縮應力、拉伸應力)，對曝露於溫度變化等激烈之環境之拘束物，考慮熱應力而進行設計變得重要。 熱應力σ可藉由虎克定律而求出。 [數1] (E:楊氏模數，ε:自由膨脹、收縮時之熱應變，α:線膨脹係數，∆T:溫度變化) 此處，可知熱應力σ與楊氏模數E及線膨脹係數α相關。又，可知若楊氏模數E越大則熱應變ε越小，又線膨脹係數α亦較小，則構件不易變形。
為了求出焊料接合部之剪切應變，而將宮崎政行、吉岡純夫、土方明躬著之焊料接合部之熱疲勞強度之評估(1980)作為參考文獻，藉由剪切滯後(Shear-lag，剪切延遲)模型[Volkersen模型]而解析對將具有不同之線膨脹係數之兩個構件利用焊料接合之構造體賦予均勻之溫度變化之情形時之被接合構件及焊料接合部所產生的應變。 即，於對將圖6所示之Si晶片(構件1)與基材(構件2)焊料接合之構造體賦予溫度變化時，於被接合材料僅產生於長邊方向均勻之伸長變形，於焊料僅產生剪切變形。又，使Si晶片、基材為彈性體，使焊料為完全彈性塑性體。將構件1、2之楊氏模數(縱彈性係數)設為E 1、E 2，將線膨脹係數設為α 1、α 2(α 2＞α 1)，將厚度設為t 1、t 2，將寬度設為w，將焊料之剪切彈性係數(G)設為G c，將厚度設為h。求出對該構造體賦予均勻之溫度上升T時之距中央為x之位置之Si晶片之長邊方向負載P 1的式子由下式(1)表示。 [數2] 自(1)式，利用下式(2)、(3)求出焊料為彈性狀態時產生於構件1(Si晶片)、構件2(基材)及焊料之應變ε 1、ε 2及γ。 [數3] 其中，對構件1(Si晶片)，i＝1，對構件2(基材)，i＝2。 [數4] 此處，設為 。
自(3)式可知，產生於焊料之剪切應變於中央為0，越朝向端部則越大。因此，隨著溫度T之上升而自焊料之端部朝向中央超過降伏應力之區域會增大。此種彈塑性狀態中之彈性區域與塑性區域之交界x c藉由下式(4)而導出。 [數5] 此處，γ y＝τ y/G c，τ y為焊料之降伏應力。此時之構件1(Si晶片)、構件2(基材)中產生之剪切應變利用下式(5)來求出。 [數6] 此處，設為 。 其中，(5)式為(0≦x≦x c)，(x c≦x≦L/2)時x c＝x且k＝0。 又，產生於焊料之剪切應變利用下式(6)、(7)來求出。 [數7]
自(6)、(7)式，若焊料之厚度h變薄(小)則剪切應變γ變大，尤其藉由彈塑性計算所得之剪切應變γ p大致與1/h成比例地增大。 又，若焊料之厚度h變薄(小)，則γ p相對於由彈性計算所得之剪切應變γ e之比γ p/γ e變大。 藉此，表示產生於焊料之剪切應變受焊料之厚度h大幅度影響。
如此，一般而言，若焊料之厚度變薄則剪切應變變大，裂縫進展率增加。
然而，此次令人驚訝的是，於本案發明人之驗證中，藉由使Si晶片側之焊料厚度變薄，可降低裂縫進展率。
本案發明人按照以下之方式研究其原因。即，使各使用構件之線膨脹係數[ppm/K]例如為Si晶片：3.0，Cu基底：17.1，基材：7.0，焊料：22.1。此時，關於基材相對於Cu基底之效果，由於Cu基底與基材之線膨脹係數之差(｜17.1－7.0｜＝10.1)大於Cu基底與焊料之線膨脹係數之差(｜17.1－22.1｜＝5.0)，故而若將基材側考慮為焊料與基材之複合體，則為了使Cu基底之線膨脹係數之差最小，而Cu基底側之焊料較佳為確保某程度之厚度。藉此，容易緩和基材之線膨脹係數之影響。相對於此，關於基材相對於Si晶片之效果，由於Si晶片與基材之線膨脹係數之差(｜3.0－7.0｜＝4.0)小於Si晶片與焊料之線膨脹係數之差(｜3.0－22.1｜＝19.1)，故而若將基材側考慮為焊料與基材之複合體，則為了使Si晶片之線膨脹係數之差最小，而Si晶片側之焊料較佳為能確保接合所需之厚度，且減薄。藉此，容易獲得基材之線膨脹係數之效果。
以下說明之實施方式係基於此種知識見解而發明者。
實施方式之第1態樣之積層接合材料具有：基材；第1焊料部，其積層於基材之第1面；及第2焊料部，其積層於基材之第2面；且基材之線膨脹係數為7.0～9.9 ppm/K，第1焊料部及第2焊料部由無鉛焊料構成，上述無鉛焊料之楊氏模數為45 GPa以上，且拉伸強度為100 MPa以下，上述第1焊料部之厚度與上述第2焊料部之厚度不同。
本案發明人藉由冷熱循環試驗而進行了驗證，結果根據此種態樣確認，當用於半導體元件與基板之接合部時，使第1焊料部與第2焊料部中厚度較薄者為半導體元件側，使較厚者為基板側，藉此，可緩和尤其於高溫環境下產生於接合部之應變，可達成高可靠性。
實施方式之第2態樣之積層接合材料係第1態樣之積層接合材料，上述第1焊料部之厚度與上述第2焊料部之厚度之比為1：4～1：8。
實施方式之第3態樣之積層接合材料係第1或2態樣之積層接合材料， 上述第1焊料部之厚度與上述第2焊料部之厚度之差為0.3 mm以上。
實施方式之第4態樣之積層接合材料係第1～3中任一態樣之積層接合材料， 上述第1焊料部之厚度為0.05～0.10 mm。
實施方式之第5態樣之積層接合材料係第1～4中任一態樣之積層接合材料， 上述第2焊料部之厚度為0.4 mm以上。
實施方式之第6態樣之積層接合材料係第1～5中任一態樣之積層接合材料， 上述第1焊料部之厚度較上述基材之厚度薄， 上述第2焊料部之厚度較上述基材之厚度厚。
實施方式之第7態樣之積層接合材料係第1～6中任一態樣之積層接合材料， 上述基材之線膨脹係數為7.7～9.9 ppm/K。
本案發明人藉由冷熱循環試驗而實際進行了驗證，結果根據此種態樣確認，產生於接合部之應變之緩和效果更高，可達成更高之可靠性。
實施方式之第8態樣之積層接合材料係第1～7中任一態樣之積層接合材料， 上述無鉛焊料之楊氏模數為50 GPa以上。
本案發明人藉由冷熱循環試驗而實際進行了驗證，結果根據此種態樣確認，產生於接合部之應變之緩和效果更高，可達成更高之可靠性。
實施方式之第9態樣之積層接合材料係第1～8中任一態樣之積層接合材料， 上述基材包括Cu-W基材料、Cu-Mo基材料、Cu-W基材料與Cu-Mo基材料之積層材料之任一者。
實施方式之第10態樣之積層接合材料係第1～9中任一態樣之積層接合材料， 上述基材之Cu含量為50%以下。
根據此種態樣，由於基材之線膨脹係數變得更低，故而可更有效地緩和於半導體元件側產生於接合部之應變。
實施方式之第11態樣之積層接合材料係第1～10中任一態樣之積層接合材料， 上述基材之Cu含量為15%以上。
根據此種態樣，由於基材之導熱性更高，故而可進而降低產生於接合部之熱應變本身。
實施方式之第12態樣之積層接合材料係第1～11中任一態樣之積層接合材料， 上述第1焊料部及第2焊料部中之至少一者與上述基材之界面自上述基材側起依次藉由Ni、Sn而進行基底處理。
根據此種態樣，可提高基材與無鉛焊料之密接性。
實施方式之第13態樣之積層接合材料係第1～12中任一態樣之積層接合材料， 上述基材與上述第1焊料部之厚度之比、與上述基材與上述第2焊料部之厚度之比中之至少一者為2：1～4：1。
實施方式之第14態樣之積層接合材料係第1～13中任一態樣之積層接合材料， 上述無鉛焊料之熔點為210℃以上。
根據此種態樣，即便於藉由半導體元件之動作溫度之上升而積層接合材料達到200℃以上之高溫的情形時，亦可防止積層接合材料中所包含之無鉛焊料熔解而產生故障。
實施方式之第15態樣之積層接合材料係第1～14中任一態樣之積層接合材料， 上述無鉛焊料之熔點為230℃以上。
實施方式之第16態樣之積層接合材料係第1～15中任一態樣之積層接合材料， 於上述第1焊料部與上述第2焊料部之至少一者，於表面標註有能夠與另一者在外觀上加以區別之記號。
根據此種態樣，容易在外觀上區別第1焊料部與第2焊料部，當用於半導體元件與基板之接合部時，不易產生將第1焊料部與第2焊料部之方向相反地配置之錯誤。
實施方式之第17態樣之半導體封裝具備： 基板；半導體元件，其配置於上述基板上；及積層接合材料，其配置於上述基板與上述半導體元件之間，且將上述基板與上述半導體元件接合； 上述積層接合材料具有：基材；第1焊料部，其積層於基材之上述半導體元件側之第1面；及第2焊料部，其積層於基材之上述基板側之第2面；基材之線膨脹係數為7.0～9.9 ppm/K，第1焊料部及第2焊料部由無鉛焊料構成，上述無鉛焊料之楊氏模數為45 GPa以上，且拉伸強度為100 MPa以下，上述第1焊料部之厚度較上述第2焊料部之厚度薄。
實施方式之第18態樣之半導體封裝具備： 基板；半導體元件，其配置於上述基板上；第1積層接合材料，其配置於上述基板與上述半導體元件之間，且將上述基板與上述半導體元件接合；散熱部，其配置於上述基板之與上述半導體元件相反側；及第2積層接合材料，其配置於上述基板與上述散熱部之間，且將上述基板與上述散熱部接合； 上述第1積層接合材料具有：基材；第1焊料部，其積層於基材之上述半導體元件側之第1面；及第2焊料部，其積層於基材之上述基板側之第2面；基材之線膨脹係數為7.0～9.9 ppm/K，第1焊料部及第2焊料部由無鉛焊料構成，上述無鉛焊料之楊氏模數為45 GPa以上，且拉伸強度為100 MPa以下，上述第1焊料部之厚度較上述第2焊料部之厚度薄。
實施方式之第19態樣之功率模組具備： 基板；功率半導體元件，其配置於上述基板上；及積層接合材料，其配置於上述基板與上述功率半導體元件之間，且將上述基板與上述功率半導體元件接合； 上述積層接合材料具有：基材；第1焊料部，其積層於基材之上述功率半導體元件側之第1面；及第2焊料部，其積層於基材之上述基板側之第2面；基材之線膨脹係數為7.0～9.9 ppm/K，第1焊料部及第2焊料部由無鉛焊料構成，上述無鉛焊料之楊氏模數為45 GPa以上，且拉伸強度為100 MPa以下，上述第1焊料部之厚度較上述第2焊料部之厚度薄。
實施方式之第20態樣之半導體封裝具備： 基板；功率半導體元件，其配置於上述基板上；第1積層接合材料，其配置於上述基板與上述功率半導體元件之間，且將上述基板與上述功率半導體元件接合；散熱部，其配置於上述基板之與上述功率半導體元件相反側；及第2積層接合材料，其配置於上述基板與上述散熱部之間，且將上述基板與上述散熱部接合； 上述第1積層接合材料具有：基材；第1焊料部，其積層於基材之上述功率半導體元件側之第1面；及第2焊料部，其積層於基材之上述基板側之第2面；基材之線膨脹係數為7.0～9.9 ppm/K以下，第1焊料部及第2焊料部由無鉛焊料構成，上述無鉛焊料之楊氏模數為45 GPa以上，且拉伸強度為100 MPa以下，上述第1焊料部之厚度較上述第2焊料部之厚度薄。
以下，參照隨附之圖式，對實施方式之具體例詳細地進行說明。再者，於以下之說明及以下之說明中所使用之圖式中，對可相同地構成之部分使用相同之符號，並且省略重複之說明。又，於以下之說明及以下之說明中所使用之圖式中，關於焊料組成之表述，元素之前之數值表示質量組成(質量%)，SnBal.表示「其餘部分Sn」。例如，表述為「3.0Ag-0.5Cu-SnBal.」之焊料合金中之各構成元素之含量係於將焊料合金整體設為100質量%時Ag：3.0質量%，Cu：0.5質量%，Sn：其餘部分。再者，於本說明書中所謂「拉伸強度」，係指藉由JIS Z2241：2011中規定之試驗方法而於室溫下測定出之值。
(積層接合材料) 圖1係表示一實施方式之積層接合材料10之概略構成之縱剖視圖。
如圖1所示，積層接合材料10具有：基材11；第1焊料部12a，其積層於基材11之第1面；及第2焊料部12b，其積層於基材11之第2面。
其中，基材11包括線膨脹係數(CTE)為7.0～9.9 ppm/K之材料。基材11亦可係CTE為7.7～9.9 ppm/K。具體而言，例如，作為基材11，使用Cu-W基材料或Cu-Mo基材料。作為基材11，亦可使用Cu-W基材料與Cu-Mo基材料之積層材料。例如，15Cu-85W之CTE為7.0 ppm/K。30Cu-70Mo之CTE為7.7 ppm/K。50Cu-50Mo之CTE為9.9 ppm/K。
再者，於本說明書中，所謂Cu-W基材料，係指構成該材料之元素中以質量比計Cu與W最多之材料，較佳為相對於該材料整體而言Cu與W之含量之合計以質量比計為50%以上。Cu-W基材料亦可包含Cu與W以外之元素作為雜質。又，所謂Cu-Mo基材料，係指構成該材料之元素中以質量比計Cu與Mo最多之材料，較佳為相對於該材料整體而言Cu與Mo之含量之合計以質量比計為50%以上。Cu-Mo基材料亦可包含Cu與Mo以外之元素作為雜質。
若基材11之Cu含量增加，則線膨脹係數變大，與半導體元件之CTE差變大。因此，基材11之Cu含量較佳為以質量比計為50%以下。
又，若基材11之Cu含量增加，則熱導率提高。因此，基材11之Cu含量較佳為以質量比計為15%以上。
如圖1所示，第1焊料部12a積層於基材11之第1面(於圖示之例子中為上表面)，第2焊料部12b積層於基材11之第2面(於圖示之例子中為下表面)。第1焊料部12a及第2焊料部12b均由無鉛焊料構成。
本案發明人藉由冷熱循環試驗而實際進行了驗證，結果發現，參照圖2，關於配置於基板21與半導體元件22之間之積層接合材料10a，構成第1焊料部12a及第2焊料部12b之無鉛焊料之楊氏模數越大，則產生於基板11側之接合部之應變之緩和效果越高，又，該無鉛焊料之拉伸強度越小，則產生於半導體元件12側之接合部之應變之緩和效果越高。因此，構成第1焊料部12a及第2焊料部12b之無鉛焊料之楊氏模數為45 GPa以上，且拉伸強度為100 MPa(「3.4Ag-0.7Cu-3.2Bi-3.0Sb-0.025Fe-0.008Co-SnBal.」之拉伸強度96.5 MPa與「3.4Ag-0.7Cu-5.0Bi-5.0Sb-0.04Ni-0.008Co-SnBal.」之拉伸強度109.4 MPa之中間)以下。構成第1焊料部12a及第2焊料部12b之無鉛焊料之楊氏模數亦可為50 GPa(「10.0Sb-SnBal.」之楊氏模數53.8 GPa與「3.4Ag-0.7Cu-3.2Bi-3.0Sb-0.025Fe-0.008Co-SnBal.」之楊氏模數48.1 GPa之中間)以上。
構成第1焊料部12a及第2焊料部12b之無鉛焊料之材料並不特別限定，例如亦可使用Sn基合金、Sn-Ag基合金、Sn-Cu基合金、Sn-Sb基合金、Sn-Ag-Cu基合金、Sn-Ag-Cu-Sb基合金、Sn-Ag-Cu-In基合金、Sn-Ag-Cu-Bi基合金、Sn-Ag-Cu-Bi-Sb基合金、Sn-Bi基合金、Sn-In基合金等。再者，所謂○○基合金(○○為1種以上之元素記號)，係指構成該合金之元素中以質量比計○○最多之合金，較佳為於相對於該合金整體而言○○之含量(於○○包含2種以上之元素之情形時，為各元素之含量之合計)以質量比計為50%以上。○○基合金亦可包含○○以外之元素作為雜質。
構成第1焊料部12a之無鉛焊料與構成第2焊料部12b之無鉛焊料12b可具有相同之組成，亦可具有互不相同之組成。
如圖1所示，第1焊料部12a之厚度T1與第2焊料部12b之厚度T2不同。具體而言，例如，第1焊料部12a之厚度T1與第2焊料部之厚度T2之比T1：T2亦可為1：4～1：8。第1焊料部之厚度T1與第2焊料部T2之厚度之差(T2－T1)亦可為0.3 mm以上。第1焊料部之厚度T1亦可為0.05～0.10 mm。第2焊料部T2之厚度亦可為0.4 mm以上。
一般而言，若藉由剪切滯後(Shear-lag，剪切延遲)模型[Volkersen模型]而解析對將具有不同之線膨脹係數之兩個構件利用焊料接合之構造體賦予均勻之溫度變化之情形時之被接合構件及焊料接合部所產生的應變，則表現為若焊料之厚度變薄則剪切應變變大，而裂縫進展率增加。
然而，令人驚訝的是，本案發明人藉由冷熱循環試驗而實際進行了驗證，結果得知，參照圖2，關於配置於基板21與半導體元件22之間之積層接合材料10a，藉由使半導體元件22側之第1焊料12a之厚度變薄，可降低裂縫進展率。
本案發明人按照以下之方式研究其原因。即，於基板21與基材11之CTE差大於基板21與基板21側之第2焊料部12b之CTE差的情形時，若基板21側之第2焊料12b之厚度T2確保某程度之厚度，則第2焊料部12b之線膨脹係數之影響成為優勢(變得容易緩和基材11之線膨脹係數之影響)，積層接合材料10a與基板21之外觀上之CTE差成為最小。因此，裂縫進展率降低。
對此，於半導體元件22與基材11之CTE差小於半導體元件22與半導體元件22側之第1焊料部12a之CTE差的情形時，若半導體元件22側之第1焊料部12a之厚度確保接合所需呀之厚度，且變薄，則容易獲得基材11之線膨脹係數之效果(不易出現第1焊料部12a之線膨脹係數之影響)，積層接合材料10a與半導體元件22之外觀上之CTE差變得最小。因此，裂縫進展率降低。
構成第1焊料部12a及第2焊料部12b之無鉛焊料之熔點較佳為210℃以上，亦可為230℃以上，亦可為240℃以上，亦可為250℃以上。再者，於本說明書中，所謂無鉛焊料之熔點，係指固相線溫度。
亦可為第1焊料部12a之厚度T1較基材11之厚度薄，第2焊料部12b之厚度T2較基材11之厚度厚。具體而言，例如，基材11與第1焊料部12a之厚度之比亦可為2：1～4：1。又，第2焊料部12b與基材11之厚度之比亦可為2：1～4：1。
第1焊料部12a及第2焊料部12b之積層係利用電鍍、熔融鍍覆、包覆等既有之方法來進行。亦可利用包覆或軋壓來調整塗佈之厚度。
如圖1所示，第1焊料部12a及第2焊料部12b之至少一者與基材11之界面較佳為自基材11側起依次藉由Ni、Sn而進行基底處理(例如鍍覆處理)。藉由將基材11與Sn之間利用Ni進行基底處理，可抑制Sn向基材11側擴散。又，藉由使Ni上經Sn基底處理，容易將由無鉛焊料構成之第1焊料12a及第2焊料部12b積層。因此，基材11與由無鉛焊料構成之第1焊料部12a及第2焊料部12b之密接性提高。第1焊料部12a及第2焊料部12b之兩者與基材11之界面亦可自基材11側起依次藉由Ni、Sn而進行基底處理(例如鍍覆處理)。
於圖示之例子中，於基材11之第1面與由無鉛焊料構成之第1焊料部12a之間藉由基底處理形成有第1基底層13a，於基材11之第2面與由無鉛焊料構成之第2焊料部12b之間藉由基底處理形成有第2基底層13b。
(半導體封裝、功率模組) 其次，參照圖2，對一實施方式之半導體封裝20進行說明。再者，於本說明書中，於半導體封裝20中所包含之半導體元件22為功率半導體元件之情形時，有時將此種半導體封裝20(即功率半導體封裝)稱為功率模組。
圖2係表示一實施方式之半導體封裝20之概略構成之縱剖視圖。
如圖2所示，半導體封裝20具有基板21、配置於基板21上之半導體元件22、及將基板21與半導體元件22接合之第1積層接合材料10a。
其中，第1積層接合材料10a之構成與上述一實施方式之積層接合材料10之構成相同，省略說明。
基板21之種類並不特別限定，例如使用DBC(Direct Bonded Copper，直接敷銅)基板或DBA(Direct Bonded Alminium，直接敷鋁)基板。
如圖2所示，半導體元件22隔著第1積層接合材料10a而配置於基板21上，且基板21與半導體元件22藉由第1積層接合材料10a而接合。於圖示之例子中，第1積層接合材料10a中第1焊料部12a之厚度T1較第2焊料部12b之厚度T2薄(T1＜T2)，第1焊料部12a配置於半導體元件22側，第2焊料部12b配置於基板21側。
半導體元件22之種類並不特別限定，例如使用功率電晶體或功率二極體等功率半導體元件。於該情形時，即便藉由半導體元件22之動作溫度之上升而第1積層接合材料10a達到200℃以上之高溫，於第1積層接合材料10a中，亦只要構成第1焊料部12a及第2焊料部12b之無鉛焊料之熔點為210℃以上，便可防止無鉛焊料熔融而產生故障。
於本實施方式中，如圖2所示，半導體封裝20進而具有配置於基板21之下之散熱部23、及將基板21與散熱部23接合之第2積層接合材料10b。
其中，第2積層接合材料10b之構成與上述一實施方式之積層接合材料10之構成相同，省略說明。但是，於第2積層接合材料10b中，第1焊料部與第2焊料部之厚度既可相同，亦可不同。
如圖2所示，散熱部23隔著第2積層接合材料10b而配置於基板21之與半導體元件22相反側，且基板21與散熱部23藉由第2積層接合材料10b而接合。
於圖2所示之例子中，散熱部23具有散熱板23a、及與散熱板23a之一個面(於圖示之例子中為下表面)密接地固定之散熱片23b，散熱板23a之另一個面(於圖示之例子中為上表面)與第2積層接合材料10b密接地固定。作為散熱部23之材料，使用導熱性較高之材料，例如，使用CuMo或CuW。
本案發明人藉由下述冷熱循環試驗而進行了驗證，結果可確認根據如以上所述之本實施方式，可緩和尤其於高溫環境下產生於接合部之應變，可達成高可靠性。於本案發明人之想法中，認為藉由使第1積層接合材料10a及第2積層接合材料10b中所包含之基材11之線膨脹係數處於半導體元件22之線膨脹係數與基板21或散熱部23之材料之線膨脹係數之中間且獲得平衡，並且由無鉛焊料構成之第1焊料部12a及第2焊料部12b具有適當之厚度，而不特別依賴於基材或焊料之具體的合金組成，可緩和於高溫環境下因半導體元件22與基板21或散熱部23之CTE差而產生於半導體元件22與基板21之間之接合部及基板21與散熱部23之間之接合部的應變。
又，根據本實施方式，第1積層接合材料10a及第2積層接合材料10b中所包含之基材11包括Cu-W基材料、Cu-Mo基材料、Cu-W基材料與Cu-Mo基材料之積層材料之任一者，且具有較高之導熱性，故而可抑制接合部中之過度的溫度上升，降低產生於接合部之熱的應變本身，結果進而有利於半導體封裝20之製品之長壽命化。
又，根據本實施方式，由於第1積層接合材料10a及第2積層接合材料10b中所包含之基材11之Cu含量為50%以下，故而該基材11之線膨脹係數變得更低，可進而緩和尤其於半導體元件22側因CTE差產生於接合部之應變。
又，根據本實施方式，由於第1積層接合材料10a及第2積層接合材料10b中所包含之基材11之Cu含量為15%以上，故而該基材11之導熱性更加提高，可進而降低產生於接合部之熱的應變本身。
又，根據本實施方式，於第1積層接合材料10a及第2積層接合材料10b中，第1焊料部12a及第2焊料部12b中之至少一者與基材11之界面自基材11側起依次藉由Ni、Sn而進行基底處理，故而可提高基材11與由無鉛焊料構成之第1焊料部12a及第2焊料部12b之密接性。
又，根據本實施方式，於第1積層接合材料10a及第2積層接合材料10b中，構成第1焊料部12a及第2焊料部12b之無鉛焊料之熔點為210℃以上，故而即便於藉由半導體元件22之動作溫度之上升而第1積層接合材料10a及第2積層接合材料10b達到200℃以上之高溫之情形時，亦可防止第1積層接合材料10a及第2積層接合材料10b中所包含之無鉛焊料熔融而產生故障。
(實施例) 其次，對本實施方式之具體的實施例進行說明。
首先，本案發明人分別如圖3～圖5所示準備實施例1～18及比較例1～30之接合材料(6.5 mm□，基材為實體狀且自基材側起依次藉由Ni、Sn而進行基底處理)，使用各接合材料將基板(20 mm□，厚度2 mm之Cu塊)與半導體元件(5.5 mm□，厚度0.4 mm之Si晶片)接合，以此製作樣品。再者，焊料接合係使用真空焊接裝置，利用甲酸還原及減壓回焊來實施。實施例1～18與比較例13～30除了第2焊料部之厚度以外為相同之條件。即，於實施例1～18中，第2焊料部之厚度為0.40 mm，與第1焊料部之厚度不同，相對於此，於比較例13～30中，第2焊料部之厚度與第1焊料部之厚度相同。又，實施例1～18與比較例3、4、7、8、11、12除了焊料之材料以外為相同之條件。即，實施例1～6之焊料為「3.4Ag-0.7Cu-3.2Bi-3.0Sb-0.025Fe-0.008Co-SnBal.」，實施例7～12之焊料為「10.0Sb-SnBal.」，實施例13～18之焊料為「0.7Cu-0.06Ni-0.003P-SnBal.」，任一焊料均係拉伸強度為100 MPa以下，相對於此，比較例1～12之焊料為「3.4Ag-0.7Cu-5.0Bi-5.0Sb-0.04Ni-0.008Co-SnBal.」，拉伸強度超過100 MPa。
其次，對各樣品，使用冷熱衝擊裝置TSA-71L-A(愛斯佩克(股)製造)，以-40℃～+150℃(各曝露時間0.5 h)之試驗條件，實施冷熱循環試驗。然後，於冷熱循環試驗前，對1000個循環後之各時間點之各樣品，使用超音波影像裝置FineSAT FAS200II(Hitachi Kenki FineTech(股)製造)，自Si晶片側及Cu基底側之各者進行SAT觀察，根據SAT觀察圖像算出接合部之空隙面積率，對該變化率(裂縫進展率)進行評估。此處，裂縫進展率藉由下式而計算。 裂縫進展率(%)＝｛(1000循環後之空隙面積率－冷熱循環試驗前之空隙面積率)/(100－冷熱循環試驗前之空隙面積率)｝×100
圖3～圖5之「裂縫進展率」之列表示試驗結果。於圖3～圖5中，裂縫進展率「A」係Si晶片側之裂縫進展率未達13.5%，且Cu基底側之裂縫進展率未達13.5%者。裂縫進展率「B」係Si晶片側之裂縫進展率未達13.5%，Cu基底側之裂縫進展率為13.5%以上且未達51.0%者。裂縫進展率「C」係Si晶片側之裂縫進展率為13.5%以上，或Cu基底側之裂縫進展率為51.0%以上者。
如圖3所示，於實施例1～18中，均可確認1000個循環後之Si晶片側之裂縫進展率未達13.5%，且Cu基底側之裂縫進展率未達51.0%(實施例1以外未達13.5%)，可有效地緩和尤其於高溫環境下於Cu基底側及Si晶片側之兩者產生於接合部之應變，可達成高可靠性。
另一方面，如圖5所示，於比較例13～30中，焊料之材料與實施例1～18相同，但是1000個循環後之Cu基底側之裂縫進展率超過13.5%者增加。再者，實施例1～18與比較例13～30僅於以下方面不同：前者之第2焊料部之厚度為0.40 mm，與第1焊料部之厚度不同，相對於此，後者之第2焊料部之厚度與第1焊料部之厚度相同。
又，如圖4所示，於比較例3、4、7、8、11、12中，與實施例1～18相同地第2焊料部之厚度為0.40 mm，與第1焊料部之厚度不同，但是存在1000個循環後之Si晶片側之裂縫進展率為13.5%以上，或Cu基底側之裂縫進展率為51.0%以上者。實施例1～18與比較例3、4、7、8、11、12僅於以下方面不同：前者之焊料之拉伸強度為100 MPa以下，相對於此，後者之焊料之拉伸強度超過100 MPa。
根據以上之試驗結果可知，當半導體元件與基板之接合部採用積層接合材料時，半導體元件側之第1焊料部之厚度較基板側之第2焊料部之厚度薄，且無鉛焊料之楊氏模數為45 GPa以上，且拉伸強度為100 MPa以下，藉此，於Cu基底側及Si晶片側之兩者產生於接合部之應變之緩和效果變高，可達成高可靠性。
又，如圖3所示，除實施例1以外，均可確認1000個循環後之Si晶片側之裂縫進展率未達13.5%，且Cu基底側之裂縫進展率未達13.5%，於Cu基底側及Si晶片側之兩者產生於接合部之應變之緩和效果特別高。實施例7～12之焊料為「10.0Sb-SnBal.」，實施例13～18之焊料為「0.7Cu-0.06No-0.003P-SnBal.」，任一焊料之楊氏模數均為50 GPa以上，相對於此，實施例1之焊料為「3.4Ag-0.7Cu-3.2Bi-3.0Sb-0.025Fe-0.008Co-SnBal.」，焊料之楊氏模數未達50 GPa。根據該情況，可謂，為了進而提高於Cu基底側及Si晶片側之兩者產生於接合部之應變之緩和效果，達成更高之可靠性，較佳為楊氏模數為50 GPa以上。又，實施例3～4、9～10、15～16之基材為「30Cu-70Mo」，實施例5～6、11～12、17～18之基材為「50Cu-50Mo」，任一基材均係線膨脹係數為7.7～9.9 ppm/K，相對於此，實施例1之基材為「15Cu-85W」，基材之線膨脹係數未達7.7 ppm/K。根據該情況可謂之為，為了進而提高於Cu基底側及Si晶片側之兩者產生於接合部之應變之緩和效果，達成更高之可靠性，較佳為基材之線膨脹係數為7.7～9.9 ppm/K。
以上，藉由例示對實施方式及變化例進行了說明，但本技術之範圍並不限定於該等，可於請求項中記載之範圍內根據目的進行變更、變化。又，各實施方式及變化例可於不會使處理內容矛盾之範圍內適當組合。
10:積層接合材料 10a:積層接合材料 10b:第2積層接合材料 11:基材 12a:第1焊料部 12b:第2焊料部 13a:第1基底層 13b:第2基底層 20:半導體封裝 21:基板 22:半導體元件 23:散熱部 23a:散熱板 23b:散熱片 h:厚度 t 1:厚度 T1:厚度 t 2:厚度 T2:厚度
圖1係表示一實施方式之積層接合材料之概略構成之縱剖視圖。 圖2係表示一實施方式之半導體封裝之概略構成之縱剖視圖。 圖3係表示冷熱循環試驗中使用之接合構件之構成及試驗結果(裂縫進展率)之表格。 圖4係表示冷熱循環試驗中使用之接合構件之構成及試驗結果(裂縫進展率)之表格。 圖5係表示冷熱循環試驗中使用之接合構件之構成及試驗結果(裂縫進展率)之表格。 圖6係表示焊料接合部之剪切應變之解析中使用之構造體之構成的圖。
10:積層接合材料
11:基材
12a:第1焊料部
12b:第2焊料部
13a:第1基底層
13b:第2基底層
T1:厚度
T2:厚度

Claims (20)

  1. 一種積層接合材料，其具有：基材；第1焊料部，其積層於基材之第1面；及第2焊料部，其積層於基材之第2面；且 基材之線膨脹係數為7.0～9.9 ppm/K， 第1焊料部及第2焊料部由無鉛焊料構成， 上述無鉛焊料之楊氏模數為45 GPa以上，且拉伸強度為100 MPa以下， 上述第1焊料部之厚度與上述第2焊料部之厚度不同。
  2. 如請求項1之積層接合材料，其中上述第1焊料部之厚度與上述第2焊料部之厚度之比為1：4～1：8。
  3. 如請求項1或2之積層接合材料，其中上述第1焊料部之厚度與上述第2焊料部之厚度之差為0.3 mm以上。
  4. 如請求項1或2之積層接合材料，其中上述第1焊料部之厚度為0.05～0.10 mm。
  5. 如請求項1或2之積層接合材料，其中上述第2焊料部之厚度為0.4 mm以上。
  6. 如請求項1或2之積層接合材料，其中上述第1焊料部之厚度較上述基材之厚度薄， 上述第2焊料部之厚度較上述基材之厚度厚。
  7. 如請求項1或2之積層接合材料，其中上述基材之線膨脹係數為7.7～9.9 ppm/K。
  8. 如請求項1或2之積層接合材料，其中上述無鉛焊料之楊氏模數為50 GPa以上。
  9. 如請求項1或2之積層接合材料，其中上述基材包括Cu-W基材料、Cu-Mo基材料、Cu-W基材料與Cu-Mo基材料之積層材料之任一者。
  10. 如請求項1或2之積層接合材料，其中上述基材之Cu含量為50%以下。
  11. 如請求項1或2之積層接合材料，其中上述基材之Cu含量為15%以上。
  12. 如請求項1或2之積層接合材料，其中上述第1焊料部及第2焊料部中之至少一者與上述基材之界面自上述基材側起依次藉由Ni、Sn而進行基底處理。
  13. 如請求項1或2之積層接合材料，其中上述基材與上述第1焊料部之厚度之比、與上述第2焊料部與上述基材之厚度之比中之至少一者為2：1～4：1。
  14. 如請求項1或2之積層接合材料，其中上述無鉛焊料之熔點為210℃以上。
  15. 如請求項1或2之積層接合材料，其中上述無鉛焊料之熔點為230℃以上。
  16. 如請求項1或2之積層接合材料，其中於上述第1焊料部與上述第2焊料部之至少一者，於表面標註有能夠與另一者在外觀上加以區別之記號。
  17. 一種半導體封裝，其具備：基板；半導體元件，其配置於上述基板上；及積層接合材料，其配置於上述基板與上述半導體元件之間，且將上述基板與上述半導體元件接合； 上述積層接合材料具有：基材；第1焊料部，其積層於基材之上述半導體元件側之第1面；及第2焊料部，其積層於基材之上述基板側之第2面；基材之線膨脹係數為7.0～9.9 ppm/K，第1焊料部及第2焊料部由無鉛焊料構成，上述無鉛焊料之楊氏模數為45 GPa以上，且拉伸強度為100 MPa以下，上述第1焊料部之厚度較上述第2焊料部之厚度薄。
  18. 一種半導體封裝，其具備：基板；半導體元件，其配置於上述基板上；第1積層接合材料，其配置於上述基板與上述半導體元件之間，且將上述基板與上述半導體元件接合；散熱部，其配置於上述基板之與上述半導體元件相反側；及第2積層接合材料，其配置於上述基板與上述散熱部之間，且將上述基板與上述散熱部接合； 上述第1積層接合材料具有：基材；第1焊料部，其積層於基材之上述半導體元件側之第1面；及第2焊料部，其積層於基材之上述基板側之第2面；基材之線膨脹係數為7.0～9.9 ppm/K，第1焊料部及第2焊料部由無鉛焊料構成，上述無鉛焊料之楊氏模數為45 GPa以上，且拉伸強度為100 MPa以下，上述第1焊料部之厚度較上述第2焊料部之厚度薄。
  19. 一種功率模組，其具備：基板；功率半導體元件，其配置於上述基板上；及積層接合材料，其配置於上述基板與上述功率半導體元件之間，且將上述基板與上述功率半導體元件接合； 上述積層接合材料具有：基材；第1焊料部，其積層於基材之上述功率半導體元件側之第1面；及第2焊料部，其積層於基材之上述基板側之第2面；基材之線膨脹係數為7.0～9.9 ppm/K，第1焊料部及第2焊料部由無鉛焊料構成，上述無鉛焊料之楊氏模數為45 GPa以上，且拉伸強度為100 MPa以下，上述第1焊料部之厚度較上述第2焊料部之厚度薄。
  20. 一種功率模組，其具備：基板；功率半導體元件，其配置於上述基板上；第1積層接合材料，其配置於上述基板與上述功率半導體元件之間，且將上述基板與上述功率半導體元件接合；散熱部，其配置於上述基板之與上述功率半導體元件相反側；及第2積層接合材料，其配置於上述基板與上述散熱部之間，且將上述基板與上述散熱部接合； 上述第1積層接合材料具有：基材；第1焊料部，其積層於基材之上述功率半導體元件側之第1面；及第2焊料部，其積層於基材之上述基板側之第2面；基材之線膨脹係數為7.0～9.9 ppm/K以下，第1焊料部及第2焊料部由無鉛焊料構成，上述無鉛焊料之楊氏模數為45 GPa以上，且拉伸強度為100 MPa以下，上述第1焊料部之厚度較上述第2焊料部之厚度薄。
TW112120828A 2022-06-22 2023-06-05 積層接合材料、半導體封裝及功率模組 TW202410363A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2022100357 2022-06-22
JP2022-100357 2022-06-22

Publications (1)

Publication Number Publication Date
TW202410363A true TW202410363A (zh) 2024-03-01

Family

ID=89379600

Family Applications (1)

Application Number Title Priority Date Filing Date
TW112120828A TW202410363A (zh) 2022-06-22 2023-06-05 積層接合材料、半導體封裝及功率模組

Country Status (2)

Country Link
TW (1) TW202410363A (zh)
WO (1) WO2023248642A1 (zh)

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2566341B2 (ja) * 1990-11-24 1996-12-25 株式会社日立製作所 半導体装置
JP3250635B2 (ja) * 1994-02-04 2002-01-28 サンケン電気株式会社 半導体装置
JP4302607B2 (ja) * 2004-01-30 2009-07-29 株式会社デンソー 半導体装置
JP2006140039A (ja) * 2004-11-12 2006-06-01 Hitachi Cable Ltd リード線及びそれを用いた太陽電池
CN105575924B (zh) * 2014-10-15 2018-07-03 台达电子工业股份有限公司 功率模块
JP7016015B2 (ja) * 2017-05-09 2022-02-04 パナソニックＩｐマネジメント株式会社 実装構造体
JP6871524B1 (ja) * 2020-03-23 2021-05-12 千住金属工業株式会社 積層接合材料、半導体パッケージおよびパワーモジュール

Also Published As

Publication number Publication date
WO2023248642A1 (ja) 2023-12-28

Similar Documents

Publication Publication Date Title
KR100684240B1 (ko) 반도체 장치 및 그 제조 방법
US10199237B2 (en) Method for manufacturing bonded body and method for manufacturing power-module substrate
JP4893095B2 (ja) 回路基板およびこれを用いた半導体モジュール
JP4893096B2 (ja) 回路基板およびこれを用いた半導体モジュール
WO2003046981A1 (en) Module structure and module comprising it
JPH09312361A (ja) 電子部品用複合材料およびその製造方法
CN108857133B (zh) 安装构造体
TWI807282B (zh) 積層接合材料、半導體封裝及功率模組
JP5218621B2 (ja) 回路基板およびこれを用いた半導体モジュール
JP2012023403A (ja) 回路基板およびこれを用いた半導体モジュール
JPH04192341A (ja) 半導体装置
JP4104429B2 (ja) モジュール構造体とそれを用いたモジュール
WO2022230697A1 (ja) 積層接合材料、半導体パッケージおよびパワーモジュール
JP5723225B2 (ja) 接合構造体
TW202410363A (zh) 積層接合材料、半導體封裝及功率模組
WO2023053901A1 (ja) 接合材及び半導体パッケージ
JP6632589B2 (ja) 接合構造体およびその製造方法
US9558859B2 (en) Multilayer substrate and method for manufacturing the same
JP2014147966A (ja) 接合材料、接合方法、接合構造、および半導体装置
JP2019079958A (ja) パワーモジュール
WO2024069866A1 (ja) 接合部材および半導体装置
JPH11297908A (ja) ヒ―トスプレッダおよびこれを用いた半導体装置ならびにヒ―トスプレッダの製造方法
JPH09321209A (ja) ピン実装型パッケージ、ピン実装型パッケージ用ピン材料、及び前記ピン材料の製造方法