JP6871524B1 - 積層接合材料、半導体パッケージおよびパワーモジュール - Google Patents

積層接合材料、半導体パッケージおよびパワーモジュール Download PDF

Info

Publication number
JP6871524B1
JP6871524B1 JP2020050674A JP2020050674A JP6871524B1 JP 6871524 B1 JP6871524 B1 JP 6871524B1 JP 2020050674 A JP2020050674 A JP 2020050674A JP 2020050674 A JP2020050674 A JP 2020050674A JP 6871524 B1 JP6871524 B1 JP 6871524B1
Authority
JP
Japan
Prior art keywords
base material
lead
free solder
laminated
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2020050674A
Other languages
English (en)
Other versions
JP2021150559A (ja
Inventor
直人 亀田
直人 亀田
政人 ▲土▼屋
政人 ▲土▼屋
勝司 中村
勝司 中村
宗形　修
修 宗形
鶴田　加一
加一 鶴田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Senju Metal Industry Co Ltd
Original Assignee
Senju Metal Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to JP2020050674A priority Critical patent/JP6871524B1/ja
Application filed by Senju Metal Industry Co Ltd filed Critical Senju Metal Industry Co Ltd
Priority to KR1020227028542A priority patent/KR102454265B1/ko
Priority to US17/793,866 priority patent/US11712760B2/en
Priority to MX2022011311A priority patent/MX2022011311A/es
Priority to EP21776955.3A priority patent/EP4071257A4/en
Priority to PCT/JP2021/011341 priority patent/WO2021193420A1/ja
Priority to CN202180021864.XA priority patent/CN115362272A/zh
Priority to TW110110359A priority patent/TWI807282B/zh
Priority to JP2021067352A priority patent/JP2021150652A/ja
Application granted granted Critical
Publication of JP6871524B1 publication Critical patent/JP6871524B1/ja
Publication of JP2021150559A publication Critical patent/JP2021150559A/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • C—CHEMISTRY; METALLURGY
    • C22—METALLURGY; FERROUS OR NON-FERROUS ALLOYS; TREATMENT OF ALLOYS OR NON-FERROUS METALS
    • C22C—ALLOYS
    • C22C9/00—Alloys based on copper
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K35/00—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting
    • B23K35/02—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting characterised by mechanical features, e.g. shape
    • B23K35/0222—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting characterised by mechanical features, e.g. shape for use in soldering, brazing
    • B23K35/0233—Sheets, foils
    • B23K35/0238—Sheets, foils layered
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K35/00—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting
    • B23K35/22—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting characterised by the composition or nature of the material
    • B23K35/24—Selection of soldering or welding materials proper
    • B23K35/26—Selection of soldering or welding materials proper with the principal constituent melting at less than 400 degrees C
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K35/00—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting
    • B23K35/22—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting characterised by the composition or nature of the material
    • B23K35/24—Selection of soldering or welding materials proper
    • B23K35/26—Selection of soldering or welding materials proper with the principal constituent melting at less than 400 degrees C
    • B23K35/262—Sn as the principal constituent
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K35/00—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting
    • B23K35/22—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting characterised by the composition or nature of the material
    • B23K35/24—Selection of soldering or welding materials proper
    • B23K35/30—Selection of soldering or welding materials proper with the principal constituent melting at less than 1550 degrees C
    • B23K35/302—Cu as the principal constituent
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B15/00—Layered products comprising a layer of metal
    • B32B15/01—Layered products comprising a layer of metal all layers being exclusively metallic
    • C—CHEMISTRY; METALLURGY
    • C22—METALLURGY; FERROUS OR NON-FERROUS ALLOYS; TREATMENT OF ALLOYS OR NON-FERROUS METALS
    • C22C—ALLOYS
    • C22C27/00—Alloys based on rhenium or a refractory metal not mentioned in groups C22C14/00 or C22C16/00
    • C22C27/04—Alloys based on tungsten or molybdenum
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3672—Foil-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K2101/00—Articles made by soldering, welding or cutting
    • B23K2101/36—Electric or electronic devices
    • B23K2101/40—Semiconductor devices
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K2103/00—Materials to be soldered, welded or cut
    • B23K2103/08—Non-ferrous metals or alloys
    • B23K2103/12—Copper or alloys thereof
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2307/00—Properties of the layers or laminate
    • B32B2307/70—Other properties
    • B32B2307/732—Dimensional properties
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/271—Manufacture and pre-treatment of the layer connector preform
    • H01L2224/2712—Applying permanent coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29075—Plural core members
    • H01L2224/2908—Plural core members being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29155—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/2918—Molybdenum [Mo] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/29184—Tungsten [W] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/2954—Coating
    • H01L2224/2956—Disposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/2954—Coating
    • H01L2224/29575—Plural coating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/32227—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the layer connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector

Abstract

【課題】特に高温環境下において接合部に生じる歪みを緩和できる積層接合材料、半導体パッケージおよびパワーモジュールを提供する。【解決手段】積層接合材料１０において、、基材１１の線膨張係数は、５．５〜１５．５ｐｐｍ／Ｋであり、第１面及び第２面は、鉛フリーはんだ１２ａ、１２ｂでコーティングされている。基材１１は、Ｃｕ−Ｗ基、Ｃｕ−Ｍｏ基材料又はＣｕ−Ｗ、Ｃｕ−Ｍｏ基材料の積層材料、Ｃｕ−Ｗ、Ｃｕ−Ｍｏ基材料にＣｕ基材料が積層された複合材料である。基材１１の第１面と鉛フリーはんだ１２ａとの間に下地処理による第１下地層１３ａを、基材１１の第２面と鉛フリーはんだ１２ｂとの間に下地処理による第２下地層１３ｂを、形成してもよい。【選択図】図１

Description

本発明は、積層接合材料、半導体パッケージおよびパワーモジュールに関する。
昨今、半導体素子はその要求特性が高くなり、従来半導体素子材料として使用されてきたＳｉに加えて、ＳｉＣ、ＧａＡｓ、ＧａＮなども使用されるようになっている。これらの材料を用いた半導体素子は、動作温度の上昇を図ることができ、バンドギャップが拡大するなどの優れた特性を備えており、パワートランジスタなどのパワー半導体素子に適用されている。
パワー半導体素子は、高温動作が可能であり、接合部のはんだ継手が２００℃以上の高温に達することがある。このような高温環境下では、半導体素子と基板との間の接合部において、半導体素子と基板のＣＴＥ（Ｃｏｅｆｆｉｃｉｅｎｔ ｏｆ Ｔｈｅｒｍａｌ Ｅｘｐａｎｓｉｏｎ；熱膨張率）の差による歪みが生じ、その歪みからクラックが発生し、結果としてパワー半導体製品の寿命を縮めてしまうことが問題になっている。
特許文献１では、軟らかいＰｂまたはＰｂ基合金を応力緩和層として備える積層はんだ材の製造方法が記載されている。ただし、応力緩和層がＰｂを含有することから、ＲｏＨＳ（Ｒｅｓｔｒｉｃｔｉｏｎ ｏｆ Ｈａｚａｒｄｏｕｓ Ｓｕｂｓｔａｎｃｅｓ）等の環境規制に対応していない。
特許文献２では、半導体素子と、一方の面が半導体素子に接合して形成された第１の金属層と、半導体素子に接し、第１の金属層の他方の面の外周周辺部に形成された有機絶縁膜と、有機絶縁膜に接し、第１の金属層の他方の面の中央部に接合して形成された第２の金属層と、第２の金属層を介して第１の金属層の他方の面に接合して形成された接合材と、を備えたパワーモジュールが記載されている。
特許文献３では、板状の中央層の上下表面に表面層が積層された接合材であって、中央層が表面層より融点が高い接合材が記載されており、中央層の具体例として、ビスマスの単相、またはビスマスを主成分とする、銀、銅、アンチモン、インジウム、錫、ニッケル、ゲルマニウム、テルル、リンなどとの合金が記載されている。
特開２００９−２６９０７５号公報 特開２０１５−２３１８３号公報 特開２００９−１４７１１１号公報
本件発明者らは、ＲｏＨＳ等の環境規制に対応しながら接合部に生じる歪みを緩和できる技術を見出すべく、鋭意検討を重ねた結果、接合部のはんだに鉛フリーはんだを採用しながらコア材として熱膨張率が所定の範囲内の材料を用いることで、半導体素子と基板のＣＴＥ差による接合部に生じる歪みを緩和できることを知見した。さらに、接合部のはんだに鉛フリーはんだを採用しながらコア材として特にＣｕ−Ｗ基材料またはＣｕ−Ｍｏ基材料（またはそれらの積層材料や複合材料）を用いることで、接合部の過度な温度上昇も抑制でき、結果として従来と比較して製品の寿命を大きく延ばすことができることを知見した。
本発明は、このような知見に基づいて創案されたものである。本発明の目的は、特に高温環境下において接合部に生じる歪みを緩和できる積層接合材料、半導体パッケージおよびパワーモジュールを提供することにある。
一実施の形態に係る積層接合材料は、基材の線膨張係数が５．５〜１５．５ｐｐｍ／Ｋであり、第１面および第２面が鉛フリーはんだでコーティングされている。
本発明によれば、特に高温環境下において接合部に生じる歪みを緩和できる。
図１は、一実施の形態に係る積層接合材料の概略構成を示す縦断面図である。 図２は、一実施の形態に係る半導体パッケージの概略構成を示す縦断面図である。 図３は、冷熱サイクル試験で用いた接合部材の構成を示すテーブルである。 図４は、冷熱サイクル試験で用いた接合部材の構成を示すテーブルである。 図５は、実施例１〜２および比較例１〜２の欠陥部変化率を比較して示す棒グラフである。 図６は、実施例３〜４および比較例３の欠陥部変化率を比較して示す棒グラフである。 図７は、実施例５〜６および比較例４〜５の欠陥部変化率を比較して示す棒グラフである。
実施形態の第１の態様に係る積層接合材料は、基材の線膨張係数が５．５〜１５．５ｐｐｍ／Ｋであり、第１面および第２面が鉛フリーはんだでコーティングされている。
本件発明者らが冷熱サイクル試験により実際に検証したところ、このような態様によれば、特に高温環境下において接合部に生じる歪みを緩和でき、高信頼性を達成できることが分かった。本件発明者らの考えでは、基材の線膨張係数が、半導体素子の線膨張係数と基板や放熱部の材料の線膨張係数との中間にあってバランスが取れるため、特に高温環境下において半導体素子と基板のＣＴＥ差による接合部に生じる歪みを緩和できると考えられる。
実施形態の第２の態様に係る積層接合材料は、第１の態様に係る積層接合材料であって、前記基材の線膨張係数が５．９〜１４．４ｐｐｍ／Ｋである。
本件発明者らが冷熱サイクル試験により実際に検証したところ、このような態様によれば、特に高温環境下において半導体素子側の接合部に生じる歪みを緩和でき、高信頼性を達成できることが分かった。
実施形態の第３の態様に係る積層接合材料は、第１または２の態様に係る積層接合材料であって、前記基材の線膨張係数が７．０〜１１．６ｐｐｍ／Ｋである。
本件発明者らが冷熱サイクル試験により実際に検証したところ、このような態様によれば、基板側の接合部に生じる歪みの緩和効果がより高く、より高い信頼性を達成できることが分かった。
実施形態の第４の態様に係る積層接合材料は、第１〜３のいずれかの態様に係る積層接合材料であって、前記基材は、Ｃｕ−Ｗ基材料、Ｃｕ−Ｍｏ基材料、Ｃｕ−Ｗ基材料とＣｕ−Ｍｏ基材料との積層材料、Ｃｕ−Ｗ基材料の第１面および第２面にそれぞれＣｕ基材料が積層された複合材料、Ｃｕ−Ｍｏ基材料の第１面および第２面にそれぞれＣｕ基材料が積層された複合材料、Ｃｕ−Ｗ基材料とＣｕ−Ｍｏ基材料との積層材料の第１面および第２面にそれぞれＣｕ基材料が積層された複合材料のいずれかからなる。
このような態様によれば、基材が高い熱伝導性を有するため、接合部における過度な温度上昇を抑制でき、接合部に生じる熱的な歪み自体が低減され、結果として製品の長寿命化にさらに有利に作用する。
実施形態の第５の態様に係る積層接合材料は、第１〜４のいずれかの態様に係る積層接合材料であって、前記基材のＣｕ含有量が、６０％以下である。
このような態様によれば、基材の線膨張係数がより低くなるため、特に高温環境下においてＣＴＥ差による接合部に生じる歪みをさらに緩和できる。
実施形態の第６の態様に係る積層接合材料は、第１〜５のいずれかの態様に係る積層接合材料であって、前記基材のＣｕ含有量が、１５％以上である。
このような態様によれば、基材の熱伝導性がより高まるため、接合部に生じる熱的な歪み自体がさらに低減され得る。
実施形態の第７の態様に係る積層接合材料は、第１〜６のいずれかの態様に係る積層接合材料であって、前記基材の第１面および第２面のうちの少なくとも一方と前記鉛フリーはんだとの界面が、前記基材側から順にＮｉ、Ｓｎにより下地処理されている。
このような態様によれば、基材と鉛フリーはんだとの密着性を高めることができる。
実施形態の第８の態様に係る積層接合材料は、第１〜７のいずれかの態様に係る積層接合材料であって、前記第１面にコーティングされている鉛フリーはんだの厚さと、前記第２面にコーティングされている鉛フリーはんだの厚さのうちの少なくとも一方が、２０〜１００μｍである。
実施形態の第９の態様に係る積層接合材料は、第１〜８のいずれかの態様に係る積層接合材料であって、前記基材と前記第１面にコーティングされている鉛フリーはんだの厚さの比と、前記基材と前記第２面にコーティングされている鉛フリーはんだの厚さの比のうちの少なくとも一方が、２：１〜１０：１である。
実施形態の第１０の態様に係る積層接合材料は、第１〜９のいずれかの態様に係る積層接合材料であって、前記鉛フリーはんだの融点が、２１０℃以上である。前記鉛フリーはんだの融点が、２３０℃以上であってもよい。
このような態様によれば、半導体素子の動作温度の上昇により積層接合材料が２００℃以上の高温に達する場合であっても、積層接合材料に含まれる鉛フリーはんだが溶けて故障することが防止され得る。
実施形態の第１１の態様に係る半導体パッケージは、基板と、前記基板上に配置された半導体素子と、前記基板と前記半導体素子との間に配置され、前記基板と前記半導体素子とを接合する積層接合材料と、を備え、前記積層接合材料は、基材の線膨張係数が５．５〜１５．５ｐｐｍ／Ｋであり、第１面および第２面が鉛フリーはんだでコーティングされている。
本件発明者らが冷熱サイクル試験により実際に検証したところ、このような態様によれば、特に高温環境下において接合部に生じる歪みを緩和でき、高信頼性を達成できることが分かった。本件発明者らの考えでは、積層接合材料に含まれる基材の線膨張係数が、半導体素子材料の線膨張係数と基板の線膨張係数との中間にあってバランスが取れるため、特に高温環境下において半導体素子と基板のＣＴＥ差による接合部に生じる歪みを緩和できると考えられる。
実施形態の第１２の態様に係る半導体パッケージは、基板と、前記基板上に配置された半導体素子と、前記基板と前記半導体素子との間に配置され、前記基板と前記半導体素子とを接合する第１積層接合材料と、前記基板の前記半導体素子とは逆側に配置された放熱部と、前記基板と前記放熱部との間に配置され、前記基板と前記放熱部とを接合する第２積層接合材料と、を備え、前記第１積層接合材料と前記第２積層接合材料のうちの少なくとも一方は、基材の線膨張係数が５．５〜１５．５ｐｐｍ／Ｋであり、第１面および第２面が鉛フリーはんだでコーティングされている。
本件発明者らが冷熱サイクル試験により実際に検証したところ、このような態様によれば、特に高温環境下において接合部に生じる歪みを緩和でき、高信頼性を達成できることが分かった。本件発明者らの考えでは、積層接合材料に含まれる基材の線膨張係数が、半導体素子の線膨張係数と基板や放熱部の材料の線膨張係数との中間にあってバランスが取れるため、特に高温環境下において半導体素子と基板のＣＴＥ差による接合部に生じる歪みを緩和できると考えられる。
実施形態の第１３の態様に係る半導体パッケージは、第１１または１２の態様に係る半導体パッケージであって、前記基材の線膨張係数が５．９〜１４．４ｐｐｍ／Ｋである。
本件発明者らが冷熱サイクル試験により実際に検証したところ、このような態様によれば、特に高温環境下において半導体素子側の接合部に生じる歪みを緩和でき、高信頼性を達成できることが分かった。
実施形態の第１４の態様に係る半導体パッケージは、第１１〜１３のいずれかの態様に係る半導体パッケージであって、前記基材の線膨張係数が７．０〜１１．６ｐｐｍ／Ｋである。
本件発明者らが冷熱サイクル試験により実際に検証したところ、このような態様によれば、基板側の接合部に生じる歪みの緩和効果がより高く、より高い信頼性を達成できることが分かった。
実施形態の第１５の態様に係る半導体パッケージは、第１１〜１４のいずれかの態様に係る半導体パッケージであって、前記基材は、Ｃｕ−Ｗ基材料、Ｃｕ−Ｍｏ基材料、Ｃｕ−Ｗ基材料とＣｕ−Ｍｏ基材料との積層材料、Ｃｕ−Ｗ基材料の第１面および第２面にそれぞれＣｕ基材料が積層された複合材料、Ｃｕ−Ｍｏ基材料の第１面および第２面にそれぞれＣｕ基材料が積層された複合材料、Ｃｕ−Ｗ基材料とＣｕ−Ｍｏ基材料との積層材料の第１面および第２面にそれぞれＣｕ基材料が積層された複合材料のいずれかからなる。
このような態様によれば、基材が高い熱伝導性を有するため、接合部における過度な温度上昇を抑制でき、接合部に生じる熱的な歪み自体が低減され、結果として製品の長寿命化にさらに有利に作用する。
実施形態の第１６の態様に係る半導体パッケージは、第１１〜１５のいずれかの態様に係る半導体パッケージであって、前記基材のＣｕ含有量が、６０％以下である。
このような態様によれば、積層接合材料に含まれる基材の線膨張係数がより低くなるため、特に高温環境下においてＣＴＥ差による接合部に生じる歪みをさらに緩和できる。
実施形態の第１７の態様に係る半導体パッケージは、第１１〜１６のいずれかの態様に係る半導体パッケージであって、前記基材のＣｕ含有量が、１５％以上である。
このような態様によれば、積層接合材料に含まれる基材の熱伝導性がより高まるため、接合部に生じる熱的な歪み自体がさらに低減され得る。
実施形態の第１８の態様に係る半導体パッケージは、第１１〜１７のいずれかの態様に係る半導体パッケージであって、前記基材の第１面および第２面のうちの少なくとも一方と前記鉛フリーはんだとの界面が、前記基材側から順にＮｉ、Ｓｎにより下地処理されている。
このような態様によれば、積層接合材料に含まれる基材と鉛フリーはんだとの密着性を高めることができる。
実施形態の第１９の態様に係る半導体パッケージは、第１１〜１８のいずれかの態様に係る半導体パッケージであって、前記第１面にコーティングされている鉛フリーはんだの厚さと、前記第２面にコーティングされている鉛フリーはんだの厚さのうちの少なくとも一方が、２０〜１００μｍである。
実施形態の第２０の態様に係る半導体パッケージは、第１１〜１９のいずれかの態様に係る半導体パッケージであって、前記基材と前記第１面にコーティングされている鉛フリーはんだの厚さの比と、前記基材と前記第２面にコーティングされている鉛フリーはんだの厚さの比のうちの少なくとも一方が、２：１〜１０：１である。
実施形態の第２１の態様に係る半導体パッケージは、第１１〜２０のいずれかの態様に係る半導体パッケージであって、前記鉛フリーはんだの融点が、２１０℃以上である。前記鉛フリーはんだの融点が、２３０℃以上であってもよい。
このような態様によれば、半導体素子の動作温度の上昇により積層接合材料が２００℃以上の高温に達する場合であっても、積層接合材料に含まれる鉛フリーはんだが溶けて故障することが防止され得る。
実施形態の第２２の態様に係るパワーモジュールは、基板と、前記基板上に配置されたパワー半導体素子と、前記基板と前記パワー半導体素子との間に配置され、前記基板と前記パワー半導体素子とを接合する積層接合材料と、を備え、前記積層接合材料は、基材の線膨張係数が５．５〜１５．５ｐｐｍ／Ｋ以下であり、第１面および第２面が鉛フリーはんだでコーティングされている。
本件発明者らが冷熱サイクル試験により実際に検証したところ、このような態様によれば、特に高温環境下において接合部に生じる歪みを緩和でき、高信頼性を達成できることが分かった。本件発明者らの考えでは、積層接合材料に含まれる基材の線膨張係数が、半導体素子の線膨張係数と基板の線膨張係数との中間にあってバランスが取れるため、特に高温環境下において半導体素子と基板のＣＴＥ差による接合部に生じる歪みを緩和できると考えられる。
実施形態の第２３の態様に係るパワーモジュールは、基板と、前記基板上に配置されたパワー半導体素子と、前記基板と前記パワー半導体素子との間に配置され、前記基板と前記パワー半導体素子とを接合する第１積層接合材料と、前記基板の前記パワー半導体素子とは逆側に配置された放熱部と、前記基板と前記放熱部との間に配置され、前記基板と前記放熱部とを接合する第２積層接合材料と、を備え、前記第１積層接合材料と前記第２積層接合材料のうちの少なくとも一方は、基材の線膨張係数が５．５〜１５．５ｐｐｍ／Ｋ以下であり、第１面および第２面が鉛フリーはんだでコーティングされている。
本件発明者らが冷熱サイクル試験により実際に検証したところ、このような態様によれば、特に高温環境下において接合部に生じる歪みを緩和でき、高信頼性を達成できることが分かった。本件発明者らの考えでは、積層接合材料に含まれる基材の線膨張係数が、半導体素子の線膨張係数と基板や放熱部の材料の線膨張係数との中間にあってバランスが取れるため、特に高温環境下において半導体素子と基板のＣＴＥ差による接合部に生じる歪みを緩和できると考えられる。
実施形態の第２４の態様に係るパワーモジュールは、第２２または２３の態様に係るパワーモジュールであって、前記基材の線膨張係数が５．９〜１４．４ｐｐｍ／Ｋである。
本件発明者らが冷熱サイクル試験により実際に検証したところ、このような態様によれば、特に高温環境下において半導体素子側の接合部に生じる歪みを緩和でき、高信頼性を達成できることが分かった。
実施形態の第２５の態様に係るパワーモジュールは、第２２〜２４のいずれかの態様に係るパワーモジュールであって、前記基材の線膨張係数が７．０〜１１．６ｐｐｍ／Ｋである。
本件発明者らが冷熱サイクル試験により実際に検証したところ、このような態様によれば、基板側の接合部に生じる歪みの緩和効果がより高く、より高い信頼性を達成できることが分かった。
実施形態の第２６の態様に係るパワーモジュールは、第２２〜２５のいずれかの態様に係るパワーモジュールであって、前記基材は、Ｃｕ−Ｗ基材料、Ｃｕ−Ｍｏ基材料、Ｃｕ−Ｗ基材料とＣｕ−Ｍｏ基材料との積層材料、Ｃｕ−Ｗ基材料の第１面および第２面にそれぞれＣｕ基材料が積層された複合材料、Ｃｕ−Ｍｏ基材料の第１面および第２面にそれぞれＣｕ基材料が積層された複合材料、Ｃｕ−Ｗ基材料とＣｕ−Ｍｏ基材料との積層材料の第１面および第２面にそれぞれＣｕ基材料が積層された複合材料のいずれかからなる。
このような態様によれば、基材が高い熱伝導性を有するため、接合部における過度な温度上昇を抑制でき、接合部に生じる熱的な歪み自体が低減され、結果として製品の長寿命化にさらに有利に作用する。
実施形態の第２７の態様に係るパワーモジュールは、第２２〜２６のいずれかの態様に係るパワーモジュールであって、前記基材のＣｕ含有量が、６０％以下である。
このような態様によれば、積層接合材料に含まれる基材の線膨張係数がより低くなるため、特に高温環境下においてＣＴＥ差による接合部に生じる歪みをさらに緩和できる。
実施形態の第２８の態様に係るパワーモジュールは、第２２〜２７のいずれかの態様に係るパワーモジュールであって、前記基材のＣｕ含有量が、１５％以上である。
このような態様によれば、積層接合材料に含まれる基材の熱伝導性がより高まるため、接合部に生じる熱的な歪み自体がさらに低減され得る。
実施形態の第２９の態様に係るパワーモジュールは、第２２〜２８のいずれかの態様に係るパワーモジュールであって、前記基材の第１面および第２面のうちの少なくとも一方と前記鉛フリーはんだとの界面が、前記基材側から順にＮｉ、Ｓｎにより下地処理されている。
このような態様によれば、積層接合材料に含まれる基材と鉛フリーはんだとの密着性を高めることができる。
実施形態の第３０の態様に係るパワーモジュールは、第２２〜２９のいずれかの態様に係るパワーモジュールであって、前記第１面にコーティングされている鉛フリーはんだの厚さと、前記第２面にコーティングされている鉛フリーはんだの厚さのうちの少なくとも一方が、２０〜１００μｍである。
実施形態の第３１の態様に係るパワーモジュールは、第２２〜３０のいずれかの態様に係るパワーモジュールであって、前記基材と前記第１面にコーティングされている鉛フリーはんだの厚さの比と、前記基材と前記第２面にコーティングされている鉛フリーはんだの厚さの比のうちの少なくとも一方が、２：１〜１０：１である。
実施形態の第３２の態様に係るパワーモジュールは、第２２〜３１のいずれかの態様に係るパワーモジュールであって、前記鉛フリーはんだの融点が、２１０℃以上である。前記鉛フリーはんだの融点が、２３０℃以上であってもよい。
このような態様によれば、パワー半導体素子の動作温度の上昇により積層接合材料が２００℃以上の高温に達する場合であっても、積層接合材料に含まれる鉛フリーはんだが溶けて故障することが防止され得る。
以下に、添付の図面を参照して、実施の形態の具体例を詳細に説明する。なお、以下の説明および以下の説明で用いる図面では、同一に構成され得る部分について、同一の符号を用いるとともに、重複する説明を省略する。
（積層接合材料）
図１は、一実施の形態に係る積層接合材料１０の概略構成を示す縦断面図である。
図１に示すように、積層接合材料１０は、基材１１と、基材１１の第１面および第２面にコーティングされている鉛フリーはんだ１２ａ、１２ｂとを有している。
このうち基材１１は、線膨張係数が５．５〜１５．５ｐｐｍ／Ｋの材料からなる。基材１１は、線膨張係数が５．９〜１４．４ｐｐｍ／Ｋであることがより好ましく、線膨張係数が７．０〜１１．６ｐｐｍ／Ｋであることが特に好ましい。具体的には、たとえば、基材１１として、Ｃｕ−Ｗ基材料またはＣｕ−Ｍｏ基材料が用いられる。基材１１として、Ｃｕ−Ｗ基材料とＣｕ−Ｍｏ基材料との積層材料が用いられてもよい。基材１１として、Ｃｕ−Ｗ基材料の第１面および第２面にそれぞれＣｕ基材料が積層された複合材料、Ｃｕ−Ｍｏ基材料の第１面および第２面にそれぞれＣｕ基材料が積層された複合材料、Ｃｕ−Ｗ基材料とＣｕ−Ｍｏ基材料との積層材料の第１面および第２面にそれぞれＣｕ基材料が積層された複合材料のいずれかが用いられてもよい。基材１１が複合材料からなる場合には、中央に位置するＣｕ−Ｍｏ基材料、Ｃｕ−Ｗ基材料またはＣｕ−Ｗ基材料とＣｕ−Ｍｏ基材料との積層材料と、その一方の面に積層されているＣｕ基材料の厚さの比は、たとえば４：１〜１：２であってもよい。
なお、本明細書において、Ｃｕ−Ｗ基材料とは、当該材料を構成する元素のうち、質量比でＣｕとＷが最も多い材料をいい、好ましくは当該材料全体に対してＣｕとＷの含有量の合計が質量比で５０％以上である。Ｃｕ−Ｗ基材料は、ＣｕとＷ以外の元素を不純物として含んでいてもよい。また、Ｃｕ−Ｍｏ基材料とは、当該材料を構成する元素のうち、質量比でＣｕとＭｏが最も多い材料をいい、好ましくは当該材料全体に対してＣｕとＭｏの含有量の合計が質量比で５０％以上である。Ｃｕ−Ｍｏ基材料は、ＣｕとＭｏ以外の元素を不純物として含んでいてもよい。
基材１１のＣｕ含有量が増加すると、熱膨張率が大きくなるため、基材１１のＣｕ含有量は、質量比で６０％以下であることが好ましい。
また、基材１１のＣｕ含有量が増加すると、熱伝導率が向上するため、基材１１のＣｕ含有量は、質量比で１５％以上であることが好ましい。
図１に示すように、鉛フリーはんだ１２ａ、１２ｂは、基材１１の第１面（図示された例では上面）および第２面（図示された例では下面）にそれぞれコーティングされている。
鉛フリーはんだ１２ａ、１２ｂの材料は、特に限定されるものではないが、たとえばＳｎＡｇＣｕ基合金などが用いられてもよい。なお、ＳｎＡｇＣｕ基合金とは、当該合金を構成する元素のうち、質量比でＳｎとＡｇとＣｕが最も多い合金をいい、好ましくは当該合金全体に対してＳｎとＡｇとＣｕの含有量の合計が質量比で５０％以上である。ＳｎＡｇＣｕ基合金は、ＳｎとＡｇとＣｕ以外の元素を不純物として含んでいてもよい。具体的には、たとえば、鉛フリーはんだ１２ａ、１２ｂとして、ＳＡＣ３０５（Ｓｎ３．０Ａｇ０．５Ｃｕ）が用いられてもよい。
第１面にコーティングされている鉛フリーはんだ１２ａと第２面にコーティングされている鉛フリーはんだ１２ｂとは、同一の組成を有していてもよいし、互いに異なる組成を有していてもよい。
鉛フリーはんだ１２ａ、１２ｂの融点は、２１０℃以上であることが好ましく、２３０℃以上であってもよいし、２４０℃以上であってもよいし、２５０℃以上であってもよい。
第１面にコーティングされている鉛フリーはんだ１２ａの厚さと、第２面にコーティングされている鉛フリーはんだ１２ｂの厚さのうちの少なくとも一方は、２０〜１００μｍであることが好ましい。第１面にコーティングされている鉛フリーはんだ１２ａの厚さと、第２面にコーティングされている鉛フリーはんだ１２ｂの厚さの両方とも、２０〜１００μｍであってもよい。
基材１１と第１面にコーティングされている鉛フリーはんだ１２ａの厚さの比と、基材１１と第２面にコーティングされている鉛フリーはんだ１２ｂの厚さの比のうちの少なくとも一方は、２：１〜１０：１であることが好ましい。基材１１と第１面にコーティングされている鉛フリーはんだ１２ａの厚さの比と、基材１１と第２面にコーティングされている鉛フリーはんだ１２ｂの厚さの比の両方とも、２：１〜１０：１であってもよい。
鉛フリーはんだ１２ａ、１２ｂのコーティングは、めっきなどの既存の方法で行われる。クラッドでコーティングの厚さを調整してもよい。
図１に示すように、基材１１の第１面および第２面の少なくとも一方と鉛フリーはんだ１２ａ、１２ｂとの界面が、基材１１側から順にＮｉ、Ｓｎにより下地処理（たとえばめっき処理）されていることが好ましい。基材１１とＳｎとの間がＮｉで下地処理されていることで、基材１１側へのＳｎの拡散を抑制できる。またＮｉ上にＳｎが下地処理されていることで、鉛フリーはんだ１２ａ、１２ｂをコーティングしやすくなる。したがって、基材１１と鉛フリーはんだ１２ａ、１２ｂとの密着性が高まる。基材１１の第１面および第２面の両方と鉛フリーはんだ１２ａ、１２ｂとの界面が、基材１１側から順にＮｉ、Ｓｎにより下地処理（たとえばめっき処理）されていてもよい。
図示された例では、基材１１の第１面と鉛フリーはんだ１２ａとの間に下地処理による第１下地層１３ａが形成されており、基材１１の第２面と鉛フリーはんだ１２ｂとの間に下地処理による第２下地層１３ｂが形成されている。
（半導体パッケージ、パワーモジュール）
次に、図２を参照し、一実施の形態に係る半導体パッケージ２０について説明する。なお、本明細書において、半導体パッケージ２０に含まれる半導体素子２２がパワー半導体素子である場合には、そのような半導体パッケージ２０（すなわちパワー半導体パッケージ）をパワーモジュールということがある。
図２は、一実施の形態に係る半導体パッケージ２０の概略構成を示す縦断面図である。
図２に示すように、半導体パッケージ２０は、基板２１と、基板２１上に配置された半導体素子２２と、基板２１と半導体素子２２とを接合する第１積層接合材料１０ａとを有している。
このうち第１積層接合材料１０ａの構成は、上述した一実施の形態に係る積層接合材料１０の構成と同じであり、説明を省略する。
基板２１の種類は、特に限定されるものではないが、たとえばＤＢＣ（Ｄｉｒｅｃｔ Ｂｏｎｄｅｄ Ｃｏｐｐｅｒ）基板またはＤＢＡ（Ｄｉｒｅｃｔ Ｂｏｎｄｅｄ Ａｌｍｉｎｉｕｍ）基板が用いられる。
図２に示すように、半導体素子２２は、基板２１上に第１積層接合材料１０ａを介して配置されており、基板２１と半導体素子２２とは第１積層接合材料１０ａによって接合されている。
半導体素子２２の種類は、特に限定されるものではないが、たとえばパワートランジスタやパワーダイオードなどのパワー半導体素子が用いられる。この場合、半導体素子２２の動作温度の上昇により第１積層接合材料１０ａが２００℃以上の高温に達することがあっても、第１積層接合材料１０ａにおいて、鉛フリーはんだ１２ａ、１２ｂの融点が２１０℃以上であれば、鉛フリーはんだ１２ａ、１２ｂが溶けて故障することが防止され得る。
本実施の形態では、図２に示すように、半導体パッケージ２０は、基板２１上に配置された放熱部２３と、基板２１と放熱部２３とを接合する第２積層接合材料１０ｂとをさらに有している。
このうち第２積層接合材料１０ｂの構成は、上述した一実施の形態に係る積層接合材料１０の構成と同じであり、説明を省略する。
図２に示すように、放熱部２３は、基板２１の半導体素子２２とは逆側に第２積層接合材料１０ｂを介して配置されており、基板２１と放熱部２３とは第２積層接合材料１０ｂによって接合されている。
図２に示す例では、放熱部２３は、放熱板２３ａと、放熱板２３ａの一方の面（図示された例では下面）に密着して固定された放熱フィン２３ｂとを有しており、放熱板２３ａの他方の面（図示された例では上面）は第２積層接合材料１０ｂに密着して固定されている。放熱部２３の材料としては、熱伝導性の高い材料が用いられ、たとえば、ＣｕＭｏやＣｕＷが用いられる。
本件発明者らが後述する冷熱サイクル試験により実際に検証したところ、以上のような本実施の形態によれば、特に高温環境下において接合部に生じる歪みを緩和でき、高信頼性を達成できることが分かった。本件発明者らの考えでは、第１積層接合材料１０ａおよび第２積層接合材料１０ｂに含まれる基材１１の線膨張係数が、半導体素子２２の線膨張係数と基板２１や放熱部２３の材料の線膨張係数との中間にあってバランスが取れるため、特に高温環境下において半導体素子２２と基板２１や放熱部２３のＣＴＥ差によって、半導体素子２２と基板２１との間の接合部および基板２１と放熱部２３との間の接合部に生じる歪みを緩和できると考えられる。
また、本実施の形態によれば、第１積層接合材料１０ａおよび第２積層接合材料１０ｂに含まれる基材１１が、Ｃｕ−Ｗ基材料、Ｃｕ−Ｍｏ基材料、Ｃｕ−Ｗ基材料とＣｕ−Ｍｏ基材料との積層材料、Ｃｕ−Ｗ基材料の第１面および第２面にそれぞれＣｕ基材料が積層された複合材料、Ｃｕ−Ｍｏ基材料の第１面および第２面にそれぞれＣｕ基材料が積層された複合材料、Ｃｕ−Ｗ基材料とＣｕ−Ｍｏ基材料との積層材料の第１面および第２面にそれぞれＣｕ基材料が積層された複合材料のいずれかからなり、基材１１が高い熱伝導性を有するため、接合部における過度な温度上昇を抑制でき、接合部に生じる熱的な歪み自体が低減され、結果として半導体パッケージ２０の製品としての長寿命化にさらに有利に作用する。
また、本実施の形態によれば、第１積層接合材料１０ａおよび第２積層接合材料１０ｂに含まれる基材１１のＣｕ含有量が６０％以下であるため、当該基材１１の線膨張係数がより低くなり、特に高温環境下においてＣＴＥ差による接合部に生じる歪みをさらに緩和できる。
また、本実施の形態によれば、第１積層接合材料１０ａおよび第２積層接合材料１０ｂに含まれる基材１１のＣｕ含有量が１５％以上であるため、当該基材１１の熱伝導性がより高まり、接合部に生じる熱的な歪み自体がさらに低減され得る。
また、本実施の形態によれば、第１積層接合材料１０ａおよび第２積層接合材料１０ｂにおいて、基材１１の第１面および第２面のうちの少なくとも一方と鉛フリーはんだ１２ａ、１２ｂとの界面が、基材１１側から順にＮｉ、Ｓｎにより下地処理されているため、基材１１と鉛フリーはんだ１２ａ、１２ｂとの密着性を高めることができる。
また、本実施の形態によれば、第１積層接合材料１０ａおよび第２積層接合材料１０ｂにおいて、鉛フリーはんだ１２ａ、１２ｂの融点が２１０℃以上であるため、半導体素子２２の動作温度の上昇により第１積層接合材料１０ａおよび第２積層接合材料１０ｂが２００℃以上の高温に達する場合であっても、第１積層接合材料１０ａおよび第２積層接合材料１０ｂに含まれる鉛フリーはんだ１２ａ、１２ｂが溶けて故障することが防止され得る。
（実施例）
次に、本実施の形態に係る具体的な実施例について説明する。
本件発明者らは、図３および図４に示すように、実施例１〜２０および比較例１〜７の接合材料（６．５ｍｍ□）をそれぞれ用意し、各接合材料を用いて基板（２０ｍｍ□、厚さ２ｍｍのＣｕブロック）と半導体素子（５．５ｍｍ□、厚さ０．４ｍｍのＳｉチップ）とを接合したサンプルを作成した。次に、各サンプルに対して、冷熱衝撃装置 ＴＳＡ−７１Ｌ−Ａ（エスペック（株）製）を使用して、−４０℃〜＋１５０℃（各さらし時間０．５ｈ）の試験条件にて、冷熱サイクル試験を実施した。そして、冷熱サイクル試験前、２５０サイクル後、５００サイクル後、１０００サイクル後の各時点における各サンプルに対して、超音波映像装置 ＦｉｎｅＳＡＴ ＦＡＳ２００ＩＩ（日立建機ファインテック（株）製）を使用して、Ｓｉチップ側およびＣｕベース側の各々からＳＡＴ観察を行って、ＳＡＴ観察画像から接合部の欠陥部面積率を算出し、その変化率（欠陥部変化率）を評価した。ここで、欠陥部変化率は、下式（１）により計算した。
欠陥部変化率（％）＝｛（１０００サイクル後の欠陥部面積率−冷熱サイクル試験前の欠陥部面積率）／１０００サイクル後の欠陥部面積率｝×１００ 式（１）
図３および図４の「欠陥部変化率」の列は、試験結果を示している。図３および図４において、欠陥部変化率「◎」は、Ｓｉチップ側の欠陥部変化率が５０％未満であり、かつ、Ｃｕベース側の欠陥部変化率が９９．５％未満のものである。欠陥部変化率「〇」は、Ｓｉチップ側の欠陥部変化率が５０％未満であるが、Ｃｕベース側の欠陥部変化率が９９．５％以上のものである。欠陥部変化率「×」は、Ｓｉチップ側の欠陥部変化率が５０％以上のものである。
図５は、実施例１〜２および比較例１〜２の欠陥部変化率を比較して示す棒グラフである。図６は、実施例３〜４および比較例３の欠陥部変化率を比較して示す棒グラフである。図７は、実施例５〜６および比較例４〜５の欠陥部変化率を比較して示す棒グラフである。
図３〜図７に示すように、実施例１〜２０ではいずれも、１０００サイクル後のＳｉチップ側の欠陥部変化率が５０％未満であり、特に高温環境下においてＳｉチップ側の接合部に生じる歪みを緩和でき、高信頼性であることが確認された。他方、図４に示すように、比較例１〜７では、１０００サイクル後のＳｉチップ側の欠陥部変化率が５０％以上（比較例１〜５では８０％以上）であり、特に高温環境下においてＳｉチップ側の接合部に生じる歪みを緩和できず、信頼性が低いことが確認された。実施例１〜２０は基材の線膨張係数が５．９〜１４．４ｐｐｍ／Ｋである。一方、比較例１、４は基材が存在せず、比較例２〜３、５は基材の線膨張係数が１７．１ｐｐｍ／Ｋと高く、比較例６〜７は基材の線膨張係数が４．６〜５．２ｐｐｍ／Ｋと低い。したがって、基材の第１面および第２面が鉛フリーはんだでコーティングされた積層接合材料において、基材の線膨張係数が５．５（５．９と４．６の中間）〜１５．５（１４．４と１７．１の中間）ｐｐｍ／Ｋ、より好ましくは５．９〜１４．４ｐｐｍ／Ｋであれば、１０００サイクル後のＳｉチップ側の欠陥部変化率が５０％未満となり、特にＳｉチップ側の接合部に生じる歪みを緩和でき、高信頼性を達成できると言える。
また、図３および図４に示すように、実施例１〜６、９〜１０、１２〜１８では、Ｃｕベース側の欠陥部変化率が９９．５％未満であり、Ｃｕベース側の接合部に生じる歪みの緩和効果がより高いことが確認された。実施例１〜６、９〜１０、１２〜１８は基材の線膨張係数が７．０〜１１．６ｐｐｍ／Ｋであるのに対し、実施例７〜８、１１は基材の線膨張係数が５．９〜６．８ｐｐｍ／Ｋであり、実施例１９〜２０は基材の線膨張係数が１３．８〜１４．４ｐｐｍ／Ｋである。このことから、基材の第１面および第２面が鉛フリーはんだでコーティングされた積層接合材料において、接合部に生じる歪みの緩和効果がより高く、より高い信頼性を達成するためには、基材の線膨張係数は７．０〜１１．６ｐｐｍ／Ｋであることがより好ましいと言える。
以上、本発明の実施の形態および変形例を例示により説明したが、本発明の範囲はこれらに限定されるものではなく、請求項に記載された範囲内において目的に応じて変更・変形することが可能である。また、各実施の形態および変形例は、処理内容を矛盾させない範囲で適宜組み合わせることが可能である。
１０ 積層接合材料
１１ 基材
１２ａ 鉛フリーはんだ
１２ｂ 鉛フリーはんだ
１３ａ 第１下地層
１３ｂ 第２下地層
２０ 半導体パッケージ（パワーモジュール）
２１ 基板
２２ 半導体（パワー半導体）
２３ 放熱部
２３ａ 放熱板
２３ｂ 放熱フィン

Claims (29)

  1. 基材の線膨張係数が５．５〜１５．５ｐｐｍ／Ｋであり、第１面および第２面が鉛フリーはんだでコーティングされており、
    前記基材は、Ｃｕ−Ｗ基材料、Ｃｕ−Ｍｏ基材料、Ｃｕ−Ｗ基材料とＣｕ−Ｍｏ基材料との積層材料のいずれかからなり、
    前記基材の第１面および第２面のうちの少なくとも一方と前記鉛フリーはんだとの界面が、前記基材側から順にＮｉ、Ｓｎにより下地処理されている、積層接合材料。
  2. 前記基材の線膨張係数が５．９〜１４．４ｐｐｍ／Ｋである、請求項１に記載の積層接合材料。
  3. 前記基材の線膨張係数が７．０〜１１．６ｐｐｍ／Ｋである、請求項１または２に記載の積層接合材料。
  4. 前記基材のＣｕ含有量が、６０％以下である、請求項１〜３のいずれかに記載の積層接合材料。
  5. 前記基材のＣｕ含有量が、１５％以上である、請求項１〜４のいずれかに記載の積層接合材料。
  6. 前記第１面にコーティングされている鉛フリーはんだの厚さと、前記第２面にコーティングされている鉛フリーはんだの厚さのうちの少なくとも一方が、２０〜１００μｍである、請求項１〜５のいずれかに記載の積層接合材料。
  7. 前記基材と前記第１面にコーティングされている鉛フリーはんだの厚さの比と、前記基材と前記第２面にコーティングされている鉛フリーはんだの厚さの比のうちの少なくとも一方が、２：１〜１０：１である、請求項１〜６のいずれかに記載の積層接合材料。
  8. 前記鉛フリーはんだの融点が、２１０℃以上である、請求項１〜７のいずれかに記載の積層接合材料。
  9. 前記鉛フリーはんだの融点が、２３０℃以上である、請求項８に記載の積層接合材料。
  10. 基板と、前記基板上に配置された半導体素子と、前記基板と前記半導体素子との間に配置され、前記基板と前記半導体素子とを接合する積層接合材料と、を備え、
    前記積層接合材料は、基材の線膨張係数が５．５〜１５．５ｐｐｍ／Ｋであり、第１面および第２面が鉛フリーはんだでコーティングされており、
    前記基材は、Ｃｕ−Ｗ基材料、Ｃｕ−Ｍｏ基材料、Ｃｕ−Ｗ基材料とＣｕ−Ｍｏ基材料との積層材料のいずれかからなり、
    前記基材の第１面および第２面のうちの少なくとも一方と前記鉛フリーはんだとの界面が、前記基材側から順にＮｉ、Ｓｎにより下地処理されている、半導体パッケージ。
  11. 基板と、前記基板上に配置された半導体素子と、前記基板と前記半導体素子との間に配置され、前記基板と前記半導体素子とを接合する第１積層接合材料と、前記基板の前記半導体素子とは逆側に配置された放熱部と、前記基板と前記放熱部との間に配置され、前記基板と前記放熱部とを接合する第２積層接合材料と、を備え、
    前記第１積層接合材料と前記第２積層接合材料のうちの少なくとも一方は、基材の線膨張係数が５．５〜１５．５ｐｐｍ／Ｋであり、第１面および第２面が鉛フリーはんだでコーティングされており、
    前記基材は、Ｃｕ−Ｗ基材料、Ｃｕ−Ｍｏ基材料、Ｃｕ−Ｗ基材料とＣｕ−Ｍｏ基材料との積層材料のいずれかからなり、
    前記基材の第１面および第２面のうちの少なくとも一方と前記鉛フリーはんだとの界面が、前記基材側から順にＮｉ、Ｓｎにより下地処理されている、半導体パッケージ。
  12. 前記基材の線膨張係数が５．９〜１４．４ｐｐｍ／Ｋである、請求項１０または１１に記載の半導体パッケージ。
  13. 前記基材の線膨張係数が７．０〜１１．６ｐｐｍ／Ｋである、請求項１０〜１２のいずれかに記載の半導体パッケージ。
  14. 前記基材のＣｕ含有量が、６０％以下である、請求項１０〜１３のいずれかに記載の半導体パッケージ。
  15. 前記基材のＣｕ含有量が、１５％以上である、請求項１０〜１４のいずれかに記載の半導体パッケージ。
  16. 前記第１面にコーティングされている鉛フリーはんだの厚さと、前記第２面にコーティングされている鉛フリーはんだの厚さのうちの少なくとも一方が、２０〜１００μｍである、請求項１０〜１５のいずれかに記載の半導体パッケージ。
  17. 前記基材と前記第１面にコーティングされている鉛フリーはんだの厚さの比と、前記基材と前記第２面にコーティングされている鉛フリーはんだの厚さの比のうちの少なくとも一方が、２：１〜１０：１である、請求項１０〜１６のいずれかに記載の半導体パッケージ。
  18. 前記鉛フリーはんだの融点が、２１０℃以上である、請求項１０〜１７のいずれかに記載の半導体パッケージ。
  19. 前記鉛フリーはんだの融点が、２３０℃以上である、請求項１８に記載の半導体パッケージ。
  20. 基板と、前記基板上に配置されたパワー半導体素子と、前記基板と前記パワー半導体素子との間に配置され、前記基板と前記パワー半導体素子とを接合する積層接合材料と、を備え、
    前記積層接合材料は、基材の線膨張係数が５．５〜１５．５ｐｐｍ／Ｋであり、第１面および第２面が鉛フリーはんだでコーティングされており、
    前記基材は、Ｃｕ−Ｗ基材料、Ｃｕ−Ｍｏ基材料、Ｃｕ−Ｗ基材料とＣｕ−Ｍｏ基材料との積層材料のいずれかからなり、
    前記基材の第１面および第２面のうちの少なくとも一方と前記鉛フリーはんだとの界面が、前記基材側から順にＮｉ、Ｓｎにより下地処理されている、パワーモジュール。
  21. 基板と、前記基板上に配置されたパワー半導体素子と、前記基板と前記パワー半導体素子との間に配置され、前記基板と前記パワー半導体素子とを接合する第１積層接合材料と、前記基板の前記パワー半導体素子とは逆側に配置された放熱部と、前記基板と前記放熱部との間に配置され、前記基板と前記放熱部とを接合する第２積層接合材料と、を備え、
    前記第１積層接合材料と前記第２積層接合材料のうちの少なくとも一方は、基材の線膨張係数が５．５〜１５．５ｐｐｍ／Ｋであり、第１面および第２面が鉛フリーはんだでコーティングされており、
    前記基材は、Ｃｕ−Ｗ基材料、Ｃｕ−Ｍｏ基材料、Ｃｕ−Ｗ基材料とＣｕ−Ｍｏ基材料との積層材料のいずれかからなり、
    前記基材の第１面および第２面のうちの少なくとも一方と前記鉛フリーはんだとの界面が、前記基材側から順にＮｉ、Ｓｎにより下地処理されている、パワーモジュール。
  22. 前記基材の線膨張係数が５．９〜１４．４ｐｐｍ／Ｋである、請求項２０または２１に記載のパワーモジュール。
  23. 前記基材の線膨張係数が７．０〜１１．６ｐｐｍ／Ｋである、請求項２０〜２２のいずれかに記載のパワーモジュール。
  24. 前記基材のＣｕ含有量が、６０％以下である、請求項２０〜２３のいずれかに記載のパワーモジュール。
  25. 前記基材のＣｕ含有量が、１５％以上である、請求項２０〜２４のいずれかに記載のパワーモジュール。
  26. 前記第１面にコーティングされている鉛フリーはんだの厚さと、前記第２面にコーティングされている鉛フリーはんだの厚さのうちの少なくとも一方が、２０〜１００μｍである、請求項２０〜２５のいずれかに記載のパワーモジュール。
  27. 前記基材と前記第１面にコーティングされている鉛フリーはんだの厚さの比と、前記基材と前記第２面にコーティングされている鉛フリーはんだの厚さの比のうちの少なくとも一方が、２：１〜１０：１である、請求項２０〜２６のいずれかに記載のパワーモジュール。
  28. 前記鉛フリーはんだの融点が、２１０℃以上である、請求項２０〜２７のいずれかに記載のパワーモジュール。
  29. 前記鉛フリーはんだの融点が、２３０℃以上である、請求項２８に記載のパワーモジュール。
JP2020050674A 2020-03-23 2020-03-23 積層接合材料、半導体パッケージおよびパワーモジュール Active JP6871524B1 (ja)

Priority Applications (9)

Application Number Priority Date Filing Date Title
JP2020050674A JP6871524B1 (ja) 2020-03-23 2020-03-23 積層接合材料、半導体パッケージおよびパワーモジュール
US17/793,866 US11712760B2 (en) 2020-03-23 2021-03-19 Layered bonding material, semiconductor package, and power module
MX2022011311A MX2022011311A (es) 2020-03-23 2021-03-19 Material de unión estratificado, paquete de semiconductor, y módulo de potencia.
EP21776955.3A EP4071257A4 (en) 2020-03-23 2021-03-19 LAYERED BONDING MATERIAL, SEMICONDUCTOR PACKAGE AND POWER MODULE
KR1020227028542A KR102454265B1 (ko) 2020-03-23 2021-03-19 적층 접합 재료, 반도체 패키지 및 파워 모듈
PCT/JP2021/011341 WO2021193420A1 (ja) 2020-03-23 2021-03-19 積層接合材料、半導体パッケージおよびパワーモジュール
CN202180021864.XA CN115362272A (zh) 2020-03-23 2021-03-19 层叠接合材料、半导体封装体和功率组件
TW110110359A TWI807282B (zh) 2020-03-23 2021-03-23 積層接合材料、半導體封裝及功率模組
JP2021067352A JP2021150652A (ja) 2020-03-23 2021-04-12 積層接合材料、半導体パッケージおよびパワーモジュール

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2020050674A JP6871524B1 (ja) 2020-03-23 2020-03-23 積層接合材料、半導体パッケージおよびパワーモジュール

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2021067352A Division JP2021150652A (ja) 2020-03-23 2021-04-12 積層接合材料、半導体パッケージおよびパワーモジュール

Publications (2)

Publication Number Publication Date
JP6871524B1 true JP6871524B1 (ja) 2021-05-12
JP2021150559A JP2021150559A (ja) 2021-09-27

Family

ID=75801915

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2020050674A Active JP6871524B1 (ja) 2020-03-23 2020-03-23 積層接合材料、半導体パッケージおよびパワーモジュール
JP2021067352A Pending JP2021150652A (ja) 2020-03-23 2021-04-12 積層接合材料、半導体パッケージおよびパワーモジュール

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2021067352A Pending JP2021150652A (ja) 2020-03-23 2021-04-12 積層接合材料、半導体パッケージおよびパワーモジュール

Country Status (8)

Country Link
US (1) US11712760B2 (ja)
EP (1) EP4071257A4 (ja)
JP (2) JP6871524B1 (ja)
KR (1) KR102454265B1 (ja)
CN (1) CN115362272A (ja)
MX (1) MX2022011311A (ja)
TW (1) TWI807282B (ja)
WO (1) WO2021193420A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023053901A1 (ja) 2021-09-30 2023-04-06 株式会社タムラ製作所 接合材及び半導体パッケージ

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023248642A1 (ja) * 2022-06-22 2023-12-28 千住金属工業株式会社 積層接合材料、半導体パッケージおよびパワーモジュール

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03218031A (ja) * 1990-01-23 1991-09-25 Hitachi Ltd 半導体集積回路装置およびそれに用いられるプリフォーム接合材
JP2009147111A (ja) * 2007-12-14 2009-07-02 Fuji Electric Device Technology Co Ltd 接合材、その製造方法および半導体装置
WO2009098865A1 (ja) * 2008-02-06 2009-08-13 A.L.M.T. Corp. ヒートスプレッダおよびその製造方法
JP2012035291A (ja) * 2010-08-05 2012-02-23 Denso Corp 半導体装置接合材
WO2014141399A1 (ja) * 2013-03-13 2014-09-18 トヨタ自動車株式会社 半導体装置
JP2019508250A (ja) * 2016-02-19 2019-03-28 ヘラエウス ドイチュラント ゲゼルシャフト ミット ベシュレンクテル ハフツング ウント コンパニー コマンディトゲゼルシャフト 熱拡散板の製造方法、熱拡散板、半導体モジュールの製造方法及び半導体モジュール

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4211827A (en) 1979-03-15 1980-07-08 Swiss Aluminium Ltd. Al-Si-Sn Alloy clad composite
JP4159897B2 (ja) 2003-02-26 2008-10-01 東洋鋼鈑株式会社 ハンダ性に優れた表面処理Ａｌ板、それを用いたヒートシンク、およびハンダ性に優れた表面処理Ａｌ板の製造方法
EP1898463A4 (en) * 2005-05-23 2010-09-15 Neomax Materials Co Ltd SUBSTRATE BASED ON Cu AND Mo AND PROCESS FOR PRODUCING THE SAME
JP2009269075A (ja) 2008-05-09 2009-11-19 Sumitomo Metal Mining Co Ltd 応力緩和層を有する積層はんだ材の製造方法および製造装置
CN102196881B (zh) 2008-10-24 2014-06-04 三菱电机株式会社 半导体装置
JP5439950B2 (ja) * 2009-05-22 2014-03-12 千住金属工業株式会社 はんだコート部品、その製造方法及びその実装方法
DE102011083926A1 (de) * 2011-09-30 2013-04-04 Robert Bosch Gmbh Schichtverbund aus einer Trägerfolie und einer Schichtanordnung umfassend eine sinterbare Schicht aus mindestens einem Metallpulver und eine Lotschicht
JP6102598B2 (ja) 2013-07-19 2017-03-29 三菱電機株式会社 パワーモジュール
JP6380539B2 (ja) * 2014-08-22 2018-08-29 株式会社豊田自動織機 接合構造、接合材、及び接合方法
CN107922248B (zh) * 2015-09-25 2020-09-04 株式会社日立制作所 接合材料及使用该接合材料的接合体
TW202005800A (zh) 2018-07-18 2020-02-01 日商日立化成股份有限公司 覆銅積層板、印刷線路板、半導體封裝體及覆銅積層板的製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03218031A (ja) * 1990-01-23 1991-09-25 Hitachi Ltd 半導体集積回路装置およびそれに用いられるプリフォーム接合材
JP2009147111A (ja) * 2007-12-14 2009-07-02 Fuji Electric Device Technology Co Ltd 接合材、その製造方法および半導体装置
WO2009098865A1 (ja) * 2008-02-06 2009-08-13 A.L.M.T. Corp. ヒートスプレッダおよびその製造方法
JP2012035291A (ja) * 2010-08-05 2012-02-23 Denso Corp 半導体装置接合材
WO2014141399A1 (ja) * 2013-03-13 2014-09-18 トヨタ自動車株式会社 半導体装置
JP2019508250A (ja) * 2016-02-19 2019-03-28 ヘラエウス ドイチュラント ゲゼルシャフト ミット ベシュレンクテル ハフツング ウント コンパニー コマンディトゲゼルシャフト 熱拡散板の製造方法、熱拡散板、半導体モジュールの製造方法及び半導体モジュール

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023053901A1 (ja) 2021-09-30 2023-04-06 株式会社タムラ製作所 接合材及び半導体パッケージ

Also Published As

Publication number Publication date
JP2021150652A (ja) 2021-09-27
US20230039027A1 (en) 2023-02-09
MX2022011311A (es) 2023-08-01
KR102454265B1 (ko) 2022-10-14
KR20220123723A (ko) 2022-09-08
TW202200365A (zh) 2022-01-01
EP4071257A4 (en) 2023-11-29
CN115362272A (zh) 2022-11-18
WO2021193420A1 (ja) 2021-09-30
TWI807282B (zh) 2023-07-01
US11712760B2 (en) 2023-08-01
JP2021150559A (ja) 2021-09-27
EP4071257A1 (en) 2022-10-12

Similar Documents

Publication Publication Date Title
JP6111764B2 (ja) パワーモジュール用基板の製造方法
US10199237B2 (en) Method for manufacturing bonded body and method for manufacturing power-module substrate
US7327029B2 (en) Integrated circuit device incorporating metallurigical bond to enhance thermal conduction to a heat sink
JP6199397B2 (ja) 半導体装置およびその製造方法
KR101126806B1 (ko) 응력-완화 버퍼 레이어를 가지는 반도체 디바이스 어셈블리
WO2021193420A1 (ja) 積層接合材料、半導体パッケージおよびパワーモジュール
JP2006066716A (ja) 半導体装置
JP5723225B2 (ja) 接合構造体
JP2015057847A (ja) パワーモジュール用基板の製造方法
JP2009158715A (ja) 放熱装置及びパワーモジュール
JP7310482B2 (ja) 接合構造及び液相拡散接合方法
JP2015095624A (ja) 接合体及びパワーモジュール用基板
JP2015123485A (ja) 接合方法および電力用半導体装置
WO2023248642A1 (ja) 積層接合材料、半導体パッケージおよびパワーモジュール
WO2022230697A1 (ja) 積層接合材料、半導体パッケージおよびパワーモジュール
JP2019079958A (ja) パワーモジュール
TW202410363A (zh) 積層接合材料、半導體封裝及功率模組
JP6794734B2 (ja) 半導体装置及び半導体装置の製造方法
JP2021072301A (ja) 半導体装置
JP2015160237A (ja) 接合材料及び半導体装置
JP2015037149A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200401

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20200401

A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20200717

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200728

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200924

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210105

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210303

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210316

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210329

R150 Certificate of patent or registration of utility model

Ref document number: 6871524

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250