JP2015037149A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
JP2015037149A
JP2015037149A JP2013168878A JP2013168878A JP2015037149A JP 2015037149 A JP2015037149 A JP 2015037149A JP 2013168878 A JP2013168878 A JP 2013168878A JP 2013168878 A JP2013168878 A JP 2013168878A JP 2015037149 A JP2015037149 A JP 2015037149A
Authority
JP
Japan
Prior art keywords
semiconductor chip
layer
lead frame
semiconductor device
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2013168878A
Other languages
English (en)
Inventor
敏 谷山
Satoshi Taniyama
敏 谷山
大介 宮▲崎▼
Daisuke Miyazaki
大介 宮▲崎▼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanken Electric Co Ltd
Original Assignee
Sanken Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanken Electric Co Ltd filed Critical Sanken Electric Co Ltd
Priority to JP2013168878A priority Critical patent/JP2015037149A/ja
Publication of JP2015037149A publication Critical patent/JP2015037149A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Die Bonding (AREA)

Abstract

【課題】高温動作に対する高い信頼性をもつ半導体装置を提供する。【解決手段】本発明の半導体装置は、半導体チップと、半導体チップが上面側に接合材料で接合されたリードフレームと、半導体チップとリードフレームがモールド樹脂に封止され、半導体チップの下面側に電極を有し、電極はチタン(Ti)層、アルミニウム(Al)層、ニッケル(Ni)層、金(Au)層で構成され、リードフレームの上面側の表面層を有し、表面層はニッケル(Ni)層、金(Au)層で構成され、接合材は金(Au)−ゲルマニウム(Ge)合金からなっている。また、チップ接合工程において、真空リフローを用いることを特徴とする。【選択図】図2

Description

本発明は、大電力で動作する半導体チップがモールド樹脂に封止された半導体装置及びその製造方法に関する。
半導体チップが使用される際には、これがリードフレーム上に搭載された構造がモールド樹脂中に封止された形態をもつ半導体装置とされる。ここで、半導体チップの動作時の放熱性を確保するために、リードフレームは熱伝導率の高い材料で構成され、このリードフレームの上面側に半導体チップが搭載され、リードフレームの下面側はモールド樹脂から露出され、リードフレームの下面側から放熱がなされる形態とされる。半導体チップの電極に接続されたリード端子は、モールド層から突出して形成されて電極として使用され、下面側が露出したリードフレーム下面側も電極端子の一つとして使用される。
こうした構成の大電力で動作する半導体装置においては、さまざまな応力が半導体チップに影響をおよぼす。その対策として、半導体チップの裏面に応力補償層が施され、支持部材と硬ろう材から成ると有利である接合層による構成が従来技術として知られている。(例えば、特許文献1参照、図1)これにより、半導体チップと支持部材との熱膨張差により発生する機械的応力を応力補償層により吸収させることができる。
特表平11−509988号公報
一般に、半導体チップに形成された半導体素子が大電力で動作する場合には、半導体チップの温度は特に高くなり、放熱板等を介して放熱が効率的に行われた場合でも、動作時の温度が200℃以上になる場合もある。こうした状況は、半導体チップがワイドバンドギャップ半導体(SiC等)で構成された場合のように、大電力動作を前提として設計された場合において特に顕著である。
しかしながら、従来技術は、半導体チップに高融点はんだを使用しての緩衝材に関するものであるが、高温の接合条件のため、電極の拡散溶融(電極喰われ)が発生し、ボイドの発生が懸念されるという課題がある。
従って、本発明は、上述した課題を解決するためになされたものであり、高温動作に対する高い信頼性をもつ半導体装置とその製造方法を提供することを目的とする。

上述の課題を解決するために、本発明は、以下に掲げる構成とした。
本発明の半導体装置は、半導体チップと、半導体チップが上面側に接合材料で接合されたリードフレームと、半導体チップとリードフレームがモールド樹脂に封止され、半導体チップの下面側に電極を有し、電極はチタン(Ti)層、アルミニウム(Al)層、ニッケル(Ni)層、金(Au)層で構成され、リードフレームの上面側の表面層を有し、表面層はニッケル(Ni)層、金(Au)層で構成され、接合材は金(Au)−ゲルマニウム(Ge)合金からなることを特徴とするものである。
また、チップ接合工程において、真空リフローを用いることを特徴とする製造方法である。
本発明は、高温の接合条件でも、電極の拡散溶融やボイドが発生しない構造なので、高温動作に対する高い信頼性をもつ半導体装置とその製造方法を提供することができる効果を奏する。
本発明の実施例1に係る半導体装置の概略断面図である。 本発明の実施例1に係る接合部分の概略断面図である。
以下、本発明を実施するための形態について、図を参照して詳細に説明する。ただし、本発明は以下の記載に何ら限定されるものではない。
以下、図面を参照して本発明の実施例1に係る半導体装置及びその製造方法を説明する。図1は、本発明の実施例1に係る半導体装置の概略断面図である。
図1に示すように、半導体装置1は、半導体チップ2、接合部材3、リードフレーム4、ワイヤ5、モールド樹脂6からなる一般的な構成をしている。この半導体装置においては、半導体チップ2が熱伝導率の高いリードフレーム4上に搭載された構造がモールド樹脂6中に設けられている。この半導体チップ2は大電力で動作し、リードフレーム4及びその周辺のモールド樹脂6を介して放熱がなされるものの、その動作時の最高温度は250℃程度にも達する。
半導体チップ2は、高温動作可能な化合物半導体素子の炭化珪素(SiC)で構成され、この中に半導体素子としてショットキーダイオード等が形成されている。ショットキーダイオードの一方の電極は半導体チップ2の上面側で金線等のワイヤ5で接続され、端子に接続され、モールド樹脂6の外部へ導出されている。もう一方の半導体チップ2下面側の電極8は、リードフレーム3の上面側に接続されている。この半導体チップ2を製造する際には、拡散層や電極等からなる半導体素子が大径のSiCウェハにおいて多数形成された後に、SiCウェハが分割されて個々の半導体チップ2とされる。半導体装置1を製造する際に、半導体チップ2に形成されている半導体素子の劣化等を発生させないためには、半導体チップ2の温度は例えば400℃以下とする必要がある。
接合材料3は、半導体チップ2とリードフレーム4の間の接合に用いられる。接合材料3の成分としては、その融点が高くかつ硬度(例えばビッカース硬度)も高く設定される。具体的には、金系高温はんだ材料でAu−12Ge合金である。例えばGeを重量比で12%程度含み、融点が356℃±5℃程度である合金が用いられる。この接合材料3の接合温度・融点は上述の動作時の最高温度(250℃)よりも高く設定されるため、半導体装置1の動作時に際して溶融することはなく、半導体チップ2の接合に悪影響が及ぶことは少ない。
リードフレーム4は、熱伝導率の高い銅6又は銅合金で構成される。例えばその厚さは0.5mm程度とされる。リードフレーム4の上面側は、接合材料3を介して半導体チップ2の下面側に接合される。リードフレーム4の機械的強度は高く、半導体装置1全体を機械的に支持する。また、この半導体装置1が使用される際には、半導体チップ2からの放熱もリードフレーム4を介して半導体装置1の外部側に向かって行われる。
モールド樹脂6は、上述の動作時の最高温度(250℃)に対する充分な耐熱性をもつ樹脂材料で構成される。具体的には、エポキシ樹脂や、硬化温度は150℃程度であるが、硬化後は350℃以上の温度における重量変化が1%以下である変形ポリシロキサン(例えばADEKA製:商品名BYX−001)等を用いることができる。
図1の構成の半導体装置1において、半導体チップ2を構成するSiC7、リードフレーム4の主成分であるCu16、接合材料3の主成分であるAuの熱膨張係数(線膨張係数)は、それぞれ4.5ppm/K、16.8ppm/K、14.2ppm/K程度である。このため、発熱源となる半導体チップ2側の熱膨張係数は4.5ppm/K、機械的支持基板となるリードフレーム4側の熱膨張係数は16.8ppm/Kとなり、大きく異なる。このため、図2に示すように、半導体チップ2とリードフレーム4との間に、これらの中間的な熱膨張係数の半導体チップ2の電極8と、リードフレーム4の表面層13を設ける。
電極8は、半導体チップ2の下面側に設けられ、構成するSiC7側から順に、チタン層(Ti)9、アルミニウム層(Al)10、ニッケル層(Ni)11、金層(Au)12と多層構造なっている。
また、表面層13は、リードフレーム4の素材の銅6の表面に設けられ、めっき処理が施され、銅6側から順に、ニッケル層(Ni)15、金層(Au)14の構造になっている。
ここで、Cu、Auの熱伝導率はそれぞれ350、300W/(m・K)程度であり、接合材料3とリードフレーム4を介した高い放熱性を得ることができる。
次に、半導体装置1の製造方法を説明する。まず、リードフレーム4の上面側に接合材料3を介して半導体チップ2を接合する(チップ接合工程)。この工程においては、接合材料3をリードフレーム4の上面に例えば前記のAu−12Ge合金粉末をペースト状にしたものをスクリーン印刷することによって塗布形成される。その接合材料3の上面に半導体チップ2を積層し、接合材料3の融点(例えば356℃)以上の温度に加熱した後に、冷却することによって、半導体チップ2とリードフレーム4が接合材料3の固化によって接合された構造が得られる。
その後、半導体チップ2の上面側の電極(図示せず)とリードフレーム4の一部にワイヤ5により電気的な配線をおこなう(ワイヤボンディング工程)。これにより、半導体装置1におけるモールド樹脂6を除いた構造が得られる。
最後に、半導体チップ2、リードフレーム4、ワイヤ5をモールド樹脂6により樹脂封止する(モールド工程)。モールド樹脂6は、トランスファーモールド金型を用いた手法でエポキシ樹脂を用いる。また、液状の熱硬化性の樹脂材料(例えば上述のADEKA製:商品名BYX−001等)を半導体チップ2、ワイヤ5を覆うように滴下した後に、硬化温度以上に加熱することによって形成される。これにより、半導体装置1が完成する。
上述の製造方法においては、接合材料3を用いた接合が、チップ接合工程で行われ、接合材料3を加熱する時に、真空状態で加熱するとよい。例えば、常温から約1分間で225℃まで上昇させ、約5分間キープさせる。同時に、真空状態をつくり、ピーク温度365℃に上昇させ、接合材料3を溶融させた後、冷却する。
このように、半導体装置1は、上述の製造方法によって製造することができる。
次に、上述の実施例1に係る半導体装置1の効果を説明する。
本発明の実施例1に係る半導体装置1は、半導体チップ2の電極8にTi、Al、Ni、Auを備えている。また、リードフレーム4の表面層13にNi、Auを備え、接合材料3にAu−Geを用いている。これにより、電極8のAlにおいて、硬質接合材料の機械的な応力緩衝層とすることが可能である。さらに、金(Au)の金属拡散のバリア層とすることが可能である。
この際、硬度の低いAl層10を用いているため、緩衝材となり、冷熱サイクルに際して半導体チップ2に加わる応力が分散され、緩和される。また、半導体チップ2側の変形が抑制され、半導体チップ2に加わる応力による悪影響が抑制される。上述の通り、接合材料3は動作時に溶融することはなく、更に、上述の多層構造の電極8によって、接合材料3に加わる応力も低減される。このため、動作温度が250℃となる場合においても、冷熱サイクルに対する高い信頼性を得ることができる。
また、半導体チップ2の電極8の最表面とリードフレーム4の表面層13の最表面において、金(Au)を施しているので、Au系接合材料3のAuの初晶(Auの編析)を防ぐことが可能である。
以上より、図1の構成の半導体装置1においては、電極の拡散溶融(電極喰われ)がなく、高温動作時に対する高い信頼性が得られる。
また、真空リフロー装置を用いて製造するので、 接合部材のボイド発生に対して、ボイドを減少することができる。本発明の試作検証ではボイド率50%から8%へ減少している。これにより、ボイドの少ない接合が可能であり、高温時にも接合部材が剥がれることがない。
以上の製造方法により、半導体装置1を容易かつ高い信頼性で製造することができる。
上述のように、本発明を実施するための形態を記載したが、この開示から当業者には様々な代替実施の形態、実施例が可能であることが明らかになるはずである。
図1のようにリードフレーム下面側をモールド樹脂から露出(ハーフモールド)させたが、リードフレーム下面側をモールド樹脂で覆ってもよい(フルモールド)。これにより、絶縁性の高い半導体装置とすることができる。
また、リードフレームを銅又は銅合金としたが、アルミニウム又はアルミニウム合金であってもよい。ただし、その表面には、接合材料やワイヤが接合可能なように、各種めっき処理が施されていることが好ましい。また、リードフレームに絶縁シート等を介して放熱板を接合することも可能である。これらにより、さらに放熱性を向上させることができる。
また、半導体チップをSiCで構成されたものとしたが、同様に大電力で動作する半導体素子が形成され、金属で構成された基体との間の熱膨張係数の差が大きなチップであれば、他の材料で構成されたチップを用いた場合であっても、上記の構成が有効であることは明らかである。例えば、半導体チップを、窒化ガリウム(GaN)、シリコン(Si)等で構成することもできる。これに応じて、半導体チップに形成される半導体素子も、適宜設定される。
また、上述の例では、単一チップの半導体装置としたが、リードフレームの上に複数の半導体チップが搭載されていてもよい。SiCとGaNとの組み合わせでもよい。また、独立した複数のリードフレームが用いられていてもよく、この際、リードフレームの構成が各々で異なっていてもよいことは明らかであり、例えば搭載する半導体チップの発熱量等に応じてリードフレームの構成を異ならせることもできる。すなわち、半導体モジュール内における基板や半導体チップの構成は、上述の効果を奏する限りにおいて適宜設定することができる。
1、半導体装置
2、半導体チップ
3、接合材料
4、リードフレーム
5、ワイヤ
6、モールド樹脂
7、SiC
8、電極
9、Ti
10、Al
11、Ni
12、Au
13、表面層
14、Au
15、Ni
16、Cu

Claims (4)

  1. 半導体チップと、前記半導体チップが上面側に接合材料で接合されたリードフレームと、前記半導体チップと前記リードフレームがモールド樹脂に封止された半導体装置において、前記半導体チップの下面側に電極を有し、前記電極はチタン層、アルミニウム層、ニッケル層、金層で構成され、前記リードフレームの上面側の表面層を有し、前記表面層はニッケル層、金層で構成され、前記接合材は金(Au)−ゲルマニウム(Ge)合金からなることを特徴とする半導体装置。
  2. 前記半導体チップは窒化珪素(SiC)で構成されたことを特徴とする請求項1に記載の半導体装置。
  3. 前記リードフレームは銅又は銅合金を主成分として構成されたことを特徴とする請求項1または請求項2に記載の半導体装置。
  4. 前記接合材料を用いて前記半導体チップを前記リードフレームに接合するチップ接合工程において、前記チップ接合工程は、真空リフローを用いることを特徴とする請求項1から請求項3までのいずれか1項に記載の半導体装置の製造方法。
JP2013168878A 2013-08-15 2013-08-15 半導体装置及びその製造方法 Pending JP2015037149A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013168878A JP2015037149A (ja) 2013-08-15 2013-08-15 半導体装置及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013168878A JP2015037149A (ja) 2013-08-15 2013-08-15 半導体装置及びその製造方法

Publications (1)

Publication Number Publication Date
JP2015037149A true JP2015037149A (ja) 2015-02-23

Family

ID=52687508

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013168878A Pending JP2015037149A (ja) 2013-08-15 2013-08-15 半導体装置及びその製造方法

Country Status (1)

Country Link
JP (1) JP2015037149A (ja)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5455168A (en) * 1977-10-12 1979-05-02 Hitachi Ltd Semiconductor device
JPH0793329B2 (ja) * 1987-03-10 1995-10-09 日本鉱業株式会社 半導体ペレツトの固定方法
JPH10163467A (ja) * 1996-11-27 1998-06-19 Hitachi Ltd 半導体装置及び電極形成方法
JP2000353709A (ja) * 1999-06-14 2000-12-19 Hitachi Ltd 半導体装置及びそれを用いた電子装置
JP2009054690A (ja) * 2007-08-24 2009-03-12 Denso Corp リードフレーム構造体

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5455168A (en) * 1977-10-12 1979-05-02 Hitachi Ltd Semiconductor device
JPH0793329B2 (ja) * 1987-03-10 1995-10-09 日本鉱業株式会社 半導体ペレツトの固定方法
JPH10163467A (ja) * 1996-11-27 1998-06-19 Hitachi Ltd 半導体装置及び電極形成方法
JP2000353709A (ja) * 1999-06-14 2000-12-19 Hitachi Ltd 半導体装置及びそれを用いた電子装置
JP2009054690A (ja) * 2007-08-24 2009-03-12 Denso Corp リードフレーム構造体

Similar Documents

Publication Publication Date Title
US10559538B2 (en) Power module
JP6199397B2 (ja) 半導体装置およびその製造方法
US10510640B2 (en) Semiconductor device and method for manufacturing semiconductor device
JP6300633B2 (ja) パワーモジュール
JP6983187B2 (ja) 電力用半導体装置
US20060263944A1 (en) System and method for die attach using a backside heat spreader
WO2014097798A1 (ja) 半導体装置
WO2011040313A1 (ja) 半導体モジュールおよびその製造方法
JP6308780B2 (ja) パワーモジュール
JP5023604B2 (ja) 半導体装置
WO2020110170A1 (ja) 半導体パッケージ、その製造方法、及び、半導体装置
JP6192561B2 (ja) 電力用半導体装置
JP6877600B1 (ja) 半導体装置
JP2019079905A (ja) 半導体装置および半導体装置の製造方法
WO2017183222A1 (ja) 半導体装置およびその製造方法
JP5919692B2 (ja) 半導体装置および半導体装置の製造方法
JP2014143342A (ja) 半導体モジュール及びその製造方法
JP2015026667A (ja) 半導体モジュール
US11398447B2 (en) Semiconductor device and method for producing semiconductor device
JP2015037149A (ja) 半導体装置及びその製造方法
JP2011100855A (ja) 電力用半導体装置
WO2021240944A1 (ja) 半導体装置
JP2005285885A (ja) 半導体装置
JP6794734B2 (ja) 半導体装置及び半導体装置の製造方法
JP2015167171A (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160525

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170321

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170323

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20170922