JPH0793329B2 - 半導体ペレツトの固定方法 - Google Patents
半導体ペレツトの固定方法Info
- Publication number
- JPH0793329B2 JPH0793329B2 JP62055003A JP5500387A JPH0793329B2 JP H0793329 B2 JPH0793329 B2 JP H0793329B2 JP 62055003 A JP62055003 A JP 62055003A JP 5500387 A JP5500387 A JP 5500387A JP H0793329 B2 JPH0793329 B2 JP H0793329B2
- Authority
- JP
- Japan
- Prior art keywords
- pellets
- wafer
- main surface
- protective film
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/27—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8319—Arrangement of the layer connectors prior to mounting
- H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/0132—Binary Alloys
- H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/156—Material
- H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
- H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Die Bonding (AREA)
Description
【発明の詳細な説明】 ［産業上の利用分野］ この発明は、半導体ペレットの支持台への固定方法に関
し、特にダイボンディングの自動化に利用して有効な技
術に関する。
し、特にダイボンディングの自動化に利用して有効な技
術に関する。
［従来の技術］ 従来、半導体ペレットをリードフレームやセラミック基
板等の支持台へ固定する方法として、例えば（１）Au−
Siなどの共晶合金箔の供給による溶着、（２）金属ペー
ストによる接着、（３）エポキシ等の樹脂による接着等
がある。
板等の支持台へ固定する方法として、例えば（１）Au−
Siなどの共晶合金箔の供給による溶着、（２）金属ペー
ストによる接着、（３）エポキシ等の樹脂による接着等
がある。
［発明が解決しようとする問題点］ 上記固定方法のうち金属ペーストや樹脂を用いる（２）
や（３）の接着方法は、量産性に優れているが、接合強
度や導電性、熱伝導性、耐熱性が低いという問題があ
る。これに対し、（１）の共晶合金箔を用いる方法は、
他の方法に比べて接合強度、導電性、熱伝導性および耐
熱性において優れている。
や（３）の接着方法は、量産性に優れているが、接合強
度や導電性、熱伝導性、耐熱性が低いという問題があ
る。これに対し、（１）の共晶合金箔を用いる方法は、
他の方法に比べて接合強度、導電性、熱伝導性および耐
熱性において優れている。
しかしながら、（１）の方法は、共晶合金箔を半導体ペ
レットに対応した大きさに切断して、それを支持台とペ
レットとの間に供給しなければならないので、半導体ペ
レットが小型になるほど箔の取り扱いが難しく、自動化
が困難になる。そのため、近年の半導体装置の急速な小
型化に対応しきれなくなりつつあるのが現状である。
レットに対応した大きさに切断して、それを支持台とペ
レットとの間に供給しなければならないので、半導体ペ
レットが小型になるほど箔の取り扱いが難しく、自動化
が困難になる。そのため、近年の半導体装置の急速な小
型化に対応しきれなくなりつつあるのが現状である。
この発明の目的は、接合強度や導電性、熱伝導性、耐熱
性に優れ、しかも半導体ペレットの小型化にかかわらず
支持台へのボンディングの自動化が可能な半導体ペレッ
トの固定方法を提供することにある。
性に優れ、しかも半導体ペレットの小型化にかかわらず
支持台へのボンディングの自動化が可能な半導体ペレッ
トの固定方法を提供することにある。
［問題点を解決するための手段］ 上記目的を達成するためこの発明は、半導体ウェーハの
活性領域側表面（以下、主面と称する）の反対側の表面
（以下、裏面と称する）に金属薄膜を形成した後、半導
体ウェーハの主面をフォトレジスト等の保護膜で被覆し
てから、Au系の合金メッキ浴中で裏面の金属薄膜上に共
晶合金メッキ層を形成し、しかる後、ウェーハ主面の保
護膜を除去して各ペレットに切断してから、支持台の上
に載置して溶着させるようにした。
活性領域側表面（以下、主面と称する）の反対側の表面
（以下、裏面と称する）に金属薄膜を形成した後、半導
体ウェーハの主面をフォトレジスト等の保護膜で被覆し
てから、Au系の合金メッキ浴中で裏面の金属薄膜上に共
晶合金メッキ層を形成し、しかる後、ウェーハ主面の保
護膜を除去して各ペレットに切断してから、支持台の上
に載置して溶着させるようにした。
［作用］ 上記した手段によれば、ウェーハ状態で溶着剤としての
共晶合金層が裏面に形成されているので、各ペレットご
とに共晶合金箔を提供する必要がなくなり、ペレットが
小型化されても取扱いが面倒とならず、ボンディング工
程の自動化が可能となり、しかも接合強度、導電性、熱
伝導性および耐熱性の良好なダイボンディングが可能と
なる。
共晶合金層が裏面に形成されているので、各ペレットご
とに共晶合金箔を提供する必要がなくなり、ペレットが
小型化されても取扱いが面倒とならず、ボンディング工
程の自動化が可能となり、しかも接合強度、導電性、熱
伝導性および耐熱性の良好なダイボンディングが可能と
なる。
［実施例］ 以下、本発明に係る半導体ペレットの固定方法の一実施
例を図面を用いて説明する。
例を図面を用いて説明する。
この実施例では、先ず第１図（ａ）に示すように主面に
素子活性領域が形成されたウェーハ１の裏面に、蒸着法
あるいはスパッタ法等により、合金メッキの下地となる
金属薄膜２を形成する。この金属薄膜２は、導電性を有
するものならばどのような金属でも良いが、その後形成
される金系共晶合金との関係で、導電性や熱伝導性を低
下させないため、金を中心にしたものが望ましく、例え
ば、Ti−Pt−Auのような三層金属膜あるいはCr−Auのよ
うな二層金属膜とするのがよい。ただし、この場合、チ
タン（Ti）やクロム（Cr）はウェーハとの密着性を良く
するためのものであり、また白金（Pt）は金がチタン層
へ拡散するのを防止するためのものであるので、金に比
べてかなり薄くてよい。
素子活性領域が形成されたウェーハ１の裏面に、蒸着法
あるいはスパッタ法等により、合金メッキの下地となる
金属薄膜２を形成する。この金属薄膜２は、導電性を有
するものならばどのような金属でも良いが、その後形成
される金系共晶合金との関係で、導電性や熱伝導性を低
下させないため、金を中心にしたものが望ましく、例え
ば、Ti−Pt−Auのような三層金属膜あるいはCr−Auのよ
うな二層金属膜とするのがよい。ただし、この場合、チ
タン（Ti）やクロム（Cr）はウェーハとの密着性を良く
するためのものであり、また白金（Pt）は金がチタン層
へ拡散するのを防止するためのものであるので、金に比
べてかなり薄くてよい。
第１図（ａ）の工程の次には、同図（ｂ）のように、そ
の後の合金メッキ処理からウェーハ１の主面を保護する
ため、ウェーハ１の主面にフォトレジスト等の保護膜３
を塗布する。
の後の合金メッキ処理からウェーハ１の主面を保護する
ため、ウェーハ１の主面にフォトレジスト等の保護膜３
を塗布する。
しかる後、このウェーハを合金メッキ浴槽内に浸漬し
て、電解もしくは無電解メッキを施して、第１図（ｃ）
のように、ウェーハ１の裏面の金属薄膜２の表面に、Au
−SiやAu−Ge,Au−Snのような金系共晶合金メッキ層４
を形成する。
て、電解もしくは無電解メッキを施して、第１図（ｃ）
のように、ウェーハ１の裏面の金属薄膜２の表面に、Au
−SiやAu−Ge,Au−Snのような金系共晶合金メッキ層４
を形成する。
次に、ウェーハ１の主面上の保護膜３を除去した後、第
１図（ｄ）のようにウェーハ１を切断して個々のペレッ
ト５に分割する。しかる後、各々のペレット５をリード
フレームやセラミック基板のような支持台６上に載置し
て加熱する。すると、共晶合金メッキ層４が溶融して、
ペレット５が支持台６上に溶着され（第１図（ｅ））、
均一かつ強固な接合が得られる。
１図（ｄ）のようにウェーハ１を切断して個々のペレッ
ト５に分割する。しかる後、各々のペレット５をリード
フレームやセラミック基板のような支持台６上に載置し
て加熱する。すると、共晶合金メッキ層４が溶融して、
ペレット５が支持台６上に溶着され（第１図（ｅ））、
均一かつ強固な接合が得られる。
上記実施例の方法を適用すると、ウェーハ状態で溶着剤
としての共晶合金層を形成することになるので、従来の
ように各ペレットごとに共晶合金箔を供給する必要がな
くなり、ペレットが小型化されても取扱いが面倒となら
ず、ボンディング工程の自動化が可能となる。また、従
来の共晶合金箔を用いた接合法では、溶着剤としての合
金箔の大きさはペレットの大きさによって決定されるた
め、場合によってはペレットの大きさが合金箔の生産限
界以下の大きさになり、ペレットの溶着が行なえなくな
ることも考えられる。
としての共晶合金層を形成することになるので、従来の
ように各ペレットごとに共晶合金箔を供給する必要がな
くなり、ペレットが小型化されても取扱いが面倒となら
ず、ボンディング工程の自動化が可能となる。また、従
来の共晶合金箔を用いた接合法では、溶着剤としての合
金箔の大きさはペレットの大きさによって決定されるた
め、場合によってはペレットの大きさが合金箔の生産限
界以下の大きさになり、ペレットの溶着が行なえなくな
ることも考えられる。
これに対し、上記実施例の方法によると、ボンディング
の際に既に一つ一つのペレットが溶着剤を所有している
ことになるので、直ちに支持台上に溶着することがで
き、ペレットの小型化にかかわらずボンディングの自動
化が可能となる。
の際に既に一つ一つのペレットが溶着剤を所有している
ことになるので、直ちに支持台上に溶着することがで
き、ペレットの小型化にかかわらずボンディングの自動
化が可能となる。
また、実施例の方法を適用すると、ペレットの大きさや
形状に無関係に溶着を行なえるので、多種のペレットを
同一支持台上に搭載するハイブリッドICに適用すると、
特に有効である。
形状に無関係に溶着を行なえるので、多種のペレットを
同一支持台上に搭載するハイブリッドICに適用すると、
特に有効である。
しかも、上記実施例を適用した半導体ペレットは、量産
化のために開発された従来の金属ペーストや樹脂接着剤
を用いる固定方法を適用した場合に比べて接合強度、導
電性、熱伝導性および耐熱性において優れている。
化のために開発された従来の金属ペーストや樹脂接着剤
を用いる固定方法を適用した場合に比べて接合強度、導
電性、熱伝導性および耐熱性において優れている。
さらに、共晶合金接合法には、前述した合金箔を用いる
方法の他に、リードフレーム等支持台の表面に金メッキ
を施しておいてこれを400〜450℃に加熱し、これにペレ
ットを密着させ、半導体基板（Si,Geなど）と金との間
で固相拡散により共晶合金を形成して接合させる方法が
あるが、この方法では、リードフレームの不必要な部分
にまで高価な金メッキがなされてしまいコスト高にな
る。
方法の他に、リードフレーム等支持台の表面に金メッキ
を施しておいてこれを400〜450℃に加熱し、これにペレ
ットを密着させ、半導体基板（Si,Geなど）と金との間
で固相拡散により共晶合金を形成して接合させる方法が
あるが、この方法では、リードフレームの不必要な部分
にまで高価な金メッキがなされてしまいコスト高にな
る。
また、リードフレーム等の必要な箇所にのみメッキを施
すのは技術的に困難であり、工程が複雑になる。
すのは技術的に困難であり、工程が複雑になる。
これに対し、上記実施例では、ペレットの裏面にウェー
ハの段階で溶着剤としての共晶合金層を形成するように
しているので、ウェーハ処理の一環としてペレット裏面
に共晶合金層を形成することができる。
ハの段階で溶着剤としての共晶合金層を形成するように
しているので、ウェーハ処理の一環としてペレット裏面
に共晶合金層を形成することができる。
そのため、必要な箇所にのみ容易に金メッキを行なって
コストダウンを図ることができるとともに、支持台への
メッキを行なう必要がなくなってボンディング工程が簡
略化される。
コストダウンを図ることができるとともに、支持台への
メッキを行なう必要がなくなってボンディング工程が簡
略化される。
なお、上記実施例では、金メッキの際にウェーハ表面を
保護するための保護膜としてフォトレジストを使用して
いるが、保護膜はフォトレジストに限定されるものでな
く、例えばワックスで保護しておいてメッキ後にトリク
レン等で洗浄したり、あるいはSiO2（酸化シリコン）や
SiNx（窒化シリコン）等の絶縁膜を蒸着法やCVD法ある
いはスパッタ法により保護膜を形成し、メッキ後にフッ
酸等で除去するようにしてもよい。要するに、メッキ浴
に対して不溶であればどのような被膜を保護膜として形
成してもよい。
保護するための保護膜としてフォトレジストを使用して
いるが、保護膜はフォトレジストに限定されるものでな
く、例えばワックスで保護しておいてメッキ後にトリク
レン等で洗浄したり、あるいはSiO2（酸化シリコン）や
SiNx（窒化シリコン）等の絶縁膜を蒸着法やCVD法ある
いはスパッタ法により保護膜を形成し、メッキ後にフッ
酸等で除去するようにしてもよい。要するに、メッキ浴
に対して不溶であればどのような被膜を保護膜として形
成してもよい。
ただし、上記ワックスや絶縁膜を保護膜とする方法は、
これを除去する際にウェーハにダメージを与えたり、汚
染するおそれがある。これに対し、フォトレジストを保
護膜とする方法は、他の方法に比べてウェーハ処理中何
度も使用されており、安全性が高い方法として実績があ
るので、最も望ましい方法といえる。
これを除去する際にウェーハにダメージを与えたり、汚
染するおそれがある。これに対し、フォトレジストを保
護膜とする方法は、他の方法に比べてウェーハ処理中何
度も使用されており、安全性が高い方法として実績があ
るので、最も望ましい方法といえる。
［発明の効果］ この発明は、半導体基板の活性領域側表面の反対側の基
板裏面に金属薄膜を一層または二層以上形成した後、半
導体基板の表面を保護膜で覆って、メッキ浴に浸漬して
基板裏面に金系の合金メッキ層を形成し、これを各ペレ
ットに切断してから支持台上に載置し、溶着させるよう
にしたので、ウェーハ状態で溶着剤としての共晶合金層
が裏面に形成されているため、各ペレットごとに共晶合
金箔を供給する必要がなくなるという作用により、ペレ
ットが小型化されても取扱いが面倒とならず、ボンディ
ング工程の自動化が可能となり、しかも接合強度、導電
性、熱伝導性および耐熱性の良好なダイボンディングが
可能となるという効果がある。
板裏面に金属薄膜を一層または二層以上形成した後、半
導体基板の表面を保護膜で覆って、メッキ浴に浸漬して
基板裏面に金系の合金メッキ層を形成し、これを各ペレ
ットに切断してから支持台上に載置し、溶着させるよう
にしたので、ウェーハ状態で溶着剤としての共晶合金層
が裏面に形成されているため、各ペレットごとに共晶合
金箔を供給する必要がなくなるという作用により、ペレ
ットが小型化されても取扱いが面倒とならず、ボンディ
ング工程の自動化が可能となり、しかも接合強度、導電
性、熱伝導性および耐熱性の良好なダイボンディングが
可能となるという効果がある。
第１図（ａ）〜（ｅ）は、本発明に係る半導体ペレット
の固定方法の一実施例を製造工程に示す断面図である。 １……半導体基板（ウェーハ）、２……金属薄膜、３…
…保護膜（フォトレジスト膜）、４……合金メッキ層、
５……ペレット、６……支持台。
の固定方法の一実施例を製造工程に示す断面図である。 １……半導体基板（ウェーハ）、２……金属薄膜、３…
…保護膜（フォトレジスト膜）、４……合金メッキ層、
５……ペレット、６……支持台。
Claims (2)
- 【請求項１】半導体基板の活性領域側表面の反対側の基
板裏面に金属薄膜を一層または二層以上形成した後、半
導体基板の表面を保護膜で覆って、メッキ浴に浸漬して
基板裏面に金系の合金メッキ層を形成し、これを各ペレ
ットに切断してから支持台上に載置し、溶着させるよう
にしたことを特徴とする半導体ペレットの固定方法。 - 【請求項２】上記保護膜はフォトレジストにより形成す
るようにしたことを特徴とする特許請求の範囲第１項記
載の半導体ペレットの固定方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62055003A JPH0793329B2 (ja) | 1987-03-10 | 1987-03-10 | 半導体ペレツトの固定方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62055003A JPH0793329B2 (ja) | 1987-03-10 | 1987-03-10 | 半導体ペレツトの固定方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63221634A JPS63221634A (ja) | 1988-09-14 |
| JPH0793329B2 true JPH0793329B2 (ja) | 1995-10-09 |
Family
ID=12986477
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62055003A Expired - Lifetime JPH0793329B2 (ja) | 1987-03-10 | 1987-03-10 | 半導体ペレツトの固定方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0793329B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2015037149A (ja) * | 2013-08-15 | 2015-02-23 | サンケン電気株式会社 | 半導体装置及びその製造方法 |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100332967B1 (ko) * | 2000-05-10 | 2002-04-19 | 윤종용 | 디지털 마이크로-미러 디바이스 패키지의 제조 방법 |
| DE602004010061T2 (de) * | 2004-03-09 | 2008-09-11 | Infineon Technologies Ag | Hochzuverlässige, kostengünstige und thermisch verbesserte Halbleiterchip-Befestigungstechnologie mit AuSn |
| CN102237286B (zh) * | 2010-05-06 | 2014-08-06 | 万国半导体(开曼)股份有限公司 | 一种用于超薄晶圆工艺的管芯贴片方法 |
-
1987
- 1987-03-10 JP JP62055003A patent/JPH0793329B2/ja not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2015037149A (ja) * | 2013-08-15 | 2015-02-23 | サンケン電気株式会社 | 半導体装置及びその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS63221634A (ja) | 1988-09-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2983486B2 (ja) | ろう材料層を有する半導体基体 | |
| JP3559432B2 (ja) | 半導体メタリゼイションシステムを形成する方法およびその構造 | |
| US4702941A (en) | Gold metallization process | |
| JPS59155950A (ja) | 半導体装置用セラミックパッケージ | |
| JPS62145758A (ja) | パラジウムを用いる銅製ボンデイングパツドの酸化防止法 | |
| JPH0793329B2 (ja) | 半導体ペレツトの固定方法 | |
| JP2802615B2 (ja) | 半導体基体を支持板上にろう接する方法 | |
| JPH07183304A (ja) | 半導体装置の製造方法 | |
| JPH03101234A (ja) | 半導体装置の製造方法 | |
| JPH038346A (ja) | ろう付け材料 | |
| JP3049478B2 (ja) | 半導体装置用リードフレーム及びその製造方法 | |
| US2973569A (en) | Semiconductor assembly methods | |
| JPH02232947A (ja) | 半導体集積回路装置およびその実装方法 | |
| JPS607139A (ja) | ボンデイング方法 | |
| JPS6148953A (ja) | 樹脂封止形半導体装置の製造方法 | |
| JPH038371A (ja) | 半導体装置 | |
| JPS63168043A (ja) | リ−ドフレ−ム | |
| JPS60143636A (ja) | 電子部品 | |
| JPS61225839A (ja) | バンプ電極の形成方法 | |
| JPS6010674A (ja) | 半導体素子の製造方法 | |
| JPS592177B2 (ja) | 大電力半導体装置の製造方法 | |
| JPH0140514B2 (ja) | ||
| JPH0693466B2 (ja) | シリコン半導体装置の製造方法 | |
| JPS59141237A (ja) | 半導体装置の製造方法 | |
| JPH01147087A (ja) | 銅タングステン合金のめっき前処理方法 |