JPH038371A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH038371A
JPH038371A JP14364789A JP14364789A JPH038371A JP H038371 A JPH038371 A JP H038371A JP 14364789 A JP14364789 A JP 14364789A JP 14364789 A JP14364789 A JP 14364789A JP H038371 A JPH038371 A JP H038371A
Authority
JP
Japan
Prior art keywords
film
semiconductor substrate
back electrode
silicon
palladium
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP14364789A
Other languages
English (en)
Inventor
Yoichi Shinshi
進士 洋一
Masahito Mitsui
昌仁 三井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP14364789A priority Critical patent/JPH038371A/ja
Publication of JPH038371A publication Critical patent/JPH038371A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02Bonding areas ; Manufacturing methods related thereto
    • H01L24/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [産業上の利用分野] 本発明は半導体装置に適用して有効な技術に関するもの
で、例えば、金属よりなる裏面電極とシリコンよりなる
半導体基板とを備える半導体装置に利用して有効な技術
に関するものである。
[従来の技術] 半導体装置のシリコン(Si)基板側の端面には一般的
に裏面電極が形成されている。この裏面電極は、大電流
を流すffi源用の整流素子、パワーIC、パワートラ
ンジスタ等のパワー素子においては、例えばチタン(T
i)−銅(Cu)−銀(Ag)やチタン−ニラ、ケル(
Ni、)−銀等の多層電極により構成されており、一方
小電流を流す素子においては、例えば金(Au)等の単
N電極や金−銀等の2層電極により構成されている。
上記裏面電極を有する半導体装置の一例を示したのが第
2図であり、同図には電源用のショットキーダイオード
の裏面電極部及びその近傍部位が示されている。
同図において、符号1はシリコン半導体基板を。
7はチタン膜4−銅膜5−銀膜6よりなる裏面電極をそ
れぞれ示しており、この裏面電極7とシリコン半導体基
板1とは接着漕をなす低分子C=H化合物層8により接
合されている。この低分子C=H化合物層8は上記シリ
コン半導体基板1を、例えば石油系ピッチワックスを有
機溶剤に溶解した溶液に浸漬し、その後の洗浄工程にお
いて余分なC=H化合物層を除去し、所要のC=H化合
物層を残すことにより形成されており、上記チタン膜4
、銅膜5、銀膜6はその順に順次蒸着することにより形
成されている。
因に、低分子C=H化合物層8、チタン膜4、銅膜5、
銀膜6の各膜厚はそれぞれ300人、1500人、40
00人、1.3μmとなっている。
[発明が解決しようとする課題] しかしながら、上記半導体装置においては以下の問題点
がある。
すなわち、上記低分子C=H化合物層8を再現性良く安
定に形成することが非常に難しく、C=H化合物層8の
膜厚が必要以上に厚くなったり薄くなったりすることが
あり、そのようになると、その後形成される裏面電極7
(実際はチタン膜4)のシリコン半導体基板1に対する
密着性が悪くなり、電極形成工程以降の特にペレット付
は工程や、パワーサイクル、温度サイクル試験等におい
て、裏面ft極7がシリコン半導体基板1から剥離して
しまい、信頼性が損ねられるという問題点があった。
また、低分子C=H化合物層8の形成を特殊なワックス
処理により行なわなければならず、しかも上述の如くそ
の膜厚を一定とした吸着形成は非常に難しいので、工程
が煩雑となるという問題点もあった。
本発明は係る問題点に鑑みなされたものであって、裏面
電極の半導体基板からの剥離が確実に防止され、信頼性
が向上されると共に、その製造を簡易に行ない得る半導
体装置を提供することを目的としている。
[課題を解決するための手段] 本願において開示される発明のうち代表的なものの概要
を説明すれば、下記のとおりである。
すなわち、金属よりなる裏面電極とシリコンよりなる半
導体基板との界面にパラジウム膜を形成したものである
[作用] 上記した手段によれば、金属よりなる裏面電極とシリコ
ンよりなる半導体基板との界面にパラジウム膜を形成す
るようにしたので、該パラジウムは金属に対して密着性
が良い一方、シリコンに対して一部がシリサイド化する
と共にシリコンとパラジウムとの共晶温度は高温である
という作用によって、裏面電極と半導体基板とが熱的に
安定にしかも強固に接合されるようになり、裏面電極の
半導体基板からの剥離を確実に防止し、信頼性を向上す
るという上記目的が達成されることになる。
また、裏面電極と半導体基板との界面のパラジウム膜の
形成は比較的容易であるという作用によって、簡易に製
造するという上記目的が達成されることになる。
[実施例] 以下、本発明の実施例を図面を参照しながら説明する。
第1図には本発明に係る半導体装置の実施例が示されて
いる。その概要を説明すれば次のとおりである。
第1図には電源用のショットキーダイオードの裏面電極
部及びその近傍部位が示されている。
同図において、符号1はシリコン半導体基板を、7はチ
タン膜4−銅膜5−銀膜6よりなる裏面電極をそれぞれ
示している。チタン膜4は膜厚が約1500人で、銅膜
5と後述するパラジウム(Pd)膜3との間の相互拡散
防止層及び該パラジウム膜3との接着層として機能する
ものであり、銅膜5は膜厚が約4000〜5000人で
、−組立工程におけるハンダペレット付けの際のハンダ
との接合層として機能するものであり、銀膜6は膜厚が
約1.3μmで、銅膜5の酸化防止膜として機能するも
のである。この裏面電極7とシリコン半導体基板1とは
、膜厚が約1000人のパラジウム膜3及びこのパラジ
ウム膜3の一部がシリサイド化したパラジウムシリサイ
ド(PdSiz)膜3aにより接合されている。このパ
ラジウムは金属、特にチタンに対して非常に密着性が良
く、しかも熱を加えるとシリコンに対して一部がシリサ
イド化するという特性を有していると共に、シリコンと
の共晶温度が800℃と高温となっているので、裏面電
極7とシリコン半導体基板1との接合は熱的に安定にし
かも強固となっている。
このパラジウム膜3は、周知の抵抗加熱蒸着装置におい
て基板温度を200℃前後にするという比較的簡易な方
法により蒸着形成されており、その時同時にシリコン半
導体基板1側のパラジウム膜3の一部がシリサイド化さ
れ、パラジウムシリサイド膜3aが形成されるようにな
っている。このパラジウム膜3のシリサイド化は、裏面
電極7形成後に行なわれる熱処理(450℃、窒素ガス
雰囲気中に10分間)によりさらに活発になされるよう
になっており、さらに裏面電極7とシリコン半導体基板
1との接合が強固となるようになっている。
このように構成される半導体装置によれば次のような効
果を得ることができる。
すなわち、金属よりなる裏面電極7とシリコンよりなる
半導体基板1との界面にパラジウム膜3を形成するよう
にしたので、該パラジウムは金属に対して密着性が良い
一方、シリコンに対して一部がシリサイド化すると共に
シリコンとパラジウムとの共晶温度は高温であるという
作用により、裏面1!極7と半導体基板1とが熱的に安
定にしかも強固に接合されるようになり、裏面電極7の
半導体基板1からの剥離が確実に防止され、信頼性の向
上を図ることが可能となる。
また、裏面電極7と半導体基板1との界面のパラジウム
膜3の形成は比較的容易であるという作用により、簡易
に製造することが可能となる。
以上本発明者によってなされた発明を実施例に基づき具
体的に説明したが、本発明は上記実施例に限定されるも
のではなく、その要旨を逸脱しない範囲で種々変更可能
であることはいうまでもない。
例えば、上記実施例おいては、裏面電極7をチタン−銅
−銀の多層電極により構成するようにしているが、本発
明はチタン−ニッケルー銀の多層電極やその他の材質か
らなる多層電極に対しても適用可能であり、また金等よ
りなる単層電極や金−銀等よりなる2層電極に対しても
同様に適用でき、要は裏面電極7を金属で形成するよう
にした半導体装置全てに対して適用可能である。
なお、本発明は、電源用のショットキーダイオードに対
してのみ適用されるものではなく、パワーIC、パワー
トランジスタ等のパワー素子や大電流を流さない整流素
子、トランジスタ等にも同様に適用可能であり、要は金
属よりなる裏面電極とシリコンよりなる半導体基板とを
有する半導体装置全てに対して適用可能である。
[発明の効果コ 本願において開示される発明のうち代表的なものによっ
て得られる効果を簡単に説明すれば下記のとおりである
すなわち、金属よりなる裏面電極とシリコンよりなる半
導体基板との界面にパラジウム膜を形成するようにした
ので、該パラジウムは金属に対して密着性が良い一方、
シリコンに対して一部がシリサイド化すると共にシリコ
ンとパラジウムとの共晶温度は高温であることから、裏
面電極と半導体基板とが熱的に安定にしかも強固に接合
されるようになる。その結果、裏面電極の半導体基板か
らの剥離が確実に防止され、信頼性の向上を図ることが
可能となる。
また、裏面電極と半導体基板との界面のパラジウム膜の
形成は比較的容易であることから、簡易に製造すること
が可能となる。
【図面の簡単な説明】
第1図は本発明に係る半導体装置の実施例の要部の縦断
面図、 第2図は従来技術に係る半導体装置の要部の縦断面図で
ある。 1・・・・半導体基板、3・・・・パラジウム膜、7・
・・・裏面電極。

Claims (1)

  1. 【特許請求の範囲】 1、金属よりなる裏面電極とシリコンよりなる半導体基
    板との界面にパラジウム膜を形成したことを特徴とする
    半導体装置。 2、前記裏面電極は異種金属の積層構造となっているこ
    とを特徴とする特許請求の範囲第1項記載の半導体装置
    。 3、前記半導体装置に対しては、該パラジウム膜のパラ
    ジウムシリサイド化を促進する熱処理がなされることを
    特徴とする特許請求の範囲第1項または第2項記載の半
    導体装置。
JP14364789A 1989-06-05 1989-06-05 半導体装置 Pending JPH038371A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP14364789A JPH038371A (ja) 1989-06-05 1989-06-05 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP14364789A JPH038371A (ja) 1989-06-05 1989-06-05 半導体装置

Publications (1)

Publication Number Publication Date
JPH038371A true JPH038371A (ja) 1991-01-16

Family

ID=15343649

Family Applications (1)

Application Number Title Priority Date Filing Date
JP14364789A Pending JPH038371A (ja) 1989-06-05 1989-06-05 半導体装置

Country Status (1)

Country Link
JP (1) JPH038371A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5529958A (en) * 1993-09-17 1996-06-25 Nec Corporation Method of manufacturing a semiconductor device having silicide
JP2004349428A (ja) * 2003-05-21 2004-12-09 Tadahiro Omi 半導体装置およびその製造方法
WO2006038305A1 (ja) * 2004-10-01 2006-04-13 Tadahiro Ohmi 半導体装置およびその製造方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5529958A (en) * 1993-09-17 1996-06-25 Nec Corporation Method of manufacturing a semiconductor device having silicide
JP2004349428A (ja) * 2003-05-21 2004-12-09 Tadahiro Omi 半導体装置およびその製造方法
JP4700264B2 (ja) * 2003-05-21 2011-06-15 財団法人国際科学振興財団 半導体装置
WO2006038305A1 (ja) * 2004-10-01 2006-04-13 Tadahiro Ohmi 半導体装置およびその製造方法
US8227912B2 (en) 2004-10-01 2012-07-24 Foundation For Advancement Of International Science Semiconductor device with Cu metal-base and manufacturing method thereof

Similar Documents

Publication Publication Date Title
JP2984068B2 (ja) 半導体装置の製造方法
JP3559432B2 (ja) 半導体メタリゼイションシステムを形成する方法およびその構造
US9683278B2 (en) Diffusion solder bonding using solder preforms
JPH04326534A (ja) 半導体装置のチップボンディング方法
KR960032613A (ko) 반도체장치와 그 제조방법 및 구리(Cu)제 리드
JPH0136254B2 (ja)
US6519845B1 (en) Wire bonding to dual metal covered pad surfaces
JP3971456B2 (ja) 装着SiCダイ及びSiC用ダイ装着方法
US6376910B1 (en) Solder-on back metal for semiconductor die
JP2007005368A (ja) 半導体装置の製造方法
WO2007034791A1 (ja) 半田層及びこれを用いた放熱基板並びにその製造方法
JPH09129647A (ja) 半導体素子
JP4344560B2 (ja) 半導体チップおよびこれを用いた半導体装置
WO2008050251A1 (en) Backside wafer contact structure and method of forming the same
JPH038371A (ja) 半導体装置
JP2888385B2 (ja) 受発光素子アレイのフリップチップ接続構造
TWI231019B (en) Lead frame and manufacturing method thereof and a semiconductor device
JP2011193007A (ja) 半導体チップおよびこれを用いた半導体装置
JP2003347368A (ja) テープ構造体およびその製造法
JPH11233542A (ja) 半導体装置及びその製造方法
JP2813409B2 (ja) 半導体チップの接続方法
JP2768448B2 (ja) 半田バンプの形成方法
JP6356478B2 (ja) 半導体装置の製造方法
JPH0793329B2 (ja) 半導体ペレツトの固定方法
JPS5833833A (ja) 半導体装置の電極形成法