JP2004349428A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法 Download PDFInfo
- Publication number
- JP2004349428A JP2004349428A JP2003144108A JP2003144108A JP2004349428A JP 2004349428 A JP2004349428 A JP 2004349428A JP 2003144108 A JP2003144108 A JP 2003144108A JP 2003144108 A JP2003144108 A JP 2003144108A JP 2004349428 A JP2004349428 A JP 2004349428A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- substrate
- semiconductor
- plane
- metal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Bipolar Integrated Circuits (AREA)
- Bipolar Transistors (AREA)
Abstract
【課題】大電力トランジスタでは半導体基板の厚さを２００ｍｍ以下にすると、機械的強度が低下し素子が破断する等の問題が生じ、この結果、基板の抵抗が大きいと云う欠点があった。
【解決手段】半導体装置用基板として、金属基板を用い、当該金属基板を第１の金属からなる金属基体と、該金属基体を覆う第２の金属からなる接続金属層とによって構成すると共に、接続金属層上に第１の金属の拡散を防止する拡散防止層を設けた構造を有する基板が得られる。
【選択図】 図１
【解決手段】半導体装置用基板として、金属基板を用い、当該金属基板を第１の金属からなる金属基体と、該金属基体を覆う第２の金属からなる接続金属層とによって構成すると共に、接続金属層上に第１の金属の拡散を防止する拡散防止層を設けた構造を有する基板が得られる。
【選択図】 図１
Description
【０００１】
【発明の属する技術分野】
本発明は高速および大電力で動作する半導体素子およびその製造方法に係る。
【０００２】
【従来の技術】
マイクロ波帯域で動作する高速トランジスタや電力変換に用いられる大電力トランジスタは家電製品をはじめ、様々な分野で応用されている。
【０００３】
高速トランジスタや大電力トランジスタを構成する半導体素子としては、バイポーラトランジスタ、サイリスタ、ＧＴＯ、ＩＧＢＴ、ＭＯＳＦＥＴなどがある。これらの素子は大電力をパルス信号で高速にＯＮ／ＯＦＦする必要があり、電源耐圧と高速性を両立する目的で、平面上に形成される集積回路用基板とは異なる半導体基板が用いられてきた。
【０００４】
これらの素子を構成するために用いられてきた半導体基板は図１３に示すように、基板基体である高濃度ｎ型半導体シリコン層１３０１の上に素子を作成する領域である低濃度ｎ型半導体シリコン層１３０２を積層した構造（あるいは、半導体の導伝形を反転させた、高濃度ｐ型半導体シリコン層の上に低濃度ｐ型半導体シリコン層を積層した構造）を有する２層構造の基板が用いられてきた。この基板の上にイオン注入技術、不純物拡散技術、リソグラフィ技術などを使用して、３層ないし４層の不純物濃度あるいは導伝形の異なる半導体シリコン層を形成して所望の半導体素子を形成していた。このように形成した半導体素子は基板の裏面側から表面側（あるいはその反対向き）に電流が流れるため製造されたばかりの素子では基板が厚く２００ｍｍ〜１ｍｍの厚さがあるため、素子に直列に挿入される基板の電気抵抗が大きい。従って、最終的に支持基板である高不純物濃度シリコン基板の裏面研磨技術を用いて基板の裏面を研磨し２０ｍｍ〜２００ｍｍとすることで、直列電気抵抗を減じる目的で素子の基板厚みを減少せしめた後、裏面に金属電極を設けて半導体素子を完成していた。
【０００５】
裏面研磨の終わった半導体素子の厚さは、２００ｍｍ程度である。これ以上、薄くすると機械的強度が低下し素子が破断する等の問題が生じてしまっていた。
【０００６】
それゆえ、素子の破断等の問題がない、半導体層の薄い基板が求められてきた。
【０００７】
上述のような裏面研磨法を用いないで金属基板上に薄いシリコン結晶層を有する構造を形成する技術として特許第３１９１９７２号公報記載のように、シリコン単結晶基板上に陽極化成法により、多孔質シリコン層を形成し、その後、９５０℃程度の温度にてシリコン単結晶をエピタキシャル成長させ、これを金属基板を８００℃の温度で接合した後、上記多孔質シリコン層にてシリコン基板を分離し、薄いシリコン層を有する金属基板を作成する技術があるが、８００℃以上という高温を用いるため、金属原子の半導体層への拡散の問題が生じ、また上記エピタキシャル層をあらかじめ多層化する際の不純物濃度プロファイルの制御が極めて困難であり、単層あるいは２層の積層半導体層しか得られないため半導体素子の製造が簡略化できないという問題が生じていた。
【０００８】
また、従来の半導体素子に用いられる半導体シリコン結晶の面方位は、ＭＯＳＦＥＴやＩＧＢＴにおいてはシリコン・ゲート絶縁膜界面の界面準位密度が少なく、絶縁耐圧の高い良質な酸化膜が得られるのは、｛１００｝面方位のみであった。
【０００９】
従来の縦形半導体素子は縦方向にｎ型とｐ型の両極性の素子を形成することが困難であり、インバータなどの半導体回路を形成する場合、個別の半導体素子を配線基板上に実装することで形成していた。
【００１０】
【発明が解決しようとする課題】
半導体素子の形成工程に立ち返れば、半導体素子を形成するために、不純物イオン注入、拡散などの工程が数多く必要であり、また、それらの多くが１０００℃近くの熱工程を要するため、素子中の不純物分布の制御が難しく、歩留まりが低下するため素子の価格が上昇する問題が生じてしまっていた。
【００１１】
基板面方位としては、製造技術の観点から｛１００｝面を利用することしかできなかったため、電子および正孔の拡散定数が小さく、素子の電流導通あるいは遮断の速度を高くできない問題が生じてしまっていた。
【００１２】
さらに、素子がシリコン基板上に形成されていたために、素子の発熱が素子外へ放出されにくく、素子の温度が上昇するため、電子あるいは正孔の極端な増加が生じ、素子が熱的に暴走したり、複雑な温度補償回路を必要とするといった問題が生じてしまっていた。
【００１３】
さらに従来、複数の縦形半導体素子を単一の半導体基板上に形成することが困難であったため、これらの半導体素子を用いて形成した半導体装置が大型化する問題が生じていた。
【００１４】
上述の半導体装置が集積化できずに大型化する問題は、隣接する半導体素子を結ぶ配線が長距離化する問題を生じ、これにより配線のもつ寄生容量、インダクタンスが上昇し該半導体装置が高速化できないという問題を生じてしまっていた。
【００１５】
本発明の目的は、このような問題を解決し、従来技術では到達し得ない薄い半導体層の導入を可能にし、基板の直列抵抗を減少せしめ、素子の動作速度を高速にし、また、素子製造前にあらかじめ不純物濃度プロファイルの制御された基板を容易に入手可能にし、半導体素子の製造原価を低減せしめることにある。
【００１６】
さらに、本発明の目的は、高い電子拡散定数および正孔拡散定数を得ることのできる｛１１０｝面を素子中に用いることにより電流を高速に導通あるいは遮断することのできる素子を形成することにある。ここで、｛１１０｝面方位とは結晶学的に（１１０）面と等価な面を表し、例えば（０１０）面、（００１）面などを総称する面方位のことである。
【００１７】
さらに、複数の該半導体素子を用いて形成した半導体装置にあっては、該半導体素子を単一半導体基板上に形成することで、素子間を結ぶ配線を短距離化し、配線の持つ寄生容量、インダクタンスを減少せしめ、もって該半導体装置を高速に駆動せしめることにある。
【００１８】
【課題を解決するための手段】
本発明は係る従来の課題を解決するために、本発明は、金属基体からなる基板上に半導体層が形成されている半導体基板であって、該金属基板は第１の金属からなる金属基体と、該金属基体を構成する金属が半導体層中へ拡散することを防ぐ拡散防止層と、該金属基板と半導体層を電気的に接続するための第２の金属からなる接続金属層とからなり、該半導体層にあっては｛１１０｝面方位と該面方位と等価な面方位のうちの一つからなるシリコン層であり、さらに該半導体層は導伝形の異なる複数の半導体層からなることを特徴とする。
【００１９】
また、本発明の半導体素子は、｛１１０｝面方位およびそれと等価な面方位のシリコン結晶にバイポーラトランジスタ、縦形ＭＯＳＦＥＴ、ＩＧＢＴを単独あるいは複数に組み合わせて形成することを特徴とする。また、本発明の縦形半導体素子は、極性の異なる複数の該縦形半導体素子を素子分離領域で分離し、単一の基板上に集積したことを特徴とする。
【００２０】
更に、本発明の半導体素子は、金属基板上に形成されており、金属基板の直上に位置する半導体層の厚さは２０ｍｍ以下であることを特徴とする。また、本発明の半導体基板および半導体素子の形成方法は、金属基板上に導伝形の異なる複数の半導体層を有する半導体基板の製造方法であって、シリコン基板上に多孔質シリコンを形成する工程と、該多孔質シリコン上に複数の導伝形を有する半導体層をエピタキシャル成長する工程と、該エピタキシャルシリコン層と金属基板を貼り合わせる工程と、該金属基板と該エピタキシャルシリコン層を有する半導体基板が張り合わされた基板から、該エピタキシャルシリコン層と多孔質シリコン層の界面において、該半導体基板を切り離す工程とを含むことを特徴とする。更に、本発明の半導体素子および半導体基板の製造方法は上述の工程に加えて、極性の異なる複数の該縦形半導体素子を同一基板上に形成する工程と、該半導体素子を電気的に分離するための素子分離領域を形成する工程を含むことを特徴とする。
【００２１】
また、本発明の半導体基板および半導体素子の形成方法は、６００℃以下の低温で該エピタキシャルシリコン層を形成する工程を含むことを特徴とする。
【００２２】
本発明によれば、｛１１０｝面方位の結晶からなる不純物濃度プロファイルが制御された半導体シリコン層を低抵抗金属基板上に６００℃程度以下の低温であらかじめ積層することで、金属基板上に半導体層を形成した構造となっているため、従来の問題となっていた裏面研磨における基板破断の問題がなく半導体層を薄くできるため、不要な寄生抵抗を減少せしめることが可能となり素子を高速に駆動することができ、従来２００ｍｍ程度あった半導体層の厚みを２０ｍｍ以下にまで減少せしめることで縦形半導体素子の直列抵抗を減少することができる。
【００２３】
図１２は基板厚さに対するバイポーラトランジスタの遮断周波数をプロットしたものであり、エミッタ、ベース、コレクタ、の各層について導伝形、基板濃度、厚さをそれぞれ、ｎ型１×１０２０ｃｍ−３、０．７ｍｍ；ｐ型５×１０１８ｃｍ−３、０．０２ｍｍ；及び、ｎ型２×１０１７ｃｍ−３、０．５ｍｍとし、コレクタ層が接する基板についてｎ型１×１０２０ｃｍ−３とした場合の依存性について示したものである。基板は素子の直列抵抗を減じるために、できるだけ低抵抗であることが必要であり、基板の不純物濃度は基板抵抗率が十分低い１ｍＷｃｍ程度以下となる１×１０２０ｃｍ−３程度もしくはそれ以上が必要である。基板厚さが２０ｍｍを超えたところから遮断周波数の劣化が始まり、従来の基板厚さである２００ｍｍでは遮断周波数が最大値の半分程度までに劣化する。
【００２４】
本発明によれば２０ｍｍ以下の基板を導入することで、素子を高速に駆動せしめることができる。上述のｎ型基板は、反対の導伝形であるｐ型基板を１×１０２０ｃｍ−３程度、もしくはそれ以上の不純物濃度で用いても同様の効果を得ることができる。さらに、本発明によれば半導体層を構成する半導体シリコン層は基板表面に平行な｛１１０｝面の面方位を有する結晶を用いることにより、電子あるいは正孔の拡散定数を増加せしめ、高速に電流を導通あるいは遮断することができる。さらに、半導体層を貫通する素子分離領域を設けることで、単一基板上に複数の縦形半導体素子を形成し、さらに半導体層両面に配線を形成することにより、該半導体素子を集積化し、これによって、形成された半導体装置を小型化することで、素子および配線のもつ寄生容量およびインダクタンスを減少することができるため、従来問題となっていた素子の動作遅延やサージ電圧の発生の問題を緩和することができる。
【００２５】
さらに、本発明の半導体基板によれば、縦形半導体層の両面に配線層を形成できるため、従来個別素子を配線基板上に実装することでしか得ることのできなかった縦形半導体素子のインバーターやＥＣＬ（エミッタ結合素子）を単一の基板上に簡単に形成できるため、縦形半導体を用いた様々な集積回路が実現できる。
【００２６】
本発明でいう｛１１０｝面方位とは結晶学的に（１１０）面と等価な面方位であり、例えば（０１１）面、（１０１）面等を総称する。また、｛１１０｝面方位に必ずしも完全に一致していなくても、本発明の目的はほぼ同等に達成でき、例えば（５１１）面、（３３１）面、（２２１）面、（３２１）面、（５３１）面、（２３１）面、（３５１）面、（３２０）面、（２３０）面など、｛１１０｝面方位に近い面方位を用いてもよい。
【００２７】
さらに、本発明の半導体基板によれば、金属基板の上に半導体層が形成された構造となっているため、従来の縦形半導体素子で問題となっていた素子の直列抵抗を十分に小さくすることができ、高速に電流を導通あるいは遮断することができる。さらに、金属基板を用いることで、基板の熱伝導率が向上するため、素子の発熱を除去し、該発熱による素子の熱暴走を抑制することができる。
【００２８】
さらに、本発明の半導体基板によれば、上述のように導伝形の異なる複数の半導体層が６００℃程度以下の低温で、あらかじめ形成されており、不純物プロファイルを精密に制御することができるため、隣接する半導体層間で略階段状の急峻な不純物プロファイルを得ることができるため、導伝形の極性の異なる半導体層間で形成される空乏層領域を極小にすることができ、ベース層の薄い、あるいはチャネル長の短い、高性能の素子を簡単な工程で製造することができる。
【００２９】
本発明でいう略階段上の不純物濃度プロファイルとは隣接する半導体層が共に６００℃程度以下の低温において、エピタキシャル成長法によって形成されており、接合界面において相互に不純物の拡散が小さい急峻な濃度プロファイルが得られている状態を指し、固層拡散法やイオン注入法では得ることのできない不純物プロファイルを得ることができる。
【００３０】
シリコン中に存在する不純物であるＡｓ，Ｐ，Ｂ，Ｓｂなどにおける６００℃におけるシリコン中の拡散定数は１０−２０ ｃｍ２／ｓ 程度以下であり、その雰囲気中にいる時間と拡散定数の積の平方根で定義付けられる拡散距離は１時間では０．６オングストロームであって、本発明において６００℃以下の低温とはシリコン中で不純物の拡散が生じない領域を指す。
【００３１】
【発明の実施の形態】
（実施例１）
本発明の実施例１に係る半導体基板の構造および製造方法について図１を用いて以下に説明する。以下でいう導伝形とはシリコン半導体におけるｎ型およびｐ型半導体を指し、不純物濃度の変化も導伝形の違いに含まれる。図１は本実施例に係るバイポーラトランジスタ基板の断面構造である。図１において、本バイポーラトランジスタ基板は、エミッタ層を形成するための第１の導伝形を有するＳｉ層１０１と、ベース層を構成するための第２の導伝形として第１の導伝形とは反対の導伝形を有するＳｉ層１０２と、コレクタ層を構成するための第３の導伝形を有するＳｉ層１０３と、コレクタ電極接触領域を形成するための第４の導伝形を有するＳｉ層１０４と該第４の導伝形を有するＳｉ層に接続され、コレクタ電極を形成する金属基板１０８と上記半導体層と金属基板を接合する接合層１０７とによって構成される。
【００３２】
図示された金属基板１０８は第１の金属（例えば、Ｃｕ）によって形成された基体と当該基体を覆うように形成された第２の金属（例えば、Ｎｉ）からなる接続金属層とによって構成されている。
【００３３】
本発明のバイポーラトランジスタ基板は、金属基板上に複数の導伝形を有するＳｉ層があらかじめ形成されてなり、前記第４の導伝形を有するＳｉ層１０４は不純物濃度が１×１０２０ｃｍ−３程度以上で厚さが２０ｍｍ以下であるため、形成した素子の直列抵抗を減少でき、高速に動作する素子を簡単に形成することができる。さらに、該Ｓｉ層は｛１１０｝面方位を有するＳｉ単結晶であり、従来の｛１００｝面方位の基板を用いた場合に比べ拡散定数が大きく動作速度を向上できる。
【００３４】
また、該Ｓｉ層は６００℃程度以下の低温エピタキシャル成長で形成され、不純物プロファイルが精密に制御されているため、高性能の素子を簡単に製造することができる。このようなバイポーラトランジスタ基板の製造方法を図２を用いて説明する。図２は本実施例１に係るバイポーラトランジスタとして、ｎｐｎ型バイポーラトランジスタ用基板を例に取りその製造方法を示したものであり、次のようにして形成される。
【００３５】
まず、陽極化成法を用いて｛１１０｝面を有するシリコン基板２０１上に、エピタキシャル成長の基体となり後に該シリコン基板とシリコン層を分離するための多孔質シリコン層２０２を形成し（図２（ａ））、これを１２００℃の水素雰囲気で処理することにより表面の微細孔を封止する。４００℃の温度でスパッタ法によりエミッタ層となるｎ型シリコン２０３のエピタキシャル成長を行う。次に同様の手法を用いて、ｐ型ベース層２０４、ｎ型コレクタ層２０５、ｎ型高濃度コレクタ層２０６を順にエピタキシャル成長する（図２（ｂ））。各層の厚さはそれぞれ０．７ｍｍ、０．０２ｍｍ、０．５ｍｍ、０．１ｍｍとし、不純物濃度は１×１０２０ ｃｍ−３， ５×１０１８ ｃｍ−３， ２×１０１７ ｃｍ−３， １×１０２０ｃｍ−３とした。これらの値は、素子の使用目的、耐圧により可変可能である。ただし、高濃度コレクタ層２０６については、低抵抗化の目的から十分に薄いことが望ましく、２０ｍｍ以下が望ましい。これは、図１１に示すように、２０ｍｍ以上に厚い高濃度コレクタ層の場合、コレクタ電極の電気抵抗が上昇するため、これとコレクタ容量との積で定義づけられる、コレクタ充電時間が大きくなり、動作速度を示す遮断周波数が低下するためである。
【００３６】
次に、図２（ｃ）に示すように、素子の支持基板となる、あらかじめ作成した後述の金属基板２０８と上述のシリコン基板を接合する。金属基板のシリコン基板との貼り合わせ界面にはＮｉが成膜されておりＲＴＡ法などにより５００℃程度以下の温度でシリサイド化反応により金属基板と半導体層の貼り合わせを行うシリサイド層２０７が形成され接合される。
【００３７】
上述の金属基板は以下の様に形成される。まず、金属基板の基体となるＣｕ基板を用意する。該Ｃｕ基板の厚さは、機械的強度上問題の生じない２００ｍｍとした。続いてこのＣｕ基板表面に、Ｃｕのシリコン層への拡散を防ぐために基板の表面にＴａＮを例えば通常のスパッタ法により形成する。前記ＴａＮをスパッタ成膜したＣｕ基板全面に、金属基板表面のパシベーションおよびＳｉとのシリサイド化による基板張り合わせを４００ ￣５００℃ 程度以下の低温で行えるＮｉをメッキ法によって形成する。このようにして前記金属基板は形成される。
【００３８】
金属基板の基体となる材料はＣｕに限られず、基板抵抗が前記高濃度コレクタ層に比べ十分小さくできる、Ａｕ，Ａｇなど１００ｍＷｃｍ程度以下の抵抗率をもつ導電性金属もしくは金属化合物であればよい。
【００３９】
また、拡散防止層はＴａＮに限られず、ＴａＳｉＮ、ＴｉＮ、ＴｉＳｉＮなどＳｉ中への金属基板を構成する元素の拡散を防げるものであれば良い。
【００４０】
また、シリサイド化による張り合わせ材料として作用する接続金属層のＮｉはこれに限られず、Ｔｉ、Ｃｏなど５００℃程度以下の低温でＳｉとのシリサイド化反応を生じ、基板の張り合わせを行える材料であれば良い。
【００４１】
次に、先に形成した多孔質シリコン２０２とエピタキシャル成長したシリコン層２０３との界面で切り離しを行う（図２（ｄ））。
【００４２】
このようにして本実施例１に係る半導体基板が形成される。６００℃以下の低温でエピタキシャル成長を行うことにより、従来問題となっていた不純物の拡散の問題がないため、各層の厚さと不純物濃度を精密に制御できる。また、各機能層を、連続スパッタ成膜により形成できるため、従来のように、不純物拡散あるいはイオン注入等の技術を用いる必要がなく、極めて簡単にかつ高品質に素子形成の素地となる基板形成が可能である。
【００４３】
次に、上述の半導体基板を用いたバイポーラトランジスタの製法について図３を用いて説明する。まず、上述の工程により完成した半導体基板（図３（ａ））上に、エミッタ領域をマスクするためのフォトレジスト３０７を塗布し、ステッパなどによりレジストののパターニングを行い、エミッタ領域となる部分以外のエミッタ層上のレジストに開口部を設ける（図３（ｂ））。
【００４４】
次に、ＲＩＥ法などにより上記レジスト開口部下のエミッタ層を除去する。次に残存するフォトレジストを除去しない状態で、ベース層３０５に対してイオン注入を行い、ベース電極を形成する金属とシリコン層の電気的接触をとるためのベースコンタクト層３０８を形成する（図３（ｃ））。エミッタ領域はレジストが存在しているため、イオン注入はされない。次に、イオン種としてＢＦ２＋を用いて半導体製造で用いられているイオン注入技術を用いてエミッタ直下を除くベース層の不純物密度が１×１０２０ｃｍ−３となるようにイオン注入を行い、５５０℃で１時間の窒素中の熱処理により再結晶化を行った。５５０℃の温度では不純物の拡散といった問題は生じることなく再結晶化できた。
【００４５】
上述の工程の後、フォトレジスト３０７を剥離し、基板全面に層間絶縁膜として例えばＳｉＯ２ ３１１をＣＶＤ法により、４００℃の温度で成膜した。層間絶縁膜はＳｉＯ２に限られず、半導体製造で用いられるＳｉＯＮ、ＳｉＯＦ、ポリイミド、ＰＴＦＥなどの絶縁材料であればよい。
【００４６】
その後、コンタクトホール形成のためのフォトレジストを塗布しベースおよびエミッタのコンタクト領域をパターニングし、ＲＩＥ法を用いてコンタクトホールを形成する。次に、Ｓｉ中への電極材料であるＡｌのスパイクを防止するため、Ｓｉを原子組成で１％程度含むＡｌをスパッタ法により成膜し、パターニングすることでベース電極３０９およびエミッタ電極３１０とした（図３（ｄ））。上述の電極については、あらかじめＣｏ， Ｎｉなどをスパッタ法で成膜し、ＲＴＡ法を用いて自己整合シリサイド化を行うサリサイド技術を用いて低コンタクト抵抗化を図っても良い。
【００４７】
このようにして、本実施例１に示した基板を用いてバイポーラトランジスタが作成される。イオン注入工程は１回であり、すべての工程を６００℃以下の低温で行うことにより、不純物の拡散の問題がないため、各機能層の不純物濃度が正確に制御された半導体基板および半導体素子を簡単に製造することができる。さらに、ベース層はイオン注入法や不純物拡散法ではなく、６００℃程度以下の低温エピタキシャル成長法を用いるため薄く形成することが容易であり、高性能な半導体素子を簡単に低コストで作成することができた。
【００４８】
さらに、結晶面方位として、拡散定数の大きい｛１１０｝面を用いているため、従来に比べ高速な半導体素子が作成できる。高濃度コレクタ層は０．２ｍｍと薄く十分に低抵抗化されているため、従来の様に基板抵抗によって素子の特性が劣化することはない。素子の高速性を示す遮断周波数が従来の｛１００｝面のシリコン基板デバイスで５０ＧＨｚ程度であったのに対し、本実施例においては１１６ＧＨｚが得られた。
【００４９】
（実施例２）
本発明の実施例２に係る半導体基板の構造について図４を用いて説明する。図４は本実施例２における縦形ＭＯＳＦＥＴ用基板であり、金属基板４０１上に第１の導電形を示す高濃度ドレイン層４０３、第１の導電形とは不純物濃度の異なる第２の導電形を示すドレイン層４０４および第１の導電形とは反対の導電形である第３の導電形を有し、ＭＯＳＦＥＴのチャネルが形成されるボディ層４０５を、実施例１に示した方法と同様の方法で｛１１０｝面を有するシリコン基板上に形成して構成される。
【００５０】
各層の導伝形、不純物濃度および厚さは高濃度ドレイン層についてｎ型１×１０２０ｃｍ−３，０．２ｍｍ、ドレイン層についてｎ型２×１０１７ｃｍ−３， ０．５ｍｍ、ボディ層についてｐ型５×１０１８ｃｍ−３ ０．２ｍｍとした。本発明の実施例２における縦型ＭＯＳＦＥＴ用基板は、金属基板上に複数の導伝形を有するＳｉ層があらかじめ形成されてなり、前記第１の導伝形を有するＳｉ層４０３は不純物濃度が１×１０２０ｃｍ−３程度以上で厚さが２０ｍｍ以下であるため、形成した素子の直列抵抗を減少でき、高速に動作する素子を簡単に形成することができる。
【００５１】
さらに、該Ｓｉ層は｛１１０｝面方位を有するＳｉ単結晶であり、従来の｛１００｝面方位の基板を用いた場合に比べ拡散定数が大きく動作速度を向上できる。また該Ｓｉ層は６００℃程度以下の低温エピタキシャル成長で形成され、不純物プロファイルが精密に制御されているため、高性能の素子を簡単に製造することができる。このような縦型ＭＯＳＦＥＴ基板を用いた縦型ＭＯＳＦＥＴの製造方法を図５を用いて説明する。
【００５２】
図５は本実施例２に係る縦型ＭＯＳＦＥＴ用基板を用いた、縦型ｎチャネルＭＯＳＦＥＴの製造方法を示したものであり、以下に説明を行う。
【００５３】
まず、ソース領域を形成するために、ボディ領域とは反対の導伝形を形成するイオンであるＡｓ＋をイオン注入法により注入し、ソース領域５０６を形成する（図５（ａ））。続いて層間絶縁膜を形成するために、ＣＶＤ法によりＳｉＯ２ ５０７を０．５ｍｍ堆積した（図５（ｂ））。これによりゲート電極とソース領域の重なり容量を低減することができる。
【００５４】
次に、ゲート電極を形成するために、ゲート電極となる場所にトレンチホール５０８を形成する（図５（ｃ））。これは次のように行う。基板全面にフォトレジストを塗布し、該フォトレジストのパターニングを行い、トレンチ作成部のレジストに開口部を設ける。該開口部はソース領域内に配置するようにする。次に一般に用いられているＲＩＥ法によりトレンチホールを形成する。該トレンチホール５０８の底部はドレイン領域５０４に達するように形成し、本実施例においては０．８ｍｍ、幅０．３ｍｍ、長さ２０ｍｍとした。この値は素子の使用目的によって変更可能である。
【００５５】
次に、フォトレジストを除去したのちゲート酸化膜を形成する。ゲート酸化膜の形成は、ＫｒとＯ２を混合したガスを用いて４００℃の温度でプラズマ酸化し、該トレンチホール内壁に５ｎｍの膜厚の酸化膜を形成した。これにより、該トレンチホール５０８の内壁に均一に耐圧１０ＭＶ／ｃｍ以上の良質の酸化膜が形成できる（図５（ｄ））。
【００５６】
上記に引き続きゲート電極５１０を形成する。ゲート電極材料として例えばポリＳｉをＣＶＤ法により４００℃で０．１ｍｍ堆積した後、Ｓｉを原子組成で１％程度含むＡｌをスパッタ法により成膜した。フォトレジストを基板全面に塗布しゲート電極部のパターニングを行いゲート電極が完成する。
【００５７】
次に、層間絶縁膜を形成するために、基板全面にわたってＣＶＤ法により４００℃の温度でＳｉＯ２を堆積し、ソース電極を形成するためにフォトレジストを塗布してソース電極部５０９のパターニングを行う。ソース電極部５０９のパターニングに際してはフォトレジスト開口部がソースｎ＋層５０６とボディのｐ層５０５の両方にまたがるように形成する。このようにすることで、ソース電極でソース電位とボディ電位の両方をとることができる。
【００５８】
ＲＩＥ法を用いてフォトレジスト開口部のＳｉＯ２をエッチングしてコンタクトホールを形成し、Ｓｉを原子組成で１％程度程度含むＡｌをスパッタ法に形成してソース電極５０９が形成される（図５（ｅ））。
【００５９】
以上の工程により本発明の実施例２に係る基板を用いた縦形ＭＯＳＦＥＴが完成する。従来の様にボディウェル形成のためのイオン注入を行う必要がなく、不純物濃度を正確に制御できる。さらに素子形成に必要な機能層があらかじめ基板中に作り込まれた構造となっているため、素子の製造工程を簡略化できる。さらに、高濃度ドレイン層は０．２ｍｍと薄く形成されており、十分に低抵抗化されているため、素子の直列抵抗が低く、従来の様に基板抵抗によって素子の速度性能の劣化のない縦形ＭＯＳＦＥＴが得られた。
【００６０】
さらに、例えば、高濃度ドレイン領域にｐ＋ 及びｎ＋シリコンを交互に配したドレイン短絡形の素子でも同等の効果を得ることができる。
【００６１】
一方、各層の導伝型を反対の導伝形とした縦形ｐチャネルＭＯＳＦＥＴも同様な工程により製造できる。その例を以下に示す。
【００６２】
本発明をトレンチ構造縦形ＰチャンネルパワーＭＯＳトランジスタに適用した実施の形態について、再度図５を用いて説明する。この場合にも図４に示された構造を備えた縦形ＰチャンネルＭＯＳＦＥＴ用基板を使用できる。図５（ａ）に示された構造は第１の導電形を示す高濃度ドレイン層５０３、これと不純物濃度の異なるが導電形は同一のドレイン層５０４および第１の導電形とは反対の導電形である第２の導電形を有し、ＰチャンネルＭＯＳＦＥＴのチャンネルが形成されるボディ層５０５を、（１１０）面を有するシリコン基板（図示せず）上に形成することによって得られる。各層の導電形、不純物濃度および厚さは高濃度ドレイン層についてｐ型１×１０２０ｃｍ−３，０．２ｍｍ、ドレイン層についてｐ型２×１０１７ｃｍ−３， ０．５ｍｍ、ボディ層についてｎ型５×１０１８ｃｍ−３ ０．２ｍｍとした。本実施の形態では、高濃度ドレイン層５０３を不純物濃度が１×１０２０ｃｍ−３程度以上で厚さが２０ｍｍ以下であるため、形成した素子の直列抵抗を減少でき、高速に動作する素子を簡単に形成することができる。さらに、該層５０３は（１１０）面方位を有するＳｉ単結晶であり、従来の（１００）面方位の基板を用いた場合に比べ拡散定数が大きく動作速度を向上できる。また該Ｓｉ層は６００℃程度以下の低温エピタキシャル成長で形成され、不純物プロファイルが精密に制御されているため、高性能の素子を簡単に製造することができる。
【００６３】
具体的には、本実施の形態に係る縦型トレンチ構造ＰチャンネルＭＯＳＦＥＴは、図４に示す基板を用い、図５（ａ）に示すように、ソース領域を形成するために、ボディ領域５０５とは反対の導伝形を形成するボロンを導入すべく、ＢＦ２＋をイオン注入法により注入し、ソース領域５０６を形成する。その不純物濃度は、ｐ型１×１０２０ｃｍ−３である。続いて層間絶縁膜を形成するために、ＣＶＤ法によりＳｉＯ２ ５０７を０．５ｍｍ堆積した（図５（ｂ））。これによりゲート電極とソース領域の重なり容量を低減することができる。
【００６４】
次に、図５（ｃ）に示すように、ゲート電極を形成するために、ゲート電極となる場所にトレンチホール５０８を形成する。これは次のように行う。基板全面にフォトレジストを塗布し、該フォトレジストのパターニングを行い、トレンチ作成部のレジストに開口部を設ける。該開口部はソース領域内に配置するようにする。次に一般に用いられているＲＩＥ法によりトレンチホールを形成する。該トレンチホール５０８の底部はドレイン領域５０４に達するように形成し、本実施例においては深さ０．８ｍｍ、幅０．３ｍｍ、長さ２０ｍｍとした。この値は素子の使用目的によって変更可能である。シリコン５０５表面は（１１０）面であるので、それと９０°をなすトレンチホール５０８の内側壁面も（１１０）面になっている。
【００６５】
次に、図５（ｄ）に示すように、フォトレジストを除去したのちゲート酸化膜５１１を形成する。ゲート酸化膜の形成は、ＫｒとＯ２を混合したガスを用いて４００℃の温度でプラズマ酸化し、該トレンチホール内壁に２０ｎｍの膜厚のシリコン酸化膜を形成した。これにより、該トレンチホール５０８の（１１０）面内壁に均一に耐圧４乃至５ＭＶ／ｃｍの良質の酸化膜５１１が形成できる。このゲート酸化膜５１１を有するＰチャンネルＭＯＳトランジスタのゲート、ソース間耐電圧は、１０Ｖである。
【００６６】
次に、図５（ｅ）に示すように、ゲート電極５１０を形成する。ゲート電極材料として例えばポリＳｉをＣＶＤ法により４００℃で０．１ｍｍ堆積した後、Ｓｉを原子組成で１％程度含むＡｌをスパッタ法により成膜した。フォトレジストを基板全面に塗布しゲート電極部のパターニングを行いゲート電極５１０が完成する。
【００６７】
次に、引き続き図５（ｅ）に示すように、層間絶縁膜５１２を形成するために基板全面にわたってＣＶＤ法により４００℃の温度でＳｉＯ２を堆積し、ソース電極５０９を形成する。ソース電極の形成は、まずフォトレジストを塗布してソース電極部５０９用開口のパターニングを行う。ソース電極開口のパターニングに際してはフォトレジスト開口部がソースｐ＋層５０６とボディのｎ層５０５の両方にまたがるように形成する。
【００６８】
このようにすることによって、ソース電極５０９でソース電位とボディ電位の両方をとることができる。 開口形成のためには、ＲＩＥ法を用いてフォトレジスト開口部のＳｉＯ２膜５０７および５１２をエッチングしてコンタクトホールを形成し、Ｓｉを原子組成で１％程度程度含むＡｌをスパッタ法で成膜し、これをエッチングでパターニングしてソース電極５０９を形成する。
【００６９】
以上の工程により本実施の形態に係るトレンチ構造縦形ＰチャンネルパワーＭＯＳ電界効果トランジスタが完成する。高濃度ドレイン層５０３は０．２ｍｍと薄く形成されており、十分に低抵抗化されているため、素子の直列抵抗が低く、高速なトランジスタが得られた。
【００７０】
なお、高濃度ドレイン領域にｎ＋ 及びｐ＋シリコンを交互に配したドレイン短絡形の素子でも同等の効果を得ることができる。
【００７１】
（実施例３）
本発明の実施例３に係る半導体基板の構造について図６を用いて説明する。図６は本実施例３における縦形ＩＧＢＴ用基板であり、金属基板６０１上に第１の導伝形を有するアノード層６０３、第１の導伝形とは反対の第２の導伝形を有するバッファ層６０４、導伝率変調層６０５、およびアノード層と同じ極性を有する第３の導伝形であるゲート層６０６を実施例１に示した方法と同様の方法で｛１１０｝面を有するシリコン基板上に形成して構成される。本実施例においては、各層の導伝形、不純物濃度および厚さはアノード層についてｐ型１×１０２０ｃｍ−３， ０．２ｍｍ、バッファ層についてｎ型１×１０２０ｃｍ−３， ０．２ｍｍ、導伝率変調層についてｎ型２×１０１７ｃｍ−３ ０．２ｍｍ、ゲート層についてｐ型５×１０１８ｃｍ−３， ０．２ｍｍとしたが、素子の用途、耐圧によって変更可能である。ただし、アノード層６０３については、低抵抗化の目的から十分に薄いことが望ましく、２０ｍｍ以下が望ましい。本発明の実施例３におけるＩＧＢＴ用基板は、金属基板上に複数の導伝形を有するＳｉ層があらかじめ形成されてなり、前記第１の導伝形を有するＳｉ層６０３は不純物濃度が１×１０２０ｃｍ−３程度以上で厚さが２０ｍｍ以下であるため、形成した素子の直列抵抗を減少でき、高速に動作する素子を簡単に形成することができる。さらに、該Ｓｉ層は｛１１０｝面方位を有するＳｉ単結晶であり、従来の｛１００｝面方位の基板を用いた場合に比べ拡散定数が大きく動作速度を向上できる。また該Ｓｉ層は６００℃程度以下の低温エピタキシャル成長で形成され、不純物プロファイルが精密に制御されているため、高性能の素子を簡単に製造することができる。このようなＩＧＢＴ用基板を用いたＩＧＢＴの製造方法を図７を用いて説明する。
【００７２】
図７は上述の半導体基板に例としてｎチャネルゲート型ＩＧＢＴ素子を形成する方法示したものであり、次の様に形成される。
【００７３】
まず、カソード領域７０７をゲート層と反対の導伝形を形成するためのイオンであるＡｓ＋のイオン注入により形成する（図７（ａ））。続いてＣＶＤ法により層間絶縁膜としてＳｉＯ２ ７０８を０．５ｍｍ堆積した（図７（ｂ））。これによりゲート電極とカソード領域の重なり容量を低減することができる。
【００７４】
次に、ゲート電極となる場所にトレンチホール７０９を形成する。基板全面にフォトレジストを塗布し、パターニングを行い、トレンチ作成部のレジストに開口部を設ける。次に一般に用いられているＲＩＥ法によりトレンチホール７０９を形成する。トレンチホールの深さは導伝率変調層７０５に達するように形成され、本実施例では０．８ｍｍ、幅０．３ｍｍ長さ２０ｍｍとした（図７（ｃ））。この値は素子の使用目的によって変更可能である。
【００７５】
次に、フォトレジストを除去したのちゲート酸化膜を形成する。ゲート酸化膜の形成は、ＫｒとＯ２を混合したガスをプラズマ励起したプラズマを用いて４００℃の温度でプラズマ酸化し、５ｎｍの膜厚の酸化膜を形成した。これにより、トレンチホール７０９の内壁に均一に耐圧１０ＭＶ／ｃｍ以上の良質の酸化膜が形成できる（図７（ｄ））。
【００７６】
上記に引き続きゲート電極７１０を形成する。ゲート電極材料としてポリＳｉをＣＶＤ法により４００℃で０．１ｍｍ程度堆積した後、Ｓｉを原子組成で１％程度含むＡｌをスパッタ法により成膜した。フォトレジストを基板全面に塗布しゲート電極部のパターニングを行いゲート電極７１０が完成する。
【００７７】
次に、層間絶縁膜を形成するために、基板全面にわたってＣＶＤ法により４００℃の温度でＳｉＯ２を堆積し、カソード電極を形成するために、フォトレジストを塗布してソース電極部７１１のパターニングを行う。カソード電極部７１１のパターニングに際してはフォトレジスト開口部がソースｎ＋層とボディのｐ層の両方にまたがるように形成する。このようにすることで、カソード電極によりソース電位とボディ電位の両方をとることができる。ＲＩＥ法を用いてフォトレジスト開口部のＳｉＯ２をエッチングしてコンタクトホールを形成し、Ｓｉを原子組成で１％程度含むＡｌをスパッタ法に形成してソース電極７１１が形成される（図７（ｅ））。
【００７８】
以上の工程により本発明の実施例３に係る基板を用いた縦形ＩＧＢＴが完成する。従来の様にウェル形成のためのイオン注入を行う必要がなく、不純物濃度を正確に制御できる。デバイスに必要な機能層があらかじめ基板中に作り込まれた構造となっているため、素子の製造工程を簡略化できる。さらに、アノード層は０．２ｍｍと薄く形成されており、十分に低抵抗化されているため、素子の直列抵抗が小さく、高速化スイッチングが実現できた。
【００７９】
さらに、例えば、アノード領域にｐ＋ 及びｎ＋シリコンを交互に配したアノード短絡形の素子でも同等の効果を得ることができる。
【００８０】
さらに、各層の導伝型を反対の導伝形としたｐチャネル型ＩＧＢＴについても同等の効果が得られる。
【００８１】
（実施例４）
本発明の実施例４に係る半導体装置について図８および図９を用いて説明する。本実施例４に係る半導体装置は図８に示す相補型素子より構成される。図８（ａ）はバイポーラトランジスタを用いた相補型インバーター装置である。図８（ｂ）は縦形ＭＯＳＦＥＴを用いた相補型インバーター装置である。図８（ｃ）はＩＧＢＴを用いた相補型インバータ装置である。このようなインバーター装置を構成する各半導体素子は、互いに導伝形が反転した構造になっており、かつ、縦形素子であるため、素子が基板を表面から裏面へ貫通した構造となっており、従来技術では同一の半導体基板上に極性の異なる複数の素子を形成することができない。そのため、それぞれ異なる半導体基板上に作成した該素子を個別素子として実装することで製造していたため、集積化することができず、大型であり、各構成素子間を結ぶ配線が長距離化し、インダクタンスが小さくできず、したがって該インダクタンス成分によるサージ電圧発生などの問題を生じていた。さらに、従来のように｛１００｝面方位上に形成していたｐｎｐ型バイポーラトランジスタは、電子および正孔の拡散定数が小さいため、動作速度が遅く、図８に示すような相補型素子を実現することは困難であった。
【００８２】
本実施例４にかかる半導体装置は、半導体装置を構成する各半導体素子を単一の半導体基板上に製造することで、該半導体素子間の配線を該半導体基板上に形成し集積回路として動作するように為し得たものである。半導体素子を形成する半導体層は｛１１０｝面方位を有するシリコンを用いるため、電子および正孔の拡散定数が大きく、ｐｎｐ型バイポーラトランジスタを用いても、ｎｐｎ型のバイポーラトランジスタと同等の性能を有するため、相補型構成が可能であり、単一の半導体基板上に極性の反転した複数の素子が混在できるため、インバーターなどの半導体装置を小型化することができ、素子間の配線が短距離化されるため、配線のもつ寄生容量、寄生インダクタンスが減少でき、動作遅延、サージ電圧の発生といった問題を減じることができ、以って高速に動作する半導体装置を安価に提供することができる。
【００８３】
次に、本実施例４に係る半導体装置の形成方法を図９を用いて説明する。図９は本実施例４に係る半導体装置において、ｎｐｎ形およびｐｎｐ型のバイポーラトランジスタを用いて形成した相補型インバーター装置である。図中の符号は図１０のものに対応している。金属基板１０１５上にｎｐｎ型バイポーラトランジスタ１０２１およびｐｎｐ型バイポーラトランジスタ１０２２が形成されており、素子分離領域１０２３で素子分離されている。両者のコレクタ電極は金属基板で電気的に接続されており、これにより図８（ａ）に示す回路構成が実現されている。単一の基板上に極性の異なる複数の素子が混在した構造が形成できるため、従来個別素子を実装することでしか実現できなかった縦形半導体素子の集積化が本実施例に係る半導体基板により実現できる。従来のように外部配線でコレクタ電極を接続しないので、配線に係る寄生容量および寄生インダクタンスを減少することができ、動作遅延、サージ電圧の発生といった従来の問題を解決でき、以って高速に動作する半導体装置を提供することが可能である。
【００８４】
このような、極性の異なる複数の縦形半導体素子を単一基板上に形成した半導体装置の製造方法を図１０を用いて説明する。図１０はバイポーラトランジスタを用いた相補型インバータを例にとり、その製造方法を説明したものである。
【００８５】
まず第１に、図１０（ａ）に示すように｛１１０｝面方位を有するシリコン基板１００１の表面に、シリコンのエピタキシャル成長の基体であり、金属基板との貼り合わせ後に該基体を切り離すための多孔質シリコン層１００２を陽極化成法により形成する。これを１２００℃の水素雰囲気で処理することにより表面の微細孔を封止する。次に該多孔質シリコン表面に半導体層形成のバッファ層として、後に形成する第１の素子の第１の導伝形とは反対の導伝形を有するＳｉとして例えばｎ型Ｓｉを０．１ｍｍ程度エピタキシャル成長させ、バッファ層１００３を得る。
【００８６】
次に、図１０（ｂ）に示すように第１の素子のエミッタ電極を形成するための第１の導伝形を示すシリコン層１００４として、例えばｐ＋Ｓｉを例えばスパッタ法により形成する。本実施例においては０．７ｍｍの膜厚で成膜した。次に該ｐ＋Ｓｉ １００４表面に、保護層として例えば４００℃の温度でＣＶＤ法によりＳｉＯ２ １００５を形成する。次にフォトリソグラフィ法により前記ＳｉＯ２および該ｐ＋Ｓｉをパターニングし、該ｐ＋Ｓｉ層を前記バッファ層１００３が現れるまでエッチングする。次にフォトレジストを除去して、第１の素子を存在させる領域にのみｐ＋Ｓｉ層を残す（図１０（ｂ））。この際にＳｉＯ２層１００５は除去しないようにする。
【００８７】
次に、前記エッチング済みの表面に第２の素子の第１の導伝形とは反対の第２の導伝形を示すシリコン層を堆積する。例えばスパッタ法を用いて、ｎ＋Ｓｉを、前記第１の素子の第１の導伝形の例であるｐ＋Ｓｉと同じ厚さとなるように成膜する。成膜されたｎ＋Ｓｉは前記バッファ膜１００３上では第２の素子のエミッタ電極となるエピタキシャル膜１００６として、前記ｐ＋Ｓｉ上の酸化膜上ではアモルファスシリコンないしはポリシリコン１００７として成長する（図１０（ｃ））。
【００８８】
次に、酸化膜上に成長した不要なｎ＋Ｓｉ １００７を除去する。除去に際しては、例えば、発熱の少ないヨウ素酸、フッ酸、酢酸の混合溶液を用いる。酸化膜上に成長した非単結晶のｎ＋Ｓｉ １００７はエピタキシャル成長した単結晶のｎ＋Ｓｉ １００６に比べエッチング速度が速く十分な選択比が取れるため、単結晶ｎ＋Ｓｉ １００６の膜厚を変化させることなく非単結晶ｎ＋Ｓｉ １００７のみが除去できる。次に緩衝フッ酸溶液を用いてｐ＋Ｓｉ表面に形成されている酸化膜を除去することで、図１０（ｄ）に示す構造が完成する。
【００８９】
続いて、第２の素子のベース電極となる第３の導伝形を示す層１００８として前記第２の素子の第２の導伝形とは反対の導伝形を示す層を、例えばスパッタ法により形成する。本実施例においてはｐ型Ｓｉを０．０２ｍｍの厚さで形成した。引き続き、前記ｐ型Ｓｉ層 １００８を堆積した表面に例えばＣＶＤ法により４００℃の温度でＳｉＯ２ １００５を形成する。フォトリソグラフィ法によりパターニングし、前記ＳｉＯ２ １００５と前記ｐ型Ｓｉ層１００８のうち、第２の素子を形成する部分以外の不要な酸化膜およびｐ型Ｓｉを例えばＲＩＥ法により除去する（図１０（ｅ））。
【００９０】
次に第１の素子のベース電極を形成する第４の導伝形を示す層として、前記第１の素子の第１の導伝形とは反対の導伝形を示す層を、例えばスパッタ法により形成する。本実施例においてはｎ型Ｓｉを０．０２ｍｍの厚さで形成した。成膜されたｎ型Ｓｉは前記ｐ＋Ｓｉ膜１００４上ではエピタキシャル膜１００９として成長し、前記ｐ型Ｓｉ層１００８上の酸化膜１００５上ではアモルファスシリコンないしはポリシリコン１０１０として成長する（図１０（ｆ））。
【００９１】
続いて、酸化膜上に成長した不要なｐ型Ｓｉを除去する。除去に際しては、発熱の少ないヨウ素酸、フッ酸、酢酸の混合溶液を用いる。酸化膜上に成長した非単結晶のｐ型Ｓｉ層１０１０はエピタキシャル成長した単結晶のｐ型Ｓｉ層１００９に比べエッチング速度が速く十分な選択比が取れるため、単結晶ｐ型Ｓｉ層１００９の膜厚を変化させることなく非単結晶ｐ型Ｓｉ層１０１０のみが除去できる。次に緩衝フッ酸溶液を用いて前記ｎ型Ｓｉ層１００８表面に形成されているＳｉＯ２ １００５を除去することで、図１０（ｇ）に示すように、半導体層の互いに隣り合う導伝形が反転した構造が完成する。
【００９２】
上述の方法を繰り返し用いることで残りの半導体層であるコレクタ層、高濃度コレクタ層の各層を形成し、図１０（ｈ）の構造を得る。各層の厚さは、第１および第２の素子のコレクタ層について、それぞれ、０．５ｍｍ、高濃度コレクタ層について、それぞれ、０．２ｍｍとした。
【００９３】
次に、図１０（ｉ）に示すように、前記シリコン基板と金属基板１０１５を貼り合わせる。金属基板は例えばＣｕ基板表面に拡散防止のためにＴａＮ層を例えばスパッタ法により形成し、次に基板全面にＮｉ層をメッキ法により形成する。前記シリコン基板と前記金属基板とを貼り合わせ、ＲＴＡ法などにより５００℃の温度で処理することによりＮｉとＳｉがシリサイド化反応を起こしシリサイド層１０２４を形成して強固な接合が得られる。
【００９４】
金属基板の基体となる材料はＣｕに限られず、基板抵抗が前記高濃度コレクタ層に比べ十分小さくできる、Ａｕ，Ａｇなど１００ｍＷｃｍ程度以下の抵抗率をもつ導電性金属もしくは金属化合物であればよい。
【００９５】
また、拡散防止層はＴａＮに限られず、ＴａＳｉＮ、ＴｉＮ、ＴｉＳｉＮなどＳｉ中への金属基板を構成する元素の拡散を防げるものであれば良い。
【００９６】
また、シリサイド化による張り合わせ材料のＮｉはこれに限られず、Ｔｉ、Ｃｏなど４００〜５００℃程度以下の低温でＳｉとのシリサイド化反応を生じ、基板の張り合わせを行える材料であれば良い。
【００９７】
続いて、前記多孔質シリコン部分１００２と前記バッファ層１００３の界面で上記張り合わせ基板を切断し、バッファ層をＲＩＥ法によりエッチング除去することで図１０（ｊ）に示す構造が得られる。
【００９８】
次に、第１の素子と第２の素子の素子分離を行うために、前記基板の金属基板とは反対の表面にフォトレジストを塗布し、フォトリソグラフィ法によって、該フォトレジストの第１の素子と第２の素子の境界上に開口１０１７を設ける（図１０（ｋ））。次にＲＩＥ法によって、前記開口部にトレンチホールを形成する。該トレンチホール底面は半導体層の表面から裏面に達し、金属基板との貼り合わせを行ったシリサイド層表面に達するようにすることで図１０（ｌ）に示される構造が形成される。フォトレジストを除去し、次に分離領域と半導体層の界面特性を良好にするために、ＫｒとＯ２を用いたプラズマ酸化法により該トレンチホール内壁にＳｉＯ２を１０ｎｍ程度形成する（図１０（ｍ））。該酸化膜は、絶縁性があれば良く、例えばＮＨ３プラズマを用いて形成したＳｉ３Ｎ４膜などでもよい。その後ＣＶＤ法によって４００℃程度の温度でトレンチホール内をＳｉＯ２ １０１８で満たす（図１０（ｎ））。ＣＶＤによって形成した該ＳｉＯ２は絶縁性があればよく、例えばＮＨ３とＳｉＨ４を用いて形成したＳｉ３Ｎ４などでもよい。基板表面のＳｉＯ２を例えばＲＩＥ法により除去することで図１０（ｏ）に示す構造が得られる。これにより、第１の素子と第２の素子の素子分離が完了した。
【００９９】
次に、実施例１に記載した方法と同様の方法で、ベース電極１０１９、エミッタ電極１０２０を形成し、図１０（ｐ）に示すインバーター装置が完成する。第１の素子と第２の素子のコレクタ電極は金属基板１０１５で接続されており新たな配線の必要はない。
【０１００】
このようにして得られたバイポーラトランジスタによる相補型インバーター装置は、該インバーター装置を構成する各半導体素子を単一の半導体基板上に製造することで、該半導体素子間の配線を該半導体基板上に形成し集積回路として動作するように為し得たものである。半導体素子を形成する半導体層は｛１１０｝面方位を有するシリコンを用いるため、電子および正孔の拡散定数が大きく、ｐｎｐ型バイポーラトランジスタを用いても、ｎｐｎ型のバイポーラトランジスタと同等の性能を有するため、相補型構成となっており、単一の半導体基板上に極性の反転した複数の素子が混在しているため、小型のインバーター装置とすることができ、素子間の配線が短距離化されるため、配線のもつ寄生容量、寄生インダクタンスが減少でき、動作遅延、サージ電圧の発生といった問題を減じることができ、以って高速に動作する半導体装置を安価に提供することができた。
【０１０１】
本実施例に示す方法を応用すれば、コレクタ電極を共通とした集積回路の形成が可能であり、従来個別素子を組み合わせることで形成していた、縦形半導体素子によるインバーターなどの半導体装置を単一基板上に効率よく集積して形成し、動作速度の向上、消費電力の低減を実現できる。
【０１０２】
全ての工程は５００℃以下の低温で行われているため、導伝形の異なる半導体間での不純物拡散の問題がないため、素子の特性上重要である不純物濃度の分布を簡単に制御できる。
【０１０３】
本実施例においてはバイポーラトランジスタの例を示したが、本実施例に示す方法を用いれば、縦形半導体素子として縦形ＭＯＳＦＥＴやＩＧＢＴなどを用いても本質的な違いはなく、また、これらを組み合わせて同一基板内に形成することも可能である。また、同様に、横形半導体素子と縦形半導体素子を単一の基板上に集積した集積回路構成も可能である。
【０１０４】
また、金属基板張り合わせ前に、コレクタ側に配線層をあらかじめ形成した後に、金属基板を電源供給基板などとして貼り合わせることでＥＣＬ（エミッタ結合素子）として利用することも可能であり、あらゆる集積回路を実現することが可能である。
【０１０５】
（実施例５）
本実施例５における、半導体層の両面に配線層を形成した縦形半導体を用いた集積回路の形成方法について、半導体層の金属基板側への配線層の形成方法を、図１１を用いて説明する。
【０１０６】
まず、実施例４に示した方法を用いて、複数の縦形半導体素子を単一基板上に形成する工程のうち金属基板を貼り合わせる直前の形態を得たのち、この基板表面に層間絶縁膜となる絶縁膜として、例えばＳｉＯ２ １１０６をＣＶＤ法により４００℃程度の温度で形成することで図１１（ａ）に示すように半導体層の表面に層間絶縁膜材料が存在する構造を得る。図１１（ａ）の半導体層１１０４は例として、複数のバイポーラトランジスタを単一基板上に形成する場合を示しているが、縦形ＭＯＳＦＥＴやＩＧＢＴを得る場合などの様に、図面に示した層構造をとっていないとしても、本実施例の本質は変わらない。
【０１０７】
次に、コレクタ電極の引き出し配線を行うために、図１１（ｂ）に示すように通常のフォトリソグラフィ法を用いて前記層間絶縁膜１１０６のバイポーラトランジスタのコレクタ電極部に開口を設ける。
【０１０８】
この際、第１の素子と第２の素子の境界上には前記層間絶縁膜を残すようにパターニングする。これは、後に半導体基板の金属基板とは反対側の面から実施例４に示す方法で素子分離を行う際に、該素子境界上の該層間絶縁膜をＲＩＥのエッチング停止層として機能させるためである。
【０１０９】
配線金属として、例えば、Ｓｉを原子組成で１％程度含むＡｌをスパッタ法により成膜した後、フォトリソグラフィ法により該フォトレジストをパターニングして、ＲＩＥなどの手法を用いて、コレクタ電極１１０７を形成したのち、層間絶縁膜１１０８として例えばＳｉＯ２を４００℃の温度にて成膜する。これを繰り返し用いることにより、図１１（ｃ）に示されるコレクタ側配線を形成する。層間絶縁膜１１０８には、コレクタ電極１１０７と、２層目以降の配線層や金属基板とを、電気的に結ぶためのビア１１０９を形成しても良い。
【０１１０】
次に、支持基板と電源供給基板を兼ねる金属基板を、上記によって形成された半導体基板を貼り合わせるために、前記半導体基板のコレクタ側表面、全面に例えばｎ＋Ｓｉ １１１０を１０ｎｍ程度、例えばスパッタ法により堆積する。この後に該ｎ＋Ｓｉ層に金属基板１１１１を接合する。金属基板は例えば実施例４に示すＮｉ表面を有する基板で良く、５００℃程度以下の温度で該ｎ＋Ｓｉ層と該Ｎｉ層のシリサイド化反応によりシリサイド層１１１２を形成し強固な接合を得る（図１１（ｄ））。
【０１１１】
このようにして、コレクタ側の配線を形成した後、金属基板と貼り合わせを行い、引き続き、実施例４に示す方法でエミッタ側配線を形成することで、半導体層の両面に配線を有する縦形半導体を用いた集積回路を得ることができた。
【０１１２】
複数の縦形半導体を含む半導体層の両面に配線を有する構造が単一基板上に実現できるため、コレクタ側の配線を必要としたＥＣＬ（エミッタ結合素子）などを、単一基板上に簡単に形成することが可能である。
【０１１３】
【発明の効果】
本発明によれば、｛１１０｝面方位の結晶からなる不純物濃度プロファイルが制御された半導体シリコン層を低抵抗金属基板上に６００℃程度以下の低温であらかじめ積層することで、金属基板上に半導体層を形成できるため、従来の問題となっていた裏面研磨における基板破断の問題がなく半導体層を薄くできるため、不要な寄生抵抗を減少せしめることが可能となり素子を高速に駆動することができ、従来２００ｍｍ程度あった半導体層の厚みを２０ｍｍ以下にまで減少せしめることで縦形半導体素子の直列抵抗を減少することができる。さらに、本発明によれば半導体層を構成する半導体シリコン層は基板表面に平行な｛１１０｝面の面方位を有する結晶であるので、電子あるいは正孔の拡散定数を増加せしめ、高速に電流を導通あるいは遮断することができる。さらに、単一基板上に形成した複数の半導体素子を分離する素子分離領域を設けることで、単一基板上に複数の縦形半導体素子を形成し、さらに半導体層両面に配線を形成することにより、該半導体素子を集積化し、これによって、形成された半導体装置を小型化することで、素子および配線のもつ寄生容量およびインダクタンスを減少することができ、従来問題となっていた動作遅延やサージ電圧の発生といった問題を緩和することができる。さらに、本発明の半導体基板によれば、縦形半導体層の両面に配線層を形成できるため、従来個別素子を配線基板上に実装することでしか得ることのできなかった縦形半導体素子のインバーターやＥＣＬ（エミッタ結合素子）を単一の基板上に簡単に形成できるため、縦形半導体を用いた様々な集積回路が実現できる。
【０１１４】
さらに本発明の半導体基板によれば、金属基板の上に半導体層が形成された構造となっているため、従来の縦形半導体素子で問題となっていた素子の直列抵抗を十分に小さくすることができ、高速に電流を導通あるいは遮断することができる。さらに、金属基板を用いることで、基板の熱伝導率が向上するため、素子の発熱を除去し、該発熱による素子の熱暴走を抑制することができる。さらに、本発明の半導体基板によれば、導伝形あるいは不純物濃度の異なる複数の半導体層が６００℃程度以下の低温で、あらかじめ形成されており、不純物プロファイルを精密に制御することができるため、ベース層の薄い、あるいはチャネル長の短い、高性能の素子を簡単な工程で製造することができる。
【図面の簡単な説明】
【図１】本発明の実施例１に係るバイポーラトランジスタ用半導体基板の構造を示した断面図である。
【図２】（ａ）〜（ｄ）本発明の実施例１に係るバイポーラトランジスタ用半導体基板の製造方法を工程順に示す模式図である。
【図３】（ａ）〜（ｄ）は本発明に係るパイポーラトランジスタの製造方法を工程順に示した断面図である。
【図４】本発明の実施例２に係る縦型ＭＯＳＦＥＴ用半導体基板の構造を示す断面図である。
【図５】（ａ）〜（ｅ）は本発明の実施例２に係る縦型ＭＯＳＦＥＴの製造方法を工程順に示した断面図である。
【図６】本発明の実施例３に係るＩＧＢＴ用基板の構造を示した断面図である。
【図７】（ａ）〜（ｅ）は本発明の実施例３に係るＩＧＢＴの製造方法を工程順に示す模式図である。
【図８】本発明の実施例４に係る、縦型半導体素子を単一基板に製造することで形成される半導体装置の一例を示す回路図である。
【図９】本発明の実施例４に係る縦型半導体素子を単一基板に製造することで形成される半導体装置を構成した例を示す断面図である。
【図１０】（ａ）〜（ｐ）は縦型半導体素子を単一基板に製造することによって形成される本発明の実施例４に係る半導体装置の製造方法を工程順に示す模式図である。
【図１１】（ａ）〜（ｄ）縦型半導体素子を単一基板に製造することで形成される本発明の実施例５に係る半導体装置の製造方法において、半導体層の両面に配線構造を形成する方法を工程順に示す模式図である。
【図１２】本発明における半導体層厚さを減じた際に素子の直列抵抗が減ることによって素子の動作速度を示す遮断周波数が向上する効果を示した特性図である。
【図１３】従来のシリコンエピタキシャル基板の構造を示す断面図である。
【符号の説明】
１０１ 第１の導伝形を有するＳｉ層
１０２ 第２の導伝形を有するＳｉ層
１０３ 第３の導伝形を有するＳｉ層
１０４ 第４の導伝形を有するＳｉ層
１０８ 金属基体と接続金属層とによって構成された金属基板
１０７ 接合層
【発明の属する技術分野】
本発明は高速および大電力で動作する半導体素子およびその製造方法に係る。
【０００２】
【従来の技術】
マイクロ波帯域で動作する高速トランジスタや電力変換に用いられる大電力トランジスタは家電製品をはじめ、様々な分野で応用されている。
【０００３】
高速トランジスタや大電力トランジスタを構成する半導体素子としては、バイポーラトランジスタ、サイリスタ、ＧＴＯ、ＩＧＢＴ、ＭＯＳＦＥＴなどがある。これらの素子は大電力をパルス信号で高速にＯＮ／ＯＦＦする必要があり、電源耐圧と高速性を両立する目的で、平面上に形成される集積回路用基板とは異なる半導体基板が用いられてきた。
【０００４】
これらの素子を構成するために用いられてきた半導体基板は図１３に示すように、基板基体である高濃度ｎ型半導体シリコン層１３０１の上に素子を作成する領域である低濃度ｎ型半導体シリコン層１３０２を積層した構造（あるいは、半導体の導伝形を反転させた、高濃度ｐ型半導体シリコン層の上に低濃度ｐ型半導体シリコン層を積層した構造）を有する２層構造の基板が用いられてきた。この基板の上にイオン注入技術、不純物拡散技術、リソグラフィ技術などを使用して、３層ないし４層の不純物濃度あるいは導伝形の異なる半導体シリコン層を形成して所望の半導体素子を形成していた。このように形成した半導体素子は基板の裏面側から表面側（あるいはその反対向き）に電流が流れるため製造されたばかりの素子では基板が厚く２００ｍｍ〜１ｍｍの厚さがあるため、素子に直列に挿入される基板の電気抵抗が大きい。従って、最終的に支持基板である高不純物濃度シリコン基板の裏面研磨技術を用いて基板の裏面を研磨し２０ｍｍ〜２００ｍｍとすることで、直列電気抵抗を減じる目的で素子の基板厚みを減少せしめた後、裏面に金属電極を設けて半導体素子を完成していた。
【０００５】
裏面研磨の終わった半導体素子の厚さは、２００ｍｍ程度である。これ以上、薄くすると機械的強度が低下し素子が破断する等の問題が生じてしまっていた。
【０００６】
それゆえ、素子の破断等の問題がない、半導体層の薄い基板が求められてきた。
【０００７】
上述のような裏面研磨法を用いないで金属基板上に薄いシリコン結晶層を有する構造を形成する技術として特許第３１９１９７２号公報記載のように、シリコン単結晶基板上に陽極化成法により、多孔質シリコン層を形成し、その後、９５０℃程度の温度にてシリコン単結晶をエピタキシャル成長させ、これを金属基板を８００℃の温度で接合した後、上記多孔質シリコン層にてシリコン基板を分離し、薄いシリコン層を有する金属基板を作成する技術があるが、８００℃以上という高温を用いるため、金属原子の半導体層への拡散の問題が生じ、また上記エピタキシャル層をあらかじめ多層化する際の不純物濃度プロファイルの制御が極めて困難であり、単層あるいは２層の積層半導体層しか得られないため半導体素子の製造が簡略化できないという問題が生じていた。
【０００８】
また、従来の半導体素子に用いられる半導体シリコン結晶の面方位は、ＭＯＳＦＥＴやＩＧＢＴにおいてはシリコン・ゲート絶縁膜界面の界面準位密度が少なく、絶縁耐圧の高い良質な酸化膜が得られるのは、｛１００｝面方位のみであった。
【０００９】
従来の縦形半導体素子は縦方向にｎ型とｐ型の両極性の素子を形成することが困難であり、インバータなどの半導体回路を形成する場合、個別の半導体素子を配線基板上に実装することで形成していた。
【００１０】
【発明が解決しようとする課題】
半導体素子の形成工程に立ち返れば、半導体素子を形成するために、不純物イオン注入、拡散などの工程が数多く必要であり、また、それらの多くが１０００℃近くの熱工程を要するため、素子中の不純物分布の制御が難しく、歩留まりが低下するため素子の価格が上昇する問題が生じてしまっていた。
【００１１】
基板面方位としては、製造技術の観点から｛１００｝面を利用することしかできなかったため、電子および正孔の拡散定数が小さく、素子の電流導通あるいは遮断の速度を高くできない問題が生じてしまっていた。
【００１２】
さらに、素子がシリコン基板上に形成されていたために、素子の発熱が素子外へ放出されにくく、素子の温度が上昇するため、電子あるいは正孔の極端な増加が生じ、素子が熱的に暴走したり、複雑な温度補償回路を必要とするといった問題が生じてしまっていた。
【００１３】
さらに従来、複数の縦形半導体素子を単一の半導体基板上に形成することが困難であったため、これらの半導体素子を用いて形成した半導体装置が大型化する問題が生じていた。
【００１４】
上述の半導体装置が集積化できずに大型化する問題は、隣接する半導体素子を結ぶ配線が長距離化する問題を生じ、これにより配線のもつ寄生容量、インダクタンスが上昇し該半導体装置が高速化できないという問題を生じてしまっていた。
【００１５】
本発明の目的は、このような問題を解決し、従来技術では到達し得ない薄い半導体層の導入を可能にし、基板の直列抵抗を減少せしめ、素子の動作速度を高速にし、また、素子製造前にあらかじめ不純物濃度プロファイルの制御された基板を容易に入手可能にし、半導体素子の製造原価を低減せしめることにある。
【００１６】
さらに、本発明の目的は、高い電子拡散定数および正孔拡散定数を得ることのできる｛１１０｝面を素子中に用いることにより電流を高速に導通あるいは遮断することのできる素子を形成することにある。ここで、｛１１０｝面方位とは結晶学的に（１１０）面と等価な面を表し、例えば（０１０）面、（００１）面などを総称する面方位のことである。
【００１７】
さらに、複数の該半導体素子を用いて形成した半導体装置にあっては、該半導体素子を単一半導体基板上に形成することで、素子間を結ぶ配線を短距離化し、配線の持つ寄生容量、インダクタンスを減少せしめ、もって該半導体装置を高速に駆動せしめることにある。
【００１８】
【課題を解決するための手段】
本発明は係る従来の課題を解決するために、本発明は、金属基体からなる基板上に半導体層が形成されている半導体基板であって、該金属基板は第１の金属からなる金属基体と、該金属基体を構成する金属が半導体層中へ拡散することを防ぐ拡散防止層と、該金属基板と半導体層を電気的に接続するための第２の金属からなる接続金属層とからなり、該半導体層にあっては｛１１０｝面方位と該面方位と等価な面方位のうちの一つからなるシリコン層であり、さらに該半導体層は導伝形の異なる複数の半導体層からなることを特徴とする。
【００１９】
また、本発明の半導体素子は、｛１１０｝面方位およびそれと等価な面方位のシリコン結晶にバイポーラトランジスタ、縦形ＭＯＳＦＥＴ、ＩＧＢＴを単独あるいは複数に組み合わせて形成することを特徴とする。また、本発明の縦形半導体素子は、極性の異なる複数の該縦形半導体素子を素子分離領域で分離し、単一の基板上に集積したことを特徴とする。
【００２０】
更に、本発明の半導体素子は、金属基板上に形成されており、金属基板の直上に位置する半導体層の厚さは２０ｍｍ以下であることを特徴とする。また、本発明の半導体基板および半導体素子の形成方法は、金属基板上に導伝形の異なる複数の半導体層を有する半導体基板の製造方法であって、シリコン基板上に多孔質シリコンを形成する工程と、該多孔質シリコン上に複数の導伝形を有する半導体層をエピタキシャル成長する工程と、該エピタキシャルシリコン層と金属基板を貼り合わせる工程と、該金属基板と該エピタキシャルシリコン層を有する半導体基板が張り合わされた基板から、該エピタキシャルシリコン層と多孔質シリコン層の界面において、該半導体基板を切り離す工程とを含むことを特徴とする。更に、本発明の半導体素子および半導体基板の製造方法は上述の工程に加えて、極性の異なる複数の該縦形半導体素子を同一基板上に形成する工程と、該半導体素子を電気的に分離するための素子分離領域を形成する工程を含むことを特徴とする。
【００２１】
また、本発明の半導体基板および半導体素子の形成方法は、６００℃以下の低温で該エピタキシャルシリコン層を形成する工程を含むことを特徴とする。
【００２２】
本発明によれば、｛１１０｝面方位の結晶からなる不純物濃度プロファイルが制御された半導体シリコン層を低抵抗金属基板上に６００℃程度以下の低温であらかじめ積層することで、金属基板上に半導体層を形成した構造となっているため、従来の問題となっていた裏面研磨における基板破断の問題がなく半導体層を薄くできるため、不要な寄生抵抗を減少せしめることが可能となり素子を高速に駆動することができ、従来２００ｍｍ程度あった半導体層の厚みを２０ｍｍ以下にまで減少せしめることで縦形半導体素子の直列抵抗を減少することができる。
【００２３】
図１２は基板厚さに対するバイポーラトランジスタの遮断周波数をプロットしたものであり、エミッタ、ベース、コレクタ、の各層について導伝形、基板濃度、厚さをそれぞれ、ｎ型１×１０２０ｃｍ−３、０．７ｍｍ；ｐ型５×１０１８ｃｍ−３、０．０２ｍｍ；及び、ｎ型２×１０１７ｃｍ−３、０．５ｍｍとし、コレクタ層が接する基板についてｎ型１×１０２０ｃｍ−３とした場合の依存性について示したものである。基板は素子の直列抵抗を減じるために、できるだけ低抵抗であることが必要であり、基板の不純物濃度は基板抵抗率が十分低い１ｍＷｃｍ程度以下となる１×１０２０ｃｍ−３程度もしくはそれ以上が必要である。基板厚さが２０ｍｍを超えたところから遮断周波数の劣化が始まり、従来の基板厚さである２００ｍｍでは遮断周波数が最大値の半分程度までに劣化する。
【００２４】
本発明によれば２０ｍｍ以下の基板を導入することで、素子を高速に駆動せしめることができる。上述のｎ型基板は、反対の導伝形であるｐ型基板を１×１０２０ｃｍ−３程度、もしくはそれ以上の不純物濃度で用いても同様の効果を得ることができる。さらに、本発明によれば半導体層を構成する半導体シリコン層は基板表面に平行な｛１１０｝面の面方位を有する結晶を用いることにより、電子あるいは正孔の拡散定数を増加せしめ、高速に電流を導通あるいは遮断することができる。さらに、半導体層を貫通する素子分離領域を設けることで、単一基板上に複数の縦形半導体素子を形成し、さらに半導体層両面に配線を形成することにより、該半導体素子を集積化し、これによって、形成された半導体装置を小型化することで、素子および配線のもつ寄生容量およびインダクタンスを減少することができるため、従来問題となっていた素子の動作遅延やサージ電圧の発生の問題を緩和することができる。
【００２５】
さらに、本発明の半導体基板によれば、縦形半導体層の両面に配線層を形成できるため、従来個別素子を配線基板上に実装することでしか得ることのできなかった縦形半導体素子のインバーターやＥＣＬ（エミッタ結合素子）を単一の基板上に簡単に形成できるため、縦形半導体を用いた様々な集積回路が実現できる。
【００２６】
本発明でいう｛１１０｝面方位とは結晶学的に（１１０）面と等価な面方位であり、例えば（０１１）面、（１０１）面等を総称する。また、｛１１０｝面方位に必ずしも完全に一致していなくても、本発明の目的はほぼ同等に達成でき、例えば（５１１）面、（３３１）面、（２２１）面、（３２１）面、（５３１）面、（２３１）面、（３５１）面、（３２０）面、（２３０）面など、｛１１０｝面方位に近い面方位を用いてもよい。
【００２７】
さらに、本発明の半導体基板によれば、金属基板の上に半導体層が形成された構造となっているため、従来の縦形半導体素子で問題となっていた素子の直列抵抗を十分に小さくすることができ、高速に電流を導通あるいは遮断することができる。さらに、金属基板を用いることで、基板の熱伝導率が向上するため、素子の発熱を除去し、該発熱による素子の熱暴走を抑制することができる。
【００２８】
さらに、本発明の半導体基板によれば、上述のように導伝形の異なる複数の半導体層が６００℃程度以下の低温で、あらかじめ形成されており、不純物プロファイルを精密に制御することができるため、隣接する半導体層間で略階段状の急峻な不純物プロファイルを得ることができるため、導伝形の極性の異なる半導体層間で形成される空乏層領域を極小にすることができ、ベース層の薄い、あるいはチャネル長の短い、高性能の素子を簡単な工程で製造することができる。
【００２９】
本発明でいう略階段上の不純物濃度プロファイルとは隣接する半導体層が共に６００℃程度以下の低温において、エピタキシャル成長法によって形成されており、接合界面において相互に不純物の拡散が小さい急峻な濃度プロファイルが得られている状態を指し、固層拡散法やイオン注入法では得ることのできない不純物プロファイルを得ることができる。
【００３０】
シリコン中に存在する不純物であるＡｓ，Ｐ，Ｂ，Ｓｂなどにおける６００℃におけるシリコン中の拡散定数は１０−２０ ｃｍ２／ｓ 程度以下であり、その雰囲気中にいる時間と拡散定数の積の平方根で定義付けられる拡散距離は１時間では０．６オングストロームであって、本発明において６００℃以下の低温とはシリコン中で不純物の拡散が生じない領域を指す。
【００３１】
【発明の実施の形態】
（実施例１）
本発明の実施例１に係る半導体基板の構造および製造方法について図１を用いて以下に説明する。以下でいう導伝形とはシリコン半導体におけるｎ型およびｐ型半導体を指し、不純物濃度の変化も導伝形の違いに含まれる。図１は本実施例に係るバイポーラトランジスタ基板の断面構造である。図１において、本バイポーラトランジスタ基板は、エミッタ層を形成するための第１の導伝形を有するＳｉ層１０１と、ベース層を構成するための第２の導伝形として第１の導伝形とは反対の導伝形を有するＳｉ層１０２と、コレクタ層を構成するための第３の導伝形を有するＳｉ層１０３と、コレクタ電極接触領域を形成するための第４の導伝形を有するＳｉ層１０４と該第４の導伝形を有するＳｉ層に接続され、コレクタ電極を形成する金属基板１０８と上記半導体層と金属基板を接合する接合層１０７とによって構成される。
【００３２】
図示された金属基板１０８は第１の金属（例えば、Ｃｕ）によって形成された基体と当該基体を覆うように形成された第２の金属（例えば、Ｎｉ）からなる接続金属層とによって構成されている。
【００３３】
本発明のバイポーラトランジスタ基板は、金属基板上に複数の導伝形を有するＳｉ層があらかじめ形成されてなり、前記第４の導伝形を有するＳｉ層１０４は不純物濃度が１×１０２０ｃｍ−３程度以上で厚さが２０ｍｍ以下であるため、形成した素子の直列抵抗を減少でき、高速に動作する素子を簡単に形成することができる。さらに、該Ｓｉ層は｛１１０｝面方位を有するＳｉ単結晶であり、従来の｛１００｝面方位の基板を用いた場合に比べ拡散定数が大きく動作速度を向上できる。
【００３４】
また、該Ｓｉ層は６００℃程度以下の低温エピタキシャル成長で形成され、不純物プロファイルが精密に制御されているため、高性能の素子を簡単に製造することができる。このようなバイポーラトランジスタ基板の製造方法を図２を用いて説明する。図２は本実施例１に係るバイポーラトランジスタとして、ｎｐｎ型バイポーラトランジスタ用基板を例に取りその製造方法を示したものであり、次のようにして形成される。
【００３５】
まず、陽極化成法を用いて｛１１０｝面を有するシリコン基板２０１上に、エピタキシャル成長の基体となり後に該シリコン基板とシリコン層を分離するための多孔質シリコン層２０２を形成し（図２（ａ））、これを１２００℃の水素雰囲気で処理することにより表面の微細孔を封止する。４００℃の温度でスパッタ法によりエミッタ層となるｎ型シリコン２０３のエピタキシャル成長を行う。次に同様の手法を用いて、ｐ型ベース層２０４、ｎ型コレクタ層２０５、ｎ型高濃度コレクタ層２０６を順にエピタキシャル成長する（図２（ｂ））。各層の厚さはそれぞれ０．７ｍｍ、０．０２ｍｍ、０．５ｍｍ、０．１ｍｍとし、不純物濃度は１×１０２０ ｃｍ−３， ５×１０１８ ｃｍ−３， ２×１０１７ ｃｍ−３， １×１０２０ｃｍ−３とした。これらの値は、素子の使用目的、耐圧により可変可能である。ただし、高濃度コレクタ層２０６については、低抵抗化の目的から十分に薄いことが望ましく、２０ｍｍ以下が望ましい。これは、図１１に示すように、２０ｍｍ以上に厚い高濃度コレクタ層の場合、コレクタ電極の電気抵抗が上昇するため、これとコレクタ容量との積で定義づけられる、コレクタ充電時間が大きくなり、動作速度を示す遮断周波数が低下するためである。
【００３６】
次に、図２（ｃ）に示すように、素子の支持基板となる、あらかじめ作成した後述の金属基板２０８と上述のシリコン基板を接合する。金属基板のシリコン基板との貼り合わせ界面にはＮｉが成膜されておりＲＴＡ法などにより５００℃程度以下の温度でシリサイド化反応により金属基板と半導体層の貼り合わせを行うシリサイド層２０７が形成され接合される。
【００３７】
上述の金属基板は以下の様に形成される。まず、金属基板の基体となるＣｕ基板を用意する。該Ｃｕ基板の厚さは、機械的強度上問題の生じない２００ｍｍとした。続いてこのＣｕ基板表面に、Ｃｕのシリコン層への拡散を防ぐために基板の表面にＴａＮを例えば通常のスパッタ法により形成する。前記ＴａＮをスパッタ成膜したＣｕ基板全面に、金属基板表面のパシベーションおよびＳｉとのシリサイド化による基板張り合わせを４００ ￣５００℃ 程度以下の低温で行えるＮｉをメッキ法によって形成する。このようにして前記金属基板は形成される。
【００３８】
金属基板の基体となる材料はＣｕに限られず、基板抵抗が前記高濃度コレクタ層に比べ十分小さくできる、Ａｕ，Ａｇなど１００ｍＷｃｍ程度以下の抵抗率をもつ導電性金属もしくは金属化合物であればよい。
【００３９】
また、拡散防止層はＴａＮに限られず、ＴａＳｉＮ、ＴｉＮ、ＴｉＳｉＮなどＳｉ中への金属基板を構成する元素の拡散を防げるものであれば良い。
【００４０】
また、シリサイド化による張り合わせ材料として作用する接続金属層のＮｉはこれに限られず、Ｔｉ、Ｃｏなど５００℃程度以下の低温でＳｉとのシリサイド化反応を生じ、基板の張り合わせを行える材料であれば良い。
【００４１】
次に、先に形成した多孔質シリコン２０２とエピタキシャル成長したシリコン層２０３との界面で切り離しを行う（図２（ｄ））。
【００４２】
このようにして本実施例１に係る半導体基板が形成される。６００℃以下の低温でエピタキシャル成長を行うことにより、従来問題となっていた不純物の拡散の問題がないため、各層の厚さと不純物濃度を精密に制御できる。また、各機能層を、連続スパッタ成膜により形成できるため、従来のように、不純物拡散あるいはイオン注入等の技術を用いる必要がなく、極めて簡単にかつ高品質に素子形成の素地となる基板形成が可能である。
【００４３】
次に、上述の半導体基板を用いたバイポーラトランジスタの製法について図３を用いて説明する。まず、上述の工程により完成した半導体基板（図３（ａ））上に、エミッタ領域をマスクするためのフォトレジスト３０７を塗布し、ステッパなどによりレジストののパターニングを行い、エミッタ領域となる部分以外のエミッタ層上のレジストに開口部を設ける（図３（ｂ））。
【００４４】
次に、ＲＩＥ法などにより上記レジスト開口部下のエミッタ層を除去する。次に残存するフォトレジストを除去しない状態で、ベース層３０５に対してイオン注入を行い、ベース電極を形成する金属とシリコン層の電気的接触をとるためのベースコンタクト層３０８を形成する（図３（ｃ））。エミッタ領域はレジストが存在しているため、イオン注入はされない。次に、イオン種としてＢＦ２＋を用いて半導体製造で用いられているイオン注入技術を用いてエミッタ直下を除くベース層の不純物密度が１×１０２０ｃｍ−３となるようにイオン注入を行い、５５０℃で１時間の窒素中の熱処理により再結晶化を行った。５５０℃の温度では不純物の拡散といった問題は生じることなく再結晶化できた。
【００４５】
上述の工程の後、フォトレジスト３０７を剥離し、基板全面に層間絶縁膜として例えばＳｉＯ２ ３１１をＣＶＤ法により、４００℃の温度で成膜した。層間絶縁膜はＳｉＯ２に限られず、半導体製造で用いられるＳｉＯＮ、ＳｉＯＦ、ポリイミド、ＰＴＦＥなどの絶縁材料であればよい。
【００４６】
その後、コンタクトホール形成のためのフォトレジストを塗布しベースおよびエミッタのコンタクト領域をパターニングし、ＲＩＥ法を用いてコンタクトホールを形成する。次に、Ｓｉ中への電極材料であるＡｌのスパイクを防止するため、Ｓｉを原子組成で１％程度含むＡｌをスパッタ法により成膜し、パターニングすることでベース電極３０９およびエミッタ電極３１０とした（図３（ｄ））。上述の電極については、あらかじめＣｏ， Ｎｉなどをスパッタ法で成膜し、ＲＴＡ法を用いて自己整合シリサイド化を行うサリサイド技術を用いて低コンタクト抵抗化を図っても良い。
【００４７】
このようにして、本実施例１に示した基板を用いてバイポーラトランジスタが作成される。イオン注入工程は１回であり、すべての工程を６００℃以下の低温で行うことにより、不純物の拡散の問題がないため、各機能層の不純物濃度が正確に制御された半導体基板および半導体素子を簡単に製造することができる。さらに、ベース層はイオン注入法や不純物拡散法ではなく、６００℃程度以下の低温エピタキシャル成長法を用いるため薄く形成することが容易であり、高性能な半導体素子を簡単に低コストで作成することができた。
【００４８】
さらに、結晶面方位として、拡散定数の大きい｛１１０｝面を用いているため、従来に比べ高速な半導体素子が作成できる。高濃度コレクタ層は０．２ｍｍと薄く十分に低抵抗化されているため、従来の様に基板抵抗によって素子の特性が劣化することはない。素子の高速性を示す遮断周波数が従来の｛１００｝面のシリコン基板デバイスで５０ＧＨｚ程度であったのに対し、本実施例においては１１６ＧＨｚが得られた。
【００４９】
（実施例２）
本発明の実施例２に係る半導体基板の構造について図４を用いて説明する。図４は本実施例２における縦形ＭＯＳＦＥＴ用基板であり、金属基板４０１上に第１の導電形を示す高濃度ドレイン層４０３、第１の導電形とは不純物濃度の異なる第２の導電形を示すドレイン層４０４および第１の導電形とは反対の導電形である第３の導電形を有し、ＭＯＳＦＥＴのチャネルが形成されるボディ層４０５を、実施例１に示した方法と同様の方法で｛１１０｝面を有するシリコン基板上に形成して構成される。
【００５０】
各層の導伝形、不純物濃度および厚さは高濃度ドレイン層についてｎ型１×１０２０ｃｍ−３，０．２ｍｍ、ドレイン層についてｎ型２×１０１７ｃｍ−３， ０．５ｍｍ、ボディ層についてｐ型５×１０１８ｃｍ−３ ０．２ｍｍとした。本発明の実施例２における縦型ＭＯＳＦＥＴ用基板は、金属基板上に複数の導伝形を有するＳｉ層があらかじめ形成されてなり、前記第１の導伝形を有するＳｉ層４０３は不純物濃度が１×１０２０ｃｍ−３程度以上で厚さが２０ｍｍ以下であるため、形成した素子の直列抵抗を減少でき、高速に動作する素子を簡単に形成することができる。
【００５１】
さらに、該Ｓｉ層は｛１１０｝面方位を有するＳｉ単結晶であり、従来の｛１００｝面方位の基板を用いた場合に比べ拡散定数が大きく動作速度を向上できる。また該Ｓｉ層は６００℃程度以下の低温エピタキシャル成長で形成され、不純物プロファイルが精密に制御されているため、高性能の素子を簡単に製造することができる。このような縦型ＭＯＳＦＥＴ基板を用いた縦型ＭＯＳＦＥＴの製造方法を図５を用いて説明する。
【００５２】
図５は本実施例２に係る縦型ＭＯＳＦＥＴ用基板を用いた、縦型ｎチャネルＭＯＳＦＥＴの製造方法を示したものであり、以下に説明を行う。
【００５３】
まず、ソース領域を形成するために、ボディ領域とは反対の導伝形を形成するイオンであるＡｓ＋をイオン注入法により注入し、ソース領域５０６を形成する（図５（ａ））。続いて層間絶縁膜を形成するために、ＣＶＤ法によりＳｉＯ２ ５０７を０．５ｍｍ堆積した（図５（ｂ））。これによりゲート電極とソース領域の重なり容量を低減することができる。
【００５４】
次に、ゲート電極を形成するために、ゲート電極となる場所にトレンチホール５０８を形成する（図５（ｃ））。これは次のように行う。基板全面にフォトレジストを塗布し、該フォトレジストのパターニングを行い、トレンチ作成部のレジストに開口部を設ける。該開口部はソース領域内に配置するようにする。次に一般に用いられているＲＩＥ法によりトレンチホールを形成する。該トレンチホール５０８の底部はドレイン領域５０４に達するように形成し、本実施例においては０．８ｍｍ、幅０．３ｍｍ、長さ２０ｍｍとした。この値は素子の使用目的によって変更可能である。
【００５５】
次に、フォトレジストを除去したのちゲート酸化膜を形成する。ゲート酸化膜の形成は、ＫｒとＯ２を混合したガスを用いて４００℃の温度でプラズマ酸化し、該トレンチホール内壁に５ｎｍの膜厚の酸化膜を形成した。これにより、該トレンチホール５０８の内壁に均一に耐圧１０ＭＶ／ｃｍ以上の良質の酸化膜が形成できる（図５（ｄ））。
【００５６】
上記に引き続きゲート電極５１０を形成する。ゲート電極材料として例えばポリＳｉをＣＶＤ法により４００℃で０．１ｍｍ堆積した後、Ｓｉを原子組成で１％程度含むＡｌをスパッタ法により成膜した。フォトレジストを基板全面に塗布しゲート電極部のパターニングを行いゲート電極が完成する。
【００５７】
次に、層間絶縁膜を形成するために、基板全面にわたってＣＶＤ法により４００℃の温度でＳｉＯ２を堆積し、ソース電極を形成するためにフォトレジストを塗布してソース電極部５０９のパターニングを行う。ソース電極部５０９のパターニングに際してはフォトレジスト開口部がソースｎ＋層５０６とボディのｐ層５０５の両方にまたがるように形成する。このようにすることで、ソース電極でソース電位とボディ電位の両方をとることができる。
【００５８】
ＲＩＥ法を用いてフォトレジスト開口部のＳｉＯ２をエッチングしてコンタクトホールを形成し、Ｓｉを原子組成で１％程度程度含むＡｌをスパッタ法に形成してソース電極５０９が形成される（図５（ｅ））。
【００５９】
以上の工程により本発明の実施例２に係る基板を用いた縦形ＭＯＳＦＥＴが完成する。従来の様にボディウェル形成のためのイオン注入を行う必要がなく、不純物濃度を正確に制御できる。さらに素子形成に必要な機能層があらかじめ基板中に作り込まれた構造となっているため、素子の製造工程を簡略化できる。さらに、高濃度ドレイン層は０．２ｍｍと薄く形成されており、十分に低抵抗化されているため、素子の直列抵抗が低く、従来の様に基板抵抗によって素子の速度性能の劣化のない縦形ＭＯＳＦＥＴが得られた。
【００６０】
さらに、例えば、高濃度ドレイン領域にｐ＋ 及びｎ＋シリコンを交互に配したドレイン短絡形の素子でも同等の効果を得ることができる。
【００６１】
一方、各層の導伝型を反対の導伝形とした縦形ｐチャネルＭＯＳＦＥＴも同様な工程により製造できる。その例を以下に示す。
【００６２】
本発明をトレンチ構造縦形ＰチャンネルパワーＭＯＳトランジスタに適用した実施の形態について、再度図５を用いて説明する。この場合にも図４に示された構造を備えた縦形ＰチャンネルＭＯＳＦＥＴ用基板を使用できる。図５（ａ）に示された構造は第１の導電形を示す高濃度ドレイン層５０３、これと不純物濃度の異なるが導電形は同一のドレイン層５０４および第１の導電形とは反対の導電形である第２の導電形を有し、ＰチャンネルＭＯＳＦＥＴのチャンネルが形成されるボディ層５０５を、（１１０）面を有するシリコン基板（図示せず）上に形成することによって得られる。各層の導電形、不純物濃度および厚さは高濃度ドレイン層についてｐ型１×１０２０ｃｍ−３，０．２ｍｍ、ドレイン層についてｐ型２×１０１７ｃｍ−３， ０．５ｍｍ、ボディ層についてｎ型５×１０１８ｃｍ−３ ０．２ｍｍとした。本実施の形態では、高濃度ドレイン層５０３を不純物濃度が１×１０２０ｃｍ−３程度以上で厚さが２０ｍｍ以下であるため、形成した素子の直列抵抗を減少でき、高速に動作する素子を簡単に形成することができる。さらに、該層５０３は（１１０）面方位を有するＳｉ単結晶であり、従来の（１００）面方位の基板を用いた場合に比べ拡散定数が大きく動作速度を向上できる。また該Ｓｉ層は６００℃程度以下の低温エピタキシャル成長で形成され、不純物プロファイルが精密に制御されているため、高性能の素子を簡単に製造することができる。
【００６３】
具体的には、本実施の形態に係る縦型トレンチ構造ＰチャンネルＭＯＳＦＥＴは、図４に示す基板を用い、図５（ａ）に示すように、ソース領域を形成するために、ボディ領域５０５とは反対の導伝形を形成するボロンを導入すべく、ＢＦ２＋をイオン注入法により注入し、ソース領域５０６を形成する。その不純物濃度は、ｐ型１×１０２０ｃｍ−３である。続いて層間絶縁膜を形成するために、ＣＶＤ法によりＳｉＯ２ ５０７を０．５ｍｍ堆積した（図５（ｂ））。これによりゲート電極とソース領域の重なり容量を低減することができる。
【００６４】
次に、図５（ｃ）に示すように、ゲート電極を形成するために、ゲート電極となる場所にトレンチホール５０８を形成する。これは次のように行う。基板全面にフォトレジストを塗布し、該フォトレジストのパターニングを行い、トレンチ作成部のレジストに開口部を設ける。該開口部はソース領域内に配置するようにする。次に一般に用いられているＲＩＥ法によりトレンチホールを形成する。該トレンチホール５０８の底部はドレイン領域５０４に達するように形成し、本実施例においては深さ０．８ｍｍ、幅０．３ｍｍ、長さ２０ｍｍとした。この値は素子の使用目的によって変更可能である。シリコン５０５表面は（１１０）面であるので、それと９０°をなすトレンチホール５０８の内側壁面も（１１０）面になっている。
【００６５】
次に、図５（ｄ）に示すように、フォトレジストを除去したのちゲート酸化膜５１１を形成する。ゲート酸化膜の形成は、ＫｒとＯ２を混合したガスを用いて４００℃の温度でプラズマ酸化し、該トレンチホール内壁に２０ｎｍの膜厚のシリコン酸化膜を形成した。これにより、該トレンチホール５０８の（１１０）面内壁に均一に耐圧４乃至５ＭＶ／ｃｍの良質の酸化膜５１１が形成できる。このゲート酸化膜５１１を有するＰチャンネルＭＯＳトランジスタのゲート、ソース間耐電圧は、１０Ｖである。
【００６６】
次に、図５（ｅ）に示すように、ゲート電極５１０を形成する。ゲート電極材料として例えばポリＳｉをＣＶＤ法により４００℃で０．１ｍｍ堆積した後、Ｓｉを原子組成で１％程度含むＡｌをスパッタ法により成膜した。フォトレジストを基板全面に塗布しゲート電極部のパターニングを行いゲート電極５１０が完成する。
【００６７】
次に、引き続き図５（ｅ）に示すように、層間絶縁膜５１２を形成するために基板全面にわたってＣＶＤ法により４００℃の温度でＳｉＯ２を堆積し、ソース電極５０９を形成する。ソース電極の形成は、まずフォトレジストを塗布してソース電極部５０９用開口のパターニングを行う。ソース電極開口のパターニングに際してはフォトレジスト開口部がソースｐ＋層５０６とボディのｎ層５０５の両方にまたがるように形成する。
【００６８】
このようにすることによって、ソース電極５０９でソース電位とボディ電位の両方をとることができる。 開口形成のためには、ＲＩＥ法を用いてフォトレジスト開口部のＳｉＯ２膜５０７および５１２をエッチングしてコンタクトホールを形成し、Ｓｉを原子組成で１％程度程度含むＡｌをスパッタ法で成膜し、これをエッチングでパターニングしてソース電極５０９を形成する。
【００６９】
以上の工程により本実施の形態に係るトレンチ構造縦形ＰチャンネルパワーＭＯＳ電界効果トランジスタが完成する。高濃度ドレイン層５０３は０．２ｍｍと薄く形成されており、十分に低抵抗化されているため、素子の直列抵抗が低く、高速なトランジスタが得られた。
【００７０】
なお、高濃度ドレイン領域にｎ＋ 及びｐ＋シリコンを交互に配したドレイン短絡形の素子でも同等の効果を得ることができる。
【００７１】
（実施例３）
本発明の実施例３に係る半導体基板の構造について図６を用いて説明する。図６は本実施例３における縦形ＩＧＢＴ用基板であり、金属基板６０１上に第１の導伝形を有するアノード層６０３、第１の導伝形とは反対の第２の導伝形を有するバッファ層６０４、導伝率変調層６０５、およびアノード層と同じ極性を有する第３の導伝形であるゲート層６０６を実施例１に示した方法と同様の方法で｛１１０｝面を有するシリコン基板上に形成して構成される。本実施例においては、各層の導伝形、不純物濃度および厚さはアノード層についてｐ型１×１０２０ｃｍ−３， ０．２ｍｍ、バッファ層についてｎ型１×１０２０ｃｍ−３， ０．２ｍｍ、導伝率変調層についてｎ型２×１０１７ｃｍ−３ ０．２ｍｍ、ゲート層についてｐ型５×１０１８ｃｍ−３， ０．２ｍｍとしたが、素子の用途、耐圧によって変更可能である。ただし、アノード層６０３については、低抵抗化の目的から十分に薄いことが望ましく、２０ｍｍ以下が望ましい。本発明の実施例３におけるＩＧＢＴ用基板は、金属基板上に複数の導伝形を有するＳｉ層があらかじめ形成されてなり、前記第１の導伝形を有するＳｉ層６０３は不純物濃度が１×１０２０ｃｍ−３程度以上で厚さが２０ｍｍ以下であるため、形成した素子の直列抵抗を減少でき、高速に動作する素子を簡単に形成することができる。さらに、該Ｓｉ層は｛１１０｝面方位を有するＳｉ単結晶であり、従来の｛１００｝面方位の基板を用いた場合に比べ拡散定数が大きく動作速度を向上できる。また該Ｓｉ層は６００℃程度以下の低温エピタキシャル成長で形成され、不純物プロファイルが精密に制御されているため、高性能の素子を簡単に製造することができる。このようなＩＧＢＴ用基板を用いたＩＧＢＴの製造方法を図７を用いて説明する。
【００７２】
図７は上述の半導体基板に例としてｎチャネルゲート型ＩＧＢＴ素子を形成する方法示したものであり、次の様に形成される。
【００７３】
まず、カソード領域７０７をゲート層と反対の導伝形を形成するためのイオンであるＡｓ＋のイオン注入により形成する（図７（ａ））。続いてＣＶＤ法により層間絶縁膜としてＳｉＯ２ ７０８を０．５ｍｍ堆積した（図７（ｂ））。これによりゲート電極とカソード領域の重なり容量を低減することができる。
【００７４】
次に、ゲート電極となる場所にトレンチホール７０９を形成する。基板全面にフォトレジストを塗布し、パターニングを行い、トレンチ作成部のレジストに開口部を設ける。次に一般に用いられているＲＩＥ法によりトレンチホール７０９を形成する。トレンチホールの深さは導伝率変調層７０５に達するように形成され、本実施例では０．８ｍｍ、幅０．３ｍｍ長さ２０ｍｍとした（図７（ｃ））。この値は素子の使用目的によって変更可能である。
【００７５】
次に、フォトレジストを除去したのちゲート酸化膜を形成する。ゲート酸化膜の形成は、ＫｒとＯ２を混合したガスをプラズマ励起したプラズマを用いて４００℃の温度でプラズマ酸化し、５ｎｍの膜厚の酸化膜を形成した。これにより、トレンチホール７０９の内壁に均一に耐圧１０ＭＶ／ｃｍ以上の良質の酸化膜が形成できる（図７（ｄ））。
【００７６】
上記に引き続きゲート電極７１０を形成する。ゲート電極材料としてポリＳｉをＣＶＤ法により４００℃で０．１ｍｍ程度堆積した後、Ｓｉを原子組成で１％程度含むＡｌをスパッタ法により成膜した。フォトレジストを基板全面に塗布しゲート電極部のパターニングを行いゲート電極７１０が完成する。
【００７７】
次に、層間絶縁膜を形成するために、基板全面にわたってＣＶＤ法により４００℃の温度でＳｉＯ２を堆積し、カソード電極を形成するために、フォトレジストを塗布してソース電極部７１１のパターニングを行う。カソード電極部７１１のパターニングに際してはフォトレジスト開口部がソースｎ＋層とボディのｐ層の両方にまたがるように形成する。このようにすることで、カソード電極によりソース電位とボディ電位の両方をとることができる。ＲＩＥ法を用いてフォトレジスト開口部のＳｉＯ２をエッチングしてコンタクトホールを形成し、Ｓｉを原子組成で１％程度含むＡｌをスパッタ法に形成してソース電極７１１が形成される（図７（ｅ））。
【００７８】
以上の工程により本発明の実施例３に係る基板を用いた縦形ＩＧＢＴが完成する。従来の様にウェル形成のためのイオン注入を行う必要がなく、不純物濃度を正確に制御できる。デバイスに必要な機能層があらかじめ基板中に作り込まれた構造となっているため、素子の製造工程を簡略化できる。さらに、アノード層は０．２ｍｍと薄く形成されており、十分に低抵抗化されているため、素子の直列抵抗が小さく、高速化スイッチングが実現できた。
【００７９】
さらに、例えば、アノード領域にｐ＋ 及びｎ＋シリコンを交互に配したアノード短絡形の素子でも同等の効果を得ることができる。
【００８０】
さらに、各層の導伝型を反対の導伝形としたｐチャネル型ＩＧＢＴについても同等の効果が得られる。
【００８１】
（実施例４）
本発明の実施例４に係る半導体装置について図８および図９を用いて説明する。本実施例４に係る半導体装置は図８に示す相補型素子より構成される。図８（ａ）はバイポーラトランジスタを用いた相補型インバーター装置である。図８（ｂ）は縦形ＭＯＳＦＥＴを用いた相補型インバーター装置である。図８（ｃ）はＩＧＢＴを用いた相補型インバータ装置である。このようなインバーター装置を構成する各半導体素子は、互いに導伝形が反転した構造になっており、かつ、縦形素子であるため、素子が基板を表面から裏面へ貫通した構造となっており、従来技術では同一の半導体基板上に極性の異なる複数の素子を形成することができない。そのため、それぞれ異なる半導体基板上に作成した該素子を個別素子として実装することで製造していたため、集積化することができず、大型であり、各構成素子間を結ぶ配線が長距離化し、インダクタンスが小さくできず、したがって該インダクタンス成分によるサージ電圧発生などの問題を生じていた。さらに、従来のように｛１００｝面方位上に形成していたｐｎｐ型バイポーラトランジスタは、電子および正孔の拡散定数が小さいため、動作速度が遅く、図８に示すような相補型素子を実現することは困難であった。
【００８２】
本実施例４にかかる半導体装置は、半導体装置を構成する各半導体素子を単一の半導体基板上に製造することで、該半導体素子間の配線を該半導体基板上に形成し集積回路として動作するように為し得たものである。半導体素子を形成する半導体層は｛１１０｝面方位を有するシリコンを用いるため、電子および正孔の拡散定数が大きく、ｐｎｐ型バイポーラトランジスタを用いても、ｎｐｎ型のバイポーラトランジスタと同等の性能を有するため、相補型構成が可能であり、単一の半導体基板上に極性の反転した複数の素子が混在できるため、インバーターなどの半導体装置を小型化することができ、素子間の配線が短距離化されるため、配線のもつ寄生容量、寄生インダクタンスが減少でき、動作遅延、サージ電圧の発生といった問題を減じることができ、以って高速に動作する半導体装置を安価に提供することができる。
【００８３】
次に、本実施例４に係る半導体装置の形成方法を図９を用いて説明する。図９は本実施例４に係る半導体装置において、ｎｐｎ形およびｐｎｐ型のバイポーラトランジスタを用いて形成した相補型インバーター装置である。図中の符号は図１０のものに対応している。金属基板１０１５上にｎｐｎ型バイポーラトランジスタ１０２１およびｐｎｐ型バイポーラトランジスタ１０２２が形成されており、素子分離領域１０２３で素子分離されている。両者のコレクタ電極は金属基板で電気的に接続されており、これにより図８（ａ）に示す回路構成が実現されている。単一の基板上に極性の異なる複数の素子が混在した構造が形成できるため、従来個別素子を実装することでしか実現できなかった縦形半導体素子の集積化が本実施例に係る半導体基板により実現できる。従来のように外部配線でコレクタ電極を接続しないので、配線に係る寄生容量および寄生インダクタンスを減少することができ、動作遅延、サージ電圧の発生といった従来の問題を解決でき、以って高速に動作する半導体装置を提供することが可能である。
【００８４】
このような、極性の異なる複数の縦形半導体素子を単一基板上に形成した半導体装置の製造方法を図１０を用いて説明する。図１０はバイポーラトランジスタを用いた相補型インバータを例にとり、その製造方法を説明したものである。
【００８５】
まず第１に、図１０（ａ）に示すように｛１１０｝面方位を有するシリコン基板１００１の表面に、シリコンのエピタキシャル成長の基体であり、金属基板との貼り合わせ後に該基体を切り離すための多孔質シリコン層１００２を陽極化成法により形成する。これを１２００℃の水素雰囲気で処理することにより表面の微細孔を封止する。次に該多孔質シリコン表面に半導体層形成のバッファ層として、後に形成する第１の素子の第１の導伝形とは反対の導伝形を有するＳｉとして例えばｎ型Ｓｉを０．１ｍｍ程度エピタキシャル成長させ、バッファ層１００３を得る。
【００８６】
次に、図１０（ｂ）に示すように第１の素子のエミッタ電極を形成するための第１の導伝形を示すシリコン層１００４として、例えばｐ＋Ｓｉを例えばスパッタ法により形成する。本実施例においては０．７ｍｍの膜厚で成膜した。次に該ｐ＋Ｓｉ １００４表面に、保護層として例えば４００℃の温度でＣＶＤ法によりＳｉＯ２ １００５を形成する。次にフォトリソグラフィ法により前記ＳｉＯ２および該ｐ＋Ｓｉをパターニングし、該ｐ＋Ｓｉ層を前記バッファ層１００３が現れるまでエッチングする。次にフォトレジストを除去して、第１の素子を存在させる領域にのみｐ＋Ｓｉ層を残す（図１０（ｂ））。この際にＳｉＯ２層１００５は除去しないようにする。
【００８７】
次に、前記エッチング済みの表面に第２の素子の第１の導伝形とは反対の第２の導伝形を示すシリコン層を堆積する。例えばスパッタ法を用いて、ｎ＋Ｓｉを、前記第１の素子の第１の導伝形の例であるｐ＋Ｓｉと同じ厚さとなるように成膜する。成膜されたｎ＋Ｓｉは前記バッファ膜１００３上では第２の素子のエミッタ電極となるエピタキシャル膜１００６として、前記ｐ＋Ｓｉ上の酸化膜上ではアモルファスシリコンないしはポリシリコン１００７として成長する（図１０（ｃ））。
【００８８】
次に、酸化膜上に成長した不要なｎ＋Ｓｉ １００７を除去する。除去に際しては、例えば、発熱の少ないヨウ素酸、フッ酸、酢酸の混合溶液を用いる。酸化膜上に成長した非単結晶のｎ＋Ｓｉ １００７はエピタキシャル成長した単結晶のｎ＋Ｓｉ １００６に比べエッチング速度が速く十分な選択比が取れるため、単結晶ｎ＋Ｓｉ １００６の膜厚を変化させることなく非単結晶ｎ＋Ｓｉ １００７のみが除去できる。次に緩衝フッ酸溶液を用いてｐ＋Ｓｉ表面に形成されている酸化膜を除去することで、図１０（ｄ）に示す構造が完成する。
【００８９】
続いて、第２の素子のベース電極となる第３の導伝形を示す層１００８として前記第２の素子の第２の導伝形とは反対の導伝形を示す層を、例えばスパッタ法により形成する。本実施例においてはｐ型Ｓｉを０．０２ｍｍの厚さで形成した。引き続き、前記ｐ型Ｓｉ層 １００８を堆積した表面に例えばＣＶＤ法により４００℃の温度でＳｉＯ２ １００５を形成する。フォトリソグラフィ法によりパターニングし、前記ＳｉＯ２ １００５と前記ｐ型Ｓｉ層１００８のうち、第２の素子を形成する部分以外の不要な酸化膜およびｐ型Ｓｉを例えばＲＩＥ法により除去する（図１０（ｅ））。
【００９０】
次に第１の素子のベース電極を形成する第４の導伝形を示す層として、前記第１の素子の第１の導伝形とは反対の導伝形を示す層を、例えばスパッタ法により形成する。本実施例においてはｎ型Ｓｉを０．０２ｍｍの厚さで形成した。成膜されたｎ型Ｓｉは前記ｐ＋Ｓｉ膜１００４上ではエピタキシャル膜１００９として成長し、前記ｐ型Ｓｉ層１００８上の酸化膜１００５上ではアモルファスシリコンないしはポリシリコン１０１０として成長する（図１０（ｆ））。
【００９１】
続いて、酸化膜上に成長した不要なｐ型Ｓｉを除去する。除去に際しては、発熱の少ないヨウ素酸、フッ酸、酢酸の混合溶液を用いる。酸化膜上に成長した非単結晶のｐ型Ｓｉ層１０１０はエピタキシャル成長した単結晶のｐ型Ｓｉ層１００９に比べエッチング速度が速く十分な選択比が取れるため、単結晶ｐ型Ｓｉ層１００９の膜厚を変化させることなく非単結晶ｐ型Ｓｉ層１０１０のみが除去できる。次に緩衝フッ酸溶液を用いて前記ｎ型Ｓｉ層１００８表面に形成されているＳｉＯ２ １００５を除去することで、図１０（ｇ）に示すように、半導体層の互いに隣り合う導伝形が反転した構造が完成する。
【００９２】
上述の方法を繰り返し用いることで残りの半導体層であるコレクタ層、高濃度コレクタ層の各層を形成し、図１０（ｈ）の構造を得る。各層の厚さは、第１および第２の素子のコレクタ層について、それぞれ、０．５ｍｍ、高濃度コレクタ層について、それぞれ、０．２ｍｍとした。
【００９３】
次に、図１０（ｉ）に示すように、前記シリコン基板と金属基板１０１５を貼り合わせる。金属基板は例えばＣｕ基板表面に拡散防止のためにＴａＮ層を例えばスパッタ法により形成し、次に基板全面にＮｉ層をメッキ法により形成する。前記シリコン基板と前記金属基板とを貼り合わせ、ＲＴＡ法などにより５００℃の温度で処理することによりＮｉとＳｉがシリサイド化反応を起こしシリサイド層１０２４を形成して強固な接合が得られる。
【００９４】
金属基板の基体となる材料はＣｕに限られず、基板抵抗が前記高濃度コレクタ層に比べ十分小さくできる、Ａｕ，Ａｇなど１００ｍＷｃｍ程度以下の抵抗率をもつ導電性金属もしくは金属化合物であればよい。
【００９５】
また、拡散防止層はＴａＮに限られず、ＴａＳｉＮ、ＴｉＮ、ＴｉＳｉＮなどＳｉ中への金属基板を構成する元素の拡散を防げるものであれば良い。
【００９６】
また、シリサイド化による張り合わせ材料のＮｉはこれに限られず、Ｔｉ、Ｃｏなど４００〜５００℃程度以下の低温でＳｉとのシリサイド化反応を生じ、基板の張り合わせを行える材料であれば良い。
【００９７】
続いて、前記多孔質シリコン部分１００２と前記バッファ層１００３の界面で上記張り合わせ基板を切断し、バッファ層をＲＩＥ法によりエッチング除去することで図１０（ｊ）に示す構造が得られる。
【００９８】
次に、第１の素子と第２の素子の素子分離を行うために、前記基板の金属基板とは反対の表面にフォトレジストを塗布し、フォトリソグラフィ法によって、該フォトレジストの第１の素子と第２の素子の境界上に開口１０１７を設ける（図１０（ｋ））。次にＲＩＥ法によって、前記開口部にトレンチホールを形成する。該トレンチホール底面は半導体層の表面から裏面に達し、金属基板との貼り合わせを行ったシリサイド層表面に達するようにすることで図１０（ｌ）に示される構造が形成される。フォトレジストを除去し、次に分離領域と半導体層の界面特性を良好にするために、ＫｒとＯ２を用いたプラズマ酸化法により該トレンチホール内壁にＳｉＯ２を１０ｎｍ程度形成する（図１０（ｍ））。該酸化膜は、絶縁性があれば良く、例えばＮＨ３プラズマを用いて形成したＳｉ３Ｎ４膜などでもよい。その後ＣＶＤ法によって４００℃程度の温度でトレンチホール内をＳｉＯ２ １０１８で満たす（図１０（ｎ））。ＣＶＤによって形成した該ＳｉＯ２は絶縁性があればよく、例えばＮＨ３とＳｉＨ４を用いて形成したＳｉ３Ｎ４などでもよい。基板表面のＳｉＯ２を例えばＲＩＥ法により除去することで図１０（ｏ）に示す構造が得られる。これにより、第１の素子と第２の素子の素子分離が完了した。
【００９９】
次に、実施例１に記載した方法と同様の方法で、ベース電極１０１９、エミッタ電極１０２０を形成し、図１０（ｐ）に示すインバーター装置が完成する。第１の素子と第２の素子のコレクタ電極は金属基板１０１５で接続されており新たな配線の必要はない。
【０１００】
このようにして得られたバイポーラトランジスタによる相補型インバーター装置は、該インバーター装置を構成する各半導体素子を単一の半導体基板上に製造することで、該半導体素子間の配線を該半導体基板上に形成し集積回路として動作するように為し得たものである。半導体素子を形成する半導体層は｛１１０｝面方位を有するシリコンを用いるため、電子および正孔の拡散定数が大きく、ｐｎｐ型バイポーラトランジスタを用いても、ｎｐｎ型のバイポーラトランジスタと同等の性能を有するため、相補型構成となっており、単一の半導体基板上に極性の反転した複数の素子が混在しているため、小型のインバーター装置とすることができ、素子間の配線が短距離化されるため、配線のもつ寄生容量、寄生インダクタンスが減少でき、動作遅延、サージ電圧の発生といった問題を減じることができ、以って高速に動作する半導体装置を安価に提供することができた。
【０１０１】
本実施例に示す方法を応用すれば、コレクタ電極を共通とした集積回路の形成が可能であり、従来個別素子を組み合わせることで形成していた、縦形半導体素子によるインバーターなどの半導体装置を単一基板上に効率よく集積して形成し、動作速度の向上、消費電力の低減を実現できる。
【０１０２】
全ての工程は５００℃以下の低温で行われているため、導伝形の異なる半導体間での不純物拡散の問題がないため、素子の特性上重要である不純物濃度の分布を簡単に制御できる。
【０１０３】
本実施例においてはバイポーラトランジスタの例を示したが、本実施例に示す方法を用いれば、縦形半導体素子として縦形ＭＯＳＦＥＴやＩＧＢＴなどを用いても本質的な違いはなく、また、これらを組み合わせて同一基板内に形成することも可能である。また、同様に、横形半導体素子と縦形半導体素子を単一の基板上に集積した集積回路構成も可能である。
【０１０４】
また、金属基板張り合わせ前に、コレクタ側に配線層をあらかじめ形成した後に、金属基板を電源供給基板などとして貼り合わせることでＥＣＬ（エミッタ結合素子）として利用することも可能であり、あらゆる集積回路を実現することが可能である。
【０１０５】
（実施例５）
本実施例５における、半導体層の両面に配線層を形成した縦形半導体を用いた集積回路の形成方法について、半導体層の金属基板側への配線層の形成方法を、図１１を用いて説明する。
【０１０６】
まず、実施例４に示した方法を用いて、複数の縦形半導体素子を単一基板上に形成する工程のうち金属基板を貼り合わせる直前の形態を得たのち、この基板表面に層間絶縁膜となる絶縁膜として、例えばＳｉＯ２ １１０６をＣＶＤ法により４００℃程度の温度で形成することで図１１（ａ）に示すように半導体層の表面に層間絶縁膜材料が存在する構造を得る。図１１（ａ）の半導体層１１０４は例として、複数のバイポーラトランジスタを単一基板上に形成する場合を示しているが、縦形ＭＯＳＦＥＴやＩＧＢＴを得る場合などの様に、図面に示した層構造をとっていないとしても、本実施例の本質は変わらない。
【０１０７】
次に、コレクタ電極の引き出し配線を行うために、図１１（ｂ）に示すように通常のフォトリソグラフィ法を用いて前記層間絶縁膜１１０６のバイポーラトランジスタのコレクタ電極部に開口を設ける。
【０１０８】
この際、第１の素子と第２の素子の境界上には前記層間絶縁膜を残すようにパターニングする。これは、後に半導体基板の金属基板とは反対側の面から実施例４に示す方法で素子分離を行う際に、該素子境界上の該層間絶縁膜をＲＩＥのエッチング停止層として機能させるためである。
【０１０９】
配線金属として、例えば、Ｓｉを原子組成で１％程度含むＡｌをスパッタ法により成膜した後、フォトリソグラフィ法により該フォトレジストをパターニングして、ＲＩＥなどの手法を用いて、コレクタ電極１１０７を形成したのち、層間絶縁膜１１０８として例えばＳｉＯ２を４００℃の温度にて成膜する。これを繰り返し用いることにより、図１１（ｃ）に示されるコレクタ側配線を形成する。層間絶縁膜１１０８には、コレクタ電極１１０７と、２層目以降の配線層や金属基板とを、電気的に結ぶためのビア１１０９を形成しても良い。
【０１１０】
次に、支持基板と電源供給基板を兼ねる金属基板を、上記によって形成された半導体基板を貼り合わせるために、前記半導体基板のコレクタ側表面、全面に例えばｎ＋Ｓｉ １１１０を１０ｎｍ程度、例えばスパッタ法により堆積する。この後に該ｎ＋Ｓｉ層に金属基板１１１１を接合する。金属基板は例えば実施例４に示すＮｉ表面を有する基板で良く、５００℃程度以下の温度で該ｎ＋Ｓｉ層と該Ｎｉ層のシリサイド化反応によりシリサイド層１１１２を形成し強固な接合を得る（図１１（ｄ））。
【０１１１】
このようにして、コレクタ側の配線を形成した後、金属基板と貼り合わせを行い、引き続き、実施例４に示す方法でエミッタ側配線を形成することで、半導体層の両面に配線を有する縦形半導体を用いた集積回路を得ることができた。
【０１１２】
複数の縦形半導体を含む半導体層の両面に配線を有する構造が単一基板上に実現できるため、コレクタ側の配線を必要としたＥＣＬ（エミッタ結合素子）などを、単一基板上に簡単に形成することが可能である。
【０１１３】
【発明の効果】
本発明によれば、｛１１０｝面方位の結晶からなる不純物濃度プロファイルが制御された半導体シリコン層を低抵抗金属基板上に６００℃程度以下の低温であらかじめ積層することで、金属基板上に半導体層を形成できるため、従来の問題となっていた裏面研磨における基板破断の問題がなく半導体層を薄くできるため、不要な寄生抵抗を減少せしめることが可能となり素子を高速に駆動することができ、従来２００ｍｍ程度あった半導体層の厚みを２０ｍｍ以下にまで減少せしめることで縦形半導体素子の直列抵抗を減少することができる。さらに、本発明によれば半導体層を構成する半導体シリコン層は基板表面に平行な｛１１０｝面の面方位を有する結晶であるので、電子あるいは正孔の拡散定数を増加せしめ、高速に電流を導通あるいは遮断することができる。さらに、単一基板上に形成した複数の半導体素子を分離する素子分離領域を設けることで、単一基板上に複数の縦形半導体素子を形成し、さらに半導体層両面に配線を形成することにより、該半導体素子を集積化し、これによって、形成された半導体装置を小型化することで、素子および配線のもつ寄生容量およびインダクタンスを減少することができ、従来問題となっていた動作遅延やサージ電圧の発生といった問題を緩和することができる。さらに、本発明の半導体基板によれば、縦形半導体層の両面に配線層を形成できるため、従来個別素子を配線基板上に実装することでしか得ることのできなかった縦形半導体素子のインバーターやＥＣＬ（エミッタ結合素子）を単一の基板上に簡単に形成できるため、縦形半導体を用いた様々な集積回路が実現できる。
【０１１４】
さらに本発明の半導体基板によれば、金属基板の上に半導体層が形成された構造となっているため、従来の縦形半導体素子で問題となっていた素子の直列抵抗を十分に小さくすることができ、高速に電流を導通あるいは遮断することができる。さらに、金属基板を用いることで、基板の熱伝導率が向上するため、素子の発熱を除去し、該発熱による素子の熱暴走を抑制することができる。さらに、本発明の半導体基板によれば、導伝形あるいは不純物濃度の異なる複数の半導体層が６００℃程度以下の低温で、あらかじめ形成されており、不純物プロファイルを精密に制御することができるため、ベース層の薄い、あるいはチャネル長の短い、高性能の素子を簡単な工程で製造することができる。
【図面の簡単な説明】
【図１】本発明の実施例１に係るバイポーラトランジスタ用半導体基板の構造を示した断面図である。
【図２】（ａ）〜（ｄ）本発明の実施例１に係るバイポーラトランジスタ用半導体基板の製造方法を工程順に示す模式図である。
【図３】（ａ）〜（ｄ）は本発明に係るパイポーラトランジスタの製造方法を工程順に示した断面図である。
【図４】本発明の実施例２に係る縦型ＭＯＳＦＥＴ用半導体基板の構造を示す断面図である。
【図５】（ａ）〜（ｅ）は本発明の実施例２に係る縦型ＭＯＳＦＥＴの製造方法を工程順に示した断面図である。
【図６】本発明の実施例３に係るＩＧＢＴ用基板の構造を示した断面図である。
【図７】（ａ）〜（ｅ）は本発明の実施例３に係るＩＧＢＴの製造方法を工程順に示す模式図である。
【図８】本発明の実施例４に係る、縦型半導体素子を単一基板に製造することで形成される半導体装置の一例を示す回路図である。
【図９】本発明の実施例４に係る縦型半導体素子を単一基板に製造することで形成される半導体装置を構成した例を示す断面図である。
【図１０】（ａ）〜（ｐ）は縦型半導体素子を単一基板に製造することによって形成される本発明の実施例４に係る半導体装置の製造方法を工程順に示す模式図である。
【図１１】（ａ）〜（ｄ）縦型半導体素子を単一基板に製造することで形成される本発明の実施例５に係る半導体装置の製造方法において、半導体層の両面に配線構造を形成する方法を工程順に示す模式図である。
【図１２】本発明における半導体層厚さを減じた際に素子の直列抵抗が減ることによって素子の動作速度を示す遮断周波数が向上する効果を示した特性図である。
【図１３】従来のシリコンエピタキシャル基板の構造を示す断面図である。
【符号の説明】
１０１ 第１の導伝形を有するＳｉ層
１０２ 第２の導伝形を有するＳｉ層
１０３ 第３の導伝形を有するＳｉ層
１０４ 第４の導伝形を有するＳｉ層
１０８ 金属基体と接続金属層とによって構成された金属基板
１０７ 接合層
Claims (16)
- 金属基体を含む基板上に半導体層を設け該半導体層に素子の少なくとも一部を形成した半導体装置であって、前記金属基板は第１の金属からなる金属基体と、該金属基体を構成する金属が前記半導体層中へ拡散することを防ぐ拡散防止層と、該金属基体と前記半導体層とを電気的に接続するための第２の金属からなる接続金属層とを含むことを特徴とする半導体装置。
- 前記半導体層は｛１１０｝面方位と該面方位に等価である面方位と、｛５１１｝面、｛３３１｝面、｛２２１｝面、｛３２１｝面、｛５３１｝面、｛２３１｝面、｛３５１｝面、｛３２０｝面、｛２３０｝面およびこれらに等価な面方位と、からなる群から選ばれた面方位を有するシリコン結晶からなることを特徴とする請求項１記載の半導体装置。
- 前記半導体層は異なる導伝形を有する複数の層からなることを特徴とする請求項１または２記載の半導体装置。
- 前記第１の金属はＣｕであることを特徴とする請求項１乃至３のいずれか一つに記載の半導体装置。
- 前記第２の金属はＮｉであることを特徴とする請求項１乃至４のいずれか一つに記載の半導体装置。
- 前記拡散防止層はＮｉ，ＴａＮおよびＴｉＮのうちの少なくとも一つを含むことを特徴とする請求項１乃至５のいずれか一つに記載の半導体装置。
- 前記拡散防止層と前記接続金属層とは同一の金属で共通層となっていることを特徴とする請求項１乃至６のいずれか一つに記載の半導体装置。
- 半導体層に素子の少なくとも一部が作成される縦形半導体装置において、該素子は、｛１１０｝面方位と｛５１１｝面、｛３３１｝面、｛２２１｝面、｛３２１｝面、｛５３１｝面、｛２３１｝面、｛３５１｝面、｛３２０｝面、｛２３０｝面およびこれらに等価な面方位と、からなる群から選ばれた面方位を有するシリコン半導体層にその少なくとも一部が作成されることを特徴とする縦形半導体装置。
- 前記素子の少なくとも一部が形成される前記半導体層は複数の半導体層部分からなり、接触しあう該半導体層部分の不純物プロファイルは略階段接合となっていることを特徴とする請求項８に記載の縦形半導体装置。
- 前記素子はバイポーラトランジスタ、縦形ＭＯＳＦＥＴ、ＩＧＢＴ、サイリスタ、ＧＴＯから構成される群から選ばれた素子であることを特徴とする請求項８または９に記載の縦形半導体装置。
- 前記半導体層は、請求項１から７に記載の基板上に設けられた半導体層であることを特徴とする請求項８乃至１０のいずれか一つに記載の縦形半導体装置。
- 前記基板に接する半導体層部分は、厚さが２０ｍｍ以下であることを特徴とする請求項１１に記載の縦形半導体装置。
- 複数個からなる極性の異なる素子が、同一半導体層に、素子分離領域で分離されて少なくともそれらの一部が形成されていることを特徴とする請求項８乃至１２のいずれか一つに記載の縦形半導体装置。
- 金属基板上に導伝形の異なる複数の半導体層を有する半導体装置の製造方法であって、シリコン基板上に多孔質シリコンを形成する工程と、該多孔質シリコン上に複数の導伝形を有する半導体層をエピタキシャル成長する工程と、該エピタキシャルシリコン層と金属基板を貼り合わせる工程と、該金属基板と該エピタキシャルシリコン層を有する半導体基板が張り合わされた基板から、該エピタキシャルシリコン層と多孔質シリコン層の界面において、該半導体基板を切り離す工程とを含む事を特徴とする半導体装置の製造方法。
- 金属基板上に導伝形の異なる複数の半導体層を有する半導体装置の製造方法であって、シリコン基板上に多孔質シリコンを形成する工程と、基板面に水平方向に隣り合う複数の導伝形の半導体層を領域を分けて交互にエピタキシャル成長する工程と、該エピタキシャルシリコン層と金属基板を貼り合わせる工程と、該金属基板と該エピタキシャルシリコン層を有する半導体基板が張り合わされた基板から、該エピタキシャルシリコン層と多孔質シリコン層の界面において、該半導体基板を切り離す工程と、該領域の境界に電気的に絶縁された素子分離層を形成する工程とを含むことを特徴とする半導体装置の製造方法。
- 前記エピタキシャル成長の温度は６００℃以下であることを特徴とする請求項１４または１５記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003144108A JP4700264B2 (ja) | 2003-05-21 | 2003-05-21 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003144108A JP4700264B2 (ja) | 2003-05-21 | 2003-05-21 | 半導体装置 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2004349428A true JP2004349428A (ja) | 2004-12-09 |
| JP2004349428A5 JP2004349428A5 (ja) | 2005-06-16 |
| JP4700264B2 JP4700264B2 (ja) | 2011-06-15 |
Family
ID=33531675
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003144108A Expired - Fee Related JP4700264B2 (ja) | 2003-05-21 | 2003-05-21 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4700264B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2008139915A1 (ja) * | 2007-05-08 | 2008-11-20 | Rohm Co., Ltd. | 半導体装置 |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2022086774A (ja) * | 2020-11-30 | 2022-06-09 | 有限会社Mtec | 半導体素子の製造方法及び縦型ｍｏｓｆｅｔ素子 |
| JP2022155345A (ja) * | 2021-03-30 | 2022-10-13 | 有限会社Mtec | パワー半導体及びその製造方法 |
Citations (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5036079A (ja) * | 1973-06-27 | 1975-04-04 | ||
| JPH038371A (ja) * | 1989-06-05 | 1991-01-16 | Hitachi Ltd | 半導体装置 |
| JPH03191972A (ja) * | 1989-12-21 | 1991-08-21 | Ace Denken:Kk | パチンコ玉タンクの取付け装置 |
| JPH0442971A (ja) * | 1990-06-07 | 1992-02-13 | Nippondenso Co Ltd | 半導体装置の製造方法 |
| JPH04283914A (ja) * | 1991-03-12 | 1992-10-08 | Fujitsu Ltd | 貼り合わせ半導体基板とその製造方法 |
| JPH0594928A (ja) * | 1991-10-01 | 1993-04-16 | Toshiba Corp | 半導体基体およびその製造方法とその半導体基体を用いた半導体装置 |
| JPH05218036A (ja) * | 1992-02-04 | 1993-08-27 | Fujitsu Ltd | 半導体装置 |
| JPH05217994A (ja) * | 1992-01-31 | 1993-08-27 | Canon Inc | 半導体基板の作製方法 |
| JPH06252091A (ja) * | 1993-02-24 | 1994-09-09 | Hitachi Ltd | 半導体装置およびその製造方法 |
| JPH08255769A (ja) * | 1995-03-17 | 1996-10-01 | Hitachi Ltd | 半導体装置の製造方法 |
| JPH09127352A (ja) * | 1995-10-30 | 1997-05-16 | Hitachi Ltd | 半導体装置およびその製造方法 |
| JPH10150176A (ja) * | 1996-11-15 | 1998-06-02 | Tadahiro Omi | 半導体基体とその作製方法 |
| JP2003069019A (ja) * | 2001-08-29 | 2003-03-07 | Toshiba Corp | 半導体装置およびその製造方法 |
-
2003
- 2003-05-21 JP JP2003144108A patent/JP4700264B2/ja not_active Expired - Fee Related
Patent Citations (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5036079A (ja) * | 1973-06-27 | 1975-04-04 | ||
| JPH038371A (ja) * | 1989-06-05 | 1991-01-16 | Hitachi Ltd | 半導体装置 |
| JPH03191972A (ja) * | 1989-12-21 | 1991-08-21 | Ace Denken:Kk | パチンコ玉タンクの取付け装置 |
| JPH0442971A (ja) * | 1990-06-07 | 1992-02-13 | Nippondenso Co Ltd | 半導体装置の製造方法 |
| JPH04283914A (ja) * | 1991-03-12 | 1992-10-08 | Fujitsu Ltd | 貼り合わせ半導体基板とその製造方法 |
| JPH0594928A (ja) * | 1991-10-01 | 1993-04-16 | Toshiba Corp | 半導体基体およびその製造方法とその半導体基体を用いた半導体装置 |
| JPH05217994A (ja) * | 1992-01-31 | 1993-08-27 | Canon Inc | 半導体基板の作製方法 |
| JPH05218036A (ja) * | 1992-02-04 | 1993-08-27 | Fujitsu Ltd | 半導体装置 |
| JPH06252091A (ja) * | 1993-02-24 | 1994-09-09 | Hitachi Ltd | 半導体装置およびその製造方法 |
| JPH08255769A (ja) * | 1995-03-17 | 1996-10-01 | Hitachi Ltd | 半導体装置の製造方法 |
| JPH09127352A (ja) * | 1995-10-30 | 1997-05-16 | Hitachi Ltd | 半導体装置およびその製造方法 |
| JPH10150176A (ja) * | 1996-11-15 | 1998-06-02 | Tadahiro Omi | 半導体基体とその作製方法 |
| JP2003069019A (ja) * | 2001-08-29 | 2003-03-07 | Toshiba Corp | 半導体装置およびその製造方法 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2008139915A1 (ja) * | 2007-05-08 | 2008-11-20 | Rohm Co., Ltd. | 半導体装置 |
| US8399915B2 (en) | 2007-05-08 | 2013-03-19 | Rohm Co., Ltd. | Semiconductor device |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4700264B2 (ja) | 2011-06-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20120261802A1 (en) | Semiconductor device and manufacturing method thereof | |
| US10079230B2 (en) | Double-sided vertical semiconductor device with thinned substrate | |
| TW538509B (en) | Fully-depleted-collector Silicon-on-Insulator (SOI) bipolar transistor useful alone or in SOI BiCMOS | |
| TWI603444B (zh) | 具有絕緣體下之互連件之絕緣體上半導體積體電路 | |
| TWI500140B (zh) | 包括具有互相耦合的電晶體的積體電路的電子裝置 | |
| US8860126B2 (en) | Semiconductor device with a low ohmic current path | |
| JPH1197680A (ja) | 高耐圧半導体装置 | |
| TW201246534A (en) | Vertical semiconductor device with thinned substrate | |
| JP2003092405A (ja) | 半導体装置及びその製造方法 | |
| WO2009042547A1 (en) | Semiconductor device with (110)-oriented silicon | |
| US9570441B2 (en) | Semiconductor device with thermally grown oxide layer between field and gate electrode and method of manufacturing | |
| TW200910517A (en) | Active area junction isolation structure and junction isolated transistors including IGFET, JFET and MOS transistors and method for making | |
| US20120289003A1 (en) | Method for Forming a Semiconductor Device | |
| KR20180002183A (ko) | 반도체 장치 | |
| TW200903806A (en) | Power MOSFET structure and manufacturing method for the same | |
| WO2012068777A1 (zh) | 一种用于制造大功率器件的半导体衬底的制造方法 | |
| JP2012039002A (ja) | 半導体装置及びその製造方法 | |
| TWI569413B (zh) | 包括積體電路的電子裝置及其形成方法 | |
| JP4700264B2 (ja) | 半導体装置 | |
| JP2012039003A (ja) | 半導体装置 | |
| JP3176962B2 (ja) | 半導体装置 | |
| JP2004111549A (ja) | 半導体装置の製造方法 | |
| TW201140804A (en) | Monolithic output stage with vertical high-side PMOS and vertical low-side NMOS interconnected using buried metal, structure and method | |
| JPH06267971A (ja) | 半導体装置およびその製造方法 | |
| JP2010098205A (ja) | Ｍｉｓ電界効果トランジスタ及び半導体基板の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040922 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060405 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20060810 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20061016 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080703 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100519 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100715 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101222 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110121 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110209 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110304 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140311 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |