TWI500140B - 包括具有互相耦合的電晶體的積體電路的電子裝置 - Google Patents

包括具有互相耦合的電晶體的積體電路的電子裝置 Download PDF

Info

Publication number
TWI500140B
TWI500140B TW099119315A TW99119315A TWI500140B TW I500140 B TWI500140 B TW I500140B TW 099119315 A TW099119315 A TW 099119315A TW 99119315 A TW99119315 A TW 99119315A TW I500140 B TWI500140 B TW I500140B
Authority
TW
Taiwan
Prior art keywords
region
semiconductor layer
layer
doped
conductive
Prior art date
Application number
TW099119315A
Other languages
English (en)
Other versions
TW201110320A (en
Inventor
Gary H Loechelt
Gordon M Grivna
Original Assignee
Semiconductor Components Ind
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Components Ind filed Critical Semiconductor Components Ind
Publication of TW201110320A publication Critical patent/TW201110320A/zh
Application granted granted Critical
Publication of TWI500140B publication Critical patent/TWI500140B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/74—Making of localized buried regions, e.g. buried collector layers, internal connections substrate contacts
    • H01L21/743—Making of internal connections, substrate contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76895—Local interconnects; Local pads, as exemplified by patent document EP0896365
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823814—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823828—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823892—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the wells or tubs, e.g. twin tubs, high energy well implants, buried implanted layers for lateral isolation [BILLI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/107—Substrate region of field-effect devices
    • H01L29/1075—Substrate region of field-effect devices of field-effect transistors
    • H01L29/1079—Substrate region of field-effect devices of field-effect transistors with insulated gate
    • H01L29/1083—Substrate region of field-effect devices of field-effect transistors with insulated gate with an inactive supplementary region, e.g. for preventing punch-through, improving capacity effect or leakage current
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41708—Emitter or collector electrodes for bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/4175—Source or drain electrodes for field effect devices for lateral devices where the connection to the source or drain region is done through at least one part of the semiconductor substrate thickness, e.g. with connecting sink or with via-hole
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/6625—Lateral transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
    • H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66659—Lateral single gate silicon transistors with asymmetry in the channel direction, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66681—Lateral DMOS transistors, i.e. LDMOS transistors
    • H01L29/66689—Lateral DMOS transistors, i.e. LDMOS transistors with a step of forming an insulating sidewall spacer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66681—Lateral DMOS transistors, i.e. LDMOS transistors
    • H01L29/66696—Lateral DMOS transistors, i.e. LDMOS transistors with a step of recessing the source electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/735—Lateral transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H01L29/7835—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with asymmetrical source and drain regions, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28123—Lithography-related aspects, e.g. sub-lithography lengths; Isolation-related aspects, e.g. to solve problems arising at the crossing with the side of the device isolation; Planarisation aspects
    • H01L21/2815—Lithography-related aspects, e.g. sub-lithography lengths; Isolation-related aspects, e.g. to solve problems arising at the crossing with the side of the device isolation; Planarisation aspects part or whole of the electrode is a sidewall spacer or made by a similar technique, e.g. transformation under mask, plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H01L29/0653—Dielectric regions, e.g. SiO2 regions, air gaps adjoining the input or output region of a field-effect device, e.g. the source or drain region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/42376—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the length or the sectional shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Thin Film Transistor (AREA)

Description

包括具有互相耦合的電晶體的積體電路的電子裝置
本公開涉及電子裝置和形成電子裝置的程序，以及更特別地，涉及包括具有互相耦合的電晶體的積體電路的電子裝置以及形成電子裝置的程序。
金屬氧化物半導體場效應電晶體(MOSFET)是一般類型的功率開關裝置。MOSFET包括源極區、汲極區、在源極區和汲極區之間延伸的溝道區、以及被設置成鄰近溝道區的閘極結構。閘極結構包括被佈置成鄰近溝道區並通過薄介電質層與溝道區分離的閘電極層。
當MOSFET處於導通狀態時，電壓被施加到閘極結構以在源極區和汲極區之間形成傳導溝道區，這允許電流流經該裝置。在截止狀態中時，任何施加到閘極結構的電壓都足夠低，使得傳導溝道不能夠形成，以及因而不出現電流流動。在截止狀態期間，裝置必須支持源極區和汲極區之間的高電壓。
在特定的應用中，一對功率電晶體可用來允許輸出在兩種不同的電壓之間轉換。輸出可被連接到高側功率電晶體的源極以及連接到低側功率電晶體的汲極。當高側功率電晶體被啟動時，輸出將處於對應於高側功率電晶體的汲極上的電壓的電壓，以及當低側功率電晶體被啟動時，輸出將處於對應於低側功率電晶體的源極的電壓。在特定的物理實施方式中，高側功率電晶體和低側功率電晶體一般為通過焊線或其他類似的互連而彼此互連的單獨晶粒上的分立電晶體。互連增加了電子裝置、包括高側和低側功率電晶體的寄生特性，這是不希望有的。
實施方式作為例子示出且並不限於附圖。
以下結合附圖的描述被提供來幫助理解在此公開的教導。以下討論將集中於教導的特定實現和實施方式。這個焦點被提供來說明描述教導，而不應當被解釋成對教導的範圍或適用性的限制。然而，其他教導當然可用在本申請中。
如在此用到的，關於區域或結構的術語「水平定向的」和「垂直定向的」指電流流經這種區域或結構的主要方向。更具體地，電流可在垂直方向、水平方向、或垂直方向和水平方向的組合方向上流經區域或結構。如果電流在垂直方向上或在垂直分量大於水平分量的組合方向上流經區域或結構，這種區域或結構將被稱為是垂直定向的。類似地，如果電流在水平方向上或在水平分量大於垂直分量的組合方向上流經區域或結構，這種區域或結構將被稱為是水平定向的。
術語「正常操作」和「正常操作狀態」指電子元件或裝置被設計在操作的條件。這些條件可從資料表或關於電壓、電流、電容、電阻或其他電子參數的其他資訊中獲得。因此，正常操作不包括完全在它的設計限制之外操作電子組件或裝置。
術語「功率電晶體」用來指被設計成以在電晶體的源極和汲極或發射極和集電極之間維持的至少10 V的差異正常操作。例如，當電晶體處於截止狀態時，可在源極和汲極之間維持10 V而不會有結擊穿或其他不希望有的條件出現。
術語「comprises(包括)」、「comprising(包括)」、「includes(包括)」、「including(包括)」、「has(具有)」、「having(具有)」或其任何其他變形用來涵蓋非排它性的包含。例如，包含特徵列表的方法、物品或設備並不一定僅限於那些特徵，而是可包括沒有明確列出的或是這種方法、物品或設備所固有的其他特徵。進一步地，除非明確說明相反的情況，「或」指包括性的「或」而不是排它性的「或」。例如，以下任何一個都滿足條件A或B：A為真(或存在)且B為假(或不存在)、A為假(或不存在)且B為真(或存在)、以及A和B都為真(或存在)。
此外，「a」或「an」的使用被用來描述在此描述的元件或組件。這僅僅是為了方便而進行並給出本發明範圍的一般意義。這種描述應當被理解為包括一個或至少一個，且單數也包括複數，或者反之亦然，除非很明顯它指其他方面。例如，當在此描述單個項目時，多於一個的項目可用來代替單個項目。類似地，在此描述多於一個項目的場合，單個項目可替代那個多於一個的項目。
對應於元素週期表中列的族成員使用如在CRC Handbook of Chemistry and Physics ,81st Edition(2000-2001)中看到的「新符號」約定。
除非以其他方式定義，在此使用的所有技術和科學術語具有如本發明所屬領域的普通技術人員所共同理解的相同的意義。材料、方法、以及實施例僅是例證性的，而並沒有被規定為限制性的。在沒有在此描述的程度上，許多關於特定材料和處理行動的細節是常規的，並可在教科書以及在半導體和電子領域的其他源中找到。
在以下的附圖中，示出了工件的兩個不同部分，以提高對在形成同一工件上不同類型的電晶體時處理操作的效應的理解。電晶體將是同一積體電路上的部分。較靠近附圖的頂部的圖示對應於高側功率電晶體，而較靠近同一附圖的底部的圖示對應於低側功率電晶體。
圖1包括工件100的一部分的剖視圖的圖示，該工件100包括隱埋傳導區102。隱埋傳導區102可包括族14元素(即，碳、矽、鍺或其任意組合)並可為n-型或p-型重摻雜的。為了本說明書的目的，重摻雜用來指至少1019 atoms/cm3 的峰值摻雜濃度，而輕摻雜用來指小於1019 atoms/cm3 的峰值摻雜濃度。隱埋傳導區102可以是重摻雜基底的一部分(即，n-型重摻雜的晶片)或者可以是隱埋摻雜區，該隱埋摻雜區覆蓋在相反傳導類型的基底之上或覆蓋在隱埋絕緣層(未示出)之上，該隱埋絕緣層位於基底和隱埋傳導區102之間。在一個實施方式中，使用n-型摻雜物如磷、砷、銻、或其任意組合對隱埋傳導區102進行重摻雜。在特定的實施方式中，如果要保持隱埋傳導區102的低擴散，隱埋傳導區102包括砷或銻，以及在特定的實施方式中，隱埋傳導區102包括銻以在形成隨後形成的半導體層的過程中降低自動摻雜的水平(與砷比較)。隱埋傳導區102將被用來將高側功率電晶體的源極和低側功率電晶體的汲極電連接到一起，並成為電子裝置的輸出節點的部分。
參照圖2，半導體層204在隱埋傳導區102之上形成。半導體層204可包括族14元素(即，碳、矽、鍺或其任意組合)和如關於隱埋傳導區102所描述的任何摻雜物或相反傳導類型的摻雜物。在一個實施方式中，半導體層204為n-型或p-型輕摻雜外延矽層，其具有大約0.2微米至大約2.0微米範圍內的厚度和不大於大約1017 atoms/cm3 的摻雜濃度，以及在另一個實施方式中，具有至少大約1014 atoms/cm3 的摻雜濃度。半導體層204在所有的工件100之上形成。
高側功率電晶體中半導體層204的一部分重摻雜有與隱埋傳導區102相比相反傳導類型的摻雜物，以形成隱埋摻雜區206。隱埋摻雜區206可有助於在高側功率電晶體內的絕緣並降低高側功率電晶體的寄生特性。在特定的實施方式中，隱埋摻雜區206具有至少大約1018 atoms/cm3 的p-型摻雜物的峰值摻雜濃度。
參照圖3，半導體層304在半導體層204(在圖3中未標出)和隱埋摻雜區206之上形成。在特定的實施方式中，半導體層204和304具有相同的傳導類型且都是輕摻雜的。因此，在圖3中低側功率電晶體的圖示中的虛線示出了半導體層204結束和半導體層304開始的大致位置。半導體層304具有主表面305。半導體層304可包括族14元素(即，碳、矽、鍺或其任意組合)和如關於隱埋傳導區102所描述的任何摻雜物或相反傳導類型的摻雜物。在一個實施方式中，半導體層304為n-型或p-型輕摻雜外延矽層，其具有大約0.5微米至大約5.0微米範圍內的厚度和不大於大約1017 atoms/cm3 的摻雜濃度，以及在另一個實施方式中，具有至少大約1014 atoms/cm3 的摻雜濃度。如所形成的或在半導體層304中選擇性地摻雜區之前的半導體層304中的摻雜濃度將被稱為背景摻雜濃度。在隨後的低側功率電晶體的圖示中，半導體層204和304的組合將被稱為半導體層304並將不包括虛線。
襯墊層306和終止層308(例如，拋光終止層或蝕刻終止層)在半導體層304上使用熱生長技術、沉澱技術或其組合順序地形成。襯墊層306和終止層308中的每一個可包括氧化物、氮化物、氮氧化物或其任意組合。在一個實施方式中，襯墊層306與終止層308相比具有不同的成分。在特定的實施方式中，襯墊層306包括氧化物，而終止層308包括氮化物。
參照圖4，圖案化的掩蔽層402在終止層308之上形成。圖案化的掩蔽層402中的開口在將要形成垂直隔離區的地方形成。垂直隔離區在高側功率電晶體正在形成的地方形成。因此，圖案化的掩蔽層402覆蓋正在形成低側功率電晶體的實質上終止層308的全部。在特定的實施方式中，襯墊層306和終止層308和的被暴露部分被移除以暴露半導體層304的部分。在另一個實施方式中(未示出)，襯墊層306或襯墊層306和終止層308的被暴露部分未被蝕刻。襯墊層306或襯墊層306和終止層308的存在可幫助降低在隨後的注入過程中的注入溝道效應。
半導體層304的位於圖案化的掩蔽層402中的開口下面的部分被注入(如箭頭422所示出的)以形成垂直隔離區424。注入可作為單次注入或作為多次注入來執行。當執行多注入時，不同的能量、不同的物質、或不同的能量和物質可用來形成垂直隔離區424。垂直隔離區424的傳導類型可與隱埋摻雜區206相同並與隱埋傳導區102的傳導類型相反。在特定的實施方式中，垂直隔離區424為p-型並具有至少大約1018 atoms/cm3 的摻雜濃度。垂直隔離區424和隱埋摻雜區206的組合幫助隔離半導體層304在高側功率電晶體中的部分。在注入之後，圖案化的掩蔽層402被移除。在這個說明書中後來描述的另一個實施方式中，垂直隔離區可使用其他技術來形成。
另一個圖案化的掩蔽層(未示出)在襯墊層306和終止層308被移除且溝槽隨後被形成的位置上形成。在該程序中在此時，襯墊層306和終止層308在低側功率電晶體內被圖案化。如果襯墊層306或襯墊層306和終止層308未在高側功率電晶體內被圖案化，高側功率電晶體中的襯墊層306或襯墊層和終止層308可與低側功率電晶體中的對應部分一起被圖案化。在襯墊層306和終止層308在低側功率電晶體(且可能是高側功率電晶體)中被圖案化之後，其他圖案化的掩蔽層被移除。
側壁隔板524如在圖5中顯示的那樣被形成。側壁隔板524可被用來確定隨後形成的溝槽和沿著隨後形成的溝槽的側壁伸展的垂直隔離區424的剩餘部分的寬度。側壁隔板524可通過沉積犧牲層並各向異性地蝕刻該層來形成。在特定的實施方式中，犧牲層可包括氧化物、氮化物、氮氧化物或其任意組合。在更特定的實施方式中，犧牲層和終止層308具有不同的成分。犧牲層的厚度可不大於大約900 nm或大約700 nm，或可以為至少大約50 nm或大約100 nm。
半導體層304的被暴露部分以及在高側功率電晶體內垂直隔離區424和隱埋摻雜區206的部分被蝕刻以形成從主表面305向著隱埋傳導區102延伸的溝槽624，如圖6所示。溝槽624可部分或完全延伸通過半導體層304或隱埋摻雜區206。溝槽624的寬度並不是足夠的寬以使隨後形成的傳導層不能填充溝槽624。在特定的實施方式中，每個溝槽624的寬度為至少大約0.3微米或大約0.5微米，以及在另一個特定的實施方式中，每個溝槽624的寬度不大於大約4微米或大約2微米。在閱讀完該說明書之後，技術人員將認識到，可以使用所描述的特定尺寸之外的更窄或更寬的寬度。溝槽624可延伸至隱埋傳導區102；然而，如果有需要或期望，溝槽624可以更淺。溝槽624使用各向異性蝕刻來形成。在一個實施方式中，可以執行定時蝕刻，以及在另一個實施方式中，可使用終點檢測(例如，從隱埋傳導區102檢測摻雜物種類，如砷或銻)和定時過蝕刻的組合。
絕緣側壁隔板724可沿著溝槽624的被暴露的側壁形成，如圖7所示。絕緣側壁隔板724可包括氧化物、氮化物、氮氧化物或其任意組合。絕緣側壁隔板724形成的層可以是熱生長或沉積的，且該層可以被各向異性地蝕刻以從溝槽624的底部移除該層。如果有需要或期望，可執行蝕刻來延伸溝槽624而更接近於或進一步進入隱埋傳導區102。在另一個實施方式中，絕緣側壁隔板724不需要或不在高側或低側功率電晶體中的所有溝槽內形成。在特定的實施方式中，絕緣側壁隔板724可僅用在低側功率電晶體的溝槽624中，而不用在高側功率電晶體的溝槽624中。在另一個特定的實施方式中，絕緣側壁隔板724可僅用在高側功率電晶體的溝槽624中，而不用在低側功率電晶體的溝槽624中。
傳導層在終止層308之上及溝槽624內形成，以及在特定的實施方式中，傳導層實質上填充溝槽624。傳導層可以是多晶的並包括含有金屬或含有半導體的材料。在一個實施方式中，傳導層可包括重摻雜半導體材料，如非結晶矽或多晶矽。在另一個實施方式中，傳導層包括多個膜，如粘合膜、阻擋膜和傳導填充材料。在特定的實施方式中，粘合膜可包括耐熔金屬，如鈦、鉭、鎢或相似物；阻擋膜可包括耐熔金屬氮化物，如氮化鈦、氮化鉭、氮化鎢或相似物，或耐熔金屬半導體氮化物，如TaSiN；以及傳導填充材料可包括鎢或矽化鎢。在更特定的實施方式中，傳導材料可包括Ti/TiN/WSi。膜的數量和那些膜的成分的選擇依賴於電子性能、隨後的熱迴圈溫度、另一標準或其任意組合。耐熔金屬和耐熔的含有金屬的化合物可耐高溫(例如，這種材料的熔點可至少為1400攝氏度)，可被保形地沉積，並具有比n-型重摻雜矽更低的體積電阻率。在閱讀本說明書之後，技術人員將能夠確定傳導層的成分來滿足他們的針對特定應用的需要或要求。
覆蓋在終止層308之上的傳導層的一部分被移除以在溝槽624中形成傳導結構824，如在圖8的實施方式中示出的。可使用化學-機械拋光或包層蝕刻技術來執行移除。終止層308可被用作拋光終止層或蝕刻終止層。在到達終止層308後，拋光或蝕刻可持續相對短的一段時間，以消除工件上相對於傳導層厚度的非均勻性、拋光或蝕刻操作的非均勻性或其任意組合。如果有需要或期望，持續的蝕刻或其他移除操作可用來使傳導結構824進一步凹進溝槽624中，如在圖8中所示出的。凹進的傳導結構824可允許垂直隔離區724和傳導結構824彼此電連接更容易。傳導結構824形成垂直傳導區。當處於完成的電子裝置的形式中時，傳導結構824和隱埋傳導區102的組合將高側功率電晶體的源極電連接到低側功率電晶體的汲極。
側壁隔板524和溝槽624中絕緣側壁隔板724的被暴露部分被移除，如在圖9中所顯示的。該移除可使用利用濕或幹蝕刻劑的各向同性蝕刻技術來執行。在特定的實施方式中，側壁隔板524和絕緣側壁隔板724包括氧化物，以及終止層308包括氮化物，因此側壁隔板524和絕緣側壁隔板724可在不移除終止層308的相當大的部分的情況下被選擇性地移除。在該程序中在此時，傳導結構824、垂直隔離區724和半導體層304的部分被暴露。
在另一個實施方式中(未示出)，在低側功率電晶體中，接近溝槽624的半導體層304的部分可被摻雜來形成低側功率電晶體的部分汲極區。可在高側功率電晶體上形成掩模以降低反向摻雜高側功率電晶體中垂直隔離區424的可能性。在半導體層304的部分被摻雜之後，掩模被移除。可執行可選的氧化操作來說明圓滑半導體層304的上角。
在圖10中，傳導插塞1002被形成以將傳導結構824電連接到垂直隔離區724和半導體層304或半導體層304中的摻雜區。傳導插塞1002可使用針對傳導結構824的任何材料和形成方法來形成，除了傳導插塞不凹進溝槽624中。傳導插塞1002和傳導結構824可包括相同或不同的材料，並可使用相同或不同的技術來形成。襯墊層306和終止層308可在該程序中在此時被移除。
在主表面305之上形成注入遮罩層1100，如在圖11中所顯示的。注入遮罩層1100可包括氧化物、氮化物或氮氧化物並可具有在大約2 nm至大約50 nm的範圍內的厚度。注入遮罩層1100可通過熱生長或沉積技術來形成。
汲極區1102和1122分別在高側和低側功率電晶體的半導體層304中形成。汲極區1102的每一個包括相對較高的摻雜濃度和較深的部分1104以及相對較輕的摻雜濃度和較淺的部分1106，而汲極區1122的每一個包括相對較高的摻雜濃度和較深的部分1124以及相對較輕的摻雜濃度和較淺的部分1126。在另一個實施方式中，汲極區1122的較深的部分1124可從低側功率電晶體中省略。
部分1104和1124是高傳導性的並被設計成處於高電壓，部分1106和1126是稍微更加電阻性的並降低隨後形成的閘極介電質層和閘電極附近的電壓。在高電壓被施加到功率電晶體的汲極的正常操作條件下，區域1106和1126的大部分或全部將耗盡載流子，以及區域1104和1124的大部分或全部將不耗盡載流子。在特定的非限制性實施方式中，部分1106和1126為水平定向的摻雜區，其與隱埋傳導區102間隔開。在正常操作狀態下，流經部分1106和1126的主要載流子(電子)或電流將在水平方向。
部分1104和1124可包括與垂直隔離區424的摻雜類型相反的摻雜類型並具有至少大約1019 atoms/cm3 摻雜濃度，而部分1106和1126可包括與垂直隔離區424的摻雜類型相反的摻雜類型並具有小於大約1019 atoms/cm3 且至少大約1016 atoms/cm3 的摻雜濃度。部分1106和1126具有在大約0.1微米至大約0.5微米範圍內的深度，並從在大約0.2微米至大約2.0微米範圍內的部分1104和1124橫向延伸。橫向尺寸(離垂直定向的傳導結構或更重摻雜的部分1104和1124)可依賴於正在形成的功率電晶體的源極和汲極之間的電壓差。當功率電晶體的源極和汲極之間的電壓差增加時，橫向尺寸也可增加。在一個實施方式中，電壓差不大於大約30 V，以及在另一個實施方式中，電壓差不大於大約20 V。部分1106和1126中的峰值摻雜濃度可在大約2×1017 atoms/cm3 至大約2×1018 atoms/cm3 的範圍內，以及在特定的實施方式中，在大約4×1017 atoms/cm3 至大約7×1017 atoms/cm3 的範圍內。
在特定的實施方式中，部分1104和1124使用彼此相比相同的掩蔽層和相同的注入物質以及其他注入參數，且部分1106和1126使用彼此相比相同的掩蔽層和相同的注入物質以及其他注入參數；然而，與部分1106和1126比較，掩蔽層和注入物質以及參數對部分1104和1124是不同的。在隨後的附圖中，汲極區1102和1122在不區分不同部分的情況下示出。
在可選的實施方式中，部分1106和1126可持續延伸越過電晶體的單位單元的長度(即，延伸至溝道和源極區將隨後形成的區域)。後面將描述的溝道區的摻雜被相稱地增加以對溝道中的汲極區的部分進行反向摻雜。將汲極的輕摻雜部分1106和1126延伸進溝道區的優點是它降低或消除了汲極掩蔽層的未對準的影響。在進一步的實施方式中，這個掩蔽層可被去除，允許形成區域1106和1126的注入在在整個工件上是連續的。
絕緣層1202在傳導插塞1002和注入遮罩層1100之上形成，如在圖12中所示出的。絕緣層1202包括具有不同厚度的至少兩種不同類型的區域。實際上，絕緣層1202具有階梯型配置，其重要性以後在本說明書中被描述。在圖12所示出的實施方式中，絕緣層1202包括三個區域，每一個區域具有不同的厚度。最薄的區域覆蓋在汲極區1102和1122的較輕摻雜的部分之上(即，圖11的部分1106和1126)並在半導體層304的接近主表面305且在汲極區1102和1122之外的部分之上。最厚的區域覆蓋在汲極區1102和1122的較重摻雜的部分(即部分1104和1124)之上。中間區域可位於較薄和最厚的區域之間並為可選特徵。
在一個實施方式中，最薄的區域中的絕緣層1202具有至少大約0.02微米或至少大約0.05微米的厚度，以及在另一個實施方式中，最薄的區域中的絕緣層1202具有不大於大約0.2微米或不大於大約0.1微米的厚度。在一個實施方式中，最厚的區域中的絕緣層1202具有至少大約0.15微米或至少大約0.25微米的厚度，以及在另一個實施方式中，最厚的區域中的絕緣層1202具有不大於大約0.8微米或不大於大約0.5微米的厚度。中間區域(在較薄和最厚的區域之間)可具有與最薄的區域或最厚的區域實質上一樣的厚度，或介於較薄和最厚的區域的厚度之間的厚度。在一個實施方式中，中間區域中的絕緣層1202具有至少大約0.05微米或至少大約0.15微米的厚度，以及在另一個實施方式中，中間區域中的絕緣層1202具有不大於大約0.5微米或不大於大約0.25微米的厚度。在特定的實施方式中，最薄的區域中的絕緣層1202具有在大約0.03微米至大約0.08微米範圍內的厚度，最厚的區域中的絕緣層1202具有在大約0.3微米至大約0.5微米範圍內的厚度，而中間區域中的絕緣層1202具有在大約0.13微米至大約0.2微米範圍內的厚度。
絕緣層1202可通過不同的技術來形成並實現如從剖視圖中所看到的不同形狀。絕緣層1202可從沉積在工件之上的單個絕緣膜或多個絕緣膜形成。單個絕緣膜或多個絕緣膜可包括氧化物、氮化物、氮氧化物或其任意組合。在特定的實施方式中，相比於離注入遮罩層1100較遠的對應的點，絕緣層1202的特點對離注入遮罩層1100較近的點來說是不同的。在一個實施方式中，絕緣層1202的成分可在沉積期間或之間改變。例如，氧化物膜可離注入遮罩層1100更近，而氮化物膜可沉積在氧化物膜之上。在另一個實施方式中，摻雜物，如磷可以以增加的濃度在後期沉積期間被合併。在又一個實施方式中，膜中的應力可通過改變沉積參數(例如，射頻功率、壓力等)來改變，即使成分在整個絕緣層1202厚度上實質上相同。在進一步的實施方式中，可使用上述內容的組合。掩模在較厚和中間區域之上形成，且圖案化技術被用來實現期望的形狀。那些技術包括各向同性地蝕刻絕緣層1202的一部分、可選地蝕刻絕緣材料和蝕刻覆蓋在掩模之上的側壁蝕刻、蝕刻絕緣材料和蝕刻覆蓋在掩模之上的側壁、利用不同的成分(摻雜的氧化物蝕刻比未摻雜的氧化物更快)、在側壁隔板的形成之後的圖案化、另一種適當的技術或其任意組合。
在圖13中，傳導層1302在絕緣層1202之上沉積並被圖案化來形成開口1304，在開口1304處汲極接觸結構隨後成為高側功率電晶體的汲極區1102。傳導層1302包括傳導材料或可以例如通過摻雜成為傳導性的。更具體地，傳導層1302可包括摻雜的半導體材料(例如，重摻雜非結晶矽、多晶矽等)、含金屬的材料(耐熔金屬、耐熔金屬氮化物、耐熔金屬矽化物等)或其任意組合。傳導層1302具有在大約0.05微米至大約0.5微米範圍內的厚度。在特定的實施方式中，傳導層1302將被用來形成傳導電極。
絕緣層1402在傳導層1302之上形成，如圖14所示。絕緣層1402可包括單個膜或多個膜。絕緣層1402中的每個膜可包括氧化物、氮化物、氮氧化物或其任意組合。在另一個特定的實施方式中，氮化物膜離傳導層1302最近並具有在大約0.05微米至大約0.2微米範圍內的厚度。氧化物膜覆蓋在氮化物膜之上並具有在大約0.2微米至大約0.9微米範圍內的厚度。減反射膜可覆蓋在氧化物膜之上或者可被合併入絕緣層1402的其他地方。例如，氮化物膜可被選擇成具有適當的厚度以用作蝕刻終止層並作為減反射膜。在另一個實施方式中，可使用更多或更少的膜，且在此描述的厚度僅是例證性的，並不意味著限制本發明的範圍。
絕緣層1402、傳導層1302以及絕緣層1202被圖案化來形成開口，且絕緣隔板1502形成，如圖15所示。開口被形成，使得汲極區1102和1122的部分位於開口下面。這樣的部分(即，如圖11所示的部分1106和1126)允許汲極區1102和1122的部分位於隨後形成的閘電極的部分的下面。絕緣隔板1502沿著開口的側面形成。絕緣隔板1502使傳導層1302與隨後形成的閘電極電絕緣。絕緣隔板1502可包括氧化物、氮化物、氮氧化物或其任意組合，並在絕緣隔板1502的底部上具有在大約50 nm至大約200 nm範圍內的寬度。
圖16包括在形成閘極介電質層1600、傳導層1602、以及井區1604和1624之後的工件的圖示。注入遮罩層1100的部分通過蝕刻被移除，且閘極介電質層1600在工件的被暴露的表面之上形成。在特定的實施方式中，閘極介電質層包括氧化物、氮化物、氮氧化物或其任意組合，並具有在大約5nm至大約100 nm範圍內的厚度。傳導層1602覆蓋在閘極介電質層1600之上並且可以是隨後形成的閘電極的部分。傳導層1602可以在沉積時是傳導性的，或者可以作為高電阻層(例如，未摻雜的多晶矽)沉積並隨後成為傳導性的。傳導層1602可包括含有金屬或含有半導體的材料。在一個實施方式中，傳導層1602的厚度被選擇成使得從頂視圖看，傳導層1602的實質上垂直的邊緣接近汲極區1102和1122的邊緣。在一個實施方式中，傳導層1602被沉積至大約0.1微米至大約0.15微米的厚度。
在傳導層1602形成之後，可摻雜半導體層304來形成圖16中的井區1604。井區1604和1624的傳導類型與汲極區1102和1122以及隱埋傳導區102的傳導類型相反。在一個實施方式中，硼摻雜物經過傳導層1602和閘極介電質層1600被引入到半導體層304中以為井區1604和1624提供p-型摻雜物。在一個實施方式中，井區1604具有大於隨後形成的源極區的深度的深度，以及在另一個實施方式中，井區1604和1624具有至少大約0.3微米的深度。在進一步的實施方式中，井區1604和1624具有不大於大約2.0微米的深度，以及在又一個實施方式中，具有不大於大約1.5微米的深度。作為例子，井區1604和1624可使用兩次或多次離子注入來形成。在特定的實施例中，每次離子注入使用大約1.0×1013 atoms/cm2 的劑量被執行，且兩個注入物具有大約25 KeV和大約50 KeV的能量。在另一個實施方式中，更多或更少的離子注入可在形成井區時執行。不同的物量可按不同的能量使用，較高或較輕的劑量、較高或較低的能量或其任意組合可用來滿足針對特定應用的需要或需求。
在可選的實施方式(未示出)中，當輕摻雜區1106和1126的部分延伸越過電晶體的單位單元時，形成井區1604和1624的離子注入的劑量被增加來補償汲極區1102和1122。在又一個實施方式中，傳導層1602未沉積，形成井區1604和1624的注入使用側壁隔板1502來替代地作為硬掩模邊緣。在進一步特定的實施方式中，這兩個實施方式可以被組合。
附加的傳導材料在傳導層1602之上沉積並被蝕刻來形成閘電極1702和1722，如圖17所示。附加的傳導材料可包括之前關於傳導層1602描述的任何材料。類似於傳導層1602，附加的傳導材料可以在沉積時是傳導性的，或者可以作為高電阻層(例如，未摻雜的多晶矽)沉積並隨後成為傳導性的。當在傳導層1602和附加的傳導材料之間時，它們可具有相同的成分或不同的成分。複合傳導層的厚度，包括傳導層1602和附加的傳導材料，具有在大約0.15微米至大約0.5微米範圍內的厚度。當工件中不存在層1602時，閘電極1702和1722的厚度(當沿著其底部測量時)由單個傳導層的厚度來定義。在特定的實施方式中，附加的傳導材料包括多晶矽，並可在沉積期間與n-型摻雜物摻雜，或隨後使用離子注入或另一摻雜技術被摻雜。複合傳導層被各向異性地蝕刻以形成閘電極1702和1722。在示出的實施方式中，閘電極1702和1722在未使用掩模的情況下形成，並具有側壁隔板的形狀。絕緣層(未示出)可從閘電極1702和1722熱生長或可沉積在工件上。絕緣層的厚度可在大約10 nm至大約30 nm的範圍內。
源極區1704和1724可使用離子注入來形成。源極區1704和1724為重摻雜的，且具有與井區1604和1624相比相反的傳導類型並與汲極區1102和1122以及隱埋傳導區102相同的傳導類型。位於源極區1704和汲極區1102之間並覆蓋在閘電極1702之下的井區1604的部分為高側功率電晶體的溝道區，以及位於源極區1724和汲極區1122之間並覆蓋在閘電極1722之下的井區1624的部分為低側功率電晶體的溝道區。
井接觸區1804和1824分別在井區1604和1624內形成，如圖18所示。絕緣隔板1802沿著閘電極1702和1722形成並覆蓋源極區1704和1724的較接近閘電極1702和1722的部分，其中源極區1704和1724的被暴露部分(圖18中未示出)位於較接近於傳導插塞1002。絕緣隔板1802可包括氧化物、氮化物、氮氧化物或其任意組合，並在絕緣隔板1802的底部處具有在大約50 nm至大約500 nm範圍內的寬度。
源極區1704和1724的被暴露部分分別被蝕刻來暴露井區1604和1624的下層部分。根據傳導插塞的成分，當源極區1704和1724被蝕刻時，傳導插塞1002的部分可以或不可以被蝕刻。如果傳導插塞1002和半導體層304(井區1604和1624以及源極區1704和1724由其形成)主要為矽，那麼傳導插塞1002的部分或全部可在蝕刻通過源極區1704和1724時被蝕刻。如果傳導插塞1002和源極區1704和1724包括不同的材料，則在蝕刻通過源極區1704和1724時，可不蝕刻傳導插塞1002或蝕刻其微小部分。
井接觸區1804和1824分別由井區1604和1624的被暴露部分形成。井接觸區1804和1824具有與井區1604和1624相同的傳導類型，並具有與源極區1704和1724相比相反的傳導類型。在特定的實施方式中，井接觸區1804和1824具有至少大約1019 atoms/cm3 的摻雜濃度以允許隨後形成歐姆接觸。
在另一個實施方式(未示出)中，具有與井區1604和1624相同的傳導類型且與源極區1704和1724相反的傳導類型的附加的注入物(未示出)可被用來形成在源極區1704和1724下面的井接觸區。附加的注入物可在形成源極區1704和1724之前或之後且在形成絕緣隔板1802之前執行。在這個實施方式中，井接觸區實質上位於全部源極區1704和1724的下面。在源極區1704和1724以及井接觸區形成後，形成絕緣隔板1802，使得僅有部分源極區1704和1724被覆蓋。執行如前所述的蝕刻來移除部分源極區1704和1724並暴露部分下層井接觸區。
參照圖19，部分絕緣隔板1802被蝕刻以暴露部分源極區1704和1724。然後傳導帶1902被形成以將源極區1704、井接觸區1804和對應的傳導插塞1002電連接在一起，以及其他的傳導帶1902被形成來將源極區1724和井接觸區1824電連接在一起。在特定的實施方式中，耐熔金屬如鈦、鉭、鎢、鈷、鉑或相似金屬可在工件之上沉積並被選擇性地與暴露的矽實質上如單晶矽或多晶矽起反應，以形成金屬矽化物。耐熔金屬的未反應部分覆蓋在絕緣層1402之上且絕緣隔板1802被移除，因而留下傳導帶1902。儘管未示出，閘電極1702和1722的最上面的部分可被暴露並與耐熔金屬起反應。然而，在這樣的位置上的金屬矽化物與傳導帶1902間隔開，以及因此在閘電極1702和1722與源極區1704和1724以及井接觸區1804和1824的任何一個之間不形成電短路。在該程序中在此時，高側和低側功率電晶體被形成。
圖20包括實質上完成的電子裝置的圖示。層間介電質(interlevel dielectric，ILD)層2002被形成並可包括氧化物、氮化物、氮氧化物或其任意組合。ILD層2002可包括具有實質上恆定或變化的成分(例如，進一步來自半導體層304的高磷含量)的單個膜或多個分立的膜。蝕刻終止膜、減反射膜或組合可在ILD層2002之內或之上使用以說明處理。ILD層2002可被平面化以在隨後的處理操作(例如，平板印刷、隨後的拋光等)中提高處理利潤。
抗蝕層(未示出)在ILD層2002之上形成並被圖案化來界定抗蝕層開口。執行各向異性蝕刻來界定接觸開口，如圖20所示，該開口延伸通過ILD層2002以暴露部分汲極區1102和傳導帶1902。蝕刻可作為定時蝕刻或作為帶有定時過蝕刻的端點檢測蝕刻來執行。可在汲極區1102或傳導帶1902變成暴露的時檢測端點。
傳導插塞2004和2024在ILD層2002中的接觸開口內形成。傳導插塞2004被電連接至高側功率電晶體的汲極區1102，以及傳導插塞2024被電連接至低側功率電晶體的源極區1724和井接觸區1824(通過傳導帶1902)。互連2006覆蓋在ILD層2002之上並將高側功率電晶體的汲極區1102電連接在一起，以及互連2026覆蓋在ILD層2002之上並將低側功率電晶體的源極區1724電連接在一起。因此，互連2006可被耦合到電子裝置的汲極端子，而互連2026可被耦合到電子裝置的汲極端子。儘管未示出，其他傳導構件被用來將高側功率電晶體的閘電極1702電連接在一起，以及又一傳導構件被用來將低側功率電晶體的閘電極1722電連接在一起。而且，再一傳導構件被用來將傳導層1302電連接到高側功率電晶體的源極區1704，以及又一傳導構件可被用來將傳導層1302電連接到低側功率電晶體的源極區1724。控制邏輯可被耦合到閘電極1702和1722以控制串聯連接的高側和低側功率電晶體的操作。隱埋傳導區102可被耦合到電子裝置的輸出端子。
儘管未示出，附加或更少的層或特徵可按需要或期望被用來形成電子裝置。場隔離區未示出，但是可用來幫助將部分高側功率電晶體從低側功率電晶體電隔離。在另一個實施方式中，可使用更多的絕緣和互連准位。例如，特定的互連准位可用於傳導層1302，以及不同的互連准位可用於閘電極1702和1722。如圖20所示，可在工件之上形成鈍化層。在閱讀了該說明書之後，技術人員將能夠確定針對其特定應用的層和特徵。
電子裝置可包括實質上與如圖20所示的功率電晶體相同的很多其他功率電晶體。高側功率電晶體可互相並聯連接，且低側功率電晶體可互相並聯連接。這種配置可給出電子裝置的足夠有效的溝道寬度，該電子裝置可支援在電子裝置的正常操作期間使用的相對高的電流。在特定的實施方式中，每個功率電晶體可被設計成具有大約30 V的最大源極到汲極電壓差，以及大約20 V的最大源極到閘極電壓差。在正常操作期間，源極到汲極電壓差不大於大約20 V，以及源極到閘極電壓差不大於大約9 V。在操作期間，傳導層1302可相對於高側或低側電晶體的源極端子保持在實質上恆定的電壓處，以降低汲極到閘極電容。在特定的實施方式中，傳導層1302可相對於對應的源極端子在實質上0 V處，在這種情形下，傳導層1302可充當虛擬的接地平面。在對應的電晶體的源極端子被連接到電路中的開關節點的情形中，這個虛擬的接地平面可處於與應用電路的真實接地不同的電位。在另一個實施方式中，傳導層1302接近高側功率電晶體的一部分可被耦合到源極區1704，以及傳導層1302接近低側功率電晶體的另一部分可被耦合到源極區1724。
根據在此描述的概念，形成可積體電路，使得高側和低側功率電晶體位於同一晶粒的不同部分中。隱埋傳導區可將高側功率電晶體的源極電連接到低側功率電晶體的汲極。寄生電阻和電感可被降低，因為不再需要在具有高側功率電晶體的晶粒和具有低側功率電晶體的另一晶粒之間的電線接合。
降低高側和低側功率電晶體之間的寄生電感的一個特別的好處是當在高側和低側功率電晶體之間切換時開關或輸出節點的振鈴的降低。在這個瞬間期間，高側和低側功率電晶體之間的寄生電感與低側電晶體的輸出電容反應以形成諧振電路。這個諧振電路可在電路的輸出節點上產生不希望有的高頻電壓擺幅。這些電壓擺幅可在裝置上產生不希望有的電壓應力，使控制電路複雜化，並降低電壓調節器的總功率轉換效率。在此描述的實施方式可實現高側和低側功率電晶體之間寄生電感的降低，從而最小化輸出節點振鈴。而且，高側和低側功率電晶體之間剩餘的寄生電感由隱埋傳導層的電阻主導，導致輸出節點上振鈴的更有效的衰減。
通過將成對的小的高側和低側功率電晶體組合並然後將這些電晶體中的多對並聯連接在一起來產生更大的有效裝置，這兩種電晶體類型之間的寄生電阻可降低得更多。如果在這些對中的高側和低側功率電晶體之間的平均橫向距離小於隱埋傳導層的厚度，那麼來自高側電晶體的電流不必流經隱埋傳導層的整個厚度以到達低側電晶體，從而降低總的寄生電阻。
如果有需要或期望，可以使用其他實施方式。在特定的實施方式中，襯墊層可在形成類似於傳導結構824的傳導結構之前在深溝槽中形成為類似於垂直隔離區424的垂直隔離區。進一步地，可與低側功率電晶體的傳導結構分開地形成高側功率電晶體的傳導結構。這個程序的起始點是在形成半導體層304、襯墊層306和終止層308之後，如圖3所示。掩模(未示出)在工件之上形成，且高側功率電晶體的溝槽2102形成並延伸完全通過層304、306、和308，如圖21所示。在另一個實施方式中(未示出)，溝槽2102可以大部分但不是完全地延伸通過半導體層304。當溝槽2102形成時，低側功率電晶體被掩模覆蓋。半導體層2104沿著包括終止層308並在溝槽2102之內的工件的被暴露表面形成。半導體層2104具有在大約20至90 nm範圍內的厚度。半導體層2104可以在形成時被p-型摻雜，或者可隨後被摻雜至不小於大約比摻雜的隱埋區206低一個數量級的摻雜濃度。在這個實施方式中，半導體層2104也在低側功率電晶體的位置之上形成。
半導體層2104被各向異性地蝕刻並形成垂直隔離區2204，如圖22所示。半導體層2104在沉積時可以是非結晶或多晶的。在這個實施方式中，以側壁隔板形式的垂直隔離區2204執行與之前關於垂直隔離區724所描述的實質上相同的功能。半導體層2104被過蝕刻，使得垂直隔離區2204的頂部位於或低於襯墊層306的底部。該蝕刻將半導體層2104從將形成低側功率電晶體的位置移除。在另一個實施方式(未示出)中，選擇性生長或其他選擇性形成程序可被用來形成垂直隔離區2204。選擇性程序可沿著被暴露的半導體表面來形成半導體層，在這個特定的實施方式中，這些表面是沿著溝槽2102的側壁和底部。在特定的實施方式中，這種半導體層可實質上為單晶的。各向異性蝕刻可被用來移除沿著槽2102的底部伸展的選擇性地形成的半導體層的部分。終止層308實質上阻止選擇性地形成的半導體層在高側和低側功率電晶體的半導體層304之上形成。
絕緣側壁隔板2206可沿著溝槽2102中的被暴露表面形成。絕緣側壁隔板2206可包括氧化物、氮化物、氮氧化物或其任意組合。形成絕緣側壁隔板2206的層可以是熱生長或沉積的，且該層可被各向異性地蝕刻以從溝槽2102的底部移除該層。如果有需要或期望，可執行蝕刻來延伸槽2102而更接近或進一步進入隱埋傳導區102中。在另一個實施方式中，絕緣側壁隔板2206被省略。
傳導結構2324在溝槽2102中形成，如圖23所示。傳導結構2324可使用之前針對傳導結構824描述的的任何材料和技術來形成。
在圖24中，犧牲保護層2402可在高側功率電晶體的傳導結構2324之上形成以保護傳導結構2324和溝槽2102中的其他特徵不受低側功率電晶體的對應傳導結構的形成的不利影響。犧牲保護層2402與傳導結構2324、絕緣隔板2206、垂直隔離區2204和半導體層304相比可具有不同的成分。如果傳導結構2324、絕緣隔板2206、垂直隔離區2204以及半導體層304中的每一個都包含氧化物、矽化物，或主要為矽(即，不是氧化矽或氮化矽)，那麼犧牲保護層2402可包括氮化物或氮氧化物。在特定的實施方式中，保護層2402和終止層308具有實質上相同的成分。犧牲保護層2402可具有在大約5nm至大約30 nm範圍內的厚度。
在犧牲保護層2402形成之後，可為低側功率電晶體形成溝槽2422和絕緣隔板2426，如圖24所示。溝槽2422可使用如關於溝槽2102所描述的任何技術來形成。溝槽2422和2102可使用相同技術或不同技術來形成。絕緣隔板2426可使用如關於絕緣隔板2206所描述的任何材料、厚度和技術來形成。絕緣隔板2426和2206可使用相同成分或不同成分、實質上相同的厚度或不同的厚度(底部處的寬度)以及相同的形成技術或不同的形成技術來形成。
傳導結構2524在溝槽2422中形成，如圖25所示。傳導結構2524可使用如之前針對傳導結構824所描述的任何材料和技術來形成。傳導結構2324和2524可使用相同成分或不同成分、溝槽2102和2422中實質上相同的凹進量或不同的凹進量以及相同的形成技術或不同的形成技術來形成。犧牲保護層2402可被移除，且處理如之前關於傳導插塞1002的形成以及終止層308和襯墊層306(見圖10)的移除所描述的繼續。
在另一個實施方式中，如關於圖21至25所描述的形成特徵的順序可以顛倒。在形成低側功率電晶體的位置上的處理可在形成高側功率電晶體的位置上的處理之前執行。在這個特定的實施方式中，保護犧牲層2402將在正在形成低側功率電晶體的位置之上形成，與高側功率電晶體相反。
在又一個實施方式中，可使用一個或多個雙極電晶體來代替場效應電晶體。在這個實施方式中，載流電極可包括發射極和集電極，而不是源極和汲極，以及控制電極可包括基極而不是閘電極。高側雙極電晶體的發射極可電連接到低側雙極電晶體的集電極。如果使用隱埋集電極，該隱埋集電極可被圖案化以允許產生與隱埋傳導區102的適當隔離的連接。
如在此所描述的實施方式可包括具有小於大約1019 atoms/cm3 的峰值摻雜濃度。如果需要或期望與含金屬材料的歐姆接觸，這樣摻雜的區域的一部分可被局部地摻雜以具有至少大約1019 atoms/cm3 的峰值摻雜濃度。在非限制性的實施例中，隱埋摻雜區206可具有小於大約1019 atoms/cm3 的峰值摻雜濃度。如果傳導結構824包括W或WSi，隱埋摻雜區206的靠近傳導結構824如沿著溝槽624的底部的部分，可被注入來將峰值摻雜濃度局部地增加到至少大約1019 atoms/cm3 ，以幫助形成隱埋摻雜區206和傳導結構824之間的歐姆接觸。
許多不同的方面和實施方式是可能的。這些方面和實施方式中的一些在以下被描述。在閱讀本說明書之後，技術人員將認識到，那些方面和實施方式僅是例證性的，而不是限制本發明的範圍。
在第一方面，電子裝置可包括積體電路，該電子裝置包括隱埋傳導區和覆蓋在該隱埋傳導區之上的半導體層，其中該半導體層具有主表面和相對的表面，且該隱埋傳導區離該相對的表面比離該主表面更近。該電子裝置也可包括該半導體層中的第一摻雜區，其中該第一摻雜區離該主表面比離該相對的表面更近，以及第一電晶體的第一載流電極包括該第一摻雜區，其中該第一載流電極為源極或發射極，並被電連接到該隱埋傳導區。該電子裝置還可包括該半導體層中的第二摻雜區，其中該第二摻雜區離該主表面比離該相對的表面更近，以及第二電晶體的第二載流電極包括該第二摻雜區，其中該第二載流電極為汲極或集電極，並被電連接到該隱埋傳導區。
在第一方面的實施方式中，第一和第二電晶體都是n-溝道電晶體或都是p-溝道電晶體，第一載流電極為第一電晶體的源極，以及第二載流電極為第二電晶體的汲極。在另一個實施方式中，電子裝置還包括第一垂直傳導結構，該第一垂直傳導結構延伸通過半導體層並被電連接到隱埋傳導區和第一摻雜區或第二摻雜區。在特定的實施方式中，電子裝置還包括第二垂直傳導結構，該第二垂直傳導結構延伸通過半導體層並被電連接到隱埋傳導區和第二摻雜區。第一垂直導體被電連接到隱埋傳導區和第一摻雜區，第一摻雜區與第二摻雜區間隔開，以及第一垂直傳導結構與第二垂直傳導結構間隔開。在另一個特定的實施方式中，第一垂直傳導結構包括具有與隱埋傳導區相同的傳導類型的第一摻雜半導體區。
在第一方面的另一特定的實施方式中，電子裝置還包括具有與隱埋傳導區相反的傳導類型的第二摻雜半導體區，其中該第二摻雜半導體區延伸通過半導體層。在更特定的實施方式中，半導體層為實質上單晶的，以及第二摻雜半導體區為多晶的。在甚至更特定的實施方式中，電子裝置還包括延伸通過半導體層且被電連接到隱埋傳導區和第二摻雜區的第二垂直傳導結構。在另一特定的實施方式中，電子裝置還包括位於第二垂直傳導區和半導體層之間的第一絕緣襯墊、位於第一垂直傳導區和半導體層之間的第二絕緣襯墊、或第一和第二絕緣襯墊。
在第一方面的另一個更特定的實施方式中，第二摻雜半導體區具有至少大約1×1019 atoms/cm3 的摻雜濃度，以及半導體層具有不大於大約1×1017 atoms/cm3 的背景摻雜濃度。在另一實施方式中，第一電晶體和第二電晶體中的每一個為功率電晶體。
在第二方面，形成包括積體電路的電子裝置的程序可包括：提供包括隱埋傳導區之上的第一半導體層的基底，其中該第一半導體層具有主表面和相對的表面，以及該隱埋傳導區離該相對的表面比離該主表面更近。該程序也可包括：形成在該半導體層中且沿著該第一半導體層的該主表面的第一摻雜區，其中該第一摻雜區為第一電晶體的第一載流電極的部分，以及該第一載流電極為源極或發射極。該程序還可包括：形成延伸通過該第一半導體層的第一垂直傳導結構；其中，在完成的裝置中，該隱埋傳導區、該第一垂直傳導結構、以及該第一摻雜區相互電連接。該程序也可包括：形成在該第一半導體層中且沿著該第一半導體層的該主表面的第二摻雜區，其中該第二摻雜區為第二電晶體的第二載流電極的部分，以及該第二載流電極為汲極或集電極。該程序還可包括：形成延伸通過該第一半導體層的第二垂直傳導結構，其中，在完成的裝置中，該隱埋傳導區、該第二垂直傳導結構以及該第二摻雜區相互電連接。
在第二方面的實施方式中，程序還包括：在形成其中的第一垂直傳導結構之前，形成延伸通過第一半導體層的第一溝槽，以及在形成其中的第二垂直傳導結構之前，形成延伸通過第一半導體層的第二溝槽。在特定的實施方式中，形成第一半導體層包括使實質上單晶的半導體層外延生長，形成第一垂直傳導區包括沉積多晶材料，以及形成第二垂直傳導區包括沉積多晶材料。在另一個特定的實施方式中，該程序還包括形成第二溝槽中的第一絕緣襯墊。在更特定的實施方式中，程序還包括形成第一溝槽中的第二絕緣襯墊。
在第二方面的另一特定的實施方式中，程序還包括沿著第一溝槽的側壁形成第一摻雜半導體區。第一摻雜半導體區具有與隱埋傳導區相比相反的傳導類型和比第一半導體層更高的摻雜濃度。第一絕緣襯墊被佈置在第一摻雜半導體區和第一垂直傳導區之間。在更特定的實施方式中，形成第一摻雜半導體區包括沿著第一溝槽的被暴露表面沉積第二半導體層，以及各向異性地蝕刻第二半導體層來移除沿著溝槽的底部伸展的第二半導體層的一部分，並暴露隱埋傳導區的一部分。
在第二方面的仍然又一個特定的實施方式中，程序還包括將摻雜物注入到第一半導體層中以形成在第一半導體層中的注入的摻雜半導體區。摻雜物具有與隱埋區相比相反的傳導類型，形成第一溝槽在形成注入的摻雜區之後被執行，以及形成第一垂直傳導區被執行，使得第一垂直傳導區能夠在第一溝槽中形成。
在另一特定的實施方式中，程序還包括形成摻雜半導體區，其中摻雜半導體區具有與隱埋傳導區相比相反的傳導類型和比第一半導體層更高的摻雜濃度，以及在完成的裝置中，摻雜半導體區離隱埋傳導區和第一半導體層的相對的表面比離第一半導體層的主表面更近。在更特定的實施方式中，隱埋傳導區、第一和第二摻雜區、以及半導體摻雜區中的每一個具有至少大約1×1019 atoms/cm3 的摻雜濃度，以及第一半導體層具有不大於大約1×1017 atoms/cm3 的背景摻雜濃度。在另一個實施方式中，程序還包括形成相鄰於主表面和第二摻雜區伸展的水平定向的摻雜區，其中該水平定向的摻雜區為第二電晶體的漂移區。
注意，不是以上在一般說明或實施例中描述的所有活動都是需要的，可能不需要特定活動的一部分，以及除了所描述的那些以外可執行一個或多個進一步的活動。仍然進一步地，活動被列出的順序不一定是它們被執行的順序。
為清楚起見，在此在單獨的實施方式的被紀念館中描述的某些特徵也可在單個實施方式中組合地被提供。相反地，為簡潔起見，在單個實施方式的背景中描述的各種特徵也可單獨地或以任何子組合被提供。進一步地，對在範圍中規定的值的參考包括在那個範圍內的每個值。
以上已經關於具體的實施方案描述了益處、其他優點和對問題的解決方案。然而，益處、優點、對問題的解決方案和可能使任何益處、優點或解決方案出現或變得更明顯的任何特徵不應被解釋為任何或全部申請專利範圍的關鍵的、所需的、或必要的特徵。
在此描述的實施方式的說明書和圖示旨在提供對各種實施方式的結構的一般理解。說明書和圖示並沒有被規定外用作使用在此描述的結構和方法的設備和系統的所有元件和特徵的詳盡和全面的描述。單獨的實施方式也可在單個實施方式中組合地被提供，以及相反地，為簡潔起見，在單個實施方式的背景中描述的各種特徵也可被單獨提供或以任何子組合提供。進一步地，對在範圍中規定的值的參考包括在那個範圍內的每個值。許多其他的實施方式可能僅在閱讀完這個說明書之後對技術人員來說是明顯的。可使用並從本公開中推導出其他實施方式，以便可進行結構置換、邏輯置換、或另一改變，而不背離本公開的範圍。相應地，本公開被認為是例證性的而不是限制性的。
100．．．工件
102．．．隱埋傳導區
204．．．半導體層
206．．．隱埋傳導區
304．．．半導體層
305．．．主表面
306．．．襯墊層
308．．．終止層
402．．．掩蔽層
422．．．箭頭
424．．．垂直隔離區
524．．．側壁隔板
624．．．溝槽
724．．．絕緣側壁隔板
824．．．傳導結構
1002．．．傳導插塞
1100．．．注入遮罩層
1102．．．汲極區
1104．．．部分
1106．．．部分
1122．．．汲極區
1124．．．部分
1126．．．部分
1202．．．絕緣層
1302．．．傳導層
1304．．．開口
1402．．．絕緣層
1502．．．絕緣隔板
1600．．．閘極介電質層
1602．．．傳導層
1604．．．井區
1624．．．井區
1702．．．閘電極
1704．．．源極區
1722．．．閘電極
1724．．．源極區
1802．．．絕緣隔板
1804．．．井接觸區
1824．．．井接觸區
1902．．．傳導帶
2002．．．層間介電質層
2004．．．傳導插塞
2006．．．互連
2024．．．傳導插塞
2102．．．溝槽
2104．．．半導體層
2204．．．垂直隔離區
2206．．．絕緣側壁隔板
2324．．．傳導結構
2402．．．保護層
2422．．．溝槽
2426．．．絕緣隔板
圖1包括工件的一部分的剖視圖的圖示，該工件包括隱埋傳導區。
圖2包括在為高側功率電晶體形成隱埋摻雜區之後，圖1的工件的剖視圖的圖示。
圖3包括在形成半導體層、襯墊層以及終止層之後，圖2的工件的剖視圖的圖示。
圖4包括在圖案化襯墊層和終止層的部分並形成垂直隔離區之後，圖3的工件的剖視圖的圖示。
圖5包括在圖案化襯墊層和終止層的其他部分並形成側壁隔板之後，圖4的工件的剖視圖的圖示。
圖6包括在形成通過半導體層向隱埋傳導區延伸的溝槽之後，圖5的工件的剖視圖的圖示。
圖7包括在在溝槽內形成絕緣隔板之後，圖6的工件的剖視圖的圖示。
圖8包括在在溝槽內形成凹進的傳導結構之後，圖7的工件的剖視圖的圖示。
圖9包括在移除鄰近於襯墊層和終止層的側壁隔板之後並在移除絕緣隔板的位於傳導結構之上的升高部分上的部分之後，圖8的工件的剖視圖的圖示。
圖10包括在形成傳導插塞並移除襯墊層和終止層的剩餘部分之後，圖9的工件的剖視圖的圖示。
圖11包括在形成注入遮罩層和汲極區之後，圖10的工件的剖視圖的圖示。
圖12包括在形成絕緣層之後，圖11的工件的剖視圖的圖示。
圖13包括在形成圖案化的傳導層之後，圖12的工件的剖視圖的圖示。
圖14包括在圖案化的傳導層上形成絕緣層之後，圖13的工件的剖視圖的圖示。
圖15包括在圖案化絕緣層和圖案化的傳導層的部分並形成側壁隔板之後，圖14的工件的剖視圖的圖示。
圖16包括在形成另一傳導層和井區之後，圖15的工件的剖視圖的圖示。
圖17包括在形成傳導層的剩餘部分，蝕刻因而產生的傳導層以形成閘電極，以及形成源極區之後，圖16的工件的剖視圖的圖示。
圖18包括在形成側壁隔板，蝕刻源極區的部分，並形成井接觸區之後，圖17的工件的剖視圖的圖示。
圖19包括在形成到源極區、井接觸區和傳導插塞的傳導帶之後，圖18的工件的剖視圖的圖示。
圖20包括在根據本發明的實施方式形成實質上完整的電子裝置之後，圖19的工件的剖視圖的圖示。
圖21至25包括圖3的工件的一部分的剖視圖的圖示，其中溝槽、垂直隔離區和垂直傳導結構是根據另一實施方式形成的。
技術人員認識到，圖中的元件僅為了簡單和清楚而示出，並不一定按比例繪製。例如，圖中一些元件的尺寸可相對於其他元件被放大，以幫助提高對本發明的實施方式的理解。
102．．．隱埋傳導區
206．．．隱埋傳導區
304．．．半導體層
424．．．垂直隔離區
724．．．絕緣側壁隔板
824．．．傳導結構
1002．．．傳導插塞
1100．．．注入遮罩層
1102．．．汲極區
1122．．．汲極區
1202．．．絕緣層
1302．．．傳導層
1402．．．絕緣層
1502．．．絕緣隔板
1600．．．閘極介電質層
1604．．．井區
1624．．．井區
1702．．．閘電極
1704．．．源極區
1722．．．閘電極
1724．．．源極區
1802．．．絕緣隔板
1804．．．井接觸區
1824．．．井接觸區
1902．．．傳導帶
2002．．．層間介電質層
2004．．．傳導插塞
2006．．．互連
2024．．．傳導插塞

Claims (11)

  1. 一種包括一積體電路的電子裝置，其包含：一隱埋傳導區；一半導體層，其覆蓋在該隱埋傳導區之上，其中該半導體層具有一主表面和一相對的表面，且該隱埋傳導區位於離該相對的表面比離該主表面更近；該半導體層中的一第一摻雜區，其中：該第一摻雜區位於離該主表面比離該相對的表面更近；以及一第一電晶體的一第一載流電極包括該第一摻雜區，其中該第一載流電極為一源極並被電連接到該隱埋傳導區；以及該半導體層中的一第二摻雜區，其中：該第二摻雜區位於離該主表面比離該相對的表面更近；以及一第二電晶體的一第二載流電極包括該第二摻雜區，其中該第二載流電極為一汲極並被電連接到該隱埋傳導區。
  2. 如請求項1的電子裝置，還包括一第一垂直傳導結構，該第一垂直傳導結構延伸通過該半導體層，並被電連接到該隱埋傳導區和該第一摻雜區或該第二摻雜區。
  3. 如請求項2的電子裝置，還包括一第二垂直傳導結構，該第二垂直傳導結構延伸通過該半導體層，並被電連接到該隱埋傳導區和該第二摻雜區，其中： 該第一垂直導體被電連接到該隱埋傳導區和該第一摻雜區；該第一摻雜區與該第二摻雜區間隔開；以及該第一垂直傳導結構與該第二垂直傳導結構間隔開。
  4. 如請求項3的電子裝置，還包括一第二摻雜半導體區，該第二摻雜半導體區具有與該隱埋傳導區相比相反的一傳導類型，其中該第二摻雜半導體區延伸通過該半導體層。
  5. 如請求項3或4的電子裝置，其中該電子裝置還包括一第一絕緣襯墊，該第一絕緣襯墊位於該第二垂直傳導區和該半導體層之間。
  6. 2、3或4的電子裝置，其中該電子裝置還包括一水平定向的摻雜區，該水平定向的摻雜區位於鄰接該主表面和該第二摻雜區，其中該水平定向的摻雜區為該第二電晶體的一漂移區。
  7. 如請求項6的電子裝置，其中該第一電晶體和該第二電晶體中的每一者為一功率電晶體。
  8. 一種形成包括一積體電路的一電子裝置的程序，其包括：提供包括一隱埋傳導區之上的一第一半導體層的一基底，其中該第一半導體層具有一主表面和一相對的表面，且該隱埋傳導區位於離該相對的表面比離該主表面更近；形成在該半導體層中且沿著該第一半導體層的該主表 面的一第一摻雜區，其中該第一摻雜區為一第一電晶體的一第一載流電極的一部分，且該第一載流電極為一源極；形成延伸通過該第一半導體層的一第一垂直傳導結構，其中，在一完成的裝置中，該隱埋傳導區、該第一垂直傳導結構以及該第一摻雜區相互電連接；形成在該第一半導體層中且沿著該第一半導體層的該主表面的一第二摻雜區，其中該第二摻雜區為一第二電晶體的一第二載流電極的一部分，且該第二載流電極為一汲極；以及形成延伸通過該第一半導體層的一第二垂直傳導結構，其中，在一完成的裝置中，該隱埋傳導區、該第二垂直傳導結構以及該第二摻雜區相互電連接。
  9. 如請求項8的程序，還包括：在形成該第一垂直傳導結構之前，形成通過該第一半導體層的溝槽；沿著該溝槽的一側壁形成一摻雜半導體區，其中該摻雜半導體區具有與該隱埋傳導區相比相反的一傳導類型和比該第一半導體層更高的一摻雜濃度；以及在形成該第一垂直傳導區之前，形成該溝槽中的一絕緣襯墊。
  10. 如請求項9的程序，其中形成該摻雜半導體區的步驟包括：沿著該第一溝槽的被暴露表面沉積一第二半導體層；及 各向異性地蝕刻該第二半導體層以移除沿著該溝槽的一底部的該第二半導體層的一部分，並暴露該隱埋傳導區的一部分。
  11. 9或10的程序，其中該電子裝置還包括一水平定向的摻雜區，該水平定向的摻雜區位於鄰接該主表面和該第二摻雜區，其中該水平定向的摻雜區為該第二電晶體的一漂移區。
TW099119315A 2009-06-30 2010-06-14 包括具有互相耦合的電晶體的積體電路的電子裝置 TWI500140B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US12/495,250 US8222695B2 (en) 2009-06-30 2009-06-30 Process of forming an electronic device including an integrated circuit with transistors coupled to each other

Publications (2)

Publication Number Publication Date
TW201110320A TW201110320A (en) 2011-03-16
TWI500140B true TWI500140B (zh) 2015-09-11

Family

ID=43379736

Family Applications (1)

Application Number Title Priority Date Filing Date
TW099119315A TWI500140B (zh) 2009-06-30 2010-06-14 包括具有互相耦合的電晶體的積體電路的電子裝置

Country Status (5)

Country Link
US (3) US8222695B2 (zh)
KR (1) KR101778502B1 (zh)
CN (1) CN101937914B (zh)
HK (1) HK1151888A1 (zh)
TW (1) TWI500140B (zh)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8124468B2 (en) * 2009-06-30 2012-02-28 Semiconductor Components Industries, Llc Process of forming an electronic device including a well region
US8222695B2 (en) 2009-06-30 2012-07-17 Semiconductor Components Industries, Llc Process of forming an electronic device including an integrated circuit with transistors coupled to each other
US8530304B2 (en) 2011-06-14 2013-09-10 Semiconductor Components Industries, Llc Process of forming an electronic device including a gate electrode and a gate tap
TW201409578A (zh) * 2012-08-17 2014-03-01 Anpec Electronics Corp 具有低米勒電容之半導體元件的製作方法
CN103903983A (zh) * 2012-12-24 2014-07-02 上海华虹宏力半导体制造有限公司 形成埋入式沟槽的工艺方法
US9412862B2 (en) 2013-03-11 2016-08-09 Semiconductor Components Industries, Llc Electronic device including a conductive electrode and a process of forming the same
US8928050B2 (en) 2013-03-11 2015-01-06 Semiconductor Components Industries, Llc Electronic device including a schottky contact
US9070562B2 (en) 2013-03-11 2015-06-30 Semiconductor Components Industries, Llc Circuit including a switching element, a rectifying element, and a charge storage element
US9318554B2 (en) * 2013-03-13 2016-04-19 Michael Wayne Shore Gate pad and gate feed breakdown voltage enhancement
US9466698B2 (en) * 2013-03-15 2016-10-11 Semiconductor Components Industries, Llc Electronic device including vertical conductive regions and a process of forming the same
US10153213B2 (en) 2015-08-27 2018-12-11 Semiconductor Components Industries, Llc Process of forming an electronic device including a drift region, a sinker region and a resurf region
US9722021B2 (en) * 2015-09-02 2017-08-01 Texas Instruments Incorporated Isolated well contact in semiconductor devices
WO2021137432A1 (ko) * 2019-12-30 2021-07-08 울산과학기술원 트랜지스터, 이를 포함하는 삼진 인버터, 및 트랜지스터의 제조 방법
EP4012862A1 (en) * 2020-12-10 2022-06-15 Orbis Oy A modular pole structure suitable for providing a smart pole

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030134481A1 (en) * 1999-04-06 2003-07-17 Stmicroelectronics S.R.I. Power integrated circuit with vertical current flow and related manufacturing process
US20080122025A1 (en) * 2006-11-03 2008-05-29 Freescale Semiconductor, Inc. Electronic device including a conductive structure extending through a buried insulating layer

Family Cites Families (57)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4599635A (en) * 1975-08-28 1986-07-08 Hitachi, Ltd. Semiconductor integrated circuit device and method of producing same
JPS52131483A (en) * 1976-04-28 1977-11-04 Hitachi Ltd Mis-type semiconductor device
US4258379A (en) * 1978-09-25 1981-03-24 Hitachi, Ltd. IIL With in and outdiffused emitter pocket
DE3279874D1 (en) * 1981-08-21 1989-09-14 Toshiba Kk Method of manufacturing dielectric isolation regions for a semiconductor device
EP0178649B1 (en) * 1984-10-17 1991-07-24 Hitachi, Ltd. Complementary semiconductor device
USRE34158E (en) * 1984-10-17 1993-01-12 Hitachi, Ltd. Complementary semiconductor device
GB2174540B (en) * 1985-05-02 1989-02-15 Texas Instruments Ltd Intergrated circuits
US4661838A (en) * 1985-10-24 1987-04-28 General Electric Company High voltage semiconductor devices electrically isolated from an integrated circuit substrate
US4918502A (en) * 1986-11-28 1990-04-17 Hitachi, Ltd. Semiconductor memory having trench capacitor formed with sheath electrode
US4763181A (en) * 1986-12-08 1988-08-09 Motorola, Inc. High density non-charge-sensing DRAM cell
US4901129A (en) * 1987-04-10 1990-02-13 Texas Instruments Incorporated Bulk charge modulated transistor threshold image sensor elements and method of making
US5060044A (en) * 1987-05-28 1991-10-22 Texas Instruments Incorporated Integrated bipolar-CMOS circuit isolation for providing different backgate and substrate bias
US4992841A (en) * 1987-06-25 1991-02-12 The United States Of America As Represented By The Secretary Of The Air Force Pseudo uniphase charge coupled device
US4881107A (en) * 1987-07-03 1989-11-14 Nissan Motor Company, Ltd. IC device having a vertical MOSFET and an auxiliary component
US5218228A (en) * 1987-08-07 1993-06-08 Siliconix Inc. High voltage MOS transistors with reduced parasitic current gain
US5290714A (en) * 1990-01-12 1994-03-01 Hitachi, Ltd. Method of forming semiconductor device including a CMOS structure having double-doped channel regions
JP2808562B2 (ja) * 1990-02-27 1998-10-08 キヤノン株式会社 半導体光増幅素子
US5070381A (en) * 1990-03-20 1991-12-03 Texas Instruments Incorporated High voltage lateral transistor
JP2509412B2 (ja) * 1991-05-09 1996-06-19 サムスン エレクトロニクス カンパニー リミテッド 半導体装置の製造方法
US5151378A (en) * 1991-06-18 1992-09-29 National Semiconductor Corporation Self-aligned planar monolithic integrated circuit vertical transistor process
US5204277A (en) * 1992-02-03 1993-04-20 Motorola, Inc. Method of forming bipolar transistor having substrate to polysilicon extrinsic base contact
US5225365A (en) * 1992-03-30 1993-07-06 Motorola, Inc. Method of making a substantially planar semiconductor surface
US5559044A (en) 1992-09-21 1996-09-24 Siliconix Incorporated BiCDMOS process technology
US5841197A (en) * 1994-11-18 1998-11-24 Adamic, Jr.; Fred W. Inverted dielectric isolation process
US6124179A (en) * 1996-09-05 2000-09-26 Adamic, Jr.; Fred W. Inverted dielectric isolation process
JPH08335684A (ja) 1995-06-08 1996-12-17 Toshiba Corp 半導体装置
US6800903B2 (en) * 1996-11-05 2004-10-05 Power Integrations, Inc. High-voltage transistor with multi-layer conduction region
US6365447B1 (en) * 1998-01-12 2002-04-02 National Semiconductor Corporation High-voltage complementary bipolar and BiCMOS technology using double expitaxial growth
US6252278B1 (en) 1998-05-18 2001-06-26 Monolithic Power Systems, Inc. Self-aligned lateral DMOS with spacer drift region
US6812526B2 (en) 2000-03-01 2004-11-02 General Semiconductor, Inc. Trench DMOS transistor structure having a low resistance path to a drain contact located on an upper surface
US6424007B1 (en) * 2001-01-24 2002-07-23 Power Integrations, Inc. High-voltage transistor with buried conduction layer
US6764940B1 (en) 2001-03-13 2004-07-20 Novellus Systems, Inc. Method for depositing a diffusion barrier for copper interconnect applications
JP2003197791A (ja) * 2001-12-28 2003-07-11 Sanyo Electric Co Ltd 半導体装置及びその製造方法
JP2003197792A (ja) * 2001-12-28 2003-07-11 Sanyo Electric Co Ltd 半導体装置
JP3494638B2 (ja) * 2002-05-21 2004-02-09 沖電気工業株式会社 半導体装置及び半導体装置の製造方法
US7052939B2 (en) 2002-11-26 2006-05-30 Freescale Semiconductor, Inc. Structure to reduce signal cross-talk through semiconductor substrate for system on chip applications
SE0303106D0 (sv) 2003-11-21 2003-11-21 Infineon Technologies Ag Ldmos transistor device, integrated circuit, and fabrication method thereof
US6890804B1 (en) 2003-11-21 2005-05-10 Agere Systems, Inc. Metal-oxide-semiconductor device formed in silicon-on-insulator
US7439583B2 (en) 2004-12-27 2008-10-21 Third Dimension (3D) Semiconductor, Inc. Tungsten plug drain extension
US7566931B2 (en) 2005-04-18 2009-07-28 Fairchild Semiconductor Corporation Monolithically-integrated buck converter
US7276747B2 (en) 2005-04-25 2007-10-02 Semiconductor Components Industries, L.L.C. Semiconductor device having screening electrode and method
US7256119B2 (en) 2005-05-20 2007-08-14 Semiconductor Components Industries, L.L.C. Semiconductor device having trench structures and method
US8692324B2 (en) 2005-07-13 2014-04-08 Ciclon Semiconductor Device Corp. Semiconductor devices having charge balanced structure
US7446375B2 (en) 2006-03-14 2008-11-04 Ciclon Semiconductor Device Corp. Quasi-vertical LDMOS device having closed cell layout
US20070228463A1 (en) 2006-04-03 2007-10-04 Jun Cai Self-aligned complementary ldmos
TW200812066A (en) 2006-05-30 2008-03-01 Renesas Tech Corp Semiconductor device and power source unit using the same
JP4963891B2 (ja) * 2006-08-01 2012-06-27 ローム株式会社 負荷駆動回路
US7952145B2 (en) 2007-02-20 2011-05-31 Texas Instruments Lehigh Valley Incorporated MOS transistor device in common source configuration
US7482645B2 (en) * 2007-03-30 2009-01-27 Fairchild Semiconductor Corporation Method and structure for making a top-side contact to a substrate
US9059083B2 (en) * 2007-09-14 2015-06-16 Infineon Technologies Ag Semiconductor device
US7902017B2 (en) 2008-12-17 2011-03-08 Semiconductor Components Industries, Llc Process of forming an electronic device including a trench and a conductive structure therein
US7989857B2 (en) 2008-12-17 2011-08-02 Semiconductor Components Industries, Llc Electronic device including an insulating layer having different thicknesses and a conductive electrode and a process of forming the same
US7868379B2 (en) 2008-12-17 2011-01-11 Semiconductor Components Industries, Llc Electronic device including a trench and a conductive structure therein
US8168490B2 (en) 2008-12-23 2012-05-01 Intersil Americas, Inc. Co-packaging approach for power converters based on planar devices, structure and method
US8222695B2 (en) 2009-06-30 2012-07-17 Semiconductor Components Industries, Llc Process of forming an electronic device including an integrated circuit with transistors coupled to each other
US8299560B2 (en) * 2010-02-08 2012-10-30 Semiconductor Components Industries, Llc Electronic device including a buried insulating layer and a vertical conductive structure extending therethrough and a process of forming the same
US8530304B2 (en) * 2011-06-14 2013-09-10 Semiconductor Components Industries, Llc Process of forming an electronic device including a gate electrode and a gate tap

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030134481A1 (en) * 1999-04-06 2003-07-17 Stmicroelectronics S.R.I. Power integrated circuit with vertical current flow and related manufacturing process
US20080122025A1 (en) * 2006-11-03 2008-05-29 Freescale Semiconductor, Inc. Electronic device including a conductive structure extending through a buried insulating layer

Also Published As

Publication number Publication date
US8872276B2 (en) 2014-10-28
CN101937914B (zh) 2015-05-20
HK1151888A1 (zh) 2012-02-10
US8222695B2 (en) 2012-07-17
US8648427B2 (en) 2014-02-11
US20100327350A1 (en) 2010-12-30
US20140091399A1 (en) 2014-04-03
KR20110001921A (ko) 2011-01-06
KR101778502B1 (ko) 2017-09-15
CN101937914A (zh) 2011-01-05
TW201110320A (en) 2011-03-16
US20120248548A1 (en) 2012-10-04

Similar Documents

Publication Publication Date Title
TWI500140B (zh) 包括具有互相耦合的電晶體的積體電路的電子裝置
TWI446537B (zh) 包括一埋入式絕緣層及一貫穿其延伸之垂直導電結構之電子裝置及其形成方法
US8202775B2 (en) Process of forming an electronic device including a trench and a conductive structure therein
US8969956B2 (en) Electronic device including a trench and a conductive structure therein
US7902017B2 (en) Process of forming an electronic device including a trench and a conductive structure therein
TWI436482B (zh) 包含介於通道與汲極區之間之摻雜區之電子裝置及其形成方法
TWI437709B (zh) 包括一配置在通道區下方及具有高於通道區之摻雜物濃度之摻雜區的電子裝置及其形成方法
US9466698B2 (en) Electronic device including vertical conductive regions and a process of forming the same
US8648410B2 (en) Electronic device including a gate electrode and a gate tap
US8928050B2 (en) Electronic device including a schottky contact
US8530299B2 (en) Electronic device including a well region
US9159797B2 (en) Electronic device comprising conductive structures and an insulating layer between the conductive structures and within a trench