JP4963891B2

JP4963891B2 - 負荷駆動回路

Info

Publication number: JP4963891B2
Application number: JP2006209597A
Authority: JP
Inventors: 賢一新山
Original assignee: Rohm Co Ltd
Current assignee: Rohm Co Ltd
Priority date: 2006-08-01
Filing date: 2006-08-01
Publication date: 2012-06-27
Anticipated expiration: 2026-08-01
Also published as: CN101119099A; TWI374610B; JP2008042230A; US8373957B2; TW200822553A; US20080030174A1

Description

本発明は、負荷駆動回路に関し、特にその保護技術に関する。

モータドライバ、スイッチング電源、演算増幅器の出力段など、多くの電子回路において、負荷に駆動電流あるいは駆動電圧を供給する負荷駆動回路が利用される。負荷駆動回路は、一般に、プッシュプル動作、すなわち負荷に対して電流をはき出し（プッシュ）、あるいは負荷から電流を引き込む（プル）動作を実行する。負荷駆動回路は、２つの固定電圧、たとえば電源電圧と接地電圧の間に直列に接続されたハイサイドトランジスタおよびローサイドトランジスタを含み、２つのトランジスタの接続点が出力端子として負荷に接続される。

こうした負荷駆動回路において、出力端子が接地し、あるいは電源ラインと接続されると、トランジスタや駆動対象となる負荷に過電流が流れる恐れがある。そこで、短絡保護あるいは、天絡保護といった保護機能が設けられる。特許文献１には、関連技術が記載される。

特開平８−０９７６４０号公報

本発明はこうした課題に鑑みてなされたものであり、その目的は、地絡あるいは天絡等から回路を好適に保護する保護機能を備えた負荷駆動回路の提供にある。

本発明のある態様によれば、第１の固定電圧と第２の固定電圧間に直列に接続されたバイポーラトランジスタであるハイサイドトランジスタおよびローサイドトランジスタを含み、２つのトランジスタの接続点である出力端子に接続された負荷に、２つのトランジスタのオンオフ状態に応じた駆動電流を供給する負荷駆動回路が提供される。この負荷駆動回路は、ハイサイドトランジスタおよびローサイドトランジスタに供給するベース電流を制御する電流源と、出力端子の出力電圧を所定のしきい値電圧と比較し、所定の条件を満たしたとき、ハイサイドトランジスタまたはローサイドトランジスタの少なくとも一方のベース電流を低減する保護回路と、を備える。

この態様によると、出力電圧が所定の範囲を逸脱すると、回路異常と判定し、ハイサイドトランジスタもしくはローサイドトランジスタのベース電流を低減することにより、ハイサイドトランジスタもしくはローサイドトランジスタのオンの程度が弱まり、若しくはオフとなるため、回路保護が実現される。なお、ここでの「ベース電流を低減」は、完全に遮断することも含む。

保護回路は、出力電圧が、所定の下限しきい値電圧を下回ったとき、ハイサイドトランジスタのベース電流を低減してもよい。
出力電圧を下限しきい値電圧と比較することにより、地絡状態を検出することができ、地絡時に、ハイサイドトランジスタのオンの程度を弱めることにより、回路を保護することができる。

保護回路は、ハイサイドトランジスタのオン、オフ状態をさらに監視し、ハイサイドトランジスタがオンの状態において、出力電圧が下限しきい値電圧を下回ると、ハイサイドトランジスタのベース電流を低減してもよい。
ハイサイドトランジスタがオンの状態において、出力端子が地絡すると大電流が流れるおそれがあるため、ハイサイドトランジスタのオン、オフ状態を検出することにより、適切な回路保護が実現できる。

保護回路は、出力電圧が、所定の上限しきい値電圧を上回ったとき、ローサイドトランジスタのベース電流を低減してもよい。
出力電圧を上限しきい値電圧と比較することにより、天絡状態を検出することができ、天絡時に、ローサイドトランジスタのオンの程度を弱めることにより、回路を保護することができる。

保護回路は、ローサイドトランジスタのオン、オフ状態をさらに監視し、ローサイドトランジスタがオンの状態において、出力電圧が上限しきい値電圧を上回ると、ローサイドトランジスタのベース電流を低減してもよい。
ローサイドトランジスタがオンの状態において、出力端子が天絡すると大電流が流れるおそれがあるため、ローサイドトランジスタのオン、オフ状態を検出することにより、適切な回路保護が実現できる。

本発明の別の態様もまた、負荷駆動回路である。この負荷駆動回路は、第１の固定電圧と第２の固定電圧間に直列に接続されたバイポーラトランジスタであるハイサイドトランジスタおよびローサイドトランジスタと、駆動基準電流を生成する駆動基準電流源と、駆動基準電流がベースに供給され、その結果流れるコレクタ電流を、ハイサイドトランジスタのベースに供給する第１トランジスタと、ハイサイドトランジスタおよびローサイドトランジスタの接続点である出力端子の電圧を所定のしきい値電圧と比較して回路異常を検出するコンパレータと、コンパレータの出力信号に応じてアクティブとなり、回路異常時に補正電流を生成して、ハイサイドトランジスタに供給される駆動基準電流から補正電流を減ずる補正電流源と、を備える。

この態様によると、回路異常が検出されると、ハイサイドトランジスタのベース電流が低減され、回路を保護することができる。

本発明のさらに別の態様によれば、第１の固定電圧と第２の固定電圧間に直列に接続されたバイポーラトランジスタであるハイサイドトランジスタおよびローサイドトランジスタを含み、２つのトランジスタの接続点である出力端子に接続された負荷に、２つのトランジスタのオンオフ状態に応じた駆動電流を供給する負荷駆動回路の保護方法が提供される。この保護方法は、出力端子の出力電圧を所定の下限しきい値電圧と比較し、出力電圧が下限しきい値電圧を下回ったとき、所定レベルの異常信号を生成するステップと、異常信号が生成されると、ハイサイドトランジスタのベース電流を低減するステップと、を備える。

ハイサイドトランジスタのオン、オフ状態を検出するステップをさらに備えてもよい。ハイサイドトランジスタがオンであり、かつ所定レベルの異常信号が生成されると、ハイサイドトランジスタのベース電流を低減してもよい。

本発明のさらに別の態様もまた、第１の固定電圧と第２の固定電圧間に直列に接続されたバイポーラトランジスタであるハイサイドトランジスタおよびローサイドトランジスタを含み、２つのトランジスタの接続点である出力端子に接続された負荷に、２つのトランジスタのオンオフ状態に応じた駆動電流を供給する負荷駆動回路の保護方法に関する。この保護方法は、出力端子の出力電圧を所定の上限しきい値電圧と比較し、出力電圧が上限しきい値電圧を上回ったとき、所定レベルの異常信号を生成するステップと、異常信号が生成されると、ローサイドトランジスタのベース電流を低減するステップと、を備える。

ローサイドトランジスタのオン、オフ状態を検出するステップをさらに備えてもよい。ローサイドトランジスタがオンであり、かつ所定レベルの異常信号が生成されると、ローサイドトランジスタのベース電流を低減してもよい。

なお、以上の構成要素の任意の組合せや本発明の構成要素や表現を、方法、装置、システムなどの間で相互に置換したものもまた、本発明の態様として有効である。

本発明のある態様によれば、地絡あるいは天絡等から回路を好適に保護する保護機能が実現される。

以下、本発明を好適な実施の形態をもとに図面を参照しながら説明する。各図面に示される同一または同等の構成要素、部材、処理には、同一の符号を付するものとし、適宜重複した説明は省略する。また、実施の形態は、発明を限定するものではなく例示であって、実施の形態に記述されるすべての特徴やその組み合わせは、必ずしも発明の本質的なものであるとは限らない。

図１は、実施の形態に係る負荷駆動回路１０の構成を示す回路図である。図１の回路図は、負荷駆動回路１０の構成を機能的に示したものであり、まず、図１を用いて、負荷駆動回路１０の概要を説明する。図１の負荷駆動回路１０は、第１トランジスタＱ１、第２トランジスタＱ２、動作検出回路１６、異常検出コンパレータＣＭＰ１、電流源１２、論理ゲート１４を備える。

出力端子Ｔ１には、図示しない負荷が接続される。第１トランジスタＱ１、第２トランジスタＱ２は、いずれもＮＰＮ型のバイポーラトランジスタであって、第１の固定電圧である電源電圧Ｖｃｃが供給される電源端子Ｔ２と、第２の固定電圧である接地電圧０Ｖが供給される接地端子ＧＮＤの間に、直列に接続される。第１トランジスタＱ１は、ハイサイドトランジスタ、第２トランジスタＱ２はローサイドトランジスタであって、２つのトランジスタの接続点が、出力端子Ｔ１となっている。第１トランジスタＱ１がオンすると、出力端子Ｔ１を介して、負荷に対してソース電流Ｉ１を供給し、第２トランジスタＱ２がオンすると、出力端子Ｔ１を介して負荷からシンク電流Ｉ２を引き込む。負荷駆動回路１０は、第１トランジスタＱ１、第２トランジスタＱ２のオン、オフ状態に応じた駆動電流Ｉｄｒｖを、負荷に供給する。駆動電流Ｉｄｒｖは、ソース電流Ｉ１とシンク電流Ｉ２の差分で与えられる。

電流源１２は、ハイサイドトランジスタである第１トランジスタＱ１にベース電流Ｉｂ１を供給する。ベース電流Ｉｂ１の値は、負荷を所望の状態で駆動するために調節される。同様に、第２トランジスタＱ２のベースにも、図示しない電流源が接続されている。

図１において、異常検出コンパレータＣＭＰ１、論理ゲート１４、動作検出回路１６が保護回路２０を構成する。この保護回路２０は、地絡保護機能を実現する。保護回路２０は、出力端子Ｔ１の出力電圧Ｖｏｕｔを所定のしきい値電圧Ｖｔｈと比較し、所定の条件を満たしたとき、ハイサイドトランジスタである第１トランジスタＱ１のベース電流を低減する。本実施の形態において、所定の条件は、Ｖｏｕｔ＜Ｖｔｈである。しきい値電圧Ｖｔｈは、接地電圧０Ｖ付近の電圧であって、回路の正常動作時において出力電圧Ｖｏｕｔがとり得る電圧範囲の外側に設定される。

異常検出コンパレータＣＭＰ１は、出力電圧Ｖｏｕｔとしきい値電圧Ｖｔｈを比較し、Ｖｏｕｔ＜Ｖｔｈとなるとハイレベルとなる異常検出信号Ｓａｂｎを出力する。異常検出信号Ｓａｂｎは、論理ゲート１４を介して、電流源１２へと入力される。なお、本明細書において、ハイレベルとローレベルは、ある信号の相対的な電圧値を意味する。

保護回路２０は、ハイサイドトランジスタである第１トランジスタＱ１のオン、オフ状態をさらに監視する機能を備える。保護回路２０は、第１トランジスタＱ１がオンの状態において、出力電圧Ｖｏｕｔが下限しきい値電圧Ｖｔｈを下回ると、電流源１２により生成される第１トランジスタＱ１のベース電流Ｉｂ１を低減させる。

第１トランジスタＱ１の監視機能は、動作検出回路１６により実現される。動作検出回路１６は、第３トランジスタＱ３、第１抵抗Ｒ１を含む。第３トランジスタＱ３は、第１トランジスタＱ１と同様に、ＮＰＮ型バイポーラトランジスタであって、第１トランジスタＱ１とベースおよびエミッタが共通に、カレントミラー接続される。第３トランジスタＱ３のコレクタと、電源端子Ｔ２の間には、第１抵抗Ｒ１が設けられる。第３トランジスタＱ３には、第１トランジスタＱ１に比例した電流Ｉ１’が流れ、第１抵抗Ｒ１には電流Ｉ１’に比例した電圧降下が発生する。すなわち、第１トランジスタＱ１がオン状態においては、第１抵抗Ｒ１にある程度の電圧降下が発生するため、第１抵抗Ｒ１と第３トランジスタＱ３の接続点の電圧Ｓ１はローレベルとなり、第１トランジスタＱ１がオフ状態においては、電圧Ｓ１はハイレベルとなる。以下、第３トランジスタＱ３と第１抵抗Ｒ１の接続点の電圧Ｓ１を、動作検出信号ともいう。動作検出信号Ｓ１は、論理ゲート１４を介して、電流源１２へと入力される。

論理ゲート１４は、ＡＮＤゲートであって、異常検出信号Ｓａｂｎがハイレベルであり、かつ動作検出信号Ｓ１がローレベルのときに、ハイレベルとなり、それ以外のときに、ローレベルとなる制御信号Ｓ２を出力する。電流源１２は、制御信号Ｓ２がハイレベルとなると、第１トランジスタＱ１に供給するベース電流Ｉｂ１を低減する。

以上のように構成された負荷駆動回路１０の動作を説明する。
負荷駆動回路１０が正常な動作を行う間、異常検出信号Ｓａｂｎはローレベルであるため、論理ゲート１４から出力される制御信号Ｓ２は常にローレベルとなり、電流源１２は、負荷を所望の状態で駆動するためのベース電流Ｉｂ１を、第１トランジスタＱ１に供給する。

負荷駆動回路１０の出力端子Ｔ１が地絡し、Ｖｏｕｔ＜Ｖｔｈとなると、異常検出信号Ｓａｂｎがハイレベルとなる。この状態において、第１トランジスタＱ１がオフであれば、動作検出信号Ｓ１はハイレベルであるため、制御信号Ｓ２はローレベルとなり、電流源１２は正常動作時と同じベース電流Ｉｂ１を、第１トランジスタＱ１に供給する。もっとも、第１トランジスタＱ１がオフの状態では、ベース電流Ｉｂ１はそもそも小さいか、０である。

出力端子Ｔ１の地絡状態において、第１トランジスタＱ１がオンとなると、動作検出信号Ｓ１がローレベルとなり、制御信号Ｓ２がハイレベルとなるため、電流源１２はベース電流Ｉｂ１を低減し、第１トランジスタＱ１のオンの程度を弱め、あるいは完全にオフとする。

以上のように、図１の負荷駆動回路１０によれば、保護回路２０によって地絡状態を検出し、地絡時に第１トランジスタＱ１のベース電流Ｉｂ１を減少させることにより、回路保護を図ることができる。

さらに、保護回路２０は、動作検出回路１６を備えており、第１トランジスタＱ１のオン、オフ状態を検出するとともに、第１トランジスタＱ１がオンの状態でのみ、第１トランジスタＱ１のベース電流Ｉｂ１を低減させる。第１トランジスタＱ１がオンの状態において、出力端子Ｔ１が地絡すると大電流が流れるおそれがあるため、図１の負荷駆動回路１０によれば、第１トランジスタＱ１のオン、オフ状態を検出することにより、適切な回路保護が実現できる。

図１の負荷駆動回路１０において、各信号のハイレベル、ローレベルの論理値の設定は一例であり、適宜反転させても同様の機能が実現できることは当業者には容易に理解することができる。

次に、実施の形態に係る負荷駆動回路１０の構成について、より具体的な回路図を参照しながら説明する。図２は、実施の形態に係る負荷駆動回路１０ａの構成例を示す回路図である。図２の負荷駆動回路１０ａは、図１の負荷駆動回路１０と同様に、地絡時の保護機能を備える。

負荷駆動回路１０ａは、第１トランジスタＱ１、第２トランジスタＱ２、電流源１２ａ、動作検出回路１６ａ、異常検出コンパレータＣＭＰ１を備える。

図２の異常検出コンパレータＣＭＰ１は、図１の異常検出コンパレータＣＭＰ１に対応しており、コンパレータＣＭＰ２、第１ダイオードＤ１、第２ダイオードＤ２、第４トランジスタＱ４、第２抵抗Ｒ２を含む。コンパレータＣＭＰ２の非反転入力端子は、出力端子Ｔ１と接続され、出力電圧Ｖｏｕｔが印加される。第１ダイオードＤ１、第２ダイオードＤ２は、直列に接続され、Ｖｔｈ＝Ｖｆ×２で与えられるしきい値電圧を生成する。Ｖｆはダイオードの順方向電圧である。第１ダイオードＤ１、第２ダイオードＤ２に換えて、バンドギャップリファレンス回路により生成される定電圧を、しきい値電圧Ｖｔｈとして利用してもよい。しきい値電圧Ｖｔｈは、コンパレータＣＭＰ２の反転入力端子に印加される。

第４トランジスタＱ４はＮＰＮ型バイポーラトランジスタであって、エミッタが接地され、ベースにはコンパレータＣＭＰ２の出力が接続される。第４トランジスタＱ４のコレクタと、電源端子Ｔ３の間には、第２抵抗Ｒ２が設けられる。なお、電源端子Ｔ３は、電源端子Ｔ２と共通であってもよいし、あるいは、別の電源電圧が供給されていてもよい。第４トランジスタＱ４、第２抵抗Ｒ２は、インバータとして機能し、コンパレータＣＭＰ２の出力信号を反転する。第２抵抗Ｒ２と第４トランジスタＱ４の接続点の電圧は、異常検出信号Ｓａｂｎとして論理ゲート１４へと出力される。図２の異常検出信号Ｓａｂｎは、図１の異常検出信号Ｓａｂｎと同様に、正常動作時、すなわちＶｏｕｔ＞Ｖｔｈのときローレベル、異常時、すなわちＶｏｕｔ＜Ｖｔｈのときハイレベルとなる。

図２において、動作検出回路１６ａは、図１の動作検出回路１６および論理ゲート１４の機能を有する。動作検出回路１６ａは、第３トランジスタＱ３、第１抵抗Ｒ１、第５トランジスタＱ５を含む。第３トランジスタＱ３、第１抵抗Ｒ１の接続態様は、図１と同様である。第５トランジスタＱ５は、ＰＮＰ型バイポーラトランジスタであって、ベースに異常検出信号Ｓａｂｎが印加され、エミッタが電源端子Ｔ３と接続され、第１抵抗Ｒ１と並列に設けられている。

正常動作時において、異常検出信号Ｓａｂｎはローレベルであるため、第５トランジスタＱ５はオン状態となる。第５トランジスタＱ５がオンすると、第１抵抗Ｒ１はバイパスされ、第１抵抗Ｒ１に流れる電流はごくわずかとなるため、電圧降下が発生せず、その結果、制御信号＊Ｓ２はハイレベルとなる。

異常時においては、異常検出信号Ｓａｂｎはハイレベルであるため、第５トランジスタＱ５はオフ状態となる。このとき、第１トランジスタＱ１がオンしていると、第３トランジスタＱ３に、第１トランジスタＱ１に比例した電流が流れる。このとき、第５トランジスタＱ５がオフであるため、第３トランジスタＱ３に流れる電流は、第１抵抗Ｒ１を介して供給される。その結果、第１抵抗Ｒ１には電圧降下が発生し、制御信号＊Ｓ２はローレベルとなる。

異常時において、第１トランジスタＱ１がオフ状態であれば、第３トランジスタＱ３には電流が流れないため、第１抵抗Ｒ１には電圧降下が発生せず、制御信号＊Ｓ２はハイレベルとなる。

したがって、動作検出回路１６ａから出力される制御信号＊Ｓ２は、図１の制御信号Ｓ２を論理反転した信号となっており、図２の動作検出回路１６ａは、図１の動作検出回路１６、論理ゲート１４と同等の機能を有することが明らかとなる。

動作検出回路１６ａから出力される制御信号＊Ｓ２は、電流源１２ａへと入力される。電流源１２ａは、駆動基準電流源１８、補正電流源１９、第６トランジスタＱ６を含む。

第６トランジスタＱ６は、ＰＮＰ型バイポーラトランジスタであって、第１トランジスタＱ１とダーリントン形式で接続される。すなわち、第６トランジスタＱ６のエミッタは、電源端子Ｔ３に接続され、コレクタは第１トランジスタＱ１のベースに接続されている。駆動基準電流源１８は、負荷を所望の状態で駆動するための駆動基準電流Ｉｘ１を生成する。駆動基準電流源１８により生成される駆動基準電流Ｉｘ１は、第６トランジスタＱ６のベース電流となり、第６トランジスタＱ６は、駆動基準電流Ｉｘ１がベースに供給され、その結果流れるコレクタ電流を、第１トランジスタＱ１のベースに供給する。

補正電流源１９は、制御信号＊Ｓ２に応じてアクティブとなり、回路異常時に補正電流Ｉｘ２を生成して、第１トランジスタＱ１にベース電流として供給される駆動基準電流Ｉｘ１から補正電流Ｉｘ２を減ずる機能を有する。

補正電流源１９は、第７トランジスタＱ７、第３抵抗Ｒ３を含む。第７トランジスタＱ７は、ＰＮＰ型バイポーラトランジスタであって、コレクタが第６トランジスタＱ６のベースに、エミッタが第６トランジスタＱ６のエミッタに接続される。第７トランジスタＱ７のベースには、第３抵抗Ｒ３を介して制御信号＊Ｓ２が入力される。

制御信号＊Ｓ２がローレベルのとき、第７トランジスタＱ７はオン状態となり、補正電流源１９はアクティブとなって、補正電流Ｉｘ２を生成する。このとき、第６トランジスタＱ６のベース電流は、Ｉｘ１−Ｉｘ２となり、通常動作時に比べて減少する。

以上のように構成された図２の負荷駆動回路１０ａの動作を説明する。出力端子Ｔ１が地絡しない正常動作時においては、制御信号＊Ｓ２はハイレベルであるため、補正電流源１９は非アクティブとなり、第１トランジスタＱ１には、駆動基準電流源１８により生成される駆動基準電流Ｉｘ１に応じたベース電流が流れる。

いま、第１トランジスタＱ１がオン状態において、出力端子Ｔ１が地絡すると、制御信号＊Ｓ２がローレベルとなり、補正電流源１９がアクティブとなる。その結果、第６トランジスタＱ６のベース電流が減少し、第１トランジスタＱ１のベース電流Ｉｂ１も減少して、第１トランジスタＱ１のオンの程度が弱められ、回路保護が実現される。

このように、図２の負荷駆動回路１０ａによれば、ハイサイドトランジスタである第１トランジスタＱ１がオンした状態において、地絡が発生すると、第１トランジスタＱ１のベース電流Ｉｂ１を減少させ、回路保護を実現することができる。

以上、本発明について、実施の形態をもとに説明した。この実施の形態は例示であり、それらの各構成要素や各処理プロセスの組合せにいろいろな変形例が可能なこと、またそうした変形例も本発明の範囲にあることは当業者に理解されるところである。以下、こうした変形例について説明する。

図１あるいは図２の回路において、バイポーラトランジスタのＰＮＰ型あるいはＮＰＮ型は適宜、入れ替えてもよい。また、一部のトランジスタにおいて、ＭＯＳＦＥＴ（ＭｅｔａｌＯｘｉｄｅＳｅｍｉｃｏｎｄｕｃｔｏｒＦｉｅｌｄＥｆｆｅｃｔＴｒａｎｓｉｓｔｏｒ）を利用してもよい。

また、図１、図２の回路では、地絡保護を行う場合について説明したが、天絡保護を行う構成としてもよい。この場合、動作検出回路１６は、第２トランジスタＱ２のオン、オフ状態を検出するように、第２トランジスタＱ２と並列に接続される。異常検出コンパレータＣＭＰ１は、出力電圧Ｖｏｕｔを、上限しきい値電圧Ｖｔｈと比較し、Ｖｏｕｔ＞Ｖｔｈの状態を天絡状態として判定する。論理ゲート１４の出力は、第２トランジスタＱ２のベース電流を制御する電流源へと入力され、出力電圧Ｖｏｕｔが、所定の上限しきい値電圧Ｖｔｈを上回ったとき、第２トランジスタＱ２のベース電流を低減する。

また、動作検出回路１６は、第１トランジスタＱ１と並列に設けられたトランジスタに流れる電流を電圧変換して、第１トランジスタＱ１のオンオフを検出したがこれには限定されない。たとえば、第１トランジスタＱ１と直列に抵抗を設け、この抵抗に発生する電圧降下にもとづいて、オン、オフ状態を検出する構成としてもよい。

本明細書の負荷駆動回路は、ハイサイドトランジスタおよびローサイドトランジスタが直列に接続された回路構成を有し、２つのトランジスタの接続点が負荷に接続される回路形式を有するものをすべて包含する。したがって、演算増幅器のプッシュプル出力段や、モータドライバのブリッジ回路、オーディオ増幅器などはすべて負荷駆動回路に含まれる。

実施の形態にもとづき、本発明を説明したが、実施の形態は、本発明の原理、応用を示しているにすぎないことはいうまでもなく、実施の形態には、請求の範囲に規定された本発明の思想を離脱しない範囲において、多くの変形例や配置の変更が可能であることはいうまでもない。

実施の形態に係る負荷駆動回路の構成を示す回路図である。実施の形態に係る負荷駆動回路の構成を示す回路図である。

符号の説明

Ｑ１第１トランジスタ、Ｑ２第２トランジスタ、Ｑ３第３トランジスタ、Ｑ４第４トランジスタ、Ｑ５第５トランジスタ、Ｑ６第６トランジスタ、Ｑ７第７トランジスタ、Ｒ１第１抵抗、Ｒ２第２抵抗、Ｒ３第３抵抗、Ｄ１第１ダイオード、Ｄ２第２ダイオード、１０負荷駆動回路、１２電流源、１４論理ゲート、１６動作検出回路、１８駆動基準電流源、１９補正電流源、２０保護回路、ＣＭＰ１異常検出コンパレータ、ＣＭＰ２コンパレータ、Ｔ１出力端子、Ｔ２電源端子、Ｔ３電源端子、Ｓ１動作検出信号、Ｓ２制御信号、Ｓａｂｎ異常検出信号。

Claims

第１の固定電圧と第２の固定電圧間に直列に接続されたバイポーラトランジスタであるハイサイドトランジスタおよびローサイドトランジスタを含み、２つのトランジスタの接続点である出力端子に接続された負荷に、２つのトランジスタのオンオフ状態に応じた駆動電流を供給する負荷駆動回路であって、
前記ハイサイドトランジスタおよび前記ローサイドトランジスタに供給するベース電流を制御する電流源と、
前記出力端子の出力電圧を所定の下限しきい値電圧と比較するとともに、前記ハイサイドトランジスタに流れる電流にもとづき、前記ハイサイドトランジスタのオンオフ状態を判定し、前記ハイサイドトランジスタのオン状態において、前記出力電圧が前記下限しきい値電圧を下回ると、前記ハイサイドトランジスタのベース電流を低減する保護回路と、
を備えることを特徴とする負荷駆動回路。
前記保護回路は、
前記ハイサイドトランジスタと同型であり、その一端が前記ハイサイドトランジスタの一端および前記出力端子と接続され、そのベースが前記ハイサイドトランジスタのベースと接続される第３トランジスタと、
その一端の電位が固定され、その他端が前記第３トランジスタの他端と接続された第１抵抗と、
を含み、前記第１抵抗と前記第３トランジスタの接続点の電位にもとづいて、前記ハイサイドトランジスタのベース電流を低減することを特徴とする請求項１に記載の負荷駆動回路。
前記保護回路は、
前記出力電圧を前記下限しきい値電圧と比較し、前記出力電圧が前記下限しきい値電圧より低いときに所定レベルとなる異常検出信号を生成する異常検出コンパレータと、
前記異常検出信号と、前記第１抵抗と前記第３トランジスタの接続点の電位を受け、前記異常検出信号が前記所定レベルとなり、かつ前記接続点の電位がローレベルのとき、前記電流源が生成する前記ベース電流を低減せしめる論理ゲートと、
を含むことを特徴とする請求項２に記載の負荷駆動回路。
前記保護回路は、
前記出力電圧を前記下限しきい値電圧と比較し、前記出力電圧が前記下限しきい値電圧より低いときに所定レベルとなる異常検出信号を生成する異常検出コンパレータと、
前記第１抵抗と並列に設けられ、その制御端子に前記異常検出信号が入力され、前記異常検出信号が前記所定レベルのときにオフ、前記異常検出信号が前記所定レベルと異なるレベルのときにオンする第５トランジスタと、
をさらに含み、
前記電流源は、前記第１抵抗と前記第３トランジスタの接続点の電位がローレベルのときに、前記ベース電流を低減することを特徴とする請求項２に記載の負荷駆動回路。
前記電流源は、
そのコレクタが前記ハイサイドトランジスタのベースと接続されたＰＮＰ型の第６トランジスタと、
前記第６トランジスタのベースと接地端子の間に設けられ、駆動基準電流を生成する駆動基準電流源と、
前記第６トランジスタのベースとエミッタ間に設けられ、前記ベース電流を低減すべきときに補正電流を生成する補正電流源と、
を含むことを特徴とする請求項１から４のいずれかに記載の負荷駆動回路。
前記補正電流源は、
そのエミッタが前記第６トランジスタのエミッタと接続され、そのコレクタが前記第６トランジスタのベースと接続され、そのゲートに前記ベース電流を低減すべきときにローレベルとなる異常検出信号が入力された第７トランジスタを含むことを特徴とする請求項５に記載の負荷駆動回路。
第１の固定電圧と第２の固定電圧間に直列に接続されたバイポーラトランジスタであるハイサイドトランジスタおよびローサイドトランジスタを含み、２つのトランジスタの接続点である出力端子に接続された負荷に、２つのトランジスタのオンオフ状態に応じた駆動電流を供給する負荷駆動回路であって、
前記ハイサイドトランジスタおよび前記ローサイドトランジスタに供給するベース電流を制御する電流源と、
前記出力端子の出力電圧を所定の上限しきい値電圧と比較するとともに、前記ローサイドトランジスタに流れる電流にもとづき、前記ローサイドトランジスタのオンオフ状態を判定し、前記ローサイドトランジスタのオン状態において、前記出力電圧が前記上限しきい値電圧を超えると、前記ローサイドトランジスタのベース電流を低減する保護回路と、
を備えることを特徴とする負荷駆動回路。
前記保護回路は、
前記ローサイドトランジスタと同型であり、その一端が前記ローサイドトランジスタの一端および前記出力端子と接続され、そのベースが前記ローサイドトランジスタのベースと接続される第３トランジスタと、
その一端の電位が固定され、その他端が前記第３トランジスタの他端と接続された第１抵抗と、
を含み、前記第１抵抗と前記第３トランジスタの接続点の電位にもとづいて前記ローサイドトランジスタのベース電流を低減することを特徴とする請求項７に記載の負荷駆動回路。
前記保護回路は、
前記出力電圧を前記上限しきい値電圧と比較し、前記出力電圧が前記上限しきい値電圧より高いときに所定レベルとなる異常検出信号を生成する異常検出コンパレータと、
前記異常検出信号と、前記第１抵抗と前記第３トランジスタの接続点の電位を受け、前記異常検出信号が前記所定レベルとなり、かつ前記接続点の電位がハイレベルのとき、前記電流源が生成する前記ベース電流を低減せしめる論理ゲートと、
を含むことを特徴とする請求項８に記載の負荷駆動回路。
前記保護回路は、
前記出力電圧を前記上限しきい値電圧と比較し、前記出力電圧が前記上限しきい値電圧より高いときに所定レベルとなる異常検出信号を生成する異常検出コンパレータと、
前記第１抵抗と並列に設けられ、その制御端子に前記異常検出信号が入力され、前記異常検出信号が前記所定レベルのときにオフ、前記異常検出信号が前記所定レベルと異なるレベルのときにオンする第５トランジスタと、
をさらに含み、
前記電流源は、前記第１抵抗と前記第３トランジスタの接続点の電位がハイレベルのときに、前記ベース電流を低減することを特徴とする請求項８に記載の負荷駆動回路。
前記電流源は、
そのコレクタが前記ローサイドトランジスタのベースと接続されたＰＮＰ型の第６トランジスタと、
前記第６トランジスタのベースと接地端子の間に設けられ、駆動基準電流を生成する駆動基準電流源と、
前記第６トランジスタのベースとエミッタ間に設けられ、前記ベース電流を低減すべきときに補正電流を生成する補正電流源と、
を含むことを特徴とする請求項７から１０のいずれかに記載の負荷駆動回路。
前記補正電流源は、
そのエミッタが前記第６トランジスタのエミッタと接続され、そのコレクタが前記第６トランジスタのベースと接続され、そのゲートに前記ベース電流を低減すべきときにローレベルとなる異常検出信号が入力された第７トランジスタを含むことを特徴とする請求項１１に記載の負荷駆動回路。