CN101119099A - 负载驱动电路及保护方法 - Google Patents
负载驱动电路及保护方法 Download PDFInfo
- Publication number
- CN101119099A CN101119099A CNA2007101371954A CN200710137195A CN101119099A CN 101119099 A CN101119099 A CN 101119099A CN A2007101371954 A CNA2007101371954 A CN A2007101371954A CN 200710137195 A CN200710137195 A CN 200710137195A CN 101119099 A CN101119099 A CN 101119099A
- Authority
- CN
- China
- Prior art keywords
- mentioned
- transistor
- voltage
- current
- driving circuits
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
- H03K17/082—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit
- H03K17/0826—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit in bipolar transistor switches
Landscapes
- Electronic Switches (AREA)
- Inverter Devices (AREA)
- Protection Of Static Devices (AREA)
- Dc-Dc Converters (AREA)
Abstract
本发明提供一种负载驱动电路及保护方法,实现在发生地线-输出短路或电源-输出短路时很好地保护电路的保护功能。负载驱动电路(10)包括串联连接于第1固定电压(Vdd)和第2固定电压(GND)之间的双极型晶体管的第1晶体管(Q1)和第2晶体管(Q2),且对与两个晶体管的连接点的输出端子(T1)相连的负载提供与两个晶体管的导通截止状态相应的驱动电流(Idrv)。电流源(12)控制提供给第1晶体管的基极电流(Ib1)。保护电路(20)将输出端子的输出电压(Vout)与预定的阈值电压(Vth)进行比较,并监视第1晶体管的导通截止状态。保护电路在输出电压<阈值电压且第1晶体管导通的状态下,减少第1晶体管的基极电流。
Description
技术领域
本发明涉及负载驱动电路,特别涉及其保护技术。
背景技术
在电机驱动器、开关电源、运算放大器的输出级等很多电子电路中,使用对负载提供驱动电流或驱动电压的负载驱动电路。负载驱动电路一般执行推挽(push pull)动作,即向负载排出(push)电流,或者从负载吸入(pull)电流的动作。负载驱动电路包括例如串联连接在电源电压与接地电压之间的高侧(high side)晶体管和低侧(low side)晶体管,两个晶体管的连接点作为输出端子与负载相连接。
在这样的负载驱动电路中,若输出端子接地或者与电源线相连,则晶体管和作为驱动对象的负载有可能流过过电流。因此,设置有短路保护或者称为电源-输出短路保护的保护功能。专利文献1中记载有相关技术。
专利文献1:特开平8-097640号公报
发明内容
〔发明所要解决的课题〕
本发明是鉴于这样的课题设计的,其目的在于提供一种具有在地线-输出短路或电源-输出短路时能很好地保护电路的保护功能的负载驱动电路。
〔用于解决课题的手段〕
根据本发明的一个方案,提供一种负载驱动电路,包括串联连接于第1固定电压和第2固定电压之间的作为双极型晶体管的高侧晶体管和低侧晶体管,且对与作为两个晶体管的连接点的输出端子相连接的负载提供与两个晶体管的导通、截止状态相应的驱动电流。该负载驱动电路包括:电流源,控制提供给高侧晶体管和低侧晶体管的基极电流;保护电路,将输出端子的输出电压与预定的阈值电压进行比较,在满足预定的条件时,减少高侧晶体管和低侧晶体管的至少一者的基极电流。
根据该方案,若输出电压脱离预定的范围,则判定为是电路异常,通过减少高侧晶体管或低侧晶体管的基极电流,高侧晶体管或低侧晶体管的导通程度被减弱,或者成为截止,所以实现了电路保护。另外,这里所说的“减少基极电流”也包括完全关断的情况。
保护电路可以在输出电压低于预定的下限阈值电压时,减少高侧晶体管的基极电流。
通过比较输出电压和下限阈值电压,能够检测到地线-输出短路状态,当地线-输出短路时,通过减弱高侧晶体管的导通程度,能够保护电路。
保护电路可以进一步监视高侧晶体管的导通、截止状态,在高侧晶体管导通的状态下,当输出电压低于下限阈值电压时,减少高侧晶体管的基极电流。
在高侧晶体管导通的状态下,若输出端子与地线发生短路,则有可能流过大电流,所以通过检测高侧晶体管的导通、截止状态,能够实现合适的电路保护。
保护电路可以在输出电压高于预定的上限阈值电压时,减少低侧晶体管的基极电流。
通过比较输出电压与上限阈值电压,能够检测电源-输出短路状态,当发生电源-输出短路时,通过减弱低侧晶体管的导通程度,能够保护电路。
保护电路可以进一步监视低侧晶体管的导通、截止状态,在低侧晶体管导通的状态下,当输出电压高于上限阈值电压时,减少低侧晶体管的基极电流。
在低侧晶体管导通的状态下,若输出端子与电源发生短路,则有可能流过大电流,所以通过检测低侧晶体管的导通、截止状态,能够实现合适的电路保护。
本发明的另一方案也是负载驱动电路。该负载驱动电路包括:串联连接于第1固定电压和第2固定电压之间的作为双极型晶体管的高侧晶体管和低侧晶体管;生成驱动基准电流的驱动基准电流源;第1晶体管,基极被提供驱动基准电流,将该结果所流过的集电极电流提供给高侧晶体管的基极;比较器,对作为高侧晶体管和低侧晶体管的连接点的输出端子的电压与预定的阈值电压进行比较,检测电路异常;以及修正电流源,根据比较器的输出信号而成为有效状态,在电路异常时生成修正电流,使提供给第1晶体管的驱动基准电流减少修正电流。
根据该方案,当检测到电路异常时,高侧晶体管的基极电流被减小,能够保护电路。
根据本发明的另一方案,提供一种负载驱动电路的保护方法,该负载驱动电路包括串联连接于第1固定电压和第2固定电压之间的作为双极型晶体管的高侧晶体管和低侧晶体管,且对与作为两个晶体管的连接点的输出端子相连接的负载提供与两个晶体管的导通、截止状态相应的驱动电流。该保护方法包括:将输出端子的输出电压与预定的下限阈值电压进行比较,当输出电压低于下限阈值电压时,生成预定电平的异常信号的步骤;以及当异常信号被生成时,减少高侧晶体管的基极电流的步骤。
可以还包括检测高侧晶体管的导通、截止状态的步骤。可以在高侧晶体管导通,且预定电平的异常信号被生成时,减少高侧晶体管的基极电流。
本发明的另一方案也涉及负载驱动电路的保护方法,该负载驱动电路包括串联连接于第1固定电压和第2固定电压之间的作为双极型晶体管的高侧晶体管和低侧晶体管,且对与作为两个晶体管的连接点的输出端子相连接的负载提供与两个晶体管的导通、截止状态相应的驱动电流。该保护方法包括:将输出端子的输出电压与预定的上限阈值电压进行比较,当输出电压高于上限阈值电压时,生成预定电平的异常信号的步骤;以及当异常信号被生成时,减少低侧晶体管的基极电流的步骤。
可以还包括检测低侧晶体管的导通、截止状态的步骤。可以在低侧晶体管导通,且预定电平的异常信号被生成时,减少低侧晶体管的基极电流。
另外,将以上结构要件的任意组合、本发明的结构要件以及表达方式在方法、装置、系统等之间相互置换的方案,作为本发明的实施方式也是有效的。
〔发明效果〕
根据本发明的一个方案,能实现在地线-输出短路或电源-输出短路时很好地保护电路的保护功能。
附图说明
图1是表示实施方式的负载驱动电路的结构的电路图。
图2是表示实施方式的负载驱动电路的结构的电路图。
具体实施方式
以下,基于优选的实施方式参照附图说明本发明。对各附图中所示的相同或等同的结构要素、部件、处理标注相同的标号,并适当省略重复的说明。另外,实施方式只是例示,并非限定本发明,实施方式中所描述的所有特征及其组合,不一定就是本发明的本质特征。
图1是表示实施方式的负载驱动电路10的结构的电路图。图1的电路图是功能性地表示负载驱动电路10的结构的图,首先,利用图1来说明负载驱动电路10的概要。图1的负载驱动电路10包括第1晶体管Q1、第2晶体管Q2、动作检测电路16、异常检测比较器CMP1、电流源12、逻辑门14。
输出端子T1与未图示的负载相连接。第1晶体管Q1、第2晶体管Q2都是NPN型的双极型晶体管,被串联连接在提供作为第1固定电压的电源电压Vcc的电源端子T2与提供作为第2固定电压的接地电压0V的接地端子GND之间。第1晶体管Q1是高侧晶体管,第2晶体管Q2是低侧晶体管,两个晶体管的连接点为输出端子T1。第1晶体管Q1导通时,经由输出端子T1向负载提供源电流I1,第2晶体管Q2导通时,经由输出端子T1从负载吸入吸收电流(sink current)12。负载驱动电路10对负载提供与第1晶体管Q1、第2晶体管Q2的导通、截止状态相应的驱动电流Idrv。驱动电流Idrv由源电流I1和吸收电流I2的差量得出。
电流源12对作为高侧晶体管的第1晶体管Q1提供基极电流Ib1。为以所希望的状态驱动负载而调节基极电流Ib1的值。同样地,第2晶体管Q2的基极也连接有未图示的电流源。
在图1中,异常检测比较器CMP1、逻辑门14、动作检测电路16构成保护电路20。该保护电路20实现地线-输出短路保护功能。保护电路20将输出端子T1的输出电压Vout与预定的阈值电压Vth相比较,当满足预定的条件时,减少作为高侧晶体管的第1晶体管Q1的基极电流。在本实施方式中,预定的条件是Vout<Vth。阈值电压Vth是接地电压0V附近的电压,被设定为电路正常工作时输出电压Vout所能取到的电压范围的外侧。
异常检测比较器CMP1对输出电压Vout与阈值电压Vth进行比较,输出在Vout<Vth时变成高电平的异常检测信号Sabn。异常检测信号Sabn经由逻辑门14输入到电流源12。另外,在本说明书中高电平和低电平是表示某信号的相对电压值。
保护电路20具备进一步监视作为高侧晶体管的第1晶体管Q1的导通、截止状态的功能。保护电路20在第1晶体管Q1导通的状态下,当输出电压Vout低于下限阈值电压Vth时,使由电流源12生成的第1晶体管Q1的基极电流Ib1减小。
第1晶体管Q1的监视功能由动作检测电路16来实现。动作检测电路16包括第3晶体管Q3、第1电阻R1。第3晶体管Q3与第1晶体管Q1一样是NPN型的双极型晶体管,与第1晶体管Q1进行基极和射极共连的电流镜连接。第3晶体管Q3的集电极与电源端子T2之间设置有第1电阻R1。第3晶体管Q3流过与第1晶体管Q1成比例的电流I1’,第1电阻R1上产生与电流I1’成比例的电压降。即,在第1晶体管Q1导通的状态下,由于第1电阻R1产生某程度的电压降,所以第1电阻R1与第3晶体管Q3的连接点的电压S1成为低电平,在第1晶体管Q1截止的状态下,电压S1成为高电平。以下,将第3晶体管Q3和第1电阻R1的连接点的电压S1也称为动作检测信号。动作检测信号S1经由逻辑门14输入到电流源12。
逻辑门14是“与”门,输出在异常检测信号Sabn为高电平且动作检测信号S1为低电平时变成高电平的控制信号S2,除此之外的时候输出成为低电平的控制信号S2。电流源12在控制信号S2成为高电平时,减小提供给第1晶体管Q1的基极电流Ib1。
下面说明如上那样构成的负载驱动电路10的动作。
在负载驱动电路10进行正常的动作期间,异常检测信号Sabn是低电平,所以从逻辑门14输出的控制信号S2总是低电平,电流源12将用于以所希望的状态驱动负载的基极电流Ib1提供给第1晶体管Q1。
若负载驱动电路10的输出端子T1与地线短路,变成Vout<Vth,则异常检测信号Sabn变成高电平。在该状态下,若第1晶体管Q1截止,则动作检测信号S1是高电平,所以控制信号S2成为低电平,电流源12将与正常动作时相同的基极电流Ib1提供给第1晶体管Q1。而原本在第1晶体管Q1截止的状态下,基极电流Ib1是比较小的,或者是0。
在输出端子T1与地线短路的状态下,若第1晶体管Q1导通,则动作检测信号S1变成低电平,控制信号S2变成高电平,所以电流源12减小基极电流Ib1,减弱第1晶体管Q1导通的程度,或者完全使之截止。
如上所述,根据图1的负载驱动电路10,通过由保护电路20检测地线-输出短路状态,在地线-输出短路时减少第1晶体管Q1的基极电流Ib1,能够谋求电路保护。
进而,保护电路20具有动作检测电路16,检测第1晶体管Q1的导通、截止状态,并仅在第1晶体管Q1导通的状态下减小第1晶体管Q1的基极电流Ib1。在第1晶体管Q1导通的状态下,若输出端子T1与地线之间短路,则有可能流过大电流,所以利用图1的负载驱动电路10,通过检测第1晶体管Q1的导通、截止状态,能够实现合适的电路保护。
在图1的负载驱动电路10中,各信号的高电平、低电平的逻辑值的设定只是一例,本领域技术人员能够容易地理解进行适当的逻辑反转也能实现同样的功能。
接下来,参照更具体的电路图说明实施方式的负载驱动电路10的结构。图2是表示实施方式的负载驱动电路10a的结构例的电路图。图2的负载驱动电路10a与图1的负载驱动电路10一样具备地线-输出短路时的保护功能。
负载驱动电路10a包括第1晶体管Q1、第2晶体管Q2、电流源12a、动作检测电路16a、异常检测比较器CMP1。
图2的异常检测比较器CMP1对应于图1的异常检测比较器CMP1,包括比较器CMP2、第1二极管D1、第2二极管D2、第4晶体管Q4、第2电阻R2。比较器CMP2的非反相输入端子与输出端子T1相连,施加输出电压Vout。第1二极管D1和第2二极管D2串联连接,生成由Vth=Vf×2给出的阈值电压。Vf是二极管的顺方向电压。也可以不使用第1二极管D1和第2二极管D2,而是利用由带隙基准电路生成的恒定电压作为阈值电压Vth。阈值电压Vth被施加在比较器CMP2的反相输入端子。
第4晶体管Q4是NPN型双极型晶体管,射极接地,基极与比较器CMP2的输出相连接。第4晶体管Q4的集电极与电源端子T3之间设置有第2电阻R2。另外,电源端子T3也可以与电源端子T2共通,或者也可以提供其他电源电压。第4晶体管Q4、第2电阻R2作为反相器来发挥作用,使比较器CMP2的输出信号反转。第2电阻R2与第4晶体管Q4的连接点的电压作为异常检测信号Sabn输出到逻辑门14。图2的异常检测信号Sabn与图1的异常检测信号Sabn一样,在正常动作时、即Vout>Vth时成为低电平,在异常时、即Vout<Vth时成为高电平。
在图2中,动作检测电路16a具有图1的动作检测电路16和逻辑门14的功能。动作检测电路16a包括第3晶体管Q3、第1电阻R1、第5晶体管Q5。第3晶体管Q3、第1电阻R1的连接形式与图1相同。第5晶体管Q5是PNP型双极型晶体管,基极被施加异常检测信号Sabn,射极与电源端子T3相连,与第1电阻R1并联设置。
在正常动作时,异常检测信号Sabn为低电平,所以第5晶体管Q5成为导通状态。第5晶体管Q5导通后,第1电阻R1被旁路掉,第1电阻R1中流过的电流变得极微小,所以不产生电压降,结果,控制信号*S2变成高电平。
在异常时,异常检测信号Sabn为高电平,所以第5晶体管Q5成为截止状态。此时,若第1晶体管Q1导通,则第3晶体管Q3中流过与第1晶体管Q1成比例的电流。此时,由于第5晶体管Q5是截止的,所以第3晶体管Q3中流过的电流是经由第1电阻R1被提供的。结果,第1电阻R1产生电压降,控制信号*S2成为低电平。
在异常时,若第1晶体管Q1是截止状态,则第3晶体管Q3不流过电流,所以第1电阻R1不产生电压降,控制信号*S2成为高电平。
因此,从动作检测电路16a输出的控制信号*S2成为使图1的控制信号S2逻辑反转了的信号,可知图2的动作检测电路16a具有与图1的动作检测电路16、逻辑门14同等的功能。
从动作检测电路16a输出的控制信号*S2被输入到电流源12a。电流源12a包括驱动基准电流源18、修正电流源19、第6晶体管Q6。
第6晶体管Q6是PNP型双极型晶体管,与第1晶体管Q1以达林顿(Darlington)方式连接。即,第6晶体管Q6的射极与电源端子T3相连,集电极与第1晶体管Q1的基极相连接。驱动基准电流源18生成用于以所希望的状态驱动负载的驱动基准电流Ix1。由驱动基准电流源18生成的驱动基准电流Ix1成为第6晶体管Q6的基极电流,第6晶体管Q6的基极被提供驱动基准电流Ix1,将其结果所流过的集电极电流提供给第1晶体管Q1的基极。
修正电流源19具有根据控制信号*S2而变成有效状态(active),在电路异常时生成修正电流Ix2,从作为基极电流提供给第1晶体管Q1的驱动基准电流Ix1中减少修正电流Ix2的功能。
修正电流源19包括第7晶体管Q7、第3电阻R3。第7晶体管Q7是PNP双极型晶体管,集电极与第6晶体管Q6的基极相连,射极与第6晶体管Q6的射极相连。控制信号*S2经由第3电阻R3被输入到第7晶体管Q7的基极。
控制信号*S2为低电平时,第7晶体管Q7成为导通状态,修正电流源19成为有效状态,生成修正电流Ix2。此时,第6晶体管Q6的基极电流成为Ix1-Ix2,比通常动作时减少了。
下面说明如上那样构成的图2的负载驱动电路10a的动作。在输出端子T1没有与地线短路而是正常动作时,控制信号*S2是高电平,所以修正电流源19成为非有效状态,第1晶体管Q1流过与由驱动基准电流源18生成的驱动基准电流Ix1相应的基极电流。
现在,在第1晶体管Q1导通的状态下,若输出端子T1与地线短路,则控制信号*S2变成低电平,修正电流源19成为有效状态。结果,第6晶体管Q6的基极电流减少,第1晶体管Q1的基极电流Ib1也减少,第1晶体管Q1的导通程度被减弱,实现了电路保护。
这样,通过图2的负载驱动电路10a,在作为高侧晶体管的第1晶体管Q1导通的状态下,若发生地线-输出短路,则使第1晶体管Q1的基极电流Ib1减少,能够实现电路保护。
以上,基于实施方式说明了本发明。该实施方式是个例示,可以对各结构要件和各处理过程的组合进行各种变形,本领域技术人员能够理解这些变形例也在本发明的范围内。以下对这样的变形例进行说明。
在图1或图2的电路中,双极型晶体管的PNP型或NPN型可以适当替换。另外,在一部分晶体管中,也可以利用MOSFET(Metal OxideSemiconductor Field Effect Transistor:场效应晶体管)。
另外,在图1、图2的电路中,说明了进行地线-输出短路保护的情况,但也可以作为进行电源-输出短路保护的结构。此时,动作检测电路16为检测第2晶体管Q2的导通、截止状态而与第2晶体管Q2并联连接。异常检测比较器CMP1将输出电压Vout与上限阈值电压Vth进行比较,将Vout>Vth的状态判定为电源-输出短路状态。逻辑门14的输出被输入到控制第2晶体管Q2的基极电流的电流源,当输出电压Vout高于预定的上限阈值电压Vth时,减少第2晶体管Q2的基极电流。
另外,动作检测电路16是对与第1晶体管Q1并联设置的晶体管中流过的电流进行电压转换,检测第1晶体管Q1的导通截止的,但不限于此。例如也可以采用与第1晶体管Q1串联设置电阻,基于该电阻所产生的电压降来检测导通、截止状态的结构。
本说明书的负载驱动电路包括所有具有串联连接高侧晶体管和低侧晶体管的电路结构,且两个晶体管的连接点与负载相连接这样的电路形式的电路。因此,运算放大器的推挽输出级、电机驱动器的桥电路、音频放大器等全都被包括在负载驱动电路中。
基于实施方式对本发明进行了说明,但显然实施方式仅是表示本发明的原理、应用,在不脱离权利要求书所规定的本发明的思想的范围内,可以对实施方式进行很多变形例以及变更配置。
Claims (10)
1.一种负载驱动电路,包括串联连接于第1固定电压和第2固定电压之间的作为双极型晶体管的高侧晶体管和低侧晶体管,且对与作为两个晶体管的连接点的输出端子相连接的负载提供与两个晶体管的导通、截止状态相应的驱动电流,该负载驱动电路的特征在于,包括:
电流源,控制提供给上述高侧晶体管和上述低侧晶体管的基极电流;以及
保护电路,将上述输出端子的输出电压与预定的阈值电压进行比较,在满足预定的条件时,减少上述高侧晶体管和上述低侧晶体管的至少一者的基极电流。
2.根据权利要求1所述的负载驱动电路,其特征在于:
上述保护电路在上述输出电压低于预定的下限阈值电压时,减少上述高侧晶体管的基极电流。
3.根据权利要求2所述的负载驱动电路,其特征在于:
上述保护电路还监视上述高侧晶体管的导通、截止状态,在上述高侧晶体管导通的状态下,当上述输出电压低于上述下限阈值电压时,减少上述高侧晶体管的基极电流。
4.根据权利要求1所述的负载驱动电路,其特征在于:
上述保护电路在上述输出电压高于预定的上限阈值电压时,减少上述低侧晶体管的基极电流。
5.根据权利要求4所述的负载驱动电路,其特征在于:
上述保护电路还监视上述低侧晶体管的导通、截止状态,在上述低侧晶体管导通的状态下,当上述输出电压高于上述上限阈值电压时,减少上述低侧晶体管的基极电流。
6.一种负载驱动电路,其特征在于,包括:
串联连接于第1固定电压和第2固定电压之间的作为双极型晶体管的高侧晶体管和低侧晶体管;
生成驱动基准电流的驱动基准电流源;
第1晶体管,基极被提供上述驱动基准电流,将其结果所流过的集电极电流提供给上述高侧晶体管的基极;
比较器,对作为上述高侧晶体管和上述低侧晶体管的连接点的输出端子的电压与预定的阈值电压进行比较,检测电路异常;以及
修正电流源,根据上述比较器的输出信号而成为有效状态,在电路异常时生成修正电流,使提供给上述第1晶体管的上述驱动基准电流减少上述修正电流。
7.一种负载驱动电路的保护方法,该负载驱动电路包括串联连接于第1固定电压和第2固定电压之间的作为双极型晶体管的高侧晶体管和低侧晶体管,且对与作为两个晶体管的连接点的输出端子相连接的负载提供与两个晶体管的导通、截止状态相应的驱动电流,该保护方法的特征在于,包括:
将上述输出端子的输出电压与预定的下限阈值电压进行比较,当上述输出电压低于上述下限阈值电压时,生成预定电平的异常信号的步骤;以及
当上述异常信号被生成时,减少上述高侧晶体管的基极电流的步骤。
8.根据权利要求7所述的保护方法,其特征在于:
还包括检测上述高侧晶体管的导通、截止状态的步骤,
当上述高侧晶体管导通,且上述预定电平的异常信号被生成时,减少上述高侧晶体管的基极电流。
9.一种负载驱动电路的保护方法,该负载驱动电路包括串联连接于第1固定电压和第2固定电压之间的作为双极型晶体管的高侧晶体管和低侧晶体管,且对与作为两个晶体管的连接点的输出端子相连接的负载提供与两个晶体管的导通、截止状态相应的驱动电流,该负载驱动电路的保护方法的特征在于,包括:
将上述输出端子的输出电压与预定的上限阈值电压进行比较,当上述输出电压高于上述上限阈值电压时,生成预定电平的异常信号的步骤;以及
当上述异常信号被生成时,减少上述低侧晶体管的基极电流的步骤。
10.根据权利要求9所述的保护方法,其特征在于:
还包括检测上述低侧晶体管的导通、截止状态的步骤,
当上述低侧晶体管导通,且上述预定电平的异常信号被生成时,减少上述低侧晶体管的基极电流。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP209597/06 | 2006-08-01 | ||
JP2006209597A JP4963891B2 (ja) | 2006-08-01 | 2006-08-01 | 負荷駆動回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN101119099A true CN101119099A (zh) | 2008-02-06 |
Family
ID=39028498
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNA2007101371954A Pending CN101119099A (zh) | 2006-08-01 | 2007-07-30 | 负载驱动电路及保护方法 |
Country Status (4)
Country | Link |
---|---|
US (1) | US8373957B2 (zh) |
JP (1) | JP4963891B2 (zh) |
CN (1) | CN101119099A (zh) |
TW (1) | TWI374610B (zh) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101937914A (zh) * | 2009-06-30 | 2011-01-05 | 半导体元件工业有限责任公司 | 包括具有互相耦合的晶体管的集成电路的电子器件 |
CN101741366B (zh) * | 2008-11-25 | 2012-08-29 | 欧姆龙株式会社 | 电流负载驱动装置 |
CN103217615A (zh) * | 2013-03-27 | 2013-07-24 | 上海贝岭股份有限公司 | 一种输出短路检测电路 |
CN108781076A (zh) * | 2016-03-15 | 2018-11-09 | 理想能量有限公司 | 具有防止意外导通的被动部件的双基极连接式双极晶体管 |
CN111781790A (zh) * | 2019-04-04 | 2020-10-16 | 中强光电股份有限公司 | 电子装置与激光单元保护方法 |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7859336B2 (en) * | 2007-03-13 | 2010-12-28 | Astec International Limited | Power supply providing ultrafast modulation of output voltage |
US7994761B2 (en) * | 2007-10-08 | 2011-08-09 | Astec International Limited | Linear regulator with RF transistors and a bias adjustment circuit |
US7719363B2 (en) * | 2008-08-01 | 2010-05-18 | Nuvoton Technology Corporation | Method and apparatus for output amplifier protection |
DE102009027814A1 (de) * | 2009-07-17 | 2011-01-20 | Robert Bosch Gmbh | Elektronischer Schalter |
JP6379509B2 (ja) * | 2014-02-18 | 2018-08-29 | セイコーエプソン株式会社 | 回路装置及び電子機器 |
US10334300B2 (en) * | 2014-12-04 | 2019-06-25 | Cynny Spa | Systems and methods to present content |
CN111342647A (zh) * | 2020-03-30 | 2020-06-26 | 西安电子科技大学 | 一种用于高侧功率开关的限流保护方法及电路 |
CN113922794B (zh) * | 2020-07-08 | 2024-08-30 | 圣邦微电子(北京)股份有限公司 | 短路保护电路 |
US11929717B2 (en) * | 2022-01-24 | 2024-03-12 | Texas Instruments Incorporated | Dynamic current limit for operational amplifier |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3084982B2 (ja) * | 1992-11-25 | 2000-09-04 | 富士電機株式会社 | 半導体装置 |
JPH0897640A (ja) | 1994-09-26 | 1996-04-12 | Sanyo Electric Co Ltd | 増幅器の保護回路 |
JPH10773A (ja) * | 1996-06-18 | 1998-01-06 | Brother Ind Ltd | 圧電素子の駆動回路 |
US6107844A (en) * | 1998-09-28 | 2000-08-22 | Tripath Technology, Inc. | Methods and apparatus for reducing MOSFET body diode conduction in a half-bridge configuration |
US6275023B1 (en) * | 1999-02-03 | 2001-08-14 | Hitachi Electronics Engineering Co., Ltd. | Semiconductor device tester and method for testing semiconductor device |
JP4089125B2 (ja) * | 2000-04-12 | 2008-05-28 | 株式会社デンソー | 電気負荷駆動装置 |
JP4267865B2 (ja) * | 2002-04-19 | 2009-05-27 | 株式会社デンソー | 負荷駆動装置 |
JP3681374B2 (ja) * | 2002-12-19 | 2005-08-10 | 株式会社日立製作所 | 電流検出装置及びそれを用いたpwmインバータ |
JP2004260776A (ja) | 2003-02-28 | 2004-09-16 | Matsushita Electric Ind Co Ltd | 容量性負荷駆動回路および液晶表示装置 |
-
2006
- 2006-08-01 JP JP2006209597A patent/JP4963891B2/ja not_active Expired - Fee Related
-
2007
- 2007-07-30 CN CNA2007101371954A patent/CN101119099A/zh active Pending
- 2007-07-31 TW TW096128032A patent/TWI374610B/zh not_active IP Right Cessation
- 2007-08-01 US US11/888,560 patent/US8373957B2/en active Active
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101741366B (zh) * | 2008-11-25 | 2012-08-29 | 欧姆龙株式会社 | 电流负载驱动装置 |
CN101937914A (zh) * | 2009-06-30 | 2011-01-05 | 半导体元件工业有限责任公司 | 包括具有互相耦合的晶体管的集成电路的电子器件 |
CN101937914B (zh) * | 2009-06-30 | 2015-05-20 | 半导体元件工业有限责任公司 | 包括具有互相耦合的晶体管的集成电路的电子器件 |
CN103217615A (zh) * | 2013-03-27 | 2013-07-24 | 上海贝岭股份有限公司 | 一种输出短路检测电路 |
CN103217615B (zh) * | 2013-03-27 | 2015-03-25 | 上海贝岭股份有限公司 | 一种输出短路检测电路 |
CN108781076A (zh) * | 2016-03-15 | 2018-11-09 | 理想能量有限公司 | 具有防止意外导通的被动部件的双基极连接式双极晶体管 |
CN108781076B (zh) * | 2016-03-15 | 2022-08-09 | 理想能量有限公司 | 具有防止意外导通的被动部件的双基极连接式双极晶体管 |
CN111781790A (zh) * | 2019-04-04 | 2020-10-16 | 中强光电股份有限公司 | 电子装置与激光单元保护方法 |
CN111781790B (zh) * | 2019-04-04 | 2022-12-23 | 中强光电股份有限公司 | 电子装置与激光单元保护方法 |
Also Published As
Publication number | Publication date |
---|---|
TW200822553A (en) | 2008-05-16 |
JP2008042230A (ja) | 2008-02-21 |
US8373957B2 (en) | 2013-02-12 |
JP4963891B2 (ja) | 2012-06-27 |
US20080030174A1 (en) | 2008-02-07 |
TWI374610B (en) | 2012-10-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN101119099A (zh) | 负载驱动电路及保护方法 | |
JP5315026B2 (ja) | 半導体装置 | |
JP4589966B2 (ja) | 電力供給制御装置及び半導体装置 | |
CN110785933B (zh) | 半导体开关元件的短路保护电路 | |
US9019677B2 (en) | Semiconductor switching element drive circuit | |
JP5667946B2 (ja) | ハイサイドスイッチ回路 | |
JPH08195661A (ja) | 負荷を制御すると共に監視するプリドライバ回路 | |
JP5282492B2 (ja) | スイッチング素子駆動回路 | |
JP5360304B2 (ja) | 半導体装置 | |
EP2246968A1 (en) | Drive circuit for inductive load | |
JP2011018960A (ja) | 異常検出時急速放電回路 | |
CN113125931B (zh) | 电路异常诊断装置、电路异常诊断方法及计算机可读取介质 | |
JP5435483B2 (ja) | 電源供給装置 | |
JP2009095166A (ja) | 電圧制御形スイッチングデバイスのゲート駆動装置 | |
JP2003079129A (ja) | ゲート駆動回路とそれを用いた電力変換器 | |
JP2006060971A (ja) | 半導体スイッチの制御装置 | |
US6184715B1 (en) | Bus-hold input circuit adapted for receiving input signals with voltage levels higher than the voltage supply thereof | |
US7906946B2 (en) | Semiconductor integrated circuit device for providing series regulator | |
EP3744576B1 (en) | A driver circuit, corresponding device and system | |
JP5196222B2 (ja) | ゲート耐圧試験装置及び方法 | |
JP5708457B2 (ja) | 過電流検出回路および負荷駆動装置 | |
JP2000298152A (ja) | 故障検出装置 | |
JP2013162511A (ja) | 過電流保護回路 | |
JP4719721B2 (ja) | 比較回路、出力駆動装置、及び、電子制御装置 | |
JP5392239B2 (ja) | 負荷駆動装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20080206 |