JP2013162511A

JP2013162511A - 過電流保護回路

Info

Publication number: JP2013162511A
Application number: JP2012025744A
Authority: JP
Inventors: Taizo Endo; 泰蔵遠藤
Original assignee: New Japan Radio Co Ltd
Current assignee: New Japan Radio Co Ltd
Priority date: 2012-02-09
Filing date: 2012-02-09
Publication date: 2013-08-19
Anticipated expiration: 2032-02-09
Also published as: JP5820291B2

Abstract

【課題】リンギングに対する過電流保護回路の耐性を確保しつつ、パワートランジスタに流れる大電流に対する保護能力を十分に確保する。
【解決手段】パワートランジスタに流れる出力電流が第１の基準値を超えたとき過電流検出信号を発生する過電流検出回路１６１と、前記過電流検出信号がブランキング時間を超えて継続したとき過電流保護信号を発生するブランキング回路１６３とを、前記過電流検出回路が前記過電流検出信号を発生しているとき、前記パワートランジスタに流れる前記出力電流の大きさに比例して前記ブランキング回路のブランキング時間を制御するブランキング時間制御回路１６２とを設けた。
【選択図】図１

Description

本発明は、スイッチング駆動回路のパワートランジスタなどを保護する過電流保護回路に関する。

近年、高速にスイッチングできるパワーＭＯＳトランジスタが登場したことによって、モータ、ダイナミックスピーカ、ピエゾ振動子、ＭＥＭＳ（Micro Electro Mechanical Systems）などの負荷をＰＷＭ（Pulse Width Modulation)駆動などの方法でスイッチング駆動する動きが盛んである。

パワーＭＯＳトランジスタによるスイッチング駆動は、従来のアナログ駆動に比べ、負荷をハイ／ローレベルの２値で駆動できるため、マイクロコンピュータなどで扱うデジタル信号との相性がよい。また、パワーＭＯＳトランジスタのオン抵抗が非常に低いため、高効率で駆動できるメリットがある。

パワーＭＯＳトランジスタを駆動するためには、パワーＭＯＳトランジスタを使用したスイッチング駆動回路を構成し、このスイッチング駆動回路にＰＷＭ信号などを供給することによってスイッチング駆動する必要がある。

図７に、一般的なスイッチング駆動回路１０の回路構成を示す（類似の構成として、例えば特許文献１，２，３参照）。スイッチング駆動回路１０は、コントロールロジック回路１１、ハイサイドレベルシフト回路１２Ｈ、ローサイドレベルシフト回路１２Ｌ、ハイサイドプリドライバ回路１３Ｈ、ローサイドプリドライバ回路１３Ｌ、ハイサイドＰＭＯＳパワートランジスタＭＰ２１からなるハイサイド出力回路１４Ｈ、ローサイドＮＭＯＳパワートランジスタＭＮ２１からなるローサイド出力回路１４Ｌ、ハイサイド出力電流モニタ回路１５Ｈ、ローサイド出力電流モニタ回路１５Ｌ、および過電流保護回路１７で構成される。１８はスイッチング駆動回路１０の出力端子ＯＵＴとＧＮＤ端子の間に接続された負荷である。

ハイサイドプリドライバ回路１３Ｈとローサイドプリドライバ回路１３Ｌは、それぞれＰＭＯＳトランジスタとＮＭＯＳトランジスタからなるＣＭＯＳインバータを４段カスケード接続した回路で構成されている。ハイサイド出力電流モニタ回路１５Ｈは、高耐圧ＰＭＯＳトランジスタＭＰ２２と抵抗Ｒ２１で構成され、ローサイド出力電流モニタ回路１５Ｌは、高耐圧ＮＭＯＳトランジスタＭＮ２２と抵抗Ｒ２２で構成されている。過電流保護回路１７は、ハイサイド過電流保護回路１７Ｈ、ローサイド過電流保護回路１７Ｌ、オア回路ＯＲ２１、Ｄ型フリップフロップＤＦＦ２１によって構成されている。

次に、スイッチング駆動回路１０の入出力端子について説明する。スイッチング駆動回路１０には、４種類の電源端子およびグランド端子ＧＮＤが存在する。電源端子は、低耐圧のデジタル・アナログ回路に供給する電圧Ｖ_ＤＤ（例えば３．７Ｖ）の端子、高耐圧のパワー回路に供給する電圧ＰＶ_ＤＤ（例えば２５Ｖ）の端子、ハイサイドパワーＭＯＳトランジスタのゲート駆動電圧を供給する電圧Ｖ_{ＣＬＡＭＰＨ}（例えば、ＰＶ_ＤＤ基準で−１０Ｖ）の端子、ローサイドパワーＭＯＳトランジスタのゲート駆動電圧を供給する電圧Ｖ_{ＣＬＡＭＰＬ}（例えば１０Ｖ）の端子である。信号入力端子ＩＮは、ＰＷＭ信号など、ハイレベル（例えば３．３Ｖ）／ローレベル（例えば０Ｖ）の２値入力信号Ｖ_ＩＮを入力する端子である。リセット端子ＲＳＴは、スイッチング駆動回路１０の起動時やスタンバイ時にローレベル、通常動作時にハイレベルを入力されることによって、起動時やスタンバイ時に、過電流保護信号Ｖ_ＯＣＰをローレベルにする端子である。出力端子ＯＵＴは、負荷１８に対して駆動信号Ｖ_ＯＵＴを出力する端子である。過電流保護信号Ｖ_ＯＣＰのハイレベルは例えば２５Ｖ、ローレベルは例えば０Ｖである。

以下、各回路ブロックの機能を説明する。コントロールロジック回路１１は次の２つの機能を有した回路ブロックである。第１に、入力端子ＩＮから入力されたハイ／ローレベルの２値信号を、ハイサイドパワートランジスタＭＰ２１のゲート駆動タイミング信号Ｖ_ＩＮＨおよび、ローサイドパワートランジスタＭＮ２１のゲート駆動タイミング信号Ｖ_ＩＮＬに変換する機能を有する。第２に、過電流保護回路１７からの過電流保護信号Ｖ_ＯＣＰの有無を監視し、過電流保護信号Ｖ_ＯＣＰを検出したら、ハイサイドパワートランジスタＭＰ２１、ローサイドパワートランジスタＭＮ２１を直ちにオフ状態にする機能を有する。

ハイサイドレベルシフト回路１２Ｈは、コントロールロジック回路１１から出力された信号Ｖ_ＩＮＨのハイレベルをＰＶ_ＤＤ電位に、ローレベルをＶ_{ＣＬＡＭＰＨ}の電位に変換した信号Ｖ_{ＩＮＨＬＳ}を出力する機能を有する。ローサイドレベルシフト回路１２Ｌは、コントロールロジッ回路１１から出力された信号Ｖ_ＩＮＬのハイレベルをＶ_{ＣＬＡＭＰＬ}の電位に、ローレベルをＧＮＤ電位に変換した信号Ｖ_{ＩＮＬＬＳ}を出力する機能を有する。

ハイサイドプリドライバ回路１３Ｈは、ハイサイドレベルシフト回路１２Ｈから出力された信号Ｖ_{ＩＮＨＬＳ}を４段のインバータを経由してバッファリングし、ハイサイドパワートランジスタＭＰ２１のゲート駆動信号Ｖ_ＧＨとして出力する機能を有する。ローサイドプリドライバ回路１３Ｌは、ローサイドレベルシフト回路１２Ｌから出力された信号Ｖ_{ＩＮＬＬＳ}を４段のインバータを経由してバッファリングし、ローサイドパワートランジスタＭＮ２１のゲート駆動信号Ｖ_ＧＬとして出力する機能を有する。

ハイサイドパワートランジスタＭＰ２１とローサイドパワートランジスタＭＮ２１は、相補的に制御されることによって、負荷１８を駆動する機能を有する。

ハイサイド出力電流モニタ回路１５Ｈは、ハイサイドパワートランジスタＭＰ２１の出力電流（ソース・ドレイン間電流）をモニタし、この電流に比例するハイサイドモニタ電圧Ｖ_{ＳＥＮＳＥＨ}を出力する機能を有する。ローサイド出力電流モニタ回路１５Ｌは、ローサイドパワートランジスタＭＮ２１の出力電流（ドレイン・ソース間電流）をモニタし、この電流に比例するローサイドモニタ電圧Ｖ_{ＳＥＮＳＥＬ}を出力する機能を有する。

過電流保護回路１７は、ハイサイドパワートランジスタＭＰ２１の出力電流Ｉ_ＤＳＨとローサイドパワートランジスタＭＮ２１の出力電流Ｉ_ＤＳＬのいずれか一方あるいは両方が過電流検出基準値を超えた場合に、過電流保護信号Ｖ_ＯＣＰを出力する機能を有する。

次に、図７と図８を用いてスイッチング駆動回路１０の駆動方法を具体的に説明する。まず、入力端子ＩＮにハイ／ローレベルの２値信号Ｖ_ＩＮを入力する（図８（ａ））。すると信号Ｖ_ＩＮは、コントロールロジック回路１１に供給され、ハイサイドゲート駆動制御信号Ｖ_ＩＮＨ（図８（ｂ））、ローサイドゲート駆動制御信号Ｖ_ＩＮＬ（図８（ｃ））が出力する。ハイサイドゲート駆動制御信号Ｖ_ＩＮＨのローレベルはハイサイドパワートランジスタＭＰ２１のオンレベルに相当し、ローサイドゲート駆動制御信号Ｖ_ＩＮＬのハイレベルはローサイドパワートランジスタＭＮ２１のオンレベルに相当する。両信号Ｖ_ＩＮＨ，Ｖ_ＩＮＬは、ハイサイドパワートランジスタＭＰ２１とローサイドパワートランジスタＭＮ２１がともにオフレベルとなるデッドタイムＴ_ＤＥＤと呼ばれる期間を設けるように出力される。この理由は、ハイサイドパワートランジスタＭＰ２１とローサイドパワートランジスタＭＮ２１が同時にオンすると、貫通電流と呼ばれる大電流が電圧ＰＶ_ＤＤの端子からＧＮＤ端子に向かって流れることにより、ハイサイドパワートランジスタＭＰ２１とローサイドパワートランジスタＭＮ２１を破壊する虞があるためである。

その後、ハイサイドゲート駆動制御信号Ｖ_ＩＮＨは、ハイサイドレベルシフト回路１２Ｈに入力され、ハイレベルはＰＶ_ＤＤ電位に、ローレベルはＶ_{ＣＬＡＭＰＨ}電位にレベルシフトされた、ハイサイドレベルシフト信号Ｖ_{ＩＮＨＬＳ}に変換される。一方、ローサイドゲート駆動制御信号Ｖ_ＩＮＬは、ローサイドレベルシフト回路１２Ｌに入力され、ハイレベルはＶ_{ＣＬＡＭＰＬ}電位に、ローレベルはＧＮＤ電位にレベルシフトされた、ローサイドレベルシフト信号Ｖ_{ＩＮＬＬＳ}に変換される。ハイサイドレベルシフト信号Ｖ_{ＩＮＨＬＳ}はハイサイドプリドライバ回路１３Ｈに入力され、バッファリングされてハイサイドパワートランジスタゲート駆動信号Ｖ_ＧＨとなる。ローサイドレベルシフト信号Ｖ_{ＩＮＬＬＳ}はローサイドプリドライバ回路１３Ｌに入力され、バッファリングされてローサイドパワートランジスタゲート駆動信号Ｖ_ＧＬとなる。

ハイサイドパワートランジスタゲート駆動信号Ｖ_ＧＨはハイサイドパワートランジスタＭＰ２１のゲートに供給されて、そのオン／オフを制御する。ローサイドパワートランジスタゲート駆動信号Ｖ_ＧＬはローサイドパワートランジスタＭＮ２１のゲートに供給されて、そのオン／オフを制御する。ハイサイドパワートランジスタＭＰ２１とローサイドパワートランジスタＭＮ２１のオン／オフが制御されると、出力端子ＯＵＴに、負荷１８を駆動する駆動信号Ｖ_ＯＵＴが出力される。

次に、過電流保護回路１７の駆動方法について、図９〜図１６を用いて説明する。図９に過電流保護回路１７の回路構成を示す。過電流保護回路１７は、ハイサイド過電流保護回路１７Ｈ、ローサイド過電流保護回路１７Ｌ、オア回路ＯＲ２１、Ｄ型フリップフロップＤＦＦ２１で構成される。

ハイサイド過電流保護回路１７Ｈは、ハイサイド過電流検出回路１７１とハイサイドブランキング回路１７２で構成される。ローサイド過電流保護回路１７Ｌは、ローサイド過電流検出回路１７３とローサイドブランキング回路１７４で構成される。

ハイサイド過電流検出回路１７１は、ハイサイドモニタ電圧Ｖ_{ＳＥＮＳＥＨ}が一定値以下になった時に、ハイサイド過電流検出信号Ｖ_{ＯＣＤＣＴＨ}を出力する機能を有する。ハイサイドブランキング回路１７２は、スイッチング駆動回路１０に寄生的に存在するインダクタンス成分やキャパシタンス成分に起因して発生する負荷駆動信号Ｖ_ＯＵＴの波形のリンギングによる、ハイサイドパワートランジスタＭＰ２１の出力電流の過電流誤検出を防ぐために、ハイサイド過電流検出信号Ｖ_{ＯＣＤＣＴＨ}が一定時間（ハイサイドブランキング時間）連続した場合に限り、ハイサイド過電流保護信号Ｖ_ＯＣＰＨを出力する機能を有する。

ローサイド過電流検出回路１７３は、ローサイドモニタ電圧Ｖ_{ＳＥＮＳＥＬ}か一定値以上になった時に、ローサイド過電流検出信号Ｖ_{ＯＣＤＣＴＬ}を出力する機能を有する。ローサイドブランキング回路１７４は、スイッチング駆動回路１０に寄生的に存在するインダクタンス成分やキャパシタンス成分に起因して発生する負荷駆動信号Ｖ_ＯＵＴの波形のリンギングによる、ローサイドパワートランジスタＭＮ２１の出力電流の過電流誤検出を防ぐために、ローサイド過電流検出信号Ｖ_{ＯＣＤＣＴＬ}が一定時間（ローサイドブランキング時間）連続した場合に限り、ローサイド過電流保護信号Ｖ_ＯＣＰＬを出力する機能を有する。

以下、ハイサイド過電流保護回路１７Ｈの動作について、図７、図９、図１０を用いて説明する。ハイサイドパワートランジスタＭ２１の出力電流Ｉ_ＤＳＨの電流値に比例して、ハイサイドモニタ電圧Ｖ_{ＳＥＮＳＥＨ}が出力され、ハイサイド過電流検出回路１７１に入力される。ハイサイド過電流検出回路１７１は、ハイサイドモニタ電圧Ｖ_{ＳＥＮＳＥＨ}がハイサイド過電流検出基準電圧Ｖ_ＤＣＴＨ以下になると、ハイサイド過電流検出信号_{ＯＣＤＣＴＨ}を出力し、ハイサイドブランキング回路１７２に入力する。ハイサイドブランキング回路１７２は、ハイサイド過電流検出信号Ｖ_{ＯＣＤＣＴＨ}がハイレベルを維持する時間をモニタし、この時間が一定時間（ハイサイドブランキング時間）以上になった場合に、ハイサイド過電流保護信号Ｖ_ＯＣＰＨを出力する。このハイサイド過電流保護信号Ｖ_ＯＣＰＨは、オア回路ＯＲ２１を経由して、Ｄ型フリップフロップＤＦＦ２１のクロック入力端子に入力し、これによりＤ型フリップフロップＤＦＦ２１のＱ出力はハイレベルに反転してハイサイド過電流保護信号Ｖ_ＯＣＰを出力する。このハイサイド過電流保護信号Ｖ_ＯＣＰはコントロールロジック回路１１に入力され、コントロールロジック回路１１はハイサイドパワートランジスタＭＰ２１とローサイドパワートランジスタＭＮ２１を直ちにオフ状態にする。

また、ローサイド過電流保護回路１７Ｌの動作について、図７、図９、図１１を用いて説明する。ローサイドパワートランジスタＭＮ２１の出力電流Ｉ_ＤＳＬの電流値に比例して、ローサイドモニタ電圧Ｖ_{ＳＥＮＳＥＬ}が出力され、ローサイド過電流検出回路１７３に入力される。ローサイド過電流検出回路１７３は、ローサイドモニタ電圧Ｖ_{ＳＥＮＳＥＬ}が過電流検出基準電圧Ｖ_ＤＣＴＬ以上になると、ローサイド過電流検出信号Ｖ_{ＯＣＤＣＴＬ}を出力し、ローサイドブランキング回路１７４に入力する。ローサイドブランキング回路１７４は、ローサイド過電流検出信号Ｖ_{ＯＣＤＣＴＬ}がハイレベルを維持する時間をモニタし、この時間が一定時間（ローサイドブランキング時間）以上になった場合に、ローサイド過電流保護信号Ｖ_ＯＣＰＬを出力する。このローサイド過電流保護信号Ｖ_ＯＣＰＬは、オア回路ＯＲ２１を経由して、Ｄ型フリップフロップＤＦＦ２１のクロック入力端子に入力し、これによりＤ型フリップフロップＤＦＦ２１のＱ出力はハイレベルに反転して過電流保護信号Ｖ_ＯＣＰを出力する。この過電流保護信号Ｖ_ＯＣＰはコントロールロジック回路１１に入力され、コントロールロジック回路１１はハイサイドパワートランジスタＭＰ２１とローサイドパワートランジスタＭＮ２１を直ちにオフ状態にする。

次に、ブランキング時間を設けなかった場合の過電流の誤検出について、図１２を用いて説明する。同図は、ハイサイド過電流保護回路１７Ｈを例にして説明しているが、ローサイド過電流保護回路１７Ｌについても同様である。

出力端子ＯＵＴから出力される負荷駆動信号Ｖ_ＯＵＴは、寄生インダクタンスおよび寄生キャパシタンスの影響を受けてスイッチング直後にリンギングを生じる（図１２（ｂ））。信号Ｖ_ＯＵＴのリンギングの影響によって、ハイサイドモニタ電圧Ｖ_{ＳＥＮＳＥＨ}の電圧波形にもリンギングを生じる（図１２（ｃ））。リンギングの影響でハイサイドモニタ電圧Ｖ_{ＳＥＮＳＥＨ}がハイサイド過電流検出基準信号Ｖ_ＤＣＴＨ以下になると、ハイサイド過電流検出信号Ｖ_{ＯＣＤＣＴＨ}が出力される（図１３（ｄ））。ハイサイドブランキング時間を設けなかった場合、ハイサイド過電流検出信号Ｖ_{ＯＣＤＣＴＨ}は直ちにＤ型フリップフロップＤＦＦ２１にラッチされ、過電流保護信号Ｖ_ＯＣＰが出力される。

過電流保護信号Ｖ_ＯＣＰが信号Ｖ_ＯＵＴのリンギングの影響を受けないようにするためには、リンギングが十分に減衰するまでの間、ハイサイド過電流検出信号Ｖ_{ＯＣＤＣＴＨ}をＤ型フリップフロップＤＦＦ２１へ到達させないようにする必要がある。そのため、ハイサイド過電流検出信号Ｖ_{ＯＣＤＣＴＨ}信号がハイレベルを維持する時間をブランキング回路１７２でモニタし、この時間がハイサイドブランキング時間未満であった場合には、過電流保護信号Ｖ_ＯＣＰＨを出力しないようにする。このような機構を設けることによって、信号Ｖ_ＯＵＴのリンギングによる過電流誤検出を防ぐことができる。

以下、ハイサイド過電流保護回路１７Ｈの動作について、図７、図１３、図１４を用いて説明する。図１３に、ハイサイド過電流保護回路１７Ｈの回路構成を示す。ハイサイド過電流保護回路１７Ｈは、電流源Ｉ２１、ＰＭＯＳトランジスタＭＰ２３〜ＭＰ２５、ＮＭＯＳトランジスタＭＮ２３〜ＭＮ２５、コンパレータ１７１１，１７２１、レベルシフト回路１７１２、ハイサイド過電流検出基準電圧Ｖ_ＤＣＴＨの電圧源、ハイサイドブランキング時間基準電圧Ｖ_{ＢＬＮＫＨ}の電圧源、ハイサイドブランキング時間制御コンデンサＣ２１、インバータＩＮＶ２１、ＩＮＶ２２で構成される。このうち、ハイサイド過電流検出基準電圧Ｖ_ＤＣＴＨ、コンパレータ１７１１、レベルシフト回路１７１２で、過電流検出回路１７１が構成される。また、トランジスタＭＰ２４，ＭＰ２５，ＭＮ２５、ブランキング時間制御コンデンサＣ２１、ハイサイドブランキング時間基準電圧Ｖ_{ＢＬＮＫＨ}、インバータＩＮＶ２２、コンパレータ１７２１で、ハイサイドブランキング回路１７２が構成される。

図１３に示したハイサイド過電流保護回路１７Ｈにおいて、図７のＯＵＴ端子とＧＮＤ端子が短絡（地絡）したときは、ハイサイドパワートランジスタＭＰ２１に電流が流れると、ハイサイドモニタ電圧Ｖ_{ＳＥＮＳＥＨ}が降下する。このハイサイドモニタ電圧Ｖ_{ＳＥＮＳＥＨ}は、ハイサイド過電流検出基準電圧Ｖ_ＤＣＴＨとコンパレータ１７１１で比較され、ハイサイド過電流検出基準電圧Ｖ_ＤＣＴＨ以下になると、レベルシフト回路１７１２を経由して、ハイサイド過電流検出信号Ｖ_{ＯＣＤＣＴＨ}を出力する。ハイサイド過電流検出信号Ｖ_{ＯＣＤＣＴＨ}は、インバータＩＮＶ２１で論理反転された後、トランジスタＭＰ２５をオン状態、ＭＮ２５をオフ状態にする。すると、トランジスタＭＰ２５から、ハイサイドブランキング時間制御電流Ｉ_{ＢＬＮＫＨ}がハイサイドブランキング時間制御コンデンサＣ２１に流入する。これによりハイサイドブランキング時間制御コンデンサＣ２１が充電され、その電位Ｖ_ＣＨＧＨが上昇し、ハイサイドブランキング時間基準電圧Ｖ_{ＢＬＮＫＨ}以上になったとき、コンパレータ１７２１、インバータＩＮＶ２２を経由して、ハイサイド過電流保護信号Ｖ_ＯＣＰＨが出力される。これにより、図９で説明したように、ハイサイドパワートランジスタＭＰ２１とローサイドパワートランジスタＭＮ２１が直ちにオフ状態になる。

以下、ローサイド過電流保護回路１７Ｌの動作について、図７、図１５、図１６を用いて説明する。図１５に、ローサイド過電流保護回路１７Ｌの回路構成を示す。ローサイド過電流保護回路１７Ｌは、電流源Ｉ２２、ＰＭＯＳトランジスタＭＰ２６〜ＭＰ２８、ＮＭＯＳトランジスタＭＮ２６、コンパレータ１７３１，１７４１、ローサイド過電流検出基準電圧Ｖ_ＤＣＴＬの電圧源、ローサイドブランキング時間基準電圧Ｖ_{ＢＬＮＫＬ}の電圧源、ローサイドブランキング時間制御コンデンサＣ２２、インバータＩＮＶ２３、ＩＮＶ２４で構成される。このうち、ローサイド過電流検出基準電圧Ｖ_ＤＣＴＬ、コンパレータ１７３１で、ローサイド過電流検出回路１７３が構成される。また、トランジスタＭＰ２７，ＭＰ２８，ＭＮ２６、ブランキング時間制御コンデンサＣ２２、ローサイドブランキング時間基準電圧Ｖ_{ＢＬＮＫＬ}、インバータＩＮＶ２４、コンパレータ１７４１で、ローサイドブランキング回路１７４が構成される。

図１５に示したローサイド過電流保護回路１７Ｌにおいて、図７のＯＵＴ端子とＰＶ_ＤＤ端子が短絡（天絡）したときは、ローサイドパワートランジスタＭＮ２１に電流が流れると、ローサイドモニタ電圧Ｖ_{ＳＥＮＳＥＬ}が上昇する。ローサイドモニタ電圧Ｖ_{ＳＥＮＳＥＬ}は、ローサイド過電流検出基準電圧Ｖ_ＤＣＴＬとコンパレータ１７３１で比較され、ローサイド過電流検出基準電圧Ｖ_ＤＣＴＬ以上になると、ローサイド過電流検出信号Ｖ_{ＯＣＤＣＴＬ}を出力する。ローサイド過電流検出信号Ｖ_{ＯＣＤＣＴＬ}は、インバータＩＮＶ２３で論理反転された後、トランジスタＭＰ２８をオン状態、ＭＮ２６をオフ状態にする。すると、トランジスタＭＰ２８から、ローサイドブランキング時間制御電流Ｉ_{ＢＬＮＫＬ}がブランキング時間制御コンデンサＣ２２に流入する。これによりブランキング時間制御コンデンサＣ２２が充電され、その電位Ｖ_ＣＨＧＬが上昇し、ローサイドブランキング時間基準電圧Ｖ_{ＢＬＮＫＬ}以上になったとき、コンパレータ１７４１、インバータＩＮＶ２４を経由して、ローサイド過電流保護信号Ｖ_ＯＣＰＬが出力される。これにより、図９で説明したように、ハイサイドパワートランジスタＭＰ２１とローサイドパワートランジスタＭＮ２１が直ちにオフ状態になる。

特開２００９−２９６３９０号公報特開２０１０−０１１１３１号公報特開２０１１−０３５５６４号公報

上記のような過電流保護回路１７において、ハイサイドパワートランジスタＭＰ２１の出力電流およびローサイドパワートランジスタＭＮ２１の出力電流の過電流によって発生するパワートランジスタＭＰ２１，ＭＮ２１の発熱による熱破壊を防ぐためには、過電流検出後に、できるだけ速やかにそれらパワートランジスタＭＰ２１，ＭＮ２１をオフ状態にすることが好ましい。すなわち、熱破壊の観点からは、ハイサイドブランキング時間およびローサイドブランキング時間はできるだけ短く設定する必要がある。

しかし、ブランキング時間が短いほど、出力端子ＯＵＴに発生するリンギングによって、過電流を誤検出する可能性が高まる。つまり、ブランキング時間とパワートランジスタの熱破壊に対する耐性の関係と、ブランキング時間とリンギングによる過電流誤検出の耐性の間には正反対の関係がある。そのため、リンギングに対する過電流保護回路１７の耐性と大電流に対する保護能力を両立することが難しいという問題点があった。

以下、ブランキング時間中にパワートランジスタが熱破壊する現象について、図１７を用いて説明する。同図ではハイサイドパワートランジスタＭＰ２１に過電流が流れた場合について説明する。なお、ローサイドパワートランジスタＭＮ２１に過電流が流れた場合についても同様である。

まず、入力端子ＩＮがハイレベルの状態で、出力端子ＯＵＴがグランド端子ＧＮＤと短絡した場合（地絡）を考える。出力端子ＯＵＴとグランド端子ＧＮＤが短絡すると、ハイサイドパワートランジスタＭＰ２１の出力電流Ｉ_ＤＳＨが増大する。すると、ハイサイドパワートランジスタＭＰ２１の温度が上昇する。一方で、ハイサイドパワートランジスタＭＰ２１の出力電流Ｉ_ＤＳＨの値に比例してハイサイドモニタ電圧Ｖ_{ＳＥＮＳＥＨ}が下降する。ハイサイドモニタ電圧Ｖ_{ＳＥＮＳＥＨ}の値がハイサイド過電流検出基準電圧Ｖ_ＤＣＴＨ以下になると、ハイサイド過電流検出信号Ｖ_{ＯＣＤＣＴＨ}が出力される。前述したとおり、ハイサイド過電流検出信号Ｖ_{ＯＣＤＣＴＨ}がハイレベルになっても、ハイサイドブランキング時間が終了するまで過電流保護信号は出力されない。一方で、ハイサイドパワートランジスタＭＰ２１の温度は上昇し続ける。ハイサイドブランキング時間が終了する前に、ハイサイドパワートランジスタＭＰ２１の温度が熱破壊温度Ｔ_ＤＥＳに到達すると、過電流保護信号が出力されることなく、ハイサイドパワートランジスタＭＰ２１は破壊に至る。

さらに、ブランキング時間未満のパルスが連続した場合にも、パワートランジスタは破壊することがある。この現象について図１８を用いて説明する。ここでも、ハイサイドパワートランジスタＭＰ２１に過電流が流れる場合について説明するが、ローサイドパワートランジスタＭＮ２１に過電流が流れる場合についても同様である。

図１８（ａ）に示すように、入力端子ＩＮにブランキング時間未満のハイレベルパルス幅が連続した信号Ｖ_ＩＮが入力された場合を考える。このとき、出力端子ＯＵＴはグランド端子ＧＮＤと短絡（地絡）している。入力信号Ｖ_ＩＮが入力されると、出力信号Ｖ_ＯＵＴは図１８（ｂ）のように、入力信号Ｖ_ＩＮがハイレベルになると一旦電圧ＰＶ_ＤＤまで上昇するが、出力端子ＯＵＴが地絡しているため、その後グランド電位に向かって下降する。なお、この下降速度は、短絡経路に含まれるインダクタンス成分に依存する。また、ハイサイドパワートランジスタ出力電流Ｉ_ＤＳＨは図１８（ｃ）のように、入力信号Ｖ_ＩＮがハイレベルの間だけ電流値が上昇する。すると、図１８（ｄ）のように、ハイサイドモニタ電圧Ｖ_{ＳＥＮＳＥＨ}の電位は入力信号Ｖ_ＩＮがハイレベルの間だけ下降する。そして、ハイサイドモニタ電圧Ｖ_{ＳＥＮＳＥＨ}の電位がハイレベル過電流検出基準電圧Ｖ_ＤＣＴＨ以下になるとハイサイド過電流検出信号Ｖ_{ＯＣＤＣＴＨ}が出力される（図１８（ｅ））。しかし、ハイサイド過電流検出信号Ｖ_{ＯＣＤＣＴＨ}のパルス幅がハイサイドブランキング時間未満であるため、ハイサイド過電流保護信号Ｖ_ＯＣＰＨ（図１８（ｆ））、過電流保護信号Ｖ_ＯＣＰ（図１８（ｇ））は出力されない。一方で、ハイサイドパワートランジスタＭＰ２１の温度は、入力信号Ｖ_ＩＮがハイレベルの間に上昇し、ローレベルの間に下降する。しかし、入力信号Ｖ_ＩＮのパルスの周期が短いほど、ハイサイドパワートランジスタＭＰ２１の温度の下降幅が小さくなる。そのため、ハイサイドパワートランジスタＭＰ２１の温度上昇が温度下降を上回る場合に、ハイサイドパワートランジスタＭＰ２１の温度は上昇し続け、熱破壊温度Ｔ_ＤＥＳに到達すると、ハイサイドパワートランジスタＭＰ２１は破壊に至る。

本発明は、リンギングに対する過電流保護回路の耐性を確保しつつ、パワートランジスタに流れる大電流に対する保護能力を十分に確保することを目的とする。

上記目的を達成するために、請求項１にかかる発明は、パワートランジスタに流れる出力電流が第１の基準値を超えたとき過電流検出信号を発生する過電流検出回路と、前記過電流検出信号がブランキング時間を超えて継続したとき過電流保護信号を発生するブランキング回路とを含む過電流保護回路において、前記過電流検出回路が前記過電流検出信号を発生しているとき、前記パワートランジスタに流れる前記出力電流の大きさに逆比例して前記ブランキング回路のブランキング時間を制御するブランキング時間制御回路を設けたことを特徴とする。
請求項２にかかる発明は、請求項１に記載の過電流保護回路において、前記ブランキング時間制御回路は、前記パワートランジスタに流れる出力電流の大きさに比例したブランキング時間制御電流を発生し、前記ブランキング回路は、前記過電流検出回路が前記過電流検出信号を発生しているとき、前記ブランキング時間制御回路から出力する前記ブランキング時間制御電流により充電されるブランキング時間制御コンデンサを備え、該ブランキング時間制御コンデンサの充電電圧が第２の基準値を超えると過電流保護信号を出力する、ことを特徴とする。

第１の発明によれば、過電流保護回路は、パワートランジスタの出力電流が大きくなるほど、ブランキング時間が短くなるように制御されるため、出力端子の電圧波形に含まれるリンギングによる微弱な出力電流ではブランキング時間を長時間確保できる一方で、出力端子を短絡したときのような、大きな出力電流ではブランキング時間を短時間にすることができる。そのため、リンギングに対する過電流保護回路の耐性を確保しつつ、パワートランジスタに流れる大電流に対する保護能力を十分に確保することができる。

第２の発明によれば、ブランキング時間制御回路は、パワートランジスタに流れる出力電流の大きさに比例したブランキング時間制御電流を発生するので、ブランキング時間をブランキング時間制御電流に逆比例させて変化させることができる。そのため、リンギングに対する過電流保護回路の耐性を確保しつつ、パワートランジスタに流れる大電流に対する保護能力を十分に確保することが可能となる。

本発明の実施例の過電流保護回路の回路図である。図１におけるハイサイド過電流保護回路１６Ｈの具体的な回路図である。（ａ）はハイサイドモニタ電圧とハイサイドブランキング時間制御電流の関係を示す特性図、（ｂ）はハイサイドモニタ電圧とハイサイドブランキング時間の関係を示す特性図である。図１におけるローサイド過電流保護回路１６Ｌの具体的な回路図である。（ａ）はローサイドモニタ電圧とローサイドブランキング時間制御電流の関係を示す特性図、（ｂ）はローサイドモニタ電圧とローサイドブランキング時間の関係を示す特性図である。本発明の実施例の過電流保護回路の動作波形図である。従来のスイッチング駆動回路の回路図である。図７のスイッチング駆動回路の動作波形図である。従来の過電流保護回路の回路図である。従来のハイサイド過電流保護回路の動作波形図である。従来のローサイド過電流保護回路の動作波形図である。従来の過電流保護回路において、ブランキング時間を確保しなかった場合に生じる誤動作の動作波形図である。従来のハイサイド過電流保護回路の具体的な回路図である。図１３のハイサイド過電流保護回路の具体的な動作波形図である。従来のローサイド過電流保護回路の具体的な回路図である。図１５のローサイド過電流保護回路の具体的な動作波形図である。従来の過電流保護回路において、ハイサイドパワートランジスタに過電流が流れたことによってブランキング時間内にパワートランジスタが熱破壊する例の動作波形図である。従来の過電流保護回路において、出力信号のパルス幅がブランキング時間未満であった場合にパワートランジスタが熱破壊する例の動作波形図である。

図１に本発明の過電流保護回路１６の実施例を示す。図７のスイッチング駆動回路１０の過電圧保護回路１７と置き換える本実施例の過電流保護回路１６は、ハイサイド過電流保護回路１６Ｈ、ローサイド過電流保護回路１６Ｌ、オア回路ＯＲ１、Ｄ型フリップフロップＤＦＦ１で構成される。このうち、ハイサイド過電流保護回路１６Ｈは、ハイサイド過電流検出回路１６１、ハイサイドブランキング時間制御回路１６２、ハイサイドブランキング回路１６３で構成される。また、ローサイド過電流保護回路１６Ｌは、ローサイド過電流検出回路１６４、ローサイドブランキング時間制御回路１６５、ローサイドブランキング回路１６６で構成される。

図２に、ハイサイド過電流保護回路１６Ｈの具体的な回路構成を示す。ハイサイド過電流保護回路１６Ｈは、電流源Ｉ１、ＰＭＯＳトランジスタＭＰ１〜ＭＰ５、ＮＭＯＳトランジスタＭＮ１〜ＭＮ３，ＭＮ６、高耐圧ＮＭＯＳトランジスタＭＮ４，ＭＮ５、ＰＮＰトランジスタＱＰ１，ＱＰ２、ＮＰＮトランジスタＱＮ１，ＱＮ２、ハイサイドブランキング時間制御抵抗Ｒ１、ハイサイドブランキング時間制御コンデンサＣ１、コンパレータ１６１１，１６３１、レベルシフト回路１６１２、インバータＩＮＶ１，ＩＮＶ２、ハイサイド過電流検出基準電圧Ｖ_ＤＣＴＨの電圧源、ハイサイドブランキング時間基準電圧Ｖ_{ＢＬＮＫＨ}の電圧源で構成される。このうち、ハイサイド過電流検出基準電圧Ｖ_ＤＣＴＨ、コンパレータ１６１１、レベルシフト回路１６１２で、ハイサイド過電流検出回路１６１が構成される。また、ハイサイドブランキング時間制御抵抗Ｒ１、トランジスタＱＰ１，ＱＰ２，ＱＮ１，ＱＮ２，ＭＮ３〜ＭＮ５，ＭＰ２〜ＭＰ４で、ハイサイドブランキング時間制御回路１６２が構成される。さらに、トランジスタＭＰ５，ＭＮ６，ハイサイドブランキング時間制御コンデンサＣ１、ハイサイドブランキング時間基準電圧Ｖ_{ＢＬＮＫＨ}、インバータＩＮＶ２、コンパレータ１６３１で、ハイサイドブランキング回路１６３が構成される。

図２に示したハイサイド過電流保護回路１６Ｈにおいて、ハイサイド過電流検出回路１６１が過電流を検出し、ハイサイド過電流検出信号Ｖ_{ＯＣＤＣＴＨ}を出力した場合を考える。ハイサイド過電流検出信号Ｖ_{ＯＣＤＣＴＨ}が出力されると、インバータＩＮＶ１を経由して、トランジスタＭＰ５がオン状態、ＭＮ６がオフ状態となり、ハイサイドブランキング時間制御コンデンサＣ１へハイサイドブランキング時間制御電流Ｉ_{ＢＬＮＫＨ}が流入する。このハイサイドブランキング時間制御電流Ｉ_{ＢＬＮＫＨ}は、電流源Ｉ１からカレントミラーされた電流Ｉ_{ＢＬＮＫＨ１}と、ハイサイドブランキング時間制御回路１６２から出力された電流Ｉ_{ＢＬＮＫＨ２}の和であるため、式（１）の関係が成り立つ。

このうち、電流Ｉ_{ＢＬＮＫＨ１}は一定値であるが、電流Ｉ_{ＢＬＮＫＨ２}は、ハイサイドモニタ電圧Ｖ_{ＳＥＮＳＥＨ}の値によって変化する。以下、電流Ｉ_{ＢＬＮＫＨ２}とハイサイドモニタ電圧Ｖ_{ＳＥＮＳＥＨ}の関係を導出する。

抵抗Ｒ１に流れる電流をＩ_Ｒ１とし、ＱＮ１，ＱＮ２が同一のＮＰＮトランジスタで、ＭＰ３，ＭＰ４が同一のＰＭＯＳトランジスタであるとすると、

となる。また、電流Ｉ_Ｒ１は、ハイサイドモニタ電圧Ｖ_{ＳＥＮＳＥＨ}を用いて式（３）のように記述することができる。ここで、Ｖ_{ＢＥＱＰ１}はトランジスタＱＰ１のベース・エミッタ間電圧、Ｖ_{ＢＥＱＰ２}はＰＮＰトランジスタＱＰ２のベース・エミッタ間電圧である。

このとき、ＱＰ１、ＱＰ２が同一のＰＮＰトランジスタとすれば、電流Ｉ_Ｒ１は式（４）の関係が成り立つ。

よって、式（１）、式（２）、式（４）より、ハイサイドブランキング時間制御電流Ｉ_{ＢＬＮＫＨ}は次の式で表すことができる。

図３（ａ）に、ＰＶ_ＤＤ基準ハイサイドモニタ電圧「ＰＶ_ＤＤ−Ｖ_{ＳＥＮＳＥＨ}」とハイサイドブランキング時間制御電流Ｉ_{ＢＬＮＫＨ}の関係を示した。

このハイサイドブランキング時間制御電流Ｉ_{ＢＬＮＫＨ}がハイサイドブランキング時間制御コンデンサＣ１に流入するので、ハイサイドブランキング時間ｔ_{ＢＬＮＫＨ}は、式（６）の関係で表せる。

よって、式（５）、式（６）より、ハイサイドブランキング時間ｔ_{ＢＬＮＫＨ}とハイサイドモニタ電圧Ｖ_{ＳＥＮＳＥＨ}の間には式（７）の関係が成り立つ。

図３（ｂ）に、ＰＶ_ＤＤ基準ハイサイドモニタ電圧「ＰＶ_ＤＤ−Ｖ_{ＳＥＮＳＥＨ}」とハイサイドブランキング時間ｔ_{ＢＬＮＫＨ}の関係を示した。

次に、図４にローサイド過電流保護回路１６Ｌの具体的な回路構成を示す。ローサイド過電流保護回路１６Ｌは、電流源Ｉ２、ＰＭＯＳトランジスタＭＰ６〜ＭＰ１１、ＮＭＯＳトランジスタＭＮ７、ＮＰＮトランジスタＱＮ３，ＱＮ４、ローサイドブランキング時間制御抵抗Ｒ２、ローサイドブランキング時間制御コンデンサＣ２、コンパレータ１６４１，１６６１、インバータＩＮＶ３，ＩＮＶ４、ローサイド過電流検出基準電圧Ｖ_ＤＣＴＬの電圧源、ローサイドブランキング時間基準電圧Ｖ_{ＢＬＮＫＬ}の電圧源で構成される。このうち、ローサイド過電流検出基準電圧Ｖ_ＤＣＴＬ、コンパレータ１６４１で、ローサイド過電流検出回路１６４が構成される。また、ローサイドブランキング時間制御抵抗Ｒ２、トランジスタＱＮ３、ＱＮ４，ＭＰ７〜ＭＰ１０で、ローサイドブランキング時間制御回路１６５が構成される。さらにトランジスタＭＰ１１，ＭＮ７、ローサイドブランキング時間制御コンデンサＣ２、ローサイドブランキング時間基準電圧Ｖ_{ＢＬＮＫＬ}、コンパレータ１６６１、インバータＩＮＶ４で、ローサイドブランキング回路１６６が構成される。

図４に示したローサイド過電流保護回路１６Ｌにおいて、ローサイド過電流検出回路１６４が過電流を検出し、ローサイド過電流検出信号Ｖ_ＤＣＴＬを出力した場合を考える。ローサイド過電流検出信号Ｖ_{ＯＣＤＣＴＬ}が出力されると、インバータＩＮＶ３を経由して、トランジスタＭＰ１１がオン状態、ＭＮ７がオフ状態となり、ローサイドブランキング時間制御コンデンサＣ２にローサイドブランキング時間制御電流Ｉ_{ＢＬＮＫＬ}が流入する。この電流Ｉ_{ＢＬＮＫＬ}は、電流源Ｉ２からカレントミラーされた電流Ｉ_{ＢＬＮＫＬ１}と、ローサイドブランキング時間制御回路１６５から出力された電流Ｉ_{ＢＬＮＫＬ２}の和であるため、式（８）の関係が成り立つ。

このうち、電流Ｉ_{ＢＬＮＫＬ１}は一定値であるが、電流Ｉ_{ＢＬＮＫＬ２}は、ローサイドモニタ電圧Ｖ_{ＳＥＮＳＥＬ}の値によって変化する。以下、電流Ｉ_{ＢＬＮＫＬ２}とローサイドモニタ電圧Ｖ_{ＳＥＮＳＥＬ}の関係を導出する。

抵抗Ｒ２に流れる電流をＩ_Ｒ２とし、ＭＰ８，ＭＰ１０が同一のＰＭＯＳトランジスタであるとすると、

となる。また、電流Ｉ_Ｒ２は、ローサイドモニタ電圧Ｖ_{ＳＥＮＳＥＬ}を用いて式（１０）のように記述することができる。ここで、Ｖ_{ＢＥＱＮ３}はトランジスタＱＮ３のベース・エミッタ間電圧、Ｖ_{ＢＥＱＮ４}はトランジスタＱＮ４のベース・エミッタ間電圧である。

このとき、ＱＮ３、ＱＮ４が同一のＮＰＮトランジスタとすれば、電流Ｉ_Ｒ２は式（１１）の関係が成り立つ。

よって、式（８）、式（９）、式（１１）より、ローサイドブランキング時間制御電流Ｉ_{ＢＬＮＫＬ}は次の式で表すことができる。

図５（ａ）に、ローサイドモニタ電圧Ｖ_{ＳＥＮＳＥＬ}とローサイドブランキング時間制御電流Ｉ_{ＢＬＮＫＬ}の関係を示した。

このローサイドブランキング時間制御電流Ｉ_{ＢＬＮＫＬ}がブランキング時間制御コンデンサＣ２に流入するので、ローサイドブランキング時間ｔ_{ＢＬＮＫＬ}は、式（１３）の関係で表せる。

よって、式（１２）、式（１３）より、ローサイドブランキング時間ｔ_{ＢＬＮＫＬ}とローサイドモニタ電圧Ｖ_{ＳＥＮＳＥＬ}の間には式（１４）の関係が成り立つ。

図５（ｂ）に、ローサイドモニタ電圧Ｖ_{ＳＥＮＳＥＬ}とローサイドブランキング時間ｔ_{ＢＬＮＫＬ}の関係を示した。
図６に本発明の過電流保護回路１６において、ハイサイドパワートランジスＭＰ１に過電流が流れた場合の動作波形を示す。

以上のように、本実施例では、パワートランジスタの出力電流の電流値が小さいほどブランキング時間制御コンデンサへの充電速度が遅くなるように構成されているため、このときのブランキング時間はより長時間になる。一方で、パワートランジスタの出力電流の電流値が大きいほどブランキング時間制御コンデンサへの充電速度が速くなるように構成されているため、このときのブランキング時間はより短時間になる。その結果、出力電圧Ｖ_ＯＵＴの波形に含まれるリンギングによる微弱な出力電流ではブランキング時間を長時間確保できる一方で、出力端子を短絡したときのような、大きな出力電流に対してはブランキング時間を短時間にすることができる。そのため、リンギングに対する過電流保護回路の耐性を確保しつつ、パワートランジスタに流れる大電流に対する保護能力を十分に確保することができる。

１０：スイッチング駆動回路
１１：コントロールロジック回路
１２Ｈ：ハイサイドレベルシフト回路、１２Ｌ：ローサイドレベルシフト回路
１３Ｈ：ハイサイドプリドライバ回路、１３Ｌ：ローサイドプリドライバ回路
１４Ｈ：ハイサイド出力回路、１４Ｌ：ローサイド出力回路
１５Ｈ：ハイサイド出力電流モニタ回路、１５Ｌ：ローサイド出力電流モニタ回路
１６：過電流保護回路、１６Ｈ：ハイサイド過電流保護回路、１６Ｌ：ローサイド過電流保護回路、１６１：ハイサイド過電流検出回路、１６１１：コンパレータ、１６１２：レベルシフト回路、１６２：ハイサイドブランキング時間制御回路、１６３：ハイサイドブランキング回路、１６３１：コンパレータ、１６４：ローサイド過電流検出回路、１６４１：コンパレータ、１６５：ローサイドブランキング時間制御回路、１６６：ローサイドブランキング回路、１６６１：コンパレータ
１７：過電流保護回路、１７Ｈ：ハイサイド過電流保護回路、１７Ｌ：ローサイド過電流保護回路、１７１：ハイサイド過電流検出回路、１７１１：コンパレータ、１７１２：レベルシフト回路、１７２：ハイサイドブランキング回路、１７２１：コンパレータ、１７３：ローサイド過電流検出回路、１７２１：コンパレータ、１７４：ローサイドブランキング回路、１７４１：コンパレータ
１８：負荷

Claims

パワートランジスタに流れる出力電流が第１の基準値を超えたとき過電流検出信号を発生する過電流検出回路と、前記過電流検出信号がブランキング時間を超えて継続したとき過電流保護信号を発生するブランキング回路とを含む過電流保護回路において、
前記過電流検出回路が前記過電流検出信号を発生しているとき、前記パワートランジスタに流れる前記出力電流が大きくなると前記ブランキング回路のブランキング時間を減少するブランキング時間制御回路を設けたことを特徴とする過電流保護回路。
請求項１に記載の過電流保護回路において、
前記ブランキング時間制御回路は、前記パワートランジスタに流れる出力電流の大きさに比例したブランキング時間制御電流を発生し、
前記ブランキング回路は、前記過電流検出回路が前記過電流検出信号を発生しているとき、前記ブランキング時間制御回路から出力する前記ブランキング時間制御電流により充電されるブランキング時間制御コンデンサを備え、該ブランキング時間制御コンデンサの充電電圧が第２の基準値を超えると過電流保護信号を出力する、
ことを特徴とする過電流保護回路。