JP4089125B2 - 電気負荷駆動装置 - Google Patents
電気負荷駆動装置 Download PDFInfo
- Publication number
- JP4089125B2 JP4089125B2 JP2000110978A JP2000110978A JP4089125B2 JP 4089125 B2 JP4089125 B2 JP 4089125B2 JP 2000110978 A JP2000110978 A JP 2000110978A JP 2000110978 A JP2000110978 A JP 2000110978A JP 4089125 B2 JP4089125 B2 JP 4089125B2
- Authority
- JP
- Japan
- Prior art keywords
- output
- current detection
- current
- voltage
- detection signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
- H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
- H03K17/693—Switching arrangements with several input- or output-terminals, e.g. multiplexers, distributors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/06—Modifications for ensuring a fully conducting state
- H03K17/063—Modifications for ensuring a fully conducting state in field-effect transistor switches
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
- H03K17/082—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit
- H03K17/0822—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit in field-effect transistor switches
Landscapes
- Electronic Switches (AREA)
- Logic Circuits (AREA)
- Emergency Protection Circuit Devices (AREA)
- Combined Controls Of Internal Combustion Engines (AREA)
- Control Of Voltage And Current In General (AREA)
Description
【発明の属する技術分野】
本発明は、出力トランジスタが外部からの駆動信号に応じて電気負荷に駆動電流を流す電気負荷駆動装置に関し、特に、その出力形態をハイサイド出力形態とロウサイド出力形態とに切り替えることが可能な電気負荷駆動装置に関する。
【0002】
【従来の技術】
従来より、例えば自動車に搭載されるエンジン制御装置やトランスミッション制御装置などの車両用電子制御装置は、リレーやソレノイドといった様々な電気負荷を車両の運転状態に応じて駆動することにより制御対象を制御しているが、電気負荷に駆動電流を供給するための駆動形態は、その電気負荷の種類や用途によって異なり、ハイサイド駆動形態とロウサイド駆動形態との何れかが採られている。
【0003】
即ち、ハイサイド駆動形態の場合には、電気負荷の一端が負荷電源の低電位側(車両では、一般にバッテリのマイナス端子の電位である接地電位)に接続されると共に、電気負荷の他端が電子制御装置に接続され、電子制御装置側から電気負荷へ駆動電流を流し出すこととなる。
【0004】
また、ロウサイド駆動形態の場合には、電気負荷の一端が負荷電源の高電位側(車両では、一般にバッテリのプラス端子の電位であるバッテリ電圧)に接続されると共に、電気負荷の他端が電子制御装置に接続され、電気負荷側から電子制御装置側へと駆動電流を引き込むこととなる。
【0005】
そして、従来の車両用電子制御装置では、通電対象の電気負荷の駆動形態のみに対応する駆動手段(ハイサイド駆動手段又はロウサイド駆動手段)を回路基板上に夫々配置するようにしていたため、電気負荷の駆動形態が変わった場合には、大幅なハードウエア変更が必要となっていた。
【0006】
そこで、例えば米国特許第5828247号には、出力形態をプログラム的にハイサイド出力形態とロウサイド出力形態とに切り替えることが可能なものが提案されている。
具体的に説明すると、上記米国特許に記載の電気負荷駆動装置は、電気負荷に駆動電流を供給する出力トランジスタとして、1つのNチャネルMOSFETを備えており、そのFETのソースが接地電位に接続され且つ一端がバッテリ電圧に接続された電気負荷の他端にFETのドレインが接続されて、そのFETのドレインから電気負荷の駆動電流を引き込む場合、即ちFETをロウサイド駆動手段として用いる場合には、そのFETのゲートにバッテリ電圧を供給して該FETをオンさせ、バッテリ電圧にFETのドレインが接続され且つ一端が接地電位に接続された電気負荷の他端にFETのソースが接続されて、そのFETのソースから電気負荷へ駆動電流を流し出す場合、即ちFETをハイサイド駆動手段として用いる場合には、そのFETのゲートにバッテリ電圧を昇圧した電圧を供給して該FETをオンさせるように構成されている。尚、FETをハイサイド駆動手段として用いる場合に、そのゲートへバッテリ電圧よりも高い昇圧電圧を供給するようにしているのは、ハイサイド出力形態の場合にFETを確実にオンさせるためである。
【0007】
そして、こうした電気負荷駆動装置によれば、その出力形態を、ハイサイド出力形態とロウサイド出力形態との何れかに任意に設定することができ、電気負荷の駆動形態の変更に対して柔軟に対応することができるようになる。
【0008】
【発明が解決しようとする課題】
ところで、一般に、電子制御装置に設けられて電気負荷に駆動電流を供給する駆動装置では、電気負荷が短絡状態となって出力トランジスタに過電流が流れた場合には、その異常を検出して出力トランジスタを強制的にオフさせる等のフェイルセーフ処置を行う必要がある。
【0009】
特に、車両においては、負荷への駆動電流の電力源である負荷電源がバッテリであり、そのバッテリの電圧は常に一定ではないため、負荷電源の電圧が変動しても、出力トランジスタに流れる電流が過電流状態になったことを正確に検出することのできる過電流検出機構が必要となる。
【0010】
そして、このようなことから、出力形態をハイサイド出力形態とロウサイド出力形態とに切替可能な電気負荷駆動装置を実用化する場合には、出力形態をハイサイド出力形態とロウサイド出力形態との何れに設定した場合にでも、且つ、負荷電源の電圧が変動しても、出力トランジスタの過電流状態を正確に検出可能な過電流検出機構が必要となるが、上記米国特許第5828247号には記載が無く、そのような過電流検出機構が望まれていた。
【0011】
そこで、本発明は、電気負荷に駆動電流を供給する出力トランジスタの出力形態を、ハイサイド出力形態とロウサイド出力形態との何れに設定した場合にでも、負荷電源の電圧変動に拘わらず、出力トランジスタの過電流状態を正確に検出することができる電気負荷駆動装置を提供することを目的としている。
【0012】
【課題を解決するための手段及び発明の効果】
上記目的を達成するためになされた請求項1に記載の電気負荷駆動装置は、電気負荷に電流を流すための電流供給経路に第1出力端子と第2出力端子とが直列に接続され、その両出力端子間が導通するオン状態となることにより、電気負荷に駆動電流を供給する出力トランジスタと、その出力トランジスタを、出力形態設定用信号に応じて、ハイサイド駆動手段とロウサイド駆動手段との何れかとして機能させる出力形態切替手段とを備えている。
【0013】
そして、出力トランジスタは、出力形態切替手段によりハイサイド駆動手段として機能させられる場合には、負荷電源の高電位側に第1出力端子が接続され且つ一端が負荷電源の低電位側に接続された電気負荷の他端に第2出力端子が接続された状態で、外部からの駆動信号に従いオン状態となり電気負荷へ駆動電流を流し出す。また、出力トランジスタは、出力形態切替手段によりロウサイド駆動手段として機能させられる場合には、一端が負荷電源の高電位側に接続された電気負荷の他端に第1出力端子が接続され且つ負荷電源の低電位側に第2出力端子が接続された状態で、外部からの駆動信号に従いオン状態となり電気負荷側から駆動電流を引き込む。
【0014】
このため、出力形態切替手段に与える出力形態設定用信号により、当該電気負荷駆動装置の出力形態をハイサイド出力形態とロウサイド出力形態との何れかに任意に設定することができる。
ここで特に、請求項1の電気負荷駆動装置では、第1の電流検出信号発生手段が、出力トランジスタがハイサイド駆動手段として機能する場合に、その出力トランジスタに流れる電流に比例した電圧だけ負荷電源の高電位側から降下した電圧を、第1の電流検出信号として発生し、第1の過電流判定電圧発生手段が、負荷電源の高電位側から予め定められた電圧だけ降下した電圧を、前記第1の電流検出信号と比較される第1の過電流判定電圧として発生する。
【0015】
また、第2の電流検出信号発生手段が、出力トランジスタがロウサイド駆動手段として機能する場合に、その出力トランジスタに流れる電流に比例した電圧だけ負荷電源の低電位側から上昇した電圧を、第2の電流検出信号として発生し、第2の過電流判定電圧発生手段が、負荷電源の低電位側から予め定められた電圧だけ上昇した電圧を、前記第2の電流検出信号と比較される第2の過電流判定電圧として発生する。
【0016】
そして、過電流検出信号出力手段が、出力形態切替手段により出力トランジスタがハイサイド駆動手段として機能させられている場合には、前記第1の電流検出信号と第1の過電流判定電圧とを比較して、第1の電流検出信号が第1の過電流判定電圧を下回ると、出力トランジスタに流れている電流が過電流状態であることを示す過電流検出信号を出力し、逆に、出力形態切替手段により出力トランジスタがロウサイド駆動手段として機能させれられている場合には、前記第2の電流検出信号と第2の過電流判定電圧とを比較して、第2の電流検出信号が第2の過電流判定電圧を上回ると、前記過電流検出信号を出力する。
【0017】
つまり、請求項1の電気負荷駆動装置では、出力形態がハイサイド出力形態である場合(即ち、出力トランジスタがハイサイド駆動手段として機能する場合)には、負荷電源の高電位側を基準にした第1の電流検出信号と第1の過電流判定電圧とを比較して、出力トランジスタの過電流検出を行い、逆に、出力形態がロウサイド出力形態である場合(即ち、出力トランジスタがロウサイド駆動手段として機能する場合)には、負荷電源の低電位側を基準にした第2の電流検出信号と第2の過電流判定電圧とを比較して、出力トランジスタの過電流検出を行うようにしている。
【0018】
このため、請求項1の電気負荷駆動装置によれば、ハイサイド出力形態の場合とロウサイド出力形態の場合との両方において、負荷電源の電圧が変動しても、出力トランジスタに実際に流れている電流に比例した電流検出信号(第1の電流検出信号又は第2の電流検出信号)に基づき出力トランジスタの過電流状態を正確に検出することができる。
【0019】
よって、例えば請求項2に記載のように、過電流保護手段を設けて、その過電流保護手段が、前記過電流検出信号出力手段から過電流検出信号が出力された場合に、出力トランジスタを強制的にオフさせるように構成すれば、出力形態がハイサイド出力形態とロウサイド出力形態との何れである場合でも、電気負荷の短絡に伴う出力トランジスタの過電流による故障を、確実に防止することができる。
【0020】
ところで、請求項1又は請求項2の電気負荷駆動装置において、第1の電流検出信号発生手段と第2の電流検出信号発生手段は、請求項3に記載の如く構成することができる。
即ち、請求項3の電気負荷駆動装置では、第1の電流検出信号発生手段が、一端が出力トランジスタの第1出力端子に接続された第1の電流検出用抵抗と、該第1の電流検出用抵抗の他端に一方の出力端子が接続され、他方の出力端子が出力トランジスタの第2出力端子に接続されて、出力トランジスタに流れる電流に比例したミラー電流を第1の電流検出用抵抗に流す第1の電流検出用トランジスタとからなっており、第1の電流検出用トランジスタの前記一方の出力端子と第1の電流検出用抵抗との接続点の電圧を、第1の電流検出信号として発生する。
【0021】
また、第2の電流検出信号発生手段は、一端が出力トランジスタの第2出力端子に接続された第2の電流検出用抵抗と、一方の出力端子が出力トランジスタの第1出力端子に接続され、第2の電流検出用抵抗の他端に他方の出力端子が接続されて、出力トランジスタに流れる電流に比例したミラー電流を第2の電流検出用抵抗に流す第2の電流検出用トランジスタとからなっており、第2の電流検出用トランジスタの前記他方の出力端子と第2の電流検出用抵抗との接続点の電圧を、第2の電流検出信号として発生する。
【0022】
そして、このような請求項3の電気負荷駆動装置によれば、電気負荷に電流を流すための電流供給経路中に、シャント抵抗などの電流検出用素子を設けることなく、第1の電流検出信号と第2の電流検出信号との各々を発生させることができるため、電気負荷への印加電圧の低下を招くことがない。このため、電気負荷の駆動が不能となる負荷電源の最低電圧(以下、最低動作電圧という)を、より低くすることができ非常に有利である。
【0023】
つまり、例えば電気負荷への電流供給経路中にシャント抵抗を設けるようにすると、そのシャント抵抗で生じる電圧降下の分だけ、電気負荷への印加電圧が小さくなるため、最低動作電圧が高くなってしまう。これに対して、請求項3の電気負荷駆動装置によれば、電気負荷の両端に、負荷電源の電圧に限りなく近い電圧を印加することができ、最低動作電圧が高くなってしまうことを防止できる。
【0024】
また更に、請求項3の電気負荷駆動装置において、第1の電流検出用抵抗と第2の電流検出用抵抗との各々には、出力トランジスタに流れる電気負荷への駆動電流よりも非常に小さいミラー電流を流すようにすれば良いため、その各電流検出用抵抗での消費電力及び該各電流検出用抵抗の許容電力を小さく抑えることができる。
【0025】
次に、請求項4に記載の電気負荷駆動装置では、請求項1〜3の何れかの電気負荷駆動装置において、少なくとも出力トランジスタと、第1の電流検出信号発生手段と、第2の電流検出信号発生手段と、過電流検出信号出力手段とを含む出力回路を、1個の半導体集積回路内に形成するようにしている。
【0026】
そして、この請求項4の電気負荷駆動装置によれば、小型化されるため、自動車用の電子制御装置など、搭載スペースに大きな制約がある装置に対して利用可能となり、実用上極めて有用である。そして更に、請求項5に記載の如く、前記出力回路を半導体集積回路内に複数形成するようにすれば、より効果的である。
【0027】
【発明の実施の形態】
以下、本発明が適用された実施形態の電気負荷駆動装置について、図面を用いて説明する。
まず図1は、本実施形態の電気負荷駆動装置1の全体構成を表す構成図である。
【0028】
本実施形態の電気負荷駆動装置1は、例えば自動車のエンジンやトランスミッションなどを制御する車両用電子制御装置にマイコン3と共に搭載され、マイコン3から出力される複数系統の各駆動信号Aa〜Aeに従って、その駆動信号Aa〜Aeに対応するリレーやソレノイドといった各電気負荷(以下単に、負荷という)5a〜5eに駆動電流を流すものであり、1つのIC(半導体集積回路)として形成されている。
【0029】
尚、ここでは、本電気負荷駆動装置1で駆動可能な負荷が5個であるものとしている。また、以下の説明において、各負荷5a〜5eを区別しない場合には、その負荷の符号として単に「5」を用いる。一方、本実施形態において、マイコン3から出力される各駆動信号Aa〜Aeは、ハイアクティブであり、それがハイレベルの時に負荷5への通電が行われる。
【0030】
図1に示すように、本実施形態の電気負荷駆動装置1は、各負荷5に対してハイサイド出力形態とロウサイド出力形態との両方の出力形態で電流を流すことが可能な全く同じ構成の5つの出力回路7a〜7eと、バッテリ電圧(負荷電源の高電位側に相当し、具体的にはバッテリのプラス端子の電圧)VBを約2倍の電圧に昇圧して、その昇圧した電圧(以下、昇圧電圧という)VCPを出力するチャージポンプ回路9と、マイコン3が動作を開始した時に出力する指示信号Bに従って、各出力回路7a〜7eが採るべき出力形態を記憶する出力形態記憶部11と、各出力回路7a〜7eを、マイコン3からの駆動信号Aa〜Aeに従って、出力形態記憶部11に記憶された出力形態で動作させるセレクタ13とを備えている。
【0031】
ここで、マイコン3から出力形態記憶部11へ出力される指示信号Bは、出力回路7a〜7eの各々に対応した各ビットからなると共に、そのビットの“1”がハイサイド出力形態を示し、“0”がロウサイド出力形態を示す5ビットのデータである。
【0032】
そして、出力形態記憶部11は、例えば揮発性のレジスタといった半導体メモリからなり、マイコン3からの指示信号Bの各ビットを、各出力回路7a〜7eが採るべき出力形態として記憶すると共に、その記憶した各ビットの信号を、セレクタ13へ、各出力回路7a〜7eに夫々対応する出力形態設定用信号Ca〜Ceとして出力する。
【0033】
また、セレクタ13は、マイコン3からの各駆動信号Aa〜Aeと、出力形態記憶部11からの各出力形態設定用信号Ca〜Ceとに基づいて、各出力回路7a〜7eへ、ハイサイド出力形態用の第1駆動指令信号Da〜Deと、ロウサイド出力形態用の第2駆動指令信号Ea〜Eeとを出力すると共に、出力形態記憶部11からの各出力形態設定用信号Ca〜Ceを、それに対応する出力回路7a〜7eへ、過電流検出機構を切り替えるための切替信号として出力する。
【0034】
尚、図1において、各種信号の符号に添付した「a」〜「e」は、それが出力回路7a〜7eの何れに対応するものかを指している。
セレクタ13の構成及び作用について、出力回路7aへ第1駆動指令信号Daと第2駆動指令信号Eaと出力形態設定用信号Caとを出力する部分を挙げて具体的に説明すると、セレクタ13は、図2に示すように、マイコン3からの駆動信号Aaと出力形態記憶部11からの出力形態設定用信号Caとの論理積信号を、出力回路7aへの第1駆動指令信号Daとして出力するアンドゲート15と、上記駆動信号Aaと上記出力形態設定用信号Caを論理反転させた信号との論理積信号を、出力回路7aへの第2駆動指令信号Eaとして出力するアンドゲート17と、出力形態記憶部11からの出力形態設定用信号Caを、そのまま出力回路7aへ出力するバッファ19とを備えている。
【0035】
このため、セレクタ13から出力回路7aに出力される第1駆動指令信号Da,第2駆動指令信号Ea,及び出力形態設定用信号Caは、下記の▲1▼〜▲3▼のようになる。
▲1▼:まず、出力形態記憶部11からの出力形態設定用信号Caが、ハイサイド出力形態を示すハイレベル(“1”)である場合、セレクタ13から出力回路7aに出力される第1駆動指令信号Daは、マイコン3からの駆動信号Aaと同じ論理レベルとなり、セレクタ13から出力回路7aに出力される第2駆動指令信号Eaは、ロウレベルに固定される。
【0036】
▲2▼:逆に、出力形態記憶部11からの出力形態設定用信号Caが、ロウサイド出力形態を示すロウレベル(“0”)である場合、セレクタ13から出力回路7aに出力される第1駆動指令信号Daは、ロウレベルに固定され、セレクタ13から出力回路7aに出力される第2駆動指令信号Eaは、マイコン3からの駆動信号Aaと同じ論理レベルとなる。
【0037】
▲3▼:そして、上記▲1▼,▲2▼の何れの場合においても、セレクタ13から出力回路7aへは、出力形態記憶部11からの出力形態設定用信号Caが、そのままの論理レベルで出力されることとなる。
尚、図示は省略しているが、セレクタ13には、他の出力回路7b〜7eの各々に対しても、上記アンドゲート15,17及びバッファ19からなる回路と全く同じ回路が備えられている。そして、セレクタ13は、出力回路7a以外の各出力回路7b〜7eに対しても、上記▲1▼〜▲3▼と全く同じ要領で、第1駆動指令信号Db〜Deと第2駆動指令信号Eb〜Eeと出力形態設定用信号Cb〜Ceとを出力する。
【0038】
一方更に、図1に示す如く、本実施形態の電気負荷駆動装置1には、各出力回路7a〜7eに対応させて、高電位側端子20と低電位側端子22とからなる2個1組の出力端子20,22が夫々設けられている。
そして例えば、出力回路7aによって負荷5aをハイサイド駆動する場合には、図1に例示するように、負荷5aの−(マイナス)側端子を、接地電位(負荷電源の低電位側に相当し、具体的にはバッテリのマイナス端子の電位)に接続すると共に、その負荷5aの+(プラス)側端子を、出力回路7aに対応した低電位側端子22に接続し、更に、出力回路7aに対応した高電位側端子20をバッテリ電圧VBに接続する。そして、この場合には、出力回路7aに対応した低電位側端子22から負荷5aへと、駆動電流が流し出されることとなる。
【0039】
また例えば、出力回路7eによって負荷5eをロウサイド駆動する場合には、図1に例示するように、負荷5eの+側端子をバッテリ電圧VBに接続すると共に、その負荷5eの−側端子を、出力回路7eに対応した高電位側端子20に接続し、更に、出力回路7eに対応した低電位側端子22を接地電位に接続する。そして、この場合には、負荷5e側から出力回路7eに対応した高電位側端子20へと、駆動電流が引き込まれることとなる。
【0040】
尚、図1における本電気負荷駆動装置1の外部接続状態は、3つの各負荷5a〜5cを、出力回路7a〜7cの各々によってハイサイド駆動し、他の2つの各負荷5d,5eを、出力回路7d,eの各々によってロウサイド駆動する場合を表している。
【0041】
次に、各出力回路7a〜7eの構成及び作用について、図2及び図3を用いて説明する。
尚、前述したように、各出力回路7a〜7eの構成は全く同じであるため、ここでは、出力回路7aを代表に挙げて説明する。また、図2は、出力回路7aの構成、及び、その出力回路7aをハイサイド出力形態で動作させる場合の負荷5との接続状態を表しており、図3は、出力回路7aの構成、及び、その出力回路7aをロウサイド出力形態で動作させる場合の負荷5との接続状態を表している。
【0042】
図2及び図3に示すように、出力回路7aは、エミッタにチャージポンプ回路9から出力される昇圧電圧VCPが印加されると共に、ベースとコレクタが共通接続されたPNPトランジスタ21と、エミッタとベースとの各々が上記PNPトランジスタ21のエミッタとベースに夫々接続されて、そのPNPトランジスタ21と共にカレントミラー回路を成すPNPトランジスタ23と、PNPトランジスタ21のコレクタに一端が接続された抵抗25と、その抵抗25の他端にドレインが接続されると共に、ソースが接地電位に接続され、更にセレクタ13からの第1駆動指令信号Daがゲートに供給されたNチャネルMOSFET27と、PNPトランジスタ23のコレクタにアノードが接続されたダイオード29とを備えている。
【0043】
また、出力回路7aは、エミッタにバッテリ電圧VBが印加されると共に、ベースとコレクタが共通接続されたPNPトランジスタ31と、エミッタとベースとの各々が上記PNPトランジスタ31のエミッタとベースに夫々接続されて、そのPNPトランジスタ31と共にカレントミラー回路を成すPNPトランジスタ33と、PNPトランジスタ31のコレクタに一端が接続された抵抗35と、その抵抗35の他端にドレインが接続されると共に、ソースが接地電位に接続され、更にセレクタ13からの第2駆動指令信号Eaがゲートに供給されたNチャネルMOSFET37と、PNPトランジスタ33のコレクタにアノードが接続され、カソードが上記ダイオードD29のカソードに共通接続されたダイオード39とを備えている。
【0044】
そして、出力回路7aは、第1出力端子としてのドレインが当該出力回路7aに対応した高電位側端子20に接続され、第2出力端子としてのソースが当該出力回路7aに対応した低電位側端子22に接続された、出力トランジスタとしてのNチャネルパワーMOSFET41と、一端がFET41のドレインに接続された第1の電流検出用抵抗43と、その第1の電流検出用抵抗43の他端に一方の出力端子であるドレインが接続されると共に、他方の出力端子であるソースがFET41のソースに接続され、更にゲートがFET41のゲートに共通接続されて、FET41に流れる電流の1/n(但しnは1よりも大きい数)のミラー電流を第1の電流検出用抵抗43に流す第1の電流検出用MOSFET45(第1の電流検出用トランジスタに相当)と、一端がFET41のソースに接続された第2の電流検出用抵抗47と、一方の出力端子であるドレインがFET41のドレインに接続されると共に、第2の電流検出用抵抗47の他端に他方の出力端子であるソースが接続され、更にゲートがFET41のゲートに共通接続されて、FET41に流れる電流の1/N(但しNは1よりも大きい数)のミラー電流を第2の電流検出用抵抗47に流す第2の電流検出用MOSFET49(第2の電流検出用トランジスタに相当)とを備えている。
【0045】
そして更に、出力回路7aは、上記両ダイオードD29,39のカソードと上記FET41のゲートとの間に接続されたゲート保護用の抵抗51と、カソードがFET41のゲートに接続されたツェナーダイオード53と、アノードがツェナーダイオード53のアノードに接続され、カソードがFET41のソースに接続されたダイオード55とを備えている。尚、ツェナーダイオード53は、FET41のゲートに過電圧が印加されるのを防止するために設けられており、ダイオード55は、FET41のゲート−ソース間が逆バイアスされるのを防止するために設けられている。
【0046】
また、出力回路7aは、バッテリ電圧VBに一端が接続された抵抗57と、その抵抗57の他端と接地電位との間に接続されて、抵抗57に予め定められた一定電流を流す定電流回路59と、図示しない電源部で生成される一定電圧VD(本実施形態では5V)に一端が接続された抵抗61と、その抵抗61の他端と接地電位との間に接続されて、抵抗61と共に上記一定電圧VDを分圧する抵抗63と、2つのコンパレータ65,67と、ラッチ回路69とを備えている。
【0047】
そして、コンパレータ65は、第1の電流検出用MOSFET45のドレインと第1の電流検出用抵抗43との接続点の電圧(第1の電流検出信号に相当)V1と、抵抗57と定電流回路59との接続点の電圧(第1の過電流判定電圧に相当)Vref1とを比較して、電圧V1が電圧Vref1を下回ると、ハイレベルの信号を出力する。
【0048】
また、コンパレータ67は、第2の電流検出用MOSFET49のソースと第2の電流検出用抵抗47との接続点の電圧(第2の電流検出信号に相当)V2と、抵抗61と抵抗63との接続点の電圧(第2の過電流判定電圧に相当)Vref2とを比較して、電圧V2が電圧Vref2を上回ると、ハイレベルの信号を出力する。
【0049】
そして、ラッチ回路69は、セレクタ13からの出力形態設定用信号Caが、ハイサイド出力形態を示すハイレベルである場合には、コンパレータ65からのハイレベル信号をラッチして出力し、また、上記出力形態設定用信号Caが、ロウサイド出力形態を示すロウレベルである場合には、コンパレータ67からのハイレベル信号をラッチして出力する。
【0050】
また更に、出力回路7aは、FET41のゲートに一端が接続された抵抗71と、その抵抗71の他端にドレインが接続されると共に、ソースが接地電位に接続され、更にゲートがラッチ回路69の出力端子に接続された過電流保護用のNチャネルMOSFET73とを備えている。
【0051】
このように構成された出力回路7aにおいて、負荷5をハイサイド駆動する場合(つまり、ハイサイド出力形態で用いられる場合)には、図2に示すように、FET41のドレインが、高電位側端子20を介してバッテリ電圧VBに接続されると共に、FET41のソースが、接地電位に−側端子が接続された負荷5の+側端子に低電位側端子22を介して接続される。そして、FET41は、その接続状態でハイサイド駆動手段として機能することとなる。
【0052】
即ち、まず、この場合、マイコン3から出力形態記憶部11へ事前に出力される指示信号Bの各ビットのうち、出力回路7aに対応するビットは、ハイサイド出力形態を示す“1”に設定される。そして、これに伴い、出力形態記憶部11からセレクタ13へ出力される当該出力回路7aの出力形態設定用信号Caはハイレベルとなる。
【0053】
すると、前述したように、セレクタ13から出力回路7aに出力される第2駆動指令信号Eaがロウレベルに固定されるのに対して、セレクタ13から出力回路7aに出力される第1駆動指令信号Daは、マイコン3からの駆動信号Aaと同じ論理レベルになる。
【0054】
このため、出力回路7aにおいては、FET37がオフしたままとなるのに対して、FET27は、マイコン3からの駆動信号Aaに応じて、その駆動信号Aaがハイレベルの時にオンすることとなる。
そして、FET27がオンすると、カレントミラー回路を成す2つのトランジスタ21,23がオンし、トランジスタ23のコレクタからFET41のゲートへ、ダイオード29及び抵抗51を介してチャージポンプ回路9からの昇圧電圧VCPが供給されて、FET41がオンすることとなる。つまり、マイコン3からの駆動信号Aaがハイレベルになると、負荷5に対してハイサイド接続された(負荷5よりも高電位側に接続された)FET41のゲートに、バッテリ電圧VBの約2倍の昇圧電圧VCPが供給されて、該FET41がオンする。そして、FET41がオンすると、そのFET41のソースから、低電位側端子22を介して負荷5へと駆動電流が流し出されることとなる。
【0055】
ここで、このようにFET41がハイサイド駆動手段として機能する場合、第1の電流検出用MOSFET45のドレインと第1の電流検出用抵抗43との接続点の電圧V1(以下、第1の検出電圧V1という)は、FET41に流れる電流IOUT に比例した電圧だけバッテリ電圧VBから降下した電圧となる。
【0056】
具体的に説明すると、第1の検出電圧V1は、下記の式1のようになる。尚、「R43」は第1の電流検出用抵抗43の抵抗値であり、「n」は、FET41に流れる電流IOUT と第1の電流検出用MOSFET45に流れる電流との比(即ち、FET41とFET45とのミラー比)である。
【0057】
V1=VB−IOUT ×R43/n …式1
また、出力回路7aにおいて、抵抗57と定電流回路59との接続点の電圧Vref1(以下、第1の判定電圧Vref1という)は、抵抗57の抵抗値を「R57」とし、定電流回路59が抵抗57に流す一定電流を「ICNST」とすると、バッテリ電圧VBから「ICNST×R57」という一定電圧だけ降下した電圧(=VB−ICNST×R57)となるが、本実施形態において、抵抗57の抵抗値R57と上記一定電流ICNSTは、FET41に流れる電流IOUT の過電流判定値をIthとすると、第1の判定電圧Vref1が下記の式2を満たすように設定されている。
【0058】
Vref1=VB−Ith×R43/n …式2
そして、FET41がハイサイド駆動手段として機能する場合には、セレクタ13から当該出力回路7aへの出力形態設定用信号Caがハイレベルとなり、前述したように、ラッチ回路69が、コンパレータ65からのハイレベル信号をラッチして出力する。
【0059】
このため、負荷5の短絡故障等(例えば低電位側端子22の接地電位への短絡)により、FET41に流れる電流IOUT が過電流判定値Ithを越えて、第1の検出電圧V1が第1の判定電圧Vref1を下回り、コンパレータ65からハイレベル信号が出力されると、ラッチ回路69の出力がハイレベルとなって過電流保護用のFET73がオンし、FET41のゲートが強制的にロウレベルとなって、該FET41がオフされることとなる。
【0060】
そして、このような機構により、FET41がハイサイド駆動手段として機能する場合の、該FET41の過電流による故障が防止される。
一方、出力回路7aにおいて、負荷5をロウサイド駆動する場合(つまり、ロウサイド出力形態で用いられる場合)には、図3に示すように、FET41のドレインが、バッテリ電圧VBに+側端子が接続された負荷5の−側端子に高電位側端子20を介して接続されると共に、FET41のソースが、低電位側端子22を介して接地電位に接続される。そして、FET41は、その接続状態でロウサイド駆動手段として機能することとなる。
【0061】
即ち、まず、この場合、マイコン3から出力形態記憶部11へ事前に出力される指示信号Bの各ビットのうち、出力回路7aに対応するビットは、ロウサイド出力形態を示す“0”に設定される。そして、これに伴い、出力形態記憶部11からセレクタ13へ出力される当該出力回路7aの出力形態設定用信号Caはロウレベルとなる。
【0062】
すると、前述したように、セレクタ13から出力回路7aに出力される第1駆動指令信号Daがロウレベルに固定されるのに対して、セレクタ13から出力回路7aに出力される第2駆動指令信号Eaは、マイコン3からの駆動信号Aaと同じ論理レベルになる。
【0063】
このため、出力回路7aにおいては、FET27がオフしたままとなるのに対して、FET37は、マイコン3からの駆動信号Aaに応じて、その駆動信号Aaがハイレベルの時にオンすることとなる。
そして、FET37がオンすると、カレントミラー回路を成す2つのトランジスタ31,33がオンし、トランジスタ33のコレクタからFET41のゲートへ、ダイオード39及び抵抗51を介してバッテリ電圧VBが供給されて、FET41がオンすることとなる。つまり、マイコン3からの駆動信号Aaがハイレベルになると、負荷5に対してロウサイド接続された(負荷5よりも低電位側に接続された)FET41のゲートに、バッテリ電圧VBが供給されて、該FET41がオンする。そして、FET41がオンすると、負荷5側から高電位側端子20を介して、FET41のドレインへ負荷5の駆動電流が引き込まれることとなる。
【0064】
ここで、このようにFET41がロウサイド駆動手段として機能する場合、第2の電流検出用MOSFET49のソースと第2の電流検出用抵抗47との接続点の電圧V2(以下、第2の検出電圧V2という)は、FET41に流れる電流IOUT に比例した電圧だけ接地電位(=0V)から上昇した電圧となる。
【0065】
具体的に説明すると、第2の検出電圧V2は、下記の式3のようになる。尚、「R47」は第2の電流検出用抵抗47の抵抗値であり、「N」は、FET41に流れる電流IOUT と第2の電流検出用MOSFET49に流れる電流との比(即ち、FET41とFET49とのミラー比)である。
【0066】
V2=IOUT ×R47/N …式3
また、出力回路7aにおいて、抵抗61と抵抗63との接続点の電圧Vref2(以下、第2の判定電圧Vref2という)は、5Vの一定電圧VDを両抵抗61,63で分圧したものであるため、抵抗61の抵抗値を「R61」とし、抵抗63の抵抗値を「R63」とすると、接地電位から「VD×R63/(R61+R63)」という一定電圧だけ上昇した電圧(=VD×R63/(R61+R63))となるが、本実施形態において、両抵抗61,63の抵抗値R61,R63は、FET41に流れる電流IOUT の過電流判定値をIthとすると、第2の判定電圧Vref2が下記の式4を満たすように設定されている。
【0067】
Vref1=Ith×R47/N …式4
そして、FET41がロウサイド駆動手段として機能する場合には、セレクタ13から当該出力回路7aへの出力形態設定用信号Caがロウレベルとなり、前述したように、ラッチ回路69が、コンパレータ67からのハイレベル信号をラッチして出力する。
【0068】
このため、負荷5の短絡故障等(例えば高電位側端子20のバッテリ電圧VBへの短絡)により、FET41に流れる電流IOUT が過電流判定値Ithを越えて、第2の検出電圧V2が第2の判定電圧Vref2を上回り、コンパレータ67からハイレベル信号が出力されると、ラッチ回路69の出力がハイレベルとなって過電流保護用のFET73がオンし、FET41のゲートが強制的にロウレベルとなって、該FET41がオフされることとなる。
【0069】
そして、このような機構により、FET41がロウサイド駆動手段として機能する場合の、該FET41の過電流による故障が防止される。
尚、本実施形態の電気負荷駆動装置1においては、セレクタ13と、FET27,37と、抵抗25,35,51と、トランジスタ21,23,31,33と、ダイオード29,39とからなる部分が、出力形態切替手段に相当している。
【0070】
また、第1の電流検出用抵抗43と第1の電流検出用MOSFET45とが、第1の電流検出信号発生手段に相当し、抵抗57と定電流回路59とが、第1の過電流判定電圧発生手段に相当し、第2の電流検出用抵抗47と第2の電流検出用MOSFET49とが、第2の電流検出信号発生手段に相当し、抵抗61と抵抗63とが、第2の過電流判定電圧発生手段に相当している。
【0071】
そして、2つのコンパレータ65,67とラッチ回路69とが、過電流検出信号出力手段に相当し、ラッチ回路69から出力されるハイレベルの信号が、過電流検出信号に相当し、抵抗71及びFET73が過電流保護手段に相当している。
【0072】
以上のように、本実施形態の電気負荷駆動装置1では、出力トランジスタとしてのFET41がハイサイド駆動手段として機能する場合には、バッテリ電圧VBを基準にし且つFET41に流れる電流IOUT に比例して低くなる第1の検出電圧V1と、バッテリ電圧VBよりも一定電圧(=Ith×R43/n)だけ低い第1の判定電圧Vref1とを比較して、FET41の過電流検出を行い、逆に、FET41がロウサイド駆動手段として機能する場合には、接地電位を基準にし且つFET41に流れる電流IOUT に比例して高くなる第2の検出電圧V2と、接地電位よりも一定電圧(=Ith×R47/N)だけ高い第2の判定電圧Vref2とを比較して、FET41の過電流検出を行うようにしている。
【0073】
このため、ハイサイド出力形態の場合とロウサイド出力形態の場合との両方において、バッテリ電圧VBが変動しても、FET41に実際に流れている電流IOUT に比例した第1の検出電圧V1又は第2の検出電圧V2に基づいて、FET41の過電流状態を正確に検出することができる。特に、ハイサイド出力形態の場合にバッテリ電圧VBが変動したり、ロウサイド出力形態の場合に接地電位がノイズ等で変動しても、正確な過電流検出が可能となる。
【0074】
そして、本実施形態の電気負荷駆動装置1では、過電流検出時にFET41を強制的にオフさせるようにしているため、負荷5の短絡に伴うFET41の過電流による故障を確実に防止することができる。
また、本実施形態の電気負荷駆動装置1によれば、負荷5に対する電流供給経路中に、シャント抵抗などの電流検出用素子を直列に設けることなく、第1の検出電圧V1と第2の検出電圧V2との各々を発生させることができるため、負荷5への印加電圧の低下を招くことがなく、負荷5の駆動が不能となるバッテリの最低電圧を高くしてしまうことがない。
【0075】
以上、本発明の一実施形態について説明したが、本発明は、種々の形態を採り得ることは言うまでもない。
例えば、上記実施形態の電気負荷駆動装置1では、5個の出力回路7a〜7eを備えていたが、その数は5個に限るものではなく、例えば1個や2個でも良い。
【0076】
また、上記実施形態の電気負荷駆動装置1において、出力回路7a〜7eの全てが同時にハイサイド出力形態で用いられることは無いと想定されるのであれば、チャージポンプ回路9の昇圧電圧VCPの出力能力は、ハイサイド出力形態で同時に用いられると想定される最大数の出力回路のFET41へ駆動電圧(即ち、FET41をオンさせるためのゲート電圧)を供給可能な最低限の値に設定しておけば良い。そして、このようにすれば、チャージポンプ回路9の構成を必要最小限のものにすることができる。
【0077】
一方、上記実施形態の電気負荷駆動装置1において、過電流判定用のコンパレータ65,67は、1個で共用するようにしても良い。この場合は、コンパレータの入力を、出力形態設定用信号Caに応じて、第1の検出電圧V1にするか第2の検出電圧V2にするか、並びに第1の判定電圧Vref1にするか第2の判定電圧Vref2にするかの切替スイッチを設ければ良い。
【0078】
また、各検出電圧V1,V2並びにラッチ回路69の出力を、出力回路7a〜7eよりマイコン3へモニタ信号として出力するようにしても良い。
【図面の簡単な説明】
【図1】 実施形態の電気負荷駆動装置の全体構成を表す構成図である。
【図2】 実施形態の電気負荷駆動装置に備えられた出力回路の構成、及び、その出力回路をハイサイド出力形態で動作させる場合の負荷との接続状態を表す回路図である。
【図3】 実施形態の電気負荷駆動装置に備えられた出力回路の構成、及び、その出力回路をロウサイド出力形態で動作させる場合の負荷との接続状態を表す回路図である。
【符号の説明】
1…電気負荷駆動装置、3…マイコン、5a〜5e…電気負荷、7a〜7e…出力回路、9…チャージポンプ回路、11…出力形態記憶部、13…セレクタ、15,17…アンドゲート、19…バッファ、20…高電位側端子、22…低電位側端子、21,23,31,33…PNPトランジスタ、41…NチャネルパワーMOSFET、45…第1の電流検出用MOSFET、49…第2の電流検出用MOSFET、27,37,73…NチャネルMOSFET、25,35,51,57,61,63,71…抵抗、43…第1の電流検出用抵抗、47…第2の電流検出用抵抗、29,39,55…ダイオード、53…ツェナーダイオード、59…定電流回路、65,67…コンパレータ、69…ラッチ回路
Claims (5)
- 電気負荷に電流を流すための電流供給経路に第1出力端子と第2出力端子とが直列に接続され、その両出力端子間が導通するオン状態となることにより、前記電気負荷に駆動電流を供給する出力トランジスタと、
出力形態設定用信号に応じて、前記出力トランジスタを、負荷電源の高電位側に前記第1出力端子が接続され且つ一端が前記負荷電源の低電位側に接続された前記電気負荷の他端に前記第2出力端子が接続された状態で、外部からの駆動信号に従いオン状態となることにより前記電気負荷へ前記駆動電流を流し出すハイサイド駆動手段と、一端が前記負荷電源の高電位側に接続された前記電気負荷の他端に前記第1出力端子が接続され且つ前記負荷電源の低電位側に前記第2出力端子が接続された状態で、外部からの駆動信号に従いオン状態となることにより前記電気負荷側から前記駆動電流を引き込むロウサイド駆動手段との、何れかとして機能させる出力形態切替手段と、
を備えた電気負荷駆動装置において、
前記出力トランジスタが前記ハイサイド駆動手段として機能する場合に、前記出力トランジスタに流れる電流に比例した電圧だけ前記負荷電源の高電位側から降下した電圧を、第1の電流検出信号として発生する第1の電流検出信号発生手段と、
前記負荷電源の高電位側から予め定められた電圧だけ降下した電圧を、前記第1の電流検出信号と比較される第1の過電流判定電圧として発生する第1の過電流判定電圧発生手段と、
前記出力トランジスタが前記ロウサイド駆動手段として機能する場合に、前記出力トランジスタに流れる電流に比例した電圧だけ前記負荷電源の低電位側から上昇した電圧を、第2の電流検出信号として発生する第2の電流検出信号発生手段と、
前記負荷電源の低電位側から予め定められた電圧だけ上昇した電圧を、前記第2の電流検出信号と比較される第2の過電流判定電圧として発生する第2の過電流判定電圧発生手段と、
前記出力形態切替手段により前記出力トランジスタが前記ハイサイド駆動手段として機能させられている場合に、前記第1の電流検出信号と前記第1の過電流判定電圧とを比較して、前記第1の電流検出信号が前記第1の過電流判定電圧を下回ると、前記出力トランジスタに流れている電流が過電流状態であることを示す過電流検出信号を出力し、前記出力形態切替手段により前記出力トランジスタが前記ロウサイド駆動手段として機能させれられている場合に、前記第2の電流検出信号と前記第2の過電流判定電圧とを比較して、前記第2の電流検出信号が前記第2の過電流判定電圧を上回ると、前記過電流検出信号を出力する過電流検出信号出力手段と、
を備えていることを特徴とする電気負荷駆動装置。 - 請求項1に記載の電気負荷駆動装置において、
前記過電流検出信号出力手段から前記過電流検出信号が出力された場合に、前記出力トランジスタを強制的にオフさせる過電流保護手段を備えていること、
を特徴とする電気負荷駆動装置。 - 請求項1又は請求項2に記載の電気負荷駆動装置において、
前記第1の電流検出信号発生手段は、
一端が前記出力トランジスタの第1出力端子に接続された第1の電流検出用抵抗と、該第1の電流検出用抵抗の他端に一方の出力端子が接続され、他方の出力端子が前記出力トランジスタの第2出力端子に接続されて、前記出力トランジスタに流れる電流に比例したミラー電流を前記第1の電流検出用抵抗に流す第1の電流検出用トランジスタとからなり、前記第1の電流検出用トランジスタの前記一方の出力端子と前記第1の電流検出用抵抗との接続点の電圧を、前記第1の電流検出信号として発生し、
前記第2の電流検出信号発生手段は、
一端が前記出力トランジスタの第2出力端子に接続された第2の電流検出用抵抗と、一方の出力端子が前記出力トランジスタの第1出力端子に接続され、前記第2の電流検出用抵抗の他端に他方の出力端子が接続されて、前記出力トランジスタに流れる電流に比例したミラー電流を前記第2の電流検出用抵抗に流す第2の電流検出用トランジスタとからなり、前記第2の電流検出用トランジスタの前記他方の出力端子と前記第2の電流検出用抵抗との接続点の電圧を、前記第2の電流検出信号として発生すること、
を特徴とする電気負荷駆動装置。 - 請求項1ないし請求項3の何れかに記載の電気負荷駆動装置において、
少なくとも前記出力トランジスタと、前記第1の電流検出信号発生手段と、前記第2の電流検出信号発生手段と、前記過電流検出信号出力手段とを含む出力回路が、1個の半導体集積回路内に形成されていること、
を特徴とする電気負荷駆動装置。 - 請求項4に記載の電気負荷駆動装置において、
前記半導体集積回路内には複数の前記出力回路が形成されていること、
を特徴とする電気負荷駆動装置。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000110978A JP4089125B2 (ja) | 2000-04-12 | 2000-04-12 | 電気負荷駆動装置 |
US09/828,123 US6472910B2 (en) | 2000-04-12 | 2001-04-09 | Electrical load driving device |
DE10118144A DE10118144B4 (de) | 2000-04-12 | 2001-04-11 | Ansteuervorrichtung für eine elektrische Last |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000110978A JP4089125B2 (ja) | 2000-04-12 | 2000-04-12 | 電気負荷駆動装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2001298849A JP2001298849A (ja) | 2001-10-26 |
JP4089125B2 true JP4089125B2 (ja) | 2008-05-28 |
Family
ID=18623398
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000110978A Expired - Fee Related JP4089125B2 (ja) | 2000-04-12 | 2000-04-12 | 電気負荷駆動装置 |
Country Status (3)
Country | Link |
---|---|
US (1) | US6472910B2 (ja) |
JP (1) | JP4089125B2 (ja) |
DE (1) | DE10118144B4 (ja) |
Families Citing this family (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6944556B1 (en) * | 2001-11-01 | 2005-09-13 | Linear Technology Corporation | Circuits and methods for current measurements referred to a precision impedance |
JP3681374B2 (ja) * | 2002-12-19 | 2005-08-10 | 株式会社日立製作所 | 電流検出装置及びそれを用いたpwmインバータ |
JP4400336B2 (ja) * | 2003-08-27 | 2010-01-20 | 株式会社デンソー | 電子制御装置 |
JP4245567B2 (ja) | 2005-01-17 | 2009-03-25 | 矢崎総業株式会社 | 過電流検出装置 |
US7554276B2 (en) * | 2005-09-21 | 2009-06-30 | International Rectifier Corporation | Protection circuit for permanent magnet synchronous motor in field weakening operation |
JP2007253930A (ja) * | 2006-02-24 | 2007-10-04 | Advics:Kk | 車両用電子制御装置および車両ブレーキ用電子制御装置 |
JP4963891B2 (ja) * | 2006-08-01 | 2012-06-27 | ローム株式会社 | 負荷駆動回路 |
JP2009133815A (ja) * | 2007-10-30 | 2009-06-18 | Denso Corp | 断線検出回路 |
US7688119B2 (en) * | 2008-04-01 | 2010-03-30 | Silicon Laboratories, Inc. | Power supply with digital control loop |
US7924065B2 (en) * | 2008-07-17 | 2011-04-12 | Continental Automotive Gmbh | Control circuit for a power field-effect transistor and method for configuring a control circuit for a power field-effect transistor |
TWI476742B (zh) * | 2010-12-06 | 2015-03-11 | Au Optronics Corp | 多工式驅動電路 |
TWI513142B (zh) * | 2013-04-26 | 2015-12-11 | 立錡科技股份有限公司 | 電源供應控制方法 |
JP6462473B2 (ja) * | 2015-04-24 | 2019-01-30 | 日立オートモティブシステムズ株式会社 | 負荷駆動装置 |
JP6611619B2 (ja) * | 2016-01-12 | 2019-11-27 | アルパイン株式会社 | 電源変動検出装置及び処理システム |
ITUB20160777A1 (it) * | 2016-02-16 | 2017-08-16 | St Microelectronics Srl | Circuito di pilotaggio, dispositivo e procedimento corrispondenti |
JP6809416B2 (ja) * | 2017-08-31 | 2021-01-06 | 株式会社オートネットワーク技術研究所 | 通電制御装置 |
JP7403238B2 (ja) * | 2019-05-31 | 2023-12-22 | 日立Astemo株式会社 | 電子回路およびセンサシステム |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4736267A (en) * | 1986-11-14 | 1988-04-05 | Motorola, Inc. | Fault detection circuit |
SE457182B (sv) * | 1987-04-03 | 1988-12-05 | Ericsson Telefon Ab L M | Anordning bestaaende av en skyddskrets foer att skydda en integrerad krets mot oeverbelastnings- och kortslutningsstroemmar |
US5408141A (en) * | 1993-01-04 | 1995-04-18 | Texas Instruments Incorporated | Sensed current driving device |
US5757214A (en) * | 1995-07-19 | 1998-05-26 | Stoddard; Robert J. | PWM driver for an inductive load with detector of a not regulating PWM condition |
DE69614659T2 (de) * | 1996-02-09 | 2004-04-08 | Co.Ri.M.Me. Consorzio Per La Ricerca Sulla Microelettronica Nel Mezzogiorno | Schaltung mit Überstromschutz für Leistungstransistoren |
US5796278A (en) * | 1996-04-26 | 1998-08-18 | Delco Electronics Corporaiton | Circuitry for controlling load current |
JPH1050996A (ja) * | 1996-08-06 | 1998-02-20 | Nec Corp | 過電流検出回路 |
US5757213A (en) | 1996-08-16 | 1998-05-26 | Delco Electronics Corp. | Multi-configurable output driver |
US5754879A (en) | 1996-09-23 | 1998-05-19 | Motorola, Inc. | Integrated circuit for external bus interface having programmable mode select by selectively bonding one of the bond pads to a reset terminal via a conductive wire |
US5828247A (en) | 1996-12-09 | 1998-10-27 | Delco Electronics Corporation | Externally multi-configurable output driver |
US6400163B1 (en) * | 1999-09-08 | 2002-06-04 | Rolf Melcher | Circuit arrangement for monitoring an electronic switch controlling a load |
-
2000
- 2000-04-12 JP JP2000110978A patent/JP4089125B2/ja not_active Expired - Fee Related
-
2001
- 2001-04-09 US US09/828,123 patent/US6472910B2/en not_active Expired - Lifetime
- 2001-04-11 DE DE10118144A patent/DE10118144B4/de not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US20010030557A1 (en) | 2001-10-18 |
DE10118144A1 (de) | 2001-10-18 |
DE10118144B4 (de) | 2012-02-02 |
US6472910B2 (en) | 2002-10-29 |
JP2001298849A (ja) | 2001-10-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4089125B2 (ja) | 電気負荷駆動装置 | |
JP4483751B2 (ja) | 電源逆接続保護回路 | |
US6400209B1 (en) | Switch circuit with back gate voltage control and series regulator | |
JP4836694B2 (ja) | 電力供給制御装置 | |
US7106126B2 (en) | Semiconductor integrated circuit device | |
JP4570173B2 (ja) | 電力供給制御装置 | |
US7480125B2 (en) | Constant voltage circuit, system power device and method of controlling system power device | |
US6570367B2 (en) | Voltage generator with standby operating mode | |
JP7443679B2 (ja) | 半導体装置 | |
US7180330B2 (en) | Output circuit | |
JP4229656B2 (ja) | 電流制限回路およびそれを備えた出力回路 | |
JP4419270B2 (ja) | 電気負荷駆動用ic | |
US5047751A (en) | Power supply voltage monitoring circuit | |
KR0177539B1 (ko) | 반도체 집적회로 | |
EP0357366B1 (en) | Improved current mirror circuit | |
US7400125B2 (en) | Power supply circuit with series regulator | |
US7696707B2 (en) | Semiconductor integrated circuit device | |
JP5248993B2 (ja) | ブートストラップ回路 | |
US11789061B2 (en) | Integrated circuit and semiconductor device | |
JP5000536B2 (ja) | バーンイン電源供給方法とバーンインボード | |
JP7518150B2 (ja) | 電源用半導体集積回路及び電源システム | |
US7130169B2 (en) | Short circuit protection for a power isolation device and associated diode | |
JP4148243B2 (ja) | 異常検出回路 | |
JP3959924B2 (ja) | 負荷駆動回路 | |
JP4788582B2 (ja) | プルアップ抵抗遮断用mosトランジスタの駆動回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060630 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080124 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080205 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080218 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110307 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120307 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120307 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130307 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140307 Year of fee payment: 6 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |