JP4245567B2 - 過電流検出装置 - Google Patents

Description

本発明は、半導体スイッチを用いた直流回路に流れる過電流を検出する過電流検出装置に係り、特に半導体スイッチのオン抵抗が変化した場合に、これに対応して高精度な過電流検出を可能とする技術に関する。

例えば、直流電源と、モータ、ランプ等の負荷との間にＦＥＴ等の半導体スイッチを設け、該半導体スイッチをオン、オフ制御することにより、負荷の駆動を制御する直流回路では、短絡電流等の過電流が流れた際に、これを検出する過電流検出回路が備えられており、過電流を検出した際には、即時に半導体スイッチを遮断して回路を保護する。

図３は、従来における過電流検出回路が搭載された負荷駆動回路の構成を示す回路図である。同図に示す直流電源ＶＢは、例えば車両に搭載されるバッテリであり、負荷１０１は、例えば車両に搭載されるパワーウインド駆動用のモータ、或いは各種のランプであり、直流電源ＶＢと負荷１０１はＭＯＳ型のＦＥＴ（Ｔ１０１）を介して接続されている。

また、直流電源ＶＢのプラス側出力端子は電圧Ｖ１とされており、且つこのプラス側出力端子はＩＣ回路１０２の端子ａに接続されている。更に、直流電源ＶＢのプラス側出力端子は、抵抗Ｒ１０１、Ｒ１０２の直列回路を介してグランドに接地されており、この接続点（電圧Ｖ４）は、ＩＣ回路１０２の端子ｂに接続される。

また、ＦＥＴ（Ｔ１０１）のゲートは、ＩＣ回路１０２の端子ｃに接続され、ソース（電圧Ｖ２）はＩＣ回路１０２の端子ｄに接続される。

ＩＣ回路１０２は、抵抗Ｒ１０３、ＦＥＴ（Ｔ１０２）、抵抗Ｒ１０５の直列接続回路を備えており、抵抗Ｒ１０３の一端が端子ａ（即ち、直流電源ＶＢのプラス側出力端子）に接続され、抵抗１０５の一端がグランドに接地されている。更に、該ＩＣ回路１０２は、アンプ（ＡＭＰ１０１）を有しており、ＦＥＴ（Ｔ１０２）のドレイン（電圧Ｖ３）がアンプ（ＡＭＰ１０１）のプラス側入力端子に接続され、端子ｄ、即ちＦＥＴ（Ｔ１０１）のソース（電圧Ｖ２）がアンプ（ＡＭＰ１０１）のマイナス側入力端子に接続され、該アンプ（ＡＭＰ１０１）の出力端子は、ＦＥＴ（Ｔ１０２）のゲートに接続されている。

また、比較器（ＣＭＰ１０１）を備えており、ＦＥＴ（Ｔ１０２）のソースが比較器（ＣＭＰ１０１）のマイナス側入力端子に接続され、端子ｂ、即ち、抵抗Ｒ１０１とＲ１０２の接続点が比較器（ＣＭＰ１０１）のプラス側入力端子に接続されている。

更に、ＩＣ回路１０２は、ドライバ回路１０３を備えており、該ドライバ回路１０３の出力端子は、抵抗Ｒ１１０を介して端子ｃ、即ちＦＥＴ（Ｔ１０１）のゲートに接続されている。

そして、ドライバ回路１０３の出力信号を制御することにより、ＦＥＴ（Ｔ１０１）のゲートに駆動信号を供給し、該ＦＥＴ（Ｔ１０１）のオン、オフを切り換える。

ここで、ＦＥＴ（Ｔ１０１）がオンとされたときの、該ＦＥＴ（Ｔ１０１）のドレイン、ソース間電圧ＶDSは、ＦＥＴ（Ｔ１０１）のオン抵抗をＲon、ドレイン電流をＩＤとすると、次の（１）式で示すことができる。

ＶDS＝Ｖ１−Ｖ２＝Ｒon＊ＩＤ ・・・（１）
そして、ＩＣ回路１０２内部のアンプ（ＡＭＰ１０１）は、電圧Ｖ２と電圧Ｖ３が等しくなるようにＦＥＴ（Ｔ１０２）のゲートに制御信号を出力して、抵抗Ｒ１０３からなる直列回路に流す電流Ｉ１を制御するので、抵抗Ｒ１０３の両端に生じる電圧は、上記のドレイン、ソース間電圧ＶDSに等しくなるように制御される。

更に、例えば、抵抗Ｒ１０５の抵抗値を抵抗Ｒ１０３の抵抗値の１００倍の大きさとなるように設定すれば（例えば、Ｒ１０３＝１００Ω、Ｒ１０５＝１０ＫΩ）、電圧Ｖ５は電圧ＶDSを１００倍に増幅した電圧となる。これは、以下の（２）式で示すことができる。

Ｖ５＝（Ｒ５／Ｒ３）＊Ｒon＊ＩＤ ・・・（２）
そして、電圧Ｖ５は比較器（ＣＭＰ１０１）のマイナス側入力端子に供給され、且つ、プラス側入力端子には直流電源ＶＢの電圧を抵抗Ｒ１０１とＲ１０２で分圧した電圧（基準電圧）Ｖ４が供給されるので、電圧Ｖ５が電圧Ｖ４を上回ると比較器（ＣＭＰ１０１）の出力信号が反転する。即ち、負荷１０１に過電流が流れて電流ＩＤが増大すると、上記の（２）式により電圧Ｖ５が増大し、電圧Ｖ４を上回って比較器（ＣＭＰ１０１）の出力信号が反転するので、この信号を検出してＦＥＴ（Ｔ１０１）を遮断すれば、負荷１０１及びこれに接続される回路を保護することができる。

ここで、半導体スイッチが制御する負荷にはいろいろな種類があり、負荷の種類、特に負荷電流の大きさに合わせてＦＥＴを選択することになる。従って、ＦＥＴ（Ｔ１０１）の種類が変わるとオン抵抗Ｒonが変更になるので、上記の（２）式から理解されるように電圧Ｖ５が変化する。また、負荷１０１が同一であれば、過電流と判定する際の電流ＩＤの大きさは変化しないので、同一の電流ＩＤで過電流と判定するためには、新たなオン抵抗Ｒonに対応するように、（Ｒ５／Ｒ３）の値を変更するか、或いは、過電流判定するための基準電圧Ｖ４を変更する必要がある。

これらの変更は、ＩＣ回路１０２の内部で行うことはできないので、ＩＣ回路１０２の外部で行わなければならず、抵抗Ｒ１０１，Ｒ１０２をＩＣ回路１０２の内部に組み込むことができない。

しかしながら、抵抗Ｒ１０１，Ｒ１０２をＩＣ回路１０２の外部に設ける構成とすると、そのためにはＩＣ回路１０２の接続端子が少なくとも１個（端子ｂ）必要となる。図３では、説明の簡略化のため１個の負荷回路のみを示しているが、実際には、車両用の計装設備を想定すると１０個、或いはそれ以上の負荷回路が存在することになり、このような場合にはＩＣ回路１０２の接続端子が１０個以上も多く必要になってしまい、ＩＣパッケージの大型化、チップサイズの大型化、そしてコストアップにつながるという欠点がある。

上述したように、負荷回路に設ける半導体スイッチとしてのＦＥＴ（Ｔ１０１）を変更することにより、オン抵抗Ｒonが変化した場合には、新たなオン抵抗Ｒonに対応するように、希望する過電流判定値を設定する必要がある。このためには、抵抗Ｒ１０１，Ｒ１０２の抵抗値を変更して過電流判定値を設定する必要があり、この操作はＩＣ回路１０２の外部で行わなければならず、ＩＣ回路１０２に２個の調整用の端子（端子ａ，ｂ）を設ける必要があり、パッケージの大型化につながるという問題があった。

本発明はこのような従来の課題を解決するためになされたものであり、その目的とするところは、集積回路（ＩＣ回路）が大型化することなく、且つ簡易な方法でオン抵抗Ｒonの変化に対応した過電流判定値を設定することのできる過電流検出装置を提供することにある。

上記目的を達成するため、本願請求項１に記載の発明は、 直流電源及び負荷を備え、半導体スイッチを用いて前記負荷のオン、オフを制御する負荷回路の、過電流を検出する過電流検出装置において、前記半導体スイッチと分離して構成した集積回路に、前記半導体スイッチに駆動信号を出力するドライバ回路と、前記直流電源から基準電圧（Ｖ４）を生成する基準電圧生成回路（Ｒ１，Ｒ２）と、前記直流電源電圧に比例した電流を生成する定電流生成回路（Ｒ４，Ｔ３，Ｔ４）と、を内蔵し、前記集積回路の外部に、電圧降下生成用抵抗（Ｒ６）を配置し、前記半導体スイッチ導通時の電圧降下（ＶDS）と、前記電圧降下生成用抵抗（Ｒ６）に前記定電流生成回路が生成した電流を通電することにより生じた電圧降下と、の加算電圧に対応した電圧を判定電圧（Ｖ５）として生成し、前記集積回路に、更に、前記判定電圧と前記基準電圧とを比較し、前記判定電圧が前記基準電圧を上回った際に前記ドライバ回路に前記半導体スイッチの遮断指令信号を出力する比較回路（ＣＭＰ１）を内蔵したことを特徴とする。

請求項２に記載の発明は、前記集積回路は、前記ドライバ回路と前記半導体スイッチを接続するための第１の端子と、前記基準電圧生成回路と前記直流電源とを接続するための第２の端子と、前記電圧降下生成用抵抗と前記定電流生成回路とを接続するための第３の端子の、３つの接続用端子を備えることを特徴とする。

請求項３に記載の発明は、前記定電流生成回路は、前記直流電源電圧に比例した電流と等しい電流を生成して、前記電圧降下生成用抵抗に流すカレントミラーを備えることを特徴とする。

請求項４に記載の発明は、前記半導体スイッチは、ＭＯＳＦＥＴであることを特徴とする。

本願請求項１の発明では、負荷回路に流れる電流の過電流判定値を、電圧降下生成用抵抗の値を調整することにより、任意に設定することができるので、半導体スイッチのオン抵抗Ｒonを変更する必要が発生した場合でも、電圧降下生成用抵抗により、所望の過電流判定値を設定することができ、高精度な過電流判定値の設定が可能となる。

また、電圧降下生成用抵抗のみが集積回路の外側に設けられ、その他の回路が集積回路内に設けられるので、装置全体の小型軽量化を図ることができる。

請求項２の発明では、集積回路と負荷回路とを接続するための端子が、第１の端子〜第３の端子の３つとなるので、端子数を削減することができ、集積回路を小型化することができる。これにより、装置全体のコストダウンを図ることができる。

請求項３の発明では、カレントミラー回路により、電圧降下生成用抵抗に発生する電圧降下分を設定することができるので、簡単且つ高精度な電圧降下設定が可能となる。

請求項４の発明では、半導体スイッチとしてＭＯＳＦＥＴを用いるので、過電流発生時において確実にＭＯＳＦＥＴを保護することができる。

以下、本発明の実施形態を図面を参照しながら説明する。図１は、本発明の一実施形態に係る過電流検出装置が採用された負荷回路の構成を示す回路図である。

同図に示すように、この負荷回路は、直流電源ＶＢと、ＭＯＳ型のＦＥＴ（Ｔ１；半導体スイッチ）と、負荷１と、の直列接続回路を有しており、ＦＥＴ（Ｔ１）のオン、オフを切り換えることにより、負荷１の駆動を制御する。

直流電源ＶＢは、例えば車両に搭載されるバッテリであり、負荷１は車両に搭載されるパワーウインド駆動用のモータ或いは各種のランプである。また、この負荷回路は、ＩＣ回路（集積回路）２を備えており、該ＩＣ回路２によりＦＥＴ（Ｔ１）の駆動が制御される。

ＦＥＴ（Ｔ１）のドレインと直流電源ＶＢとの接続点Ｐ１（電圧Ｖ１）は、ＩＣ回路２の端子ａ（第２の端子）に接続され、ＦＥＴ（Ｔ１）のソースと負荷１との接続点Ｐ２（電圧Ｖ２）は、抵抗Ｒ６（電圧降下生成用抵抗）を介してＩＣ回路２の端子ｄ（第３の端子）に接続され、且つ、ＦＥＴ（Ｔ１）のゲートはＩＣ回路２の端子ｃ（第１の端子）に接続されている。

ＩＣ回路２は、抵抗Ｒ１と抵抗Ｒ２の直列接続回路を備えており、抵抗Ｒ１の一端は端子ａに接続され、抵抗Ｒ２の一端はグランドに接地されている。また、抵抗Ｒ１とＲ２の接続点Ｐ４（電圧Ｖ４）は、比較器（ＣＭＰ１）のプラス側入力端子に接続されている。

更に、ＩＣ回路２は、抵抗Ｒ３、ＦＥＴ（Ｔ２）、及び抵抗Ｒ５からなる直列接続回路を有しており、抵抗Ｒ３の一端は端子ａに接続され、抵抗Ｒ５の一端はグランドに接地されている。抵抗Ｒ３とＦＥＴ（Ｔ２）との接続点Ｐ３（電圧Ｖ３）は、アンプ（ＡＭＰ１）のプラス側入力端子に接続され、該アンプ（ＡＭＰ１）のマイナス側入力端子は、端子ｄに接続されている。

更に、アンプ（ＡＭＰ１）の出力端子は、ＦＥＴ（Ｔ２）ゲートに接続されている。また、ＦＥＴ（Ｔ２）と抵抗Ｒ５の接続点Ｐ５（電圧Ｖ５）は、比較器（ＣＭＰ１）のマイナス側入力端子に接続されている。

また、ＩＣ回路２は、ドライバ回路３を有しており、該ドライバ回路３の出力端子は、抵抗Ｒ１０を介して端子ｃに接続されている。更に、トランジスタＴ３，Ｔ４からなるカレントミラー回路を備え、トランジスタＴ３のコレクタは抵抗Ｒ４を介して端子ａに接続され、トランジスタＴ４のコレクタは端子ｄ、即ちアンプ（ＡＭＰ１）のマイナス側入力端子（点Ｐ６，電圧Ｖ６）に接続され、各トランジスタＴ３，Ｔ４のエミッタはグランドに接地されている。

比較器（ＣＭＰ１）の出力端子は、過電流検出信号として図示省略の過電流保護回路に出力され、過電流が検出された際にはドライバ回路３に駆動停止指令を出力する機能を備えている。

ここで、抵抗Ｒ１，Ｒ２が基準電圧生成回路を構成し、抵抗Ｒ４，Ｒ６及びトランジスタＴ３，Ｔ４が電圧降下発生回路を構成し、抵抗Ｒ３，Ｒ５、ＦＥＴ（Ｔ２）、アンプ（ＡＭＰ１）が判定電圧生成回路を構成し、比較器（ＣＭＰ１）が比較回路を構成する。更に、抵抗Ｒ４及びトランジスタＴ３，Ｔ４が定電流生成回路を構成する。

次に、上述のように構成された本実施形態に係る過電流検出装置の作用について説明する。ドライバ回路３の制御下でＦＥＴ（Ｔ１）に駆動信号が出力されると、該ＦＥＴ（Ｔ１）がオンとなり、電流ＩＤが流れて負荷１が駆動する。これと並行して抵抗Ｒ３，ＦＥＴ（Ｔ２），抵抗Ｒ５からなる直列接続回路に電流Ｉ１が流れる。

ここで、アンプ（ＡＭＰ１）のプラス側入力端子には点Ｐ３の電圧Ｖ３が入力され、マイナス側入力端子には端子ｄ、即ち点Ｐ６の電圧Ｖ６が入力されるので、これらの電圧の差分（Ｖ３−Ｖ６）に応じた出力信号がＦＥＴ（Ｔ２）のゲートに出力され、この差分値が零となるように、即ち電圧Ｖ３と電圧Ｖ６とが等しくなるように、電流Ｉ１が制御される。従って、ＦＥＴ（Ｔ１）のドレイン、ソース間電圧ＶDSと抵抗Ｒ６の両端に生じる電圧との合計が、抵抗Ｒ３の両端に生じる電圧と等しくなるように制御される。

更に、抵抗Ｒ３と直列接続された抵抗Ｒ５にも電流Ｉ１が流れるので、抵抗Ｒ３とＲ５の抵抗値に比例した大きさの電圧が抵抗Ｒ５の両端に発生する。例えば、抵抗Ｒ３の抵抗値が１００Ωで、抵抗Ｒ５の抵抗値が１０ＫΩである場合には、抵抗Ｒ５に生じる電圧Ｖ５は、抵抗Ｒ３の両端に生じる電圧の１００倍の大きさとなる。

従って、電圧Ｖ５は、上記の電圧ＶDSと抵抗Ｒ６の両端に生じる電圧との合計の電圧を増幅した電圧となり、負荷回路に過電流が発生して電圧ＶDSが増大すると、電圧Ｖ５が上昇し、該電圧Ｖ５が基準電圧Ｖ４を上回ると、比較器（ＣＭＰ１）の出力信号が反転して過電流の発生を検知する。そして、ドライバ回路３は、この過電流検知信号を受けてＦＥＴ（Ｔ１）への駆動信号の供給を遮断して、該ＦＥＴ（Ｔ１）をオフとし、負荷回路を過電流から保護することができる。

また、背景技術で説明したように、制御する負荷１に応じてＦＥＴ（Ｔ１）の種類が変わると、オン抵抗Ｒonが変更になる。従って、Ｒon＊ＩＤで示されるドレイン、ソース間の電圧ＶDSも、各素子ごとにばらつきが生じる。

以下、ＦＥＴ（Ｔ１）のオン抵抗Ｒonにばらつきが発生する場合でも、常に同一の大きさとなる過電流で回路を遮断させるための手法について説明する。

上記したように、ＩＣ回路２内には抵抗Ｒ４、及びトランジスタＴ３，Ｔ４からなるカレントミラーが設けられている。そして、抵抗Ｒ４には、直流電源ＶＢの電圧Ｖ１が印加されるので、電流Ｉ２が流れる。この際、電流Ｉ２は次の（３）式で示すことができる。

Ｉ２＝（Ｖ１−０．６）／Ｒ４ ・・・（３）
但し、トランジスタＴ３のベース、エミッタ間電圧を０．６Ｖとする。

従って、電流Ｉ２は電圧Ｖ１と抵抗Ｒ４で決定される定電流となり、トランジスタＴ３，Ｔ４により形成されるカレントミラー回路により、トランジスタＴ４のコレクタ電流が電流Ｉ２に等しくなる。この際、トランジスタＴ４のコレクタ電流は、抵抗Ｒ６を介して流れるので、抵抗Ｒ６に、Ｒ６＊Ｉ２の電圧降下を発生させることになる。

ここで、上記したように、ＦＥＴ（Ｔ１）のドレイン、ソース間電圧ＶDSと抵抗Ｒ６の両端に生じる電圧、即ちＲ６＊Ｉ２との合計が、抵抗Ｒ３の両端に生じる電圧と等しくなるように電流Ｉ１が制御されるので、次の（４）式が成立する。

Ｖ１−Ｖ３＝ＶDS＋Ｒ６＊Ｉ２ ・・・（４）
ここで、Ｒ５／Ｒ３＝ｍとすると、次の（５）式が得られる。

Ｖ５＝ｍ（ＶDS＋Ｒ６＊Ｉ２）
＝ｍ（Ｒon＊ＩＤ＋Ｒ６＊Ｉ２） ・・・（５）
ここで、負荷回路に流れる電流ＩＤが過電流であると判定する際の電流値を過電流判定値Ｉovcとすると、ＩＤ＝Ｉovcのときに、比較器（ＣＭＰ１）の出力が反転する必要がある。従って、ＩＤ＝ＩovcのときにＶ５＝Ｖ４となる。よって、（５）式より次の（６）式が得られる。

Ｖ５＝ｍ（Ｒon＊Ｉovc＋Ｒ６＊Ｉ２）＝Ｖ４ ・・・（６）
（６）式を変形すると、次の（７）式が得られる。

Ｉovc＝（Ｖ４／ｍ−Ｒ６＊Ｉ２）／Ｒon ・・・（７）
（７）式において、Ｖ４，ｍ，Ｉ２は、ＩＣ回路２内部の回路により設定される固有値であるが、抵抗Ｒ６はＩＣ回路２外部に設置された抵抗であるので、Ｒonの変化に対して抵抗Ｒ６の値を選択することにより、過電流と判定する際の電流値Ｉovcを調整することができる。

次に、過電流判定値ＩovcとＦＥＴ（Ｔ１）のオン抵抗Ｒonから、抵抗Ｒ６の値を設定する手法について説明する。図２は、抵抗Ｒ６の値を０〜６００Ωまで１００Ω単位で変化させた際の、オン抵抗Ｒonと過電流判定値Ｉovcとの関係を示す特性図である。なお、Ｒ１＝２０ＫΩ、Ｒ２＝４０ＫΩ、Ｒ３＝１００Ω、Ｒ４＝１２０ＫΩ、Ｒ５＝１０ＫΩ、Ｖ１＝１２．５Ｖとしている。

Ｒ６＝０Ωの曲線は、過電流判定値の調整機能を備えない場合を示しており、ＩＣ回路２が固定されると、オン抵抗Ｒonと過電流判定値Ｉovcとの関係は一義的に決まることになる。即ち、オン抵抗Ｒonが決まれば過電流判定値Ｉovcが決まってしまい、過電流判定値Ｉovcの設定自由度はない。

本実施形態では、抵抗Ｒ６の値を種々変更することによる調整機能を備えているので、抵抗Ｒ６を０〜６００Ωの範囲で選択すると、同一のオン抵抗Ｒonに対して過電流判定値Ｉovcを適宜選択することができる。例えば、Ｒon＝４ｍΩのＦＥＴ（Ｔ１）を使用した場合には、Ｉovc＝５．９６〜２０．８Ａの範囲で任意の過電流判定値を設定することができる。

なお、図３に示すように、オン抵抗Ｒonが大きくなると調整範囲が狭くなり（５Ａ以下の範囲）、大きい値の過電流判定値Ｉovcを選択することができなくなるが、オン抵抗Ｒonが大きいということはＦＥＴ容量が小さいということであり、そもそも大電流を流すことができない。従って、過電流判定値としては５Ａ以下で十分対応することができる。

このようにして、本実施形態に係る過電流検出装置では、ＩＣ回路２内にトランジスタＴ３，Ｔ４からなるカレントミラーを備え、抵抗Ｒ４に流れる電流Ｉ２と等しい電流が、ＩＣ回路２の外部に設けられた抵抗Ｒ６に流れるようにしている。このため、抵抗Ｒ６には、Ｉ２＊Ｒ６となる電圧降下が生じ、ＦＥＴ（Ｔ１）のソース電圧Ｖ２からこの電圧降下分だけ減じた電圧Ｖ６を用いて、過電流判定用の電圧Ｖ５を生成するようにしているので、抵抗Ｒ６の値を適宜変更することにより、負荷回路の過電流判定値Ｉovcを任意の大きさに調整することができる。

従って、ＦＥＴ（Ｔ１）のオン抵抗Ｒonが変化した場合であっても、抵抗Ｒ６の値を調整することにより、常に所望の過電流判定値Ｉovcに設定することができる。また、背景技術で説明した図３の回路と比較して、ＩＣ回路２と負荷回路との接続端子が減少している。即ち、図３に示した回路ではＩＣ回路１０２はａ〜ｄの４つの端子を備えていたのに対し、本実施形態に係る図１に示す回路では、ＩＣ回路２は、ａ、ｃ、ｄの３つの端子（第１の端子〜第３の端子）を備えた構成となっている。

このため、ＩＣ回路２が有する端子数を削減することができ、ＩＣ回路２のパッケージを小型化することができ、コストダウンを図ることができる。また、ＩＣ回路２の外部に設ける部品が抵抗Ｒ６の１個のみとなるので、部品点数の削減を図ることができる。

オン抵抗Ｒonが異なる種々の半導体素子を用いた場合でも、確実に所定の過電流値で回路を遮断させる技術として極めて有用である。

本発明の一実施形態に係る過電流検出装置、及び負荷回路を示す回路図である。 抵抗Ｒ６の値を０〜６００Ωまで１００Ω単位で変化させた際の、オン抵抗Ｒonと過電流判定値Ｉovcとの関係を示す特性図である。 従来における過電流検出装置、及び負荷回路を示す回路図である。

符号の説明

１ 負荷
２ ＩＣ回路
３ ドライバ回路
Ｔ１ ＦＥＴ（半導体スイッチ）
Ｔ２ ＦＥＴ
ＡＭＰ１ アンプ
ＣＭＰ１ 比較器
Ｔ３，Ｔ４ トランジスタ
ＶＢ 直流電源

Claims (4)

1. 直流電源及び負荷を備え、半導体スイッチを用いて前記負荷のオン、オフを制御する負荷回路の、過電流を検出する過電流検出装置において、
   前記半導体スイッチと分離して構成した集積回路に、
   前記半導体スイッチに駆動信号を出力するドライバ回路と、
   前記直流電源から基準電圧（Ｖ４）を生成する基準電圧生成回路と、
   前記直流電源電圧に比例した電流を生成する定電流生成回路と、を内蔵し、
   前記集積回路の外部に、電圧降下生成用抵抗（Ｒ６）を配置し、
   前記半導体スイッチ導通時の電圧降下（ＶDS）と、前記電圧降下生成用抵抗（Ｒ６）に前記定電流生成回路が生成した電流を通電することにより生じた電圧降下と、の加算電圧に対応した電圧を判定電圧（Ｖ５）として生成し、
   前記集積回路に、更に、前記判定電圧と前記基準電圧とを比較し、前記判定電圧が前記基準電圧を上回った際に前記ドライバ回路に前記半導体スイッチの遮断指令信号を出力する比較回路（ＣＭＰ１）を内蔵したことを特徴とする過電流検出装置。
2. 前記集積回路は、前記ドライバ回路と前記半導体スイッチを接続するための第１の端子と、前記基準電圧生成回路と前記直流電源とを接続するための第２の端子と、前記電圧降下生成用抵抗と前記定電流生成回路とを接続するための第３の端子の、３つの接続用端子を備えることを特徴とする請求項１に記載の過電流検出装置。
3. 前記定電流生成回路は、前記直流電源電圧に比例した電流と等しい電流を生成して、前記電圧降下生成用抵抗に流すカレントミラーを備えることを特徴とする請求項１または請求項２のいずれかに記載の過電流検出装置。
4. 前記半導体スイッチは、ＭＯＳＦＥＴであることを特徴とする請求項１〜請求項３のいずれか１項に記載の過電流検出装置。

Images