JP2001298849A - 電気負荷駆動装置 - Google Patents
電気負荷駆動装置Info
- Publication number
- JP2001298849A JP2001298849A JP2000110978A JP2000110978A JP2001298849A JP 2001298849 A JP2001298849 A JP 2001298849A JP 2000110978 A JP2000110978 A JP 2000110978A JP 2000110978 A JP2000110978 A JP 2000110978A JP 2001298849 A JP2001298849 A JP 2001298849A
- Authority
- JP
- Japan
- Prior art keywords
- output
- current detection
- current
- voltage
- detection signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
- H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
- H03K17/693—Switching arrangements with several input- or output-terminals, e.g. multiplexers, distributors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/06—Modifications for ensuring a fully conducting state
- H03K17/063—Modifications for ensuring a fully conducting state in field-effect transistor switches
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
- H03K17/082—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit
- H03K17/0822—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit in field-effect transistor switches
Landscapes
- Electronic Switches (AREA)
- Logic Circuits (AREA)
- Emergency Protection Circuit Devices (AREA)
- Combined Controls Of Internal Combustion Engines (AREA)
- Control Of Voltage And Current In General (AREA)
Abstract
(57)【要約】
【課題】 電気負荷に駆動電流を供給する出力トランジ
スタの出力形態を、ハイサイドとロウサイドとの何れに
設定した場合でも、負荷電源の電圧変動に拘わらず出力
トランジスタの過電流検出を正確に行える電気負荷駆動
装置を提供する。 【解決手段】 この装置では、：出力トランジスタ
（ＦＥＴ）４１をハイサイド駆動手段として機能させる
場合、そのゲートに駆動信号Ａａに応じてバッテリ電圧
（以下単にＶＢ）よりも高い昇圧電圧ＶＣＰを供給し、
：ＦＥＴ４１をロウサイド駆動手段として機能させる
場合、そのゲートに駆動信号Ａａに応じてＶＢを供給す
る。更にの場合には、ＶＢを基準にＦＥＴ４１の電流
に比例して低くなる検出電圧Ｖ１と、ＶＢ基準の判定電
圧Ｖｒｅｆ１とが比較され、の場合には、接地電位を
基準にＦＥＴ４１の電流に比例して高くなる検出電圧Ｖ
２と、接地電位基準の判定電圧Ｖｒｅｆ２とが比較され
て、過電流検出が行われる。
スタの出力形態を、ハイサイドとロウサイドとの何れに
設定した場合でも、負荷電源の電圧変動に拘わらず出力
トランジスタの過電流検出を正確に行える電気負荷駆動
装置を提供する。 【解決手段】 この装置では、：出力トランジスタ
（ＦＥＴ）４１をハイサイド駆動手段として機能させる
場合、そのゲートに駆動信号Ａａに応じてバッテリ電圧
（以下単にＶＢ）よりも高い昇圧電圧ＶＣＰを供給し、
：ＦＥＴ４１をロウサイド駆動手段として機能させる
場合、そのゲートに駆動信号Ａａに応じてＶＢを供給す
る。更にの場合には、ＶＢを基準にＦＥＴ４１の電流
に比例して低くなる検出電圧Ｖ１と、ＶＢ基準の判定電
圧Ｖｒｅｆ１とが比較され、の場合には、接地電位を
基準にＦＥＴ４１の電流に比例して高くなる検出電圧Ｖ
２と、接地電位基準の判定電圧Ｖｒｅｆ２とが比較され
て、過電流検出が行われる。
Description
【０００１】
【発明の属する技術分野】本発明は、出力トランジスタ
が外部からの駆動信号に応じて電気負荷に駆動電流を流
す電気負荷駆動装置に関し、特に、その出力形態をハイ
サイド出力形態とロウサイド出力形態とに切り替えるこ
とが可能な電気負荷駆動装置に関する。
が外部からの駆動信号に応じて電気負荷に駆動電流を流
す電気負荷駆動装置に関し、特に、その出力形態をハイ
サイド出力形態とロウサイド出力形態とに切り替えるこ
とが可能な電気負荷駆動装置に関する。
【０００２】
【従来の技術】従来より、例えば自動車に搭載されるエ
ンジン制御装置やトランスミッション制御装置などの車
両用電子制御装置は、リレーやソレノイドといった様々
な電気負荷を車両の運転状態に応じて駆動することによ
り制御対象を制御しているが、電気負荷に駆動電流を供
給するための駆動形態は、その電気負荷の種類や用途に
よって異なり、ハイサイド駆動形態とロウサイド駆動形
態との何れかが採られている。
ンジン制御装置やトランスミッション制御装置などの車
両用電子制御装置は、リレーやソレノイドといった様々
な電気負荷を車両の運転状態に応じて駆動することによ
り制御対象を制御しているが、電気負荷に駆動電流を供
給するための駆動形態は、その電気負荷の種類や用途に
よって異なり、ハイサイド駆動形態とロウサイド駆動形
態との何れかが採られている。
【０００３】即ち、ハイサイド駆動形態の場合には、電
気負荷の一端が負荷電源の低電位側（車両では、一般に
バッテリのマイナス端子の電位である接地電位）に接続
されると共に、電気負荷の他端が電子制御装置に接続さ
れ、電子制御装置側から電気負荷へ駆動電流を流し出す
こととなる。
気負荷の一端が負荷電源の低電位側（車両では、一般に
バッテリのマイナス端子の電位である接地電位）に接続
されると共に、電気負荷の他端が電子制御装置に接続さ
れ、電子制御装置側から電気負荷へ駆動電流を流し出す
こととなる。
【０００４】また、ロウサイド駆動形態の場合には、電
気負荷の一端が負荷電源の高電位側（車両では、一般に
バッテリのプラス端子の電位であるバッテリ電圧）に接
続されると共に、電気負荷の他端が電子制御装置に接続
され、電気負荷側から電子制御装置側へと駆動電流を引
き込むこととなる。
気負荷の一端が負荷電源の高電位側（車両では、一般に
バッテリのプラス端子の電位であるバッテリ電圧）に接
続されると共に、電気負荷の他端が電子制御装置に接続
され、電気負荷側から電子制御装置側へと駆動電流を引
き込むこととなる。
【０００５】そして、従来の車両用電子制御装置では、
通電対象の電気負荷の駆動形態のみに対応する駆動手段
（ハイサイド駆動手段又はロウサイド駆動手段）を回路
基板上に夫々配置するようにしていたため、電気負荷の
駆動形態が変わった場合には、大幅なハードウエア変更
が必要となっていた。
通電対象の電気負荷の駆動形態のみに対応する駆動手段
（ハイサイド駆動手段又はロウサイド駆動手段）を回路
基板上に夫々配置するようにしていたため、電気負荷の
駆動形態が変わった場合には、大幅なハードウエア変更
が必要となっていた。
【０００６】そこで、例えば米国特許第５８２８２４７
号には、出力形態をプログラム的にハイサイド出力形態
とロウサイド出力形態とに切り替えることが可能なもの
が提案されている。具体的に説明すると、上記米国特許
に記載の電気負荷駆動装置は、電気負荷に駆動電流を供
給する出力トランジスタとして、１つのＮチャネルＭＯ
ＳＦＥＴを備えており、そのＦＥＴのソースが接地電位
に接続され且つ一端がバッテリ電圧に接続された電気負
荷の他端にＦＥＴのドレインが接続されて、そのＦＥＴ
のドレインから電気負荷の駆動電流を引き込む場合、即
ちＦＥＴをロウサイド駆動手段として用いる場合には、
そのＦＥＴのゲートにバッテリ電圧を供給して該ＦＥＴ
をオンさせ、バッテリ電圧にＦＥＴのドレインが接続さ
れ且つ一端が接地電位に接続された電気負荷の他端にＦ
ＥＴのソースが接続されて、そのＦＥＴのソースから電
気負荷へ駆動電流を流し出す場合、即ちＦＥＴをハイサ
イド駆動手段として用いる場合には、そのＦＥＴのゲー
トにバッテリ電圧を昇圧した電圧を供給して該ＦＥＴを
オンさせるように構成されている。尚、ＦＥＴをハイサ
イド駆動手段として用いる場合に、そのゲートへバッテ
リ電圧よりも高い昇圧電圧を供給するようにしているの
は、ハイサイド出力形態の場合にＦＥＴを確実にオンさ
せるためである。
号には、出力形態をプログラム的にハイサイド出力形態
とロウサイド出力形態とに切り替えることが可能なもの
が提案されている。具体的に説明すると、上記米国特許
に記載の電気負荷駆動装置は、電気負荷に駆動電流を供
給する出力トランジスタとして、１つのＮチャネルＭＯ
ＳＦＥＴを備えており、そのＦＥＴのソースが接地電位
に接続され且つ一端がバッテリ電圧に接続された電気負
荷の他端にＦＥＴのドレインが接続されて、そのＦＥＴ
のドレインから電気負荷の駆動電流を引き込む場合、即
ちＦＥＴをロウサイド駆動手段として用いる場合には、
そのＦＥＴのゲートにバッテリ電圧を供給して該ＦＥＴ
をオンさせ、バッテリ電圧にＦＥＴのドレインが接続さ
れ且つ一端が接地電位に接続された電気負荷の他端にＦ
ＥＴのソースが接続されて、そのＦＥＴのソースから電
気負荷へ駆動電流を流し出す場合、即ちＦＥＴをハイサ
イド駆動手段として用いる場合には、そのＦＥＴのゲー
トにバッテリ電圧を昇圧した電圧を供給して該ＦＥＴを
オンさせるように構成されている。尚、ＦＥＴをハイサ
イド駆動手段として用いる場合に、そのゲートへバッテ
リ電圧よりも高い昇圧電圧を供給するようにしているの
は、ハイサイド出力形態の場合にＦＥＴを確実にオンさ
せるためである。
【０００７】そして、こうした電気負荷駆動装置によれ
ば、その出力形態を、ハイサイド出力形態とロウサイド
出力形態との何れかに任意に設定することができ、電気
負荷の駆動形態の変更に対して柔軟に対応することがで
きるようになる。
ば、その出力形態を、ハイサイド出力形態とロウサイド
出力形態との何れかに任意に設定することができ、電気
負荷の駆動形態の変更に対して柔軟に対応することがで
きるようになる。
【０００８】
【発明が解決しようとする課題】ところで、一般に、電
子制御装置に設けられて電気負荷に駆動電流を供給する
駆動装置では、電気負荷が短絡状態となって出力トラン
ジスタに過電流が流れた場合には、その異常を検出して
出力トランジスタを強制的にオフさせる等のフェイルセ
ーフ処置を行う必要がある。
子制御装置に設けられて電気負荷に駆動電流を供給する
駆動装置では、電気負荷が短絡状態となって出力トラン
ジスタに過電流が流れた場合には、その異常を検出して
出力トランジスタを強制的にオフさせる等のフェイルセ
ーフ処置を行う必要がある。
【０００９】特に、車両においては、負荷への駆動電流
の電力源である負荷電源がバッテリであり、そのバッテ
リの電圧は常に一定ではないため、負荷電源の電圧が変
動しても、出力トランジスタに流れる電流が過電流状態
になったことを正確に検出することのできる過電流検出
機構が必要となる。
の電力源である負荷電源がバッテリであり、そのバッテ
リの電圧は常に一定ではないため、負荷電源の電圧が変
動しても、出力トランジスタに流れる電流が過電流状態
になったことを正確に検出することのできる過電流検出
機構が必要となる。
【００１０】そして、このようなことから、出力形態を
ハイサイド出力形態とロウサイド出力形態とに切替可能
な電気負荷駆動装置を実用化する場合には、出力形態を
ハイサイド出力形態とロウサイド出力形態との何れに設
定した場合にでも、且つ、負荷電源の電圧が変動して
も、出力トランジスタの過電流状態を正確に検出可能な
過電流検出機構が必要となるが、上記米国特許第５８２
８２４７号には記載が無く、そのような過電流検出機構
が望まれていた。
ハイサイド出力形態とロウサイド出力形態とに切替可能
な電気負荷駆動装置を実用化する場合には、出力形態を
ハイサイド出力形態とロウサイド出力形態との何れに設
定した場合にでも、且つ、負荷電源の電圧が変動して
も、出力トランジスタの過電流状態を正確に検出可能な
過電流検出機構が必要となるが、上記米国特許第５８２
８２４７号には記載が無く、そのような過電流検出機構
が望まれていた。
【００１１】そこで、本発明は、電気負荷に駆動電流を
供給する出力トランジスタの出力形態を、ハイサイド出
力形態とロウサイド出力形態との何れに設定した場合に
でも、負荷電源の電圧変動に拘わらず、出力トランジス
タの過電流状態を正確に検出することができる電気負荷
駆動装置を提供することを目的としている。
供給する出力トランジスタの出力形態を、ハイサイド出
力形態とロウサイド出力形態との何れに設定した場合に
でも、負荷電源の電圧変動に拘わらず、出力トランジス
タの過電流状態を正確に検出することができる電気負荷
駆動装置を提供することを目的としている。
【００１２】
【課題を解決するための手段及び発明の効果】上記目的
を達成するためになされた請求項１に記載の電気負荷駆
動装置は、電気負荷に電流を流すための電流供給経路に
第１出力端子と第２出力端子とが直列に接続され、その
両出力端子間が導通するオン状態となることにより、電
気負荷に駆動電流を供給する出力トランジスタと、その
出力トランジスタを、出力形態設定用信号に応じて、ハ
イサイド駆動手段とロウサイド駆動手段との何れかとし
て機能させる出力形態切替手段とを備えている。
を達成するためになされた請求項１に記載の電気負荷駆
動装置は、電気負荷に電流を流すための電流供給経路に
第１出力端子と第２出力端子とが直列に接続され、その
両出力端子間が導通するオン状態となることにより、電
気負荷に駆動電流を供給する出力トランジスタと、その
出力トランジスタを、出力形態設定用信号に応じて、ハ
イサイド駆動手段とロウサイド駆動手段との何れかとし
て機能させる出力形態切替手段とを備えている。
【００１３】そして、出力トランジスタは、出力形態切
替手段によりハイサイド駆動手段として機能させられる
場合には、負荷電源の高電位側に第１出力端子が接続さ
れ且つ一端が負荷電源の低電位側に接続された電気負荷
の他端に第２出力端子が接続された状態で、外部からの
駆動信号に従いオン状態となり電気負荷へ駆動電流を流
し出す。また、出力トランジスタは、出力形態切替手段
によりロウサイド駆動手段として機能させられる場合に
は、一端が負荷電源の高電位側に接続された電気負荷の
他端に第１出力端子が接続され且つ負荷電源の低電位側
に第２出力端子が接続された状態で、外部からの駆動信
号に従いオン状態となり電気負荷側から駆動電流を引き
込む。
替手段によりハイサイド駆動手段として機能させられる
場合には、負荷電源の高電位側に第１出力端子が接続さ
れ且つ一端が負荷電源の低電位側に接続された電気負荷
の他端に第２出力端子が接続された状態で、外部からの
駆動信号に従いオン状態となり電気負荷へ駆動電流を流
し出す。また、出力トランジスタは、出力形態切替手段
によりロウサイド駆動手段として機能させられる場合に
は、一端が負荷電源の高電位側に接続された電気負荷の
他端に第１出力端子が接続され且つ負荷電源の低電位側
に第２出力端子が接続された状態で、外部からの駆動信
号に従いオン状態となり電気負荷側から駆動電流を引き
込む。
【００１４】このため、出力形態切替手段に与える出力
形態設定用信号により、当該電気負荷駆動装置の出力形
態をハイサイド出力形態とロウサイド出力形態との何れ
かに任意に設定することができる。ここで特に、請求項
１の電気負荷駆動装置では、第１の電流検出信号発生手
段が、出力トランジスタがハイサイド駆動手段として機
能する場合に、その出力トランジスタに流れる電流に比
例した電圧だけ負荷電源の高電位側から降下した電圧
を、第１の電流検出信号として発生し、第１の過電流判
定電圧発生手段が、負荷電源の高電位側から予め定めら
れた電圧だけ降下した電圧を、前記第１の電流検出信号
と比較される第１の過電流判定電圧として発生する。
形態設定用信号により、当該電気負荷駆動装置の出力形
態をハイサイド出力形態とロウサイド出力形態との何れ
かに任意に設定することができる。ここで特に、請求項
１の電気負荷駆動装置では、第１の電流検出信号発生手
段が、出力トランジスタがハイサイド駆動手段として機
能する場合に、その出力トランジスタに流れる電流に比
例した電圧だけ負荷電源の高電位側から降下した電圧
を、第１の電流検出信号として発生し、第１の過電流判
定電圧発生手段が、負荷電源の高電位側から予め定めら
れた電圧だけ降下した電圧を、前記第１の電流検出信号
と比較される第１の過電流判定電圧として発生する。
【００１５】また、第２の電流検出信号発生手段が、出
力トランジスタがロウサイド駆動手段として機能する場
合に、その出力トランジスタに流れる電流に比例した電
圧だけ負荷電源の低電位側から上昇した電圧を、第２の
電流検出信号として発生し、第２の過電流判定電圧発生
手段が、負荷電源の低電位側から予め定められた電圧だ
け上昇した電圧を、前記第２の電流検出信号と比較され
る第２の過電流判定電圧として発生する。
力トランジスタがロウサイド駆動手段として機能する場
合に、その出力トランジスタに流れる電流に比例した電
圧だけ負荷電源の低電位側から上昇した電圧を、第２の
電流検出信号として発生し、第２の過電流判定電圧発生
手段が、負荷電源の低電位側から予め定められた電圧だ
け上昇した電圧を、前記第２の電流検出信号と比較され
る第２の過電流判定電圧として発生する。
【００１６】そして、過電流検出信号出力手段が、出力
形態切替手段により出力トランジスタがハイサイド駆動
手段として機能させられている場合には、前記第１の電
流検出信号と第１の過電流判定電圧とを比較して、第１
の電流検出信号が第１の過電流判定電圧を下回ると、出
力トランジスタに流れている電流が過電流状態であるこ
とを示す過電流検出信号を出力し、逆に、出力形態切替
手段により出力トランジスタがロウサイド駆動手段とし
て機能させれられている場合には、前記第２の電流検出
信号と第２の過電流判定電圧とを比較して、第２の電流
検出信号が第２の過電流判定電圧を上回ると、前記過電
流検出信号を出力する。
形態切替手段により出力トランジスタがハイサイド駆動
手段として機能させられている場合には、前記第１の電
流検出信号と第１の過電流判定電圧とを比較して、第１
の電流検出信号が第１の過電流判定電圧を下回ると、出
力トランジスタに流れている電流が過電流状態であるこ
とを示す過電流検出信号を出力し、逆に、出力形態切替
手段により出力トランジスタがロウサイド駆動手段とし
て機能させれられている場合には、前記第２の電流検出
信号と第２の過電流判定電圧とを比較して、第２の電流
検出信号が第２の過電流判定電圧を上回ると、前記過電
流検出信号を出力する。
【００１７】つまり、請求項１の電気負荷駆動装置で
は、出力形態がハイサイド出力形態である場合（即ち、
出力トランジスタがハイサイド駆動手段として機能する
場合）には、負荷電源の高電位側を基準にした第１の電
流検出信号と第１の過電流判定電圧とを比較して、出力
トランジスタの過電流検出を行い、逆に、出力形態がロ
ウサイド出力形態である場合（即ち、出力トランジスタ
がロウサイド駆動手段として機能する場合）には、負荷
電源の低電位側を基準にした第２の電流検出信号と第２
の過電流判定電圧とを比較して、出力トランジスタの過
電流検出を行うようにしている。
は、出力形態がハイサイド出力形態である場合（即ち、
出力トランジスタがハイサイド駆動手段として機能する
場合）には、負荷電源の高電位側を基準にした第１の電
流検出信号と第１の過電流判定電圧とを比較して、出力
トランジスタの過電流検出を行い、逆に、出力形態がロ
ウサイド出力形態である場合（即ち、出力トランジスタ
がロウサイド駆動手段として機能する場合）には、負荷
電源の低電位側を基準にした第２の電流検出信号と第２
の過電流判定電圧とを比較して、出力トランジスタの過
電流検出を行うようにしている。
【００１８】このため、請求項１の電気負荷駆動装置に
よれば、ハイサイド出力形態の場合とロウサイド出力形
態の場合との両方において、負荷電源の電圧が変動して
も、出力トランジスタに実際に流れている電流に比例し
た電流検出信号（第１の電流検出信号又は第２の電流検
出信号）に基づき出力トランジスタの過電流状態を正確
に検出することができる。
よれば、ハイサイド出力形態の場合とロウサイド出力形
態の場合との両方において、負荷電源の電圧が変動して
も、出力トランジスタに実際に流れている電流に比例し
た電流検出信号（第１の電流検出信号又は第２の電流検
出信号）に基づき出力トランジスタの過電流状態を正確
に検出することができる。
【００１９】よって、例えば請求項２に記載のように、
過電流保護手段を設けて、その過電流保護手段が、前記
過電流検出信号出力手段から過電流検出信号が出力され
た場合に、出力トランジスタを強制的にオフさせるよう
に構成すれば、出力形態がハイサイド出力形態とロウサ
イド出力形態との何れである場合でも、電気負荷の短絡
に伴う出力トランジスタの過電流による故障を、確実に
防止することができる。
過電流保護手段を設けて、その過電流保護手段が、前記
過電流検出信号出力手段から過電流検出信号が出力され
た場合に、出力トランジスタを強制的にオフさせるよう
に構成すれば、出力形態がハイサイド出力形態とロウサ
イド出力形態との何れである場合でも、電気負荷の短絡
に伴う出力トランジスタの過電流による故障を、確実に
防止することができる。
【００２０】ところで、請求項１又は請求項２の電気負
荷駆動装置において、第１の電流検出信号発生手段と第
２の電流検出信号発生手段は、請求項３に記載の如く構
成することができる。即ち、請求項３の電気負荷駆動装
置では、第１の電流検出信号発生手段が、一端が出力ト
ランジスタの第１出力端子に接続された第１の電流検出
用抵抗と、該第１の電流検出用抵抗の他端に一方の出力
端子が接続され、他方の出力端子が出力トランジスタの
第２出力端子に接続されて、出力トランジスタに流れる
電流に比例したミラー電流を第１の電流検出用抵抗に流
す第１の電流検出用トランジスタとからなっており、第
１の電流検出用トランジスタの前記一方の出力端子と第
１の電流検出用抵抗との接続点の電圧を、第１の電流検
出信号として発生する。
荷駆動装置において、第１の電流検出信号発生手段と第
２の電流検出信号発生手段は、請求項３に記載の如く構
成することができる。即ち、請求項３の電気負荷駆動装
置では、第１の電流検出信号発生手段が、一端が出力ト
ランジスタの第１出力端子に接続された第１の電流検出
用抵抗と、該第１の電流検出用抵抗の他端に一方の出力
端子が接続され、他方の出力端子が出力トランジスタの
第２出力端子に接続されて、出力トランジスタに流れる
電流に比例したミラー電流を第１の電流検出用抵抗に流
す第１の電流検出用トランジスタとからなっており、第
１の電流検出用トランジスタの前記一方の出力端子と第
１の電流検出用抵抗との接続点の電圧を、第１の電流検
出信号として発生する。
【００２１】また、第２の電流検出信号発生手段は、一
端が出力トランジスタの第２出力端子に接続された第２
の電流検出用抵抗と、一方の出力端子が出力トランジス
タの第１出力端子に接続され、第２の電流検出用抵抗の
他端に他方の出力端子が接続されて、出力トランジスタ
に流れる電流に比例したミラー電流を第２の電流検出用
抵抗に流す第２の電流検出用トランジスタとからなって
おり、第２の電流検出用トランジスタの前記他方の出力
端子と第２の電流検出用抵抗との接続点の電圧を、第２
の電流検出信号として発生する。
端が出力トランジスタの第２出力端子に接続された第２
の電流検出用抵抗と、一方の出力端子が出力トランジス
タの第１出力端子に接続され、第２の電流検出用抵抗の
他端に他方の出力端子が接続されて、出力トランジスタ
に流れる電流に比例したミラー電流を第２の電流検出用
抵抗に流す第２の電流検出用トランジスタとからなって
おり、第２の電流検出用トランジスタの前記他方の出力
端子と第２の電流検出用抵抗との接続点の電圧を、第２
の電流検出信号として発生する。
【００２２】そして、このような請求項３の電気負荷駆
動装置によれば、電気負荷に電流を流すための電流供給
経路中に、シャント抵抗などの電流検出用素子を設ける
ことなく、第１の電流検出信号と第２の電流検出信号と
の各々を発生させることができるため、電気負荷への印
加電圧の低下を招くことがない。このため、電気負荷の
駆動が不能となる負荷電源の最低電圧（以下、最低動作
電圧という）を、より低くすることができ非常に有利で
ある。
動装置によれば、電気負荷に電流を流すための電流供給
経路中に、シャント抵抗などの電流検出用素子を設ける
ことなく、第１の電流検出信号と第２の電流検出信号と
の各々を発生させることができるため、電気負荷への印
加電圧の低下を招くことがない。このため、電気負荷の
駆動が不能となる負荷電源の最低電圧（以下、最低動作
電圧という）を、より低くすることができ非常に有利で
ある。
【００２３】つまり、例えば電気負荷への電流供給経路
中にシャント抵抗を設けるようにすると、そのシャント
抵抗で生じる電圧降下の分だけ、電気負荷への印加電圧
が小さくなるため、最低動作電圧が高くなってしまう。
これに対して、請求項３の電気負荷駆動装置によれば、
電気負荷の両端に、負荷電源の電圧に限りなく近い電圧
を印加することができ、最低動作電圧が高くなってしま
うことを防止できる。
中にシャント抵抗を設けるようにすると、そのシャント
抵抗で生じる電圧降下の分だけ、電気負荷への印加電圧
が小さくなるため、最低動作電圧が高くなってしまう。
これに対して、請求項３の電気負荷駆動装置によれば、
電気負荷の両端に、負荷電源の電圧に限りなく近い電圧
を印加することができ、最低動作電圧が高くなってしま
うことを防止できる。
【００２４】また更に、請求項３の電気負荷駆動装置に
おいて、第１の電流検出用抵抗と第２の電流検出用抵抗
との各々には、出力トランジスタに流れる電気負荷への
駆動電流よりも非常に小さいミラー電流を流すようにす
れば良いため、その各電流検出用抵抗での消費電力及び
該各電流検出用抵抗の許容電力を小さく抑えることがで
きる。
おいて、第１の電流検出用抵抗と第２の電流検出用抵抗
との各々には、出力トランジスタに流れる電気負荷への
駆動電流よりも非常に小さいミラー電流を流すようにす
れば良いため、その各電流検出用抵抗での消費電力及び
該各電流検出用抵抗の許容電力を小さく抑えることがで
きる。
【００２５】次に、請求項４に記載の電気負荷駆動装置
では、請求項１〜３の何れかの電気負荷駆動装置におい
て、少なくとも出力トランジスタと、第１の電流検出信
号発生手段と、第２の電流検出信号発生手段と、過電流
検出信号出力手段とを含む出力回路を、１個の半導体集
積回路内に形成するようにしている。
では、請求項１〜３の何れかの電気負荷駆動装置におい
て、少なくとも出力トランジスタと、第１の電流検出信
号発生手段と、第２の電流検出信号発生手段と、過電流
検出信号出力手段とを含む出力回路を、１個の半導体集
積回路内に形成するようにしている。
【００２６】そして、この請求項４の電気負荷駆動装置
によれば、小型化されるため、自動車用の電子制御装置
など、搭載スペースに大きな制約がある装置に対して利
用可能となり、実用上極めて有用である。そして更に、
請求項５に記載の如く、前記出力回路を半導体集積回路
内に複数形成するようにすれば、より効果的である。
によれば、小型化されるため、自動車用の電子制御装置
など、搭載スペースに大きな制約がある装置に対して利
用可能となり、実用上極めて有用である。そして更に、
請求項５に記載の如く、前記出力回路を半導体集積回路
内に複数形成するようにすれば、より効果的である。
【００２７】
【発明の実施の形態】以下、本発明が適用された実施形
態の電気負荷駆動装置について、図面を用いて説明す
る。まず図１は、本実施形態の電気負荷駆動装置１の全
体構成を表す構成図である。
態の電気負荷駆動装置について、図面を用いて説明す
る。まず図１は、本実施形態の電気負荷駆動装置１の全
体構成を表す構成図である。
【００２８】本実施形態の電気負荷駆動装置１は、例え
ば自動車のエンジンやトランスミッションなどを制御す
る車両用電子制御装置にマイコン３と共に搭載され、マ
イコン３から出力される複数系統の各駆動信号Ａａ〜Ａ
ｅに従って、その駆動信号Ａａ〜Ａｅに対応するリレー
やソレノイドといった各電気負荷（以下単に、負荷とい
う）５ａ〜５ｅに駆動電流を流すものであり、１つのＩ
Ｃ（半導体集積回路）として形成されている。
ば自動車のエンジンやトランスミッションなどを制御す
る車両用電子制御装置にマイコン３と共に搭載され、マ
イコン３から出力される複数系統の各駆動信号Ａａ〜Ａ
ｅに従って、その駆動信号Ａａ〜Ａｅに対応するリレー
やソレノイドといった各電気負荷（以下単に、負荷とい
う）５ａ〜５ｅに駆動電流を流すものであり、１つのＩ
Ｃ（半導体集積回路）として形成されている。
【００２９】尚、ここでは、本電気負荷駆動装置１で駆
動可能な負荷が５個であるものとしている。また、以下
の説明において、各負荷５ａ〜５ｅを区別しない場合に
は、その負荷の符号として単に「５」を用いる。一方、
本実施形態において、マイコン３から出力される各駆動
信号Ａａ〜Ａｅは、ハイアクティブであり、それがハイ
レベルの時に負荷５への通電が行われる。
動可能な負荷が５個であるものとしている。また、以下
の説明において、各負荷５ａ〜５ｅを区別しない場合に
は、その負荷の符号として単に「５」を用いる。一方、
本実施形態において、マイコン３から出力される各駆動
信号Ａａ〜Ａｅは、ハイアクティブであり、それがハイ
レベルの時に負荷５への通電が行われる。
【００３０】図１に示すように、本実施形態の電気負荷
駆動装置１は、各負荷５に対してハイサイド出力形態と
ロウサイド出力形態との両方の出力形態で電流を流すこ
とが可能な全く同じ構成の５つの出力回路７ａ〜７ｅ
と、バッテリ電圧（負荷電源の高電位側に相当し、具体
的にはバッテリのプラス端子の電圧）ＶＢを約２倍の電
圧に昇圧して、その昇圧した電圧（以下、昇圧電圧とい
う）ＶＣＰを出力するチャージポンプ回路９と、マイコ
ン３が動作を開始した時に出力する指示信号Ｂに従っ
て、各出力回路７ａ〜７ｅが採るべき出力形態を記憶す
る出力形態記憶部１１と、各出力回路７ａ〜７ｅを、マ
イコン３からの駆動信号Ａａ〜Ａｅに従って、出力形態
記憶部１１に記憶された出力形態で動作させるセレクタ
１３とを備えている。
駆動装置１は、各負荷５に対してハイサイド出力形態と
ロウサイド出力形態との両方の出力形態で電流を流すこ
とが可能な全く同じ構成の５つの出力回路７ａ〜７ｅ
と、バッテリ電圧（負荷電源の高電位側に相当し、具体
的にはバッテリのプラス端子の電圧）ＶＢを約２倍の電
圧に昇圧して、その昇圧した電圧（以下、昇圧電圧とい
う）ＶＣＰを出力するチャージポンプ回路９と、マイコ
ン３が動作を開始した時に出力する指示信号Ｂに従っ
て、各出力回路７ａ〜７ｅが採るべき出力形態を記憶す
る出力形態記憶部１１と、各出力回路７ａ〜７ｅを、マ
イコン３からの駆動信号Ａａ〜Ａｅに従って、出力形態
記憶部１１に記憶された出力形態で動作させるセレクタ
１３とを備えている。
【００３１】ここで、マイコン３から出力形態記憶部１
１へ出力される指示信号Ｂは、出力回路７ａ〜７ｅの各
々に対応した各ビットからなると共に、そのビットの
“１”がハイサイド出力形態を示し、“０”がロウサイ
ド出力形態を示す５ビットのデータである。
１へ出力される指示信号Ｂは、出力回路７ａ〜７ｅの各
々に対応した各ビットからなると共に、そのビットの
“１”がハイサイド出力形態を示し、“０”がロウサイ
ド出力形態を示す５ビットのデータである。
【００３２】そして、出力形態記憶部１１は、例えば揮
発性のレジスタといった半導体メモリからなり、マイコ
ン３からの指示信号Ｂの各ビットを、各出力回路７ａ〜
７ｅが採るべき出力形態として記憶すると共に、その記
憶した各ビットの信号を、セレクタ１３へ、各出力回路
７ａ〜７ｅに夫々対応する出力形態設定用信号Ｃａ〜Ｃ
ｅとして出力する。
発性のレジスタといった半導体メモリからなり、マイコ
ン３からの指示信号Ｂの各ビットを、各出力回路７ａ〜
７ｅが採るべき出力形態として記憶すると共に、その記
憶した各ビットの信号を、セレクタ１３へ、各出力回路
７ａ〜７ｅに夫々対応する出力形態設定用信号Ｃａ〜Ｃ
ｅとして出力する。
【００３３】また、セレクタ１３は、マイコン３からの
各駆動信号Ａａ〜Ａｅと、出力形態記憶部１１からの各
出力形態設定用信号Ｃａ〜Ｃｅとに基づいて、各出力回
路７ａ〜７ｅへ、ハイサイド出力形態用の第１駆動指令
信号Ｄａ〜Ｄｅと、ロウサイド出力形態用の第２駆動指
令信号Ｅａ〜Ｅｅとを出力すると共に、出力形態記憶部
１１からの各出力形態設定用信号Ｃａ〜Ｃｅを、それに
対応する出力回路７ａ〜７ｅへ、過電流検出機構を切り
替えるための切替信号として出力する。
各駆動信号Ａａ〜Ａｅと、出力形態記憶部１１からの各
出力形態設定用信号Ｃａ〜Ｃｅとに基づいて、各出力回
路７ａ〜７ｅへ、ハイサイド出力形態用の第１駆動指令
信号Ｄａ〜Ｄｅと、ロウサイド出力形態用の第２駆動指
令信号Ｅａ〜Ｅｅとを出力すると共に、出力形態記憶部
１１からの各出力形態設定用信号Ｃａ〜Ｃｅを、それに
対応する出力回路７ａ〜７ｅへ、過電流検出機構を切り
替えるための切替信号として出力する。
【００３４】尚、図１において、各種信号の符号に添付
した「ａ」〜「ｅ」は、それが出力回路７ａ〜７ｅの何
れに対応するものかを指している。セレクタ１３の構成
及び作用について、出力回路７ａへ第１駆動指令信号Ｄ
ａと第２駆動指令信号Ｅａと出力形態設定用信号Ｃａと
を出力する部分を挙げて具体的に説明すると、セレクタ
１３は、図２に示すように、マイコン３からの駆動信号
Ａａと出力形態記憶部１１からの出力形態設定用信号Ｃ
ａとの論理積信号を、出力回路７ａへの第１駆動指令信
号Ｄａとして出力するアンドゲート１５と、上記駆動信
号Ａａと上記出力形態設定用信号Ｃａを論理反転させた
信号との論理積信号を、出力回路７ａへの第２駆動指令
信号Ｅａとして出力するアンドゲート１７と、出力形態
記憶部１１からの出力形態設定用信号Ｃａを、そのまま
出力回路７ａへ出力するバッファ１９とを備えている。
した「ａ」〜「ｅ」は、それが出力回路７ａ〜７ｅの何
れに対応するものかを指している。セレクタ１３の構成
及び作用について、出力回路７ａへ第１駆動指令信号Ｄ
ａと第２駆動指令信号Ｅａと出力形態設定用信号Ｃａと
を出力する部分を挙げて具体的に説明すると、セレクタ
１３は、図２に示すように、マイコン３からの駆動信号
Ａａと出力形態記憶部１１からの出力形態設定用信号Ｃ
ａとの論理積信号を、出力回路７ａへの第１駆動指令信
号Ｄａとして出力するアンドゲート１５と、上記駆動信
号Ａａと上記出力形態設定用信号Ｃａを論理反転させた
信号との論理積信号を、出力回路７ａへの第２駆動指令
信号Ｅａとして出力するアンドゲート１７と、出力形態
記憶部１１からの出力形態設定用信号Ｃａを、そのまま
出力回路７ａへ出力するバッファ１９とを備えている。
【００３５】このため、セレクタ１３から出力回路７ａ
に出力される第１駆動指令信号Ｄａ，第２駆動指令信号
Ｅａ，及び出力形態設定用信号Ｃａは、下記の〜の
ようになる。 ：まず、出力形態記憶部１１からの出力形態設定用信
号Ｃａが、ハイサイド出力形態を示すハイレベル
（“１”）である場合、セレクタ１３から出力回路７ａ
に出力される第１駆動指令信号Ｄａは、マイコン３から
の駆動信号Ａａと同じ論理レベルとなり、セレクタ１３
から出力回路７ａに出力される第２駆動指令信号Ｅａ
は、ロウレベルに固定される。
に出力される第１駆動指令信号Ｄａ，第２駆動指令信号
Ｅａ，及び出力形態設定用信号Ｃａは、下記の〜の
ようになる。 ：まず、出力形態記憶部１１からの出力形態設定用信
号Ｃａが、ハイサイド出力形態を示すハイレベル
（“１”）である場合、セレクタ１３から出力回路７ａ
に出力される第１駆動指令信号Ｄａは、マイコン３から
の駆動信号Ａａと同じ論理レベルとなり、セレクタ１３
から出力回路７ａに出力される第２駆動指令信号Ｅａ
は、ロウレベルに固定される。
【００３６】：逆に、出力形態記憶部１１からの出力
形態設定用信号Ｃａが、ロウサイド出力形態を示すロウ
レベル（“０”）である場合、セレクタ１３から出力回
路７ａに出力される第１駆動指令信号Ｄａは、ロウレベ
ルに固定され、セレクタ１３から出力回路７ａに出力さ
れる第２駆動指令信号Ｅａは、マイコン３からの駆動信
号Ａａと同じ論理レベルとなる。
形態設定用信号Ｃａが、ロウサイド出力形態を示すロウ
レベル（“０”）である場合、セレクタ１３から出力回
路７ａに出力される第１駆動指令信号Ｄａは、ロウレベ
ルに固定され、セレクタ１３から出力回路７ａに出力さ
れる第２駆動指令信号Ｅａは、マイコン３からの駆動信
号Ａａと同じ論理レベルとなる。
【００３７】：そして、上記，の何れの場合にお
いても、セレクタ１３から出力回路７ａへは、出力形態
記憶部１１からの出力形態設定用信号Ｃａが、そのまま
の論理レベルで出力されることとなる。尚、図示は省略
しているが、セレクタ１３には、他の出力回路７ｂ〜７
ｅの各々に対しても、上記アンドゲート１５，１７及び
バッファ１９からなる回路と全く同じ回路が備えられて
いる。そして、セレクタ１３は、出力回路７ａ以外の各
出力回路７ｂ〜７ｅに対しても、上記〜と全く同じ
要領で、第１駆動指令信号Ｄｂ〜Ｄｅと第２駆動指令信
号Ｅｂ〜Ｅｅと出力形態設定用信号Ｃｂ〜Ｃｅとを出力
する。
いても、セレクタ１３から出力回路７ａへは、出力形態
記憶部１１からの出力形態設定用信号Ｃａが、そのまま
の論理レベルで出力されることとなる。尚、図示は省略
しているが、セレクタ１３には、他の出力回路７ｂ〜７
ｅの各々に対しても、上記アンドゲート１５，１７及び
バッファ１９からなる回路と全く同じ回路が備えられて
いる。そして、セレクタ１３は、出力回路７ａ以外の各
出力回路７ｂ〜７ｅに対しても、上記〜と全く同じ
要領で、第１駆動指令信号Ｄｂ〜Ｄｅと第２駆動指令信
号Ｅｂ〜Ｅｅと出力形態設定用信号Ｃｂ〜Ｃｅとを出力
する。
【００３８】一方更に、図１に示す如く、本実施形態の
電気負荷駆動装置１には、各出力回路７ａ〜７ｅに対応
させて、高電位側端子２０と低電位側端子２２とからな
る２個１組の出力端子２０，２２が夫々設けられてい
る。そして例えば、出力回路７ａによって負荷５ａをハ
イサイド駆動する場合には、図１に例示するように、負
荷５ａの−（マイナス）側端子を、接地電位（負荷電源
の低電位側に相当し、具体的にはバッテリのマイナス端
子の電位）に接続すると共に、その負荷５ａの＋（プラ
ス）側端子を、出力回路７ａに対応した低電位側端子２
２に接続し、更に、出力回路７ａに対応した高電位側端
子２０をバッテリ電圧ＶＢに接続する。そして、この場
合には、出力回路７ａに対応した低電位側端子２２から
負荷５ａへと、駆動電流が流し出されることとなる。
電気負荷駆動装置１には、各出力回路７ａ〜７ｅに対応
させて、高電位側端子２０と低電位側端子２２とからな
る２個１組の出力端子２０，２２が夫々設けられてい
る。そして例えば、出力回路７ａによって負荷５ａをハ
イサイド駆動する場合には、図１に例示するように、負
荷５ａの−（マイナス）側端子を、接地電位（負荷電源
の低電位側に相当し、具体的にはバッテリのマイナス端
子の電位）に接続すると共に、その負荷５ａの＋（プラ
ス）側端子を、出力回路７ａに対応した低電位側端子２
２に接続し、更に、出力回路７ａに対応した高電位側端
子２０をバッテリ電圧ＶＢに接続する。そして、この場
合には、出力回路７ａに対応した低電位側端子２２から
負荷５ａへと、駆動電流が流し出されることとなる。
【００３９】また例えば、出力回路７ｅによって負荷５
ｅをロウサイド駆動する場合には、図１に例示するよう
に、負荷５ｅの＋側端子をバッテリ電圧ＶＢに接続する
と共に、その負荷５ｅの−側端子を、出力回路７ｅに対
応した高電位側端子２０に接続し、更に、出力回路７ｅ
に対応した低電位側端子２２を接地電位に接続する。そ
して、この場合には、負荷５ｅ側から出力回路７ｅに対
応した高電位側端子２０へと、駆動電流が引き込まれる
こととなる。
ｅをロウサイド駆動する場合には、図１に例示するよう
に、負荷５ｅの＋側端子をバッテリ電圧ＶＢに接続する
と共に、その負荷５ｅの−側端子を、出力回路７ｅに対
応した高電位側端子２０に接続し、更に、出力回路７ｅ
に対応した低電位側端子２２を接地電位に接続する。そ
して、この場合には、負荷５ｅ側から出力回路７ｅに対
応した高電位側端子２０へと、駆動電流が引き込まれる
こととなる。
【００４０】尚、図１における本電気負荷駆動装置１の
外部接続状態は、３つの各負荷５ａ〜５ｃを、出力回路
７ａ〜７ｃの各々によってハイサイド駆動し、他の２つ
の各負荷５ｄ，５ｅを、出力回路７ｄ，ｅの各々によっ
てロウサイド駆動する場合を表している。
外部接続状態は、３つの各負荷５ａ〜５ｃを、出力回路
７ａ〜７ｃの各々によってハイサイド駆動し、他の２つ
の各負荷５ｄ，５ｅを、出力回路７ｄ，ｅの各々によっ
てロウサイド駆動する場合を表している。
【００４１】次に、各出力回路７ａ〜７ｅの構成及び作
用について、図２及び図３を用いて説明する。尚、前述
したように、各出力回路７ａ〜７ｅの構成は全く同じで
あるため、ここでは、出力回路７ａを代表に挙げて説明
する。また、図２は、出力回路７ａの構成、及び、その
出力回路７ａをハイサイド出力形態で動作させる場合の
負荷５との接続状態を表しており、図３は、出力回路７
ａの構成、及び、その出力回路７ａをロウサイド出力形
態で動作させる場合の負荷５との接続状態を表してい
る。
用について、図２及び図３を用いて説明する。尚、前述
したように、各出力回路７ａ〜７ｅの構成は全く同じで
あるため、ここでは、出力回路７ａを代表に挙げて説明
する。また、図２は、出力回路７ａの構成、及び、その
出力回路７ａをハイサイド出力形態で動作させる場合の
負荷５との接続状態を表しており、図３は、出力回路７
ａの構成、及び、その出力回路７ａをロウサイド出力形
態で動作させる場合の負荷５との接続状態を表してい
る。
【００４２】図２及び図３に示すように、出力回路７ａ
は、エミッタにチャージポンプ回路９から出力される昇
圧電圧ＶＣＰが印加されると共に、ベースとコレクタが
共通接続されたＰＮＰトランジスタ２１と、エミッタと
ベースとの各々が上記ＰＮＰトランジスタ２１のエミッ
タとベースに夫々接続されて、そのＰＮＰトランジスタ
２１と共にカレントミラー回路を成すＰＮＰトランジス
タ２３と、ＰＮＰトランジスタ２１のコレクタに一端が
接続された抵抗２５と、その抵抗２５の他端にドレイン
が接続されると共に、ソースが接地電位に接続され、更
にセレクタ１３からの第１駆動指令信号Ｄａがゲートに
供給されたＮチャネルＭＯＳＦＥＴ２７と、ＰＮＰトラ
ンジスタ２３のコレクタにアノードが接続されたダイオ
ード２９とを備えている。
は、エミッタにチャージポンプ回路９から出力される昇
圧電圧ＶＣＰが印加されると共に、ベースとコレクタが
共通接続されたＰＮＰトランジスタ２１と、エミッタと
ベースとの各々が上記ＰＮＰトランジスタ２１のエミッ
タとベースに夫々接続されて、そのＰＮＰトランジスタ
２１と共にカレントミラー回路を成すＰＮＰトランジス
タ２３と、ＰＮＰトランジスタ２１のコレクタに一端が
接続された抵抗２５と、その抵抗２５の他端にドレイン
が接続されると共に、ソースが接地電位に接続され、更
にセレクタ１３からの第１駆動指令信号Ｄａがゲートに
供給されたＮチャネルＭＯＳＦＥＴ２７と、ＰＮＰトラ
ンジスタ２３のコレクタにアノードが接続されたダイオ
ード２９とを備えている。
【００４３】また、出力回路７ａは、エミッタにバッテ
リ電圧ＶＢが印加されると共に、ベースとコレクタが共
通接続されたＰＮＰトランジスタ３１と、エミッタとベ
ースとの各々が上記ＰＮＰトランジスタ３１のエミッタ
とベースに夫々接続されて、そのＰＮＰトランジスタ３
１と共にカレントミラー回路を成すＰＮＰトランジスタ
３３と、ＰＮＰトランジスタ３１のコレクタに一端が接
続された抵抗３５と、その抵抗３５の他端にドレインが
接続されると共に、ソースが接地電位に接続され、更に
セレクタ１３からの第２駆動指令信号Ｅａがゲートに供
給されたＮチャネルＭＯＳＦＥＴ３７と、ＰＮＰトラン
ジスタ３３のコレクタにアノードが接続され、カソード
が上記ダイオードＤ２９のカソードに共通接続されたダ
イオード３９とを備えている。
リ電圧ＶＢが印加されると共に、ベースとコレクタが共
通接続されたＰＮＰトランジスタ３１と、エミッタとベ
ースとの各々が上記ＰＮＰトランジスタ３１のエミッタ
とベースに夫々接続されて、そのＰＮＰトランジスタ３
１と共にカレントミラー回路を成すＰＮＰトランジスタ
３３と、ＰＮＰトランジスタ３１のコレクタに一端が接
続された抵抗３５と、その抵抗３５の他端にドレインが
接続されると共に、ソースが接地電位に接続され、更に
セレクタ１３からの第２駆動指令信号Ｅａがゲートに供
給されたＮチャネルＭＯＳＦＥＴ３７と、ＰＮＰトラン
ジスタ３３のコレクタにアノードが接続され、カソード
が上記ダイオードＤ２９のカソードに共通接続されたダ
イオード３９とを備えている。
【００４４】そして、出力回路７ａは、第１出力端子と
してのドレインが当該出力回路７ａに対応した高電位側
端子２０に接続され、第２出力端子としてのソースが当
該出力回路７ａに対応した低電位側端子２２に接続され
た、出力トランジスタとしてのＮチャネルパワーＭＯＳ
ＦＥＴ４１と、一端がＦＥＴ４１のドレインに接続され
た第１の電流検出用抵抗４３と、その第１の電流検出用
抵抗４３の他端に一方の出力端子であるドレインが接続
されると共に、他方の出力端子であるソースがＦＥＴ４
１のソースに接続され、更にゲートがＦＥＴ４１のゲー
トに共通接続されて、ＦＥＴ４１に流れる電流の１／ｎ
（但しｎは１よりも大きい数）のミラー電流を第１の電
流検出用抵抗４３に流す第１の電流検出用ＭＯＳＦＥＴ
４５（第１の電流検出用トランジスタに相当）と、一端
がＦＥＴ４１のソースに接続された第２の電流検出用抵
抗４７と、一方の出力端子であるドレインがＦＥＴ４１
のドレインに接続されると共に、第２の電流検出用抵抗
４７の他端に他方の出力端子であるソースが接続され、
更にゲートがＦＥＴ４１のゲートに共通接続されて、Ｆ
ＥＴ４１に流れる電流の１／Ｎ（但しＮは１よりも大き
い数）のミラー電流を第２の電流検出用抵抗４７に流す
第２の電流検出用ＭＯＳＦＥＴ４９（第２の電流検出用
トランジスタに相当）とを備えている。
してのドレインが当該出力回路７ａに対応した高電位側
端子２０に接続され、第２出力端子としてのソースが当
該出力回路７ａに対応した低電位側端子２２に接続され
た、出力トランジスタとしてのＮチャネルパワーＭＯＳ
ＦＥＴ４１と、一端がＦＥＴ４１のドレインに接続され
た第１の電流検出用抵抗４３と、その第１の電流検出用
抵抗４３の他端に一方の出力端子であるドレインが接続
されると共に、他方の出力端子であるソースがＦＥＴ４
１のソースに接続され、更にゲートがＦＥＴ４１のゲー
トに共通接続されて、ＦＥＴ４１に流れる電流の１／ｎ
（但しｎは１よりも大きい数）のミラー電流を第１の電
流検出用抵抗４３に流す第１の電流検出用ＭＯＳＦＥＴ
４５（第１の電流検出用トランジスタに相当）と、一端
がＦＥＴ４１のソースに接続された第２の電流検出用抵
抗４７と、一方の出力端子であるドレインがＦＥＴ４１
のドレインに接続されると共に、第２の電流検出用抵抗
４７の他端に他方の出力端子であるソースが接続され、
更にゲートがＦＥＴ４１のゲートに共通接続されて、Ｆ
ＥＴ４１に流れる電流の１／Ｎ（但しＮは１よりも大き
い数）のミラー電流を第２の電流検出用抵抗４７に流す
第２の電流検出用ＭＯＳＦＥＴ４９（第２の電流検出用
トランジスタに相当）とを備えている。
【００４５】そして更に、出力回路７ａは、上記両ダイ
オードＤ２９，３９のカソードと上記ＦＥＴ４１のゲー
トとの間に接続されたゲート保護用の抵抗５１と、カソ
ードがＦＥＴ４１のゲートに接続されたツェナーダイオ
ード５３と、アノードがツェナーダイオード５３のアノ
ードに接続され、カソードがＦＥＴ４１のソースに接続
されたダイオード５５とを備えている。尚、ツェナーダ
イオード５３は、ＦＥＴ４１のゲートに過電圧が印加さ
れるのを防止するために設けられており、ダイオード５
５は、ＦＥＴ４１のゲート−ソース間が逆バイアスされ
るのを防止するために設けられている。
オードＤ２９，３９のカソードと上記ＦＥＴ４１のゲー
トとの間に接続されたゲート保護用の抵抗５１と、カソ
ードがＦＥＴ４１のゲートに接続されたツェナーダイオ
ード５３と、アノードがツェナーダイオード５３のアノ
ードに接続され、カソードがＦＥＴ４１のソースに接続
されたダイオード５５とを備えている。尚、ツェナーダ
イオード５３は、ＦＥＴ４１のゲートに過電圧が印加さ
れるのを防止するために設けられており、ダイオード５
５は、ＦＥＴ４１のゲート−ソース間が逆バイアスされ
るのを防止するために設けられている。
【００４６】また、出力回路７ａは、バッテリ電圧ＶＢ
に一端が接続された抵抗５７と、その抵抗５７の他端と
接地電位との間に接続されて、抵抗５７に予め定められ
た一定電流を流す定電流回路５９と、図示しない電源部
で生成される一定電圧ＶＤ（本実施形態では５Ｖ）に一
端が接続された抵抗６１と、その抵抗６１の他端と接地
電位との間に接続されて、抵抗６１と共に上記一定電圧
ＶＤを分圧する抵抗６３と、２つのコンパレータ６５，
６７と、ラッチ回路６９とを備えている。
に一端が接続された抵抗５７と、その抵抗５７の他端と
接地電位との間に接続されて、抵抗５７に予め定められ
た一定電流を流す定電流回路５９と、図示しない電源部
で生成される一定電圧ＶＤ（本実施形態では５Ｖ）に一
端が接続された抵抗６１と、その抵抗６１の他端と接地
電位との間に接続されて、抵抗６１と共に上記一定電圧
ＶＤを分圧する抵抗６３と、２つのコンパレータ６５，
６７と、ラッチ回路６９とを備えている。
【００４７】そして、コンパレータ６５は、第１の電流
検出用ＭＯＳＦＥＴ４５のドレインと第１の電流検出用
抵抗４３との接続点の電圧（第１の電流検出信号に相
当）Ｖ１と、抵抗５７と定電流回路５９との接続点の電
圧（第１の過電流判定電圧に相当）Ｖｒｅｆ１とを比較
して、電圧Ｖ１が電圧Ｖｒｅｆ１を下回ると、ハイレベ
ルの信号を出力する。
検出用ＭＯＳＦＥＴ４５のドレインと第１の電流検出用
抵抗４３との接続点の電圧（第１の電流検出信号に相
当）Ｖ１と、抵抗５７と定電流回路５９との接続点の電
圧（第１の過電流判定電圧に相当）Ｖｒｅｆ１とを比較
して、電圧Ｖ１が電圧Ｖｒｅｆ１を下回ると、ハイレベ
ルの信号を出力する。
【００４８】また、コンパレータ６７は、第２の電流検
出用ＭＯＳＦＥＴ４９のソースと第２の電流検出用抵抗
４７との接続点の電圧（第２の電流検出信号に相当）Ｖ
２と、抵抗６１と抵抗６３との接続点の電圧（第２の過
電流判定電圧に相当）Ｖｒｅｆ２とを比較して、電圧Ｖ
２が電圧Ｖｒｅｆ２を上回ると、ハイレベルの信号を出
力する。
出用ＭＯＳＦＥＴ４９のソースと第２の電流検出用抵抗
４７との接続点の電圧（第２の電流検出信号に相当）Ｖ
２と、抵抗６１と抵抗６３との接続点の電圧（第２の過
電流判定電圧に相当）Ｖｒｅｆ２とを比較して、電圧Ｖ
２が電圧Ｖｒｅｆ２を上回ると、ハイレベルの信号を出
力する。
【００４９】そして、ラッチ回路６９は、セレクタ１３
からの出力形態設定用信号Ｃａが、ハイサイド出力形態
を示すハイレベルである場合には、コンパレータ６５か
らのハイレベル信号をラッチして出力し、また、上記出
力形態設定用信号Ｃａが、ロウサイド出力形態を示すロ
ウレベルである場合には、コンパレータ６７からのハイ
レベル信号をラッチして出力する。
からの出力形態設定用信号Ｃａが、ハイサイド出力形態
を示すハイレベルである場合には、コンパレータ６５か
らのハイレベル信号をラッチして出力し、また、上記出
力形態設定用信号Ｃａが、ロウサイド出力形態を示すロ
ウレベルである場合には、コンパレータ６７からのハイ
レベル信号をラッチして出力する。
【００５０】また更に、出力回路７ａは、ＦＥＴ４１の
ゲートに一端が接続された抵抗７１と、その抵抗７１の
他端にドレインが接続されると共に、ソースが接地電位
に接続され、更にゲートがラッチ回路６９の出力端子に
接続された過電流保護用のＮチャネルＭＯＳＦＥＴ７３
とを備えている。
ゲートに一端が接続された抵抗７１と、その抵抗７１の
他端にドレインが接続されると共に、ソースが接地電位
に接続され、更にゲートがラッチ回路６９の出力端子に
接続された過電流保護用のＮチャネルＭＯＳＦＥＴ７３
とを備えている。
【００５１】このように構成された出力回路７ａにおい
て、負荷５をハイサイド駆動する場合（つまり、ハイサ
イド出力形態で用いられる場合）には、図２に示すよう
に、ＦＥＴ４１のドレインが、高電位側端子２０を介し
てバッテリ電圧ＶＢに接続されると共に、ＦＥＴ４１の
ソースが、接地電位に−側端子が接続された負荷５の＋
側端子に低電位側端子２２を介して接続される。そし
て、ＦＥＴ４１は、その接続状態でハイサイド駆動手段
として機能することとなる。
て、負荷５をハイサイド駆動する場合（つまり、ハイサ
イド出力形態で用いられる場合）には、図２に示すよう
に、ＦＥＴ４１のドレインが、高電位側端子２０を介し
てバッテリ電圧ＶＢに接続されると共に、ＦＥＴ４１の
ソースが、接地電位に−側端子が接続された負荷５の＋
側端子に低電位側端子２２を介して接続される。そし
て、ＦＥＴ４１は、その接続状態でハイサイド駆動手段
として機能することとなる。
【００５２】即ち、まず、この場合、マイコン３から出
力形態記憶部１１へ事前に出力される指示信号Ｂの各ビ
ットのうち、出力回路７ａに対応するビットは、ハイサ
イド出力形態を示す“１”に設定される。そして、これ
に伴い、出力形態記憶部１１からセレクタ１３へ出力さ
れる当該出力回路７ａの出力形態設定用信号Ｃａはハイ
レベルとなる。
力形態記憶部１１へ事前に出力される指示信号Ｂの各ビ
ットのうち、出力回路７ａに対応するビットは、ハイサ
イド出力形態を示す“１”に設定される。そして、これ
に伴い、出力形態記憶部１１からセレクタ１３へ出力さ
れる当該出力回路７ａの出力形態設定用信号Ｃａはハイ
レベルとなる。
【００５３】すると、前述したように、セレクタ１３か
ら出力回路７ａに出力される第２駆動指令信号Ｅａがロ
ウレベルに固定されるのに対して、セレクタ１３から出
力回路７ａに出力される第１駆動指令信号Ｄａは、マイ
コン３からの駆動信号Ａａと同じ論理レベルになる。
ら出力回路７ａに出力される第２駆動指令信号Ｅａがロ
ウレベルに固定されるのに対して、セレクタ１３から出
力回路７ａに出力される第１駆動指令信号Ｄａは、マイ
コン３からの駆動信号Ａａと同じ論理レベルになる。
【００５４】このため、出力回路７ａにおいては、ＦＥ
Ｔ３７がオフしたままとなるのに対して、ＦＥＴ２７
は、マイコン３からの駆動信号Ａａに応じて、その駆動
信号Ａａがハイレベルの時にオンすることとなる。そし
て、ＦＥＴ２７がオンすると、カレントミラー回路を成
す２つのトランジスタ２１，２３がオンし、トランジス
タ２３のコレクタからＦＥＴ４１のゲートへ、ダイオー
ド２９及び抵抗５１を介してチャージポンプ回路９から
の昇圧電圧ＶＣＰが供給されて、ＦＥＴ４１がオンする
こととなる。つまり、マイコン３からの駆動信号Ａａが
ハイレベルになると、負荷５に対してハイサイド接続さ
れた（負荷５よりも高電位側に接続された）ＦＥＴ４１
のゲートに、バッテリ電圧ＶＢの約２倍の昇圧電圧ＶＣ
Ｐが供給されて、該ＦＥＴ４１がオンする。そして、Ｆ
ＥＴ４１がオンすると、そのＦＥＴ４１のソースから、
低電位側端子２２を介して負荷５へと駆動電流が流し出
されることとなる。
Ｔ３７がオフしたままとなるのに対して、ＦＥＴ２７
は、マイコン３からの駆動信号Ａａに応じて、その駆動
信号Ａａがハイレベルの時にオンすることとなる。そし
て、ＦＥＴ２７がオンすると、カレントミラー回路を成
す２つのトランジスタ２１，２３がオンし、トランジス
タ２３のコレクタからＦＥＴ４１のゲートへ、ダイオー
ド２９及び抵抗５１を介してチャージポンプ回路９から
の昇圧電圧ＶＣＰが供給されて、ＦＥＴ４１がオンする
こととなる。つまり、マイコン３からの駆動信号Ａａが
ハイレベルになると、負荷５に対してハイサイド接続さ
れた（負荷５よりも高電位側に接続された）ＦＥＴ４１
のゲートに、バッテリ電圧ＶＢの約２倍の昇圧電圧ＶＣ
Ｐが供給されて、該ＦＥＴ４１がオンする。そして、Ｆ
ＥＴ４１がオンすると、そのＦＥＴ４１のソースから、
低電位側端子２２を介して負荷５へと駆動電流が流し出
されることとなる。
【００５５】ここで、このようにＦＥＴ４１がハイサイ
ド駆動手段として機能する場合、第１の電流検出用ＭＯ
ＳＦＥＴ４５のドレインと第１の電流検出用抵抗４３と
の接続点の電圧Ｖ１（以下、第１の検出電圧Ｖ１とい
う）は、ＦＥＴ４１に流れる電流ＩOUT に比例した電圧
だけバッテリ電圧ＶＢから降下した電圧となる。
ド駆動手段として機能する場合、第１の電流検出用ＭＯ
ＳＦＥＴ４５のドレインと第１の電流検出用抵抗４３と
の接続点の電圧Ｖ１（以下、第１の検出電圧Ｖ１とい
う）は、ＦＥＴ４１に流れる電流ＩOUT に比例した電圧
だけバッテリ電圧ＶＢから降下した電圧となる。
【００５６】具体的に説明すると、第１の検出電圧Ｖ１
は、下記の式１のようになる。尚、「Ｒ４３」は第１の
電流検出用抵抗４３の抵抗値であり、「ｎ」は、ＦＥＴ
４１に流れる電流ＩOUT と第１の電流検出用ＭＯＳＦＥ
Ｔ４５に流れる電流との比（即ち、ＦＥＴ４１とＦＥＴ
４５とのミラー比）である。
は、下記の式１のようになる。尚、「Ｒ４３」は第１の
電流検出用抵抗４３の抵抗値であり、「ｎ」は、ＦＥＴ
４１に流れる電流ＩOUT と第１の電流検出用ＭＯＳＦＥ
Ｔ４５に流れる電流との比（即ち、ＦＥＴ４１とＦＥＴ
４５とのミラー比）である。
【００５７】Ｖ１＝ＶＢ−ＩOUT ×Ｒ４３／ｎ …式１ また、出力回路７ａにおいて、抵抗５７と定電流回路５
９との接続点の電圧Ｖｒｅｆ１（以下、第１の判定電圧
Ｖｒｅｆ１という）は、抵抗５７の抵抗値を「Ｒ５７」
とし、定電流回路５９が抵抗５７に流す一定電流を「Ｉ
CNST」とすると、バッテリ電圧ＶＢから「ＩCNST×Ｒ５
７」という一定電圧だけ降下した電圧（＝ＶＢ−ＩCNST
×Ｒ５７）となるが、本実施形態において、抵抗５７の
抵抗値Ｒ５７と上記一定電流ＩCNSTは、ＦＥＴ４１に流
れる電流ＩOUT の過電流判定値をＩthとすると、第１の
判定電圧Ｖｒｅｆ１が下記の式２を満たすように設定さ
れている。
９との接続点の電圧Ｖｒｅｆ１（以下、第１の判定電圧
Ｖｒｅｆ１という）は、抵抗５７の抵抗値を「Ｒ５７」
とし、定電流回路５９が抵抗５７に流す一定電流を「Ｉ
CNST」とすると、バッテリ電圧ＶＢから「ＩCNST×Ｒ５
７」という一定電圧だけ降下した電圧（＝ＶＢ−ＩCNST
×Ｒ５７）となるが、本実施形態において、抵抗５７の
抵抗値Ｒ５７と上記一定電流ＩCNSTは、ＦＥＴ４１に流
れる電流ＩOUT の過電流判定値をＩthとすると、第１の
判定電圧Ｖｒｅｆ１が下記の式２を満たすように設定さ
れている。
【００５８】 Ｖｒｅｆ１＝ＶＢ−Ｉth×Ｒ４３／ｎ …式２ そして、ＦＥＴ４１がハイサイド駆動手段として機能す
る場合には、セレクタ１３から当該出力回路７ａへの出
力形態設定用信号Ｃａがハイレベルとなり、前述したよ
うに、ラッチ回路６９が、コンパレータ６５からのハイ
レベル信号をラッチして出力する。
る場合には、セレクタ１３から当該出力回路７ａへの出
力形態設定用信号Ｃａがハイレベルとなり、前述したよ
うに、ラッチ回路６９が、コンパレータ６５からのハイ
レベル信号をラッチして出力する。
【００５９】このため、負荷５の短絡故障等（例えば低
電位側端子２２の接地電位への短絡）により、ＦＥＴ４
１に流れる電流ＩOUT が過電流判定値Ｉthを越えて、第
１の検出電圧Ｖ１が第１の判定電圧Ｖｒｅｆ１を下回
り、コンパレータ６５からハイレベル信号が出力される
と、ラッチ回路６９の出力がハイレベルとなって過電流
保護用のＦＥＴ７３がオンし、ＦＥＴ４１のゲートが強
制的にロウレベルとなって、該ＦＥＴ４１がオフされる
こととなる。
電位側端子２２の接地電位への短絡）により、ＦＥＴ４
１に流れる電流ＩOUT が過電流判定値Ｉthを越えて、第
１の検出電圧Ｖ１が第１の判定電圧Ｖｒｅｆ１を下回
り、コンパレータ６５からハイレベル信号が出力される
と、ラッチ回路６９の出力がハイレベルとなって過電流
保護用のＦＥＴ７３がオンし、ＦＥＴ４１のゲートが強
制的にロウレベルとなって、該ＦＥＴ４１がオフされる
こととなる。
【００６０】そして、このような機構により、ＦＥＴ４
１がハイサイド駆動手段として機能する場合の、該ＦＥ
Ｔ４１の過電流による故障が防止される。一方、出力回
路７ａにおいて、負荷５をロウサイド駆動する場合（つ
まり、ロウサイド出力形態で用いられる場合）には、図
３に示すように、ＦＥＴ４１のドレインが、バッテリ電
圧ＶＢに＋側端子が接続された負荷５の−側端子に高電
位側端子２０を介して接続されると共に、ＦＥＴ４１の
ソースが、低電位側端子２２を介して接地電位に接続さ
れる。そして、ＦＥＴ４１は、その接続状態でロウサイ
ド駆動手段として機能することとなる。
１がハイサイド駆動手段として機能する場合の、該ＦＥ
Ｔ４１の過電流による故障が防止される。一方、出力回
路７ａにおいて、負荷５をロウサイド駆動する場合（つ
まり、ロウサイド出力形態で用いられる場合）には、図
３に示すように、ＦＥＴ４１のドレインが、バッテリ電
圧ＶＢに＋側端子が接続された負荷５の−側端子に高電
位側端子２０を介して接続されると共に、ＦＥＴ４１の
ソースが、低電位側端子２２を介して接地電位に接続さ
れる。そして、ＦＥＴ４１は、その接続状態でロウサイ
ド駆動手段として機能することとなる。
【００６１】即ち、まず、この場合、マイコン３から出
力形態記憶部１１へ事前に出力される指示信号Ｂの各ビ
ットのうち、出力回路７ａに対応するビットは、ロウサ
イド出力形態を示す“０”に設定される。そして、これ
に伴い、出力形態記憶部１１からセレクタ１３へ出力さ
れる当該出力回路７ａの出力形態設定用信号Ｃａはロウ
レベルとなる。
力形態記憶部１１へ事前に出力される指示信号Ｂの各ビ
ットのうち、出力回路７ａに対応するビットは、ロウサ
イド出力形態を示す“０”に設定される。そして、これ
に伴い、出力形態記憶部１１からセレクタ１３へ出力さ
れる当該出力回路７ａの出力形態設定用信号Ｃａはロウ
レベルとなる。
【００６２】すると、前述したように、セレクタ１３か
ら出力回路７ａに出力される第１駆動指令信号Ｄａがロ
ウレベルに固定されるのに対して、セレクタ１３から出
力回路７ａに出力される第２駆動指令信号Ｅａは、マイ
コン３からの駆動信号Ａａと同じ論理レベルになる。
ら出力回路７ａに出力される第１駆動指令信号Ｄａがロ
ウレベルに固定されるのに対して、セレクタ１３から出
力回路７ａに出力される第２駆動指令信号Ｅａは、マイ
コン３からの駆動信号Ａａと同じ論理レベルになる。
【００６３】このため、出力回路７ａにおいては、ＦＥ
Ｔ２７がオフしたままとなるのに対して、ＦＥＴ３７
は、マイコン３からの駆動信号Ａａに応じて、その駆動
信号Ａａがハイレベルの時にオンすることとなる。そし
て、ＦＥＴ３７がオンすると、カレントミラー回路を成
す２つのトランジスタ３１，３３がオンし、トランジス
タ３３のコレクタからＦＥＴ４１のゲートへ、ダイオー
ド３９及び抵抗５１を介してバッテリ電圧ＶＢが供給さ
れて、ＦＥＴ４１がオンすることとなる。つまり、マイ
コン３からの駆動信号Ａａがハイレベルになると、負荷
５に対してロウサイド接続された（負荷５よりも低電位
側に接続された）ＦＥＴ４１のゲートに、バッテリ電圧
ＶＢが供給されて、該ＦＥＴ４１がオンする。そして、
ＦＥＴ４１がオンすると、負荷５側から高電位側端子２
０を介して、ＦＥＴ４１のドレインへ負荷５の駆動電流
が引き込まれることとなる。
Ｔ２７がオフしたままとなるのに対して、ＦＥＴ３７
は、マイコン３からの駆動信号Ａａに応じて、その駆動
信号Ａａがハイレベルの時にオンすることとなる。そし
て、ＦＥＴ３７がオンすると、カレントミラー回路を成
す２つのトランジスタ３１，３３がオンし、トランジス
タ３３のコレクタからＦＥＴ４１のゲートへ、ダイオー
ド３９及び抵抗５１を介してバッテリ電圧ＶＢが供給さ
れて、ＦＥＴ４１がオンすることとなる。つまり、マイ
コン３からの駆動信号Ａａがハイレベルになると、負荷
５に対してロウサイド接続された（負荷５よりも低電位
側に接続された）ＦＥＴ４１のゲートに、バッテリ電圧
ＶＢが供給されて、該ＦＥＴ４１がオンする。そして、
ＦＥＴ４１がオンすると、負荷５側から高電位側端子２
０を介して、ＦＥＴ４１のドレインへ負荷５の駆動電流
が引き込まれることとなる。
【００６４】ここで、このようにＦＥＴ４１がロウサイ
ド駆動手段として機能する場合、第２の電流検出用ＭＯ
ＳＦＥＴ４９のソースと第２の電流検出用抵抗４７との
接続点の電圧Ｖ２（以下、第２の検出電圧Ｖ２という）
は、ＦＥＴ４１に流れる電流ＩOUT に比例した電圧だけ
接地電位（＝０Ｖ）から上昇した電圧となる。
ド駆動手段として機能する場合、第２の電流検出用ＭＯ
ＳＦＥＴ４９のソースと第２の電流検出用抵抗４７との
接続点の電圧Ｖ２（以下、第２の検出電圧Ｖ２という）
は、ＦＥＴ４１に流れる電流ＩOUT に比例した電圧だけ
接地電位（＝０Ｖ）から上昇した電圧となる。
【００６５】具体的に説明すると、第２の検出電圧Ｖ２
は、下記の式３のようになる。尚、「Ｒ４７」は第２の
電流検出用抵抗４７の抵抗値であり、「Ｎ」は、ＦＥＴ
４１に流れる電流ＩOUT と第２の電流検出用ＭＯＳＦＥ
Ｔ４９に流れる電流との比（即ち、ＦＥＴ４１とＦＥＴ
４９とのミラー比）である。
は、下記の式３のようになる。尚、「Ｒ４７」は第２の
電流検出用抵抗４７の抵抗値であり、「Ｎ」は、ＦＥＴ
４１に流れる電流ＩOUT と第２の電流検出用ＭＯＳＦＥ
Ｔ４９に流れる電流との比（即ち、ＦＥＴ４１とＦＥＴ
４９とのミラー比）である。
【００６６】Ｖ２＝ＩOUT ×Ｒ４７／Ｎ …式３ また、出力回路７ａにおいて、抵抗６１と抵抗６３との
接続点の電圧Ｖｒｅｆ２（以下、第２の判定電圧Ｖｒｅ
ｆ２という）は、５Ｖの一定電圧ＶＤを両抵抗６１，６
３で分圧したものであるため、抵抗６１の抵抗値を「Ｒ
６１」とし、抵抗６３の抵抗値を「Ｒ６３」とすると、
接地電位から「ＶＤ×Ｒ６３／（Ｒ６１＋Ｒ６３）」と
いう一定電圧だけ上昇した電圧（＝ＶＤ×Ｒ６３／（Ｒ
６１＋Ｒ６３））となるが、本実施形態において、両抵
抗６１，６３の抵抗値Ｒ６１，Ｒ６３は、ＦＥＴ４１に
流れる電流ＩOUT の過電流判定値をＩthとすると、第２
の判定電圧Ｖｒｅｆ２が下記の式４を満たすように設定
されている。
接続点の電圧Ｖｒｅｆ２（以下、第２の判定電圧Ｖｒｅ
ｆ２という）は、５Ｖの一定電圧ＶＤを両抵抗６１，６
３で分圧したものであるため、抵抗６１の抵抗値を「Ｒ
６１」とし、抵抗６３の抵抗値を「Ｒ６３」とすると、
接地電位から「ＶＤ×Ｒ６３／（Ｒ６１＋Ｒ６３）」と
いう一定電圧だけ上昇した電圧（＝ＶＤ×Ｒ６３／（Ｒ
６１＋Ｒ６３））となるが、本実施形態において、両抵
抗６１，６３の抵抗値Ｒ６１，Ｒ６３は、ＦＥＴ４１に
流れる電流ＩOUT の過電流判定値をＩthとすると、第２
の判定電圧Ｖｒｅｆ２が下記の式４を満たすように設定
されている。
【００６７】Ｖｒｅｆ１＝Ｉth×Ｒ４７／Ｎ …式４ そして、ＦＥＴ４１がロウサイド駆動手段として機能す
る場合には、セレクタ１３から当該出力回路７ａへの出
力形態設定用信号Ｃａがロウレベルとなり、前述したよ
うに、ラッチ回路６９が、コンパレータ６７からのハイ
レベル信号をラッチして出力する。
る場合には、セレクタ１３から当該出力回路７ａへの出
力形態設定用信号Ｃａがロウレベルとなり、前述したよ
うに、ラッチ回路６９が、コンパレータ６７からのハイ
レベル信号をラッチして出力する。
【００６８】このため、負荷５の短絡故障等（例えば高
電位側端子２０のバッテリ電圧ＶＢへの短絡）により、
ＦＥＴ４１に流れる電流ＩOUT が過電流判定値Ｉthを越
えて、第２の検出電圧Ｖ２が第２の判定電圧Ｖｒｅｆ２
を上回り、コンパレータ６７からハイレベル信号が出力
されると、ラッチ回路６９の出力がハイレベルとなって
過電流保護用のＦＥＴ７３がオンし、ＦＥＴ４１のゲー
トが強制的にロウレベルとなって、該ＦＥＴ４１がオフ
されることとなる。
電位側端子２０のバッテリ電圧ＶＢへの短絡）により、
ＦＥＴ４１に流れる電流ＩOUT が過電流判定値Ｉthを越
えて、第２の検出電圧Ｖ２が第２の判定電圧Ｖｒｅｆ２
を上回り、コンパレータ６７からハイレベル信号が出力
されると、ラッチ回路６９の出力がハイレベルとなって
過電流保護用のＦＥＴ７３がオンし、ＦＥＴ４１のゲー
トが強制的にロウレベルとなって、該ＦＥＴ４１がオフ
されることとなる。
【００６９】そして、このような機構により、ＦＥＴ４
１がロウサイド駆動手段として機能する場合の、該ＦＥ
Ｔ４１の過電流による故障が防止される。尚、本実施形
態の電気負荷駆動装置１においては、セレクタ１３と、
ＦＥＴ２７，３７と、抵抗２５，３５，５１と、トラン
ジスタ２１，２３，３１，３３と、ダイオード２９，３
９とからなる部分が、出力形態切替手段に相当してい
る。
１がロウサイド駆動手段として機能する場合の、該ＦＥ
Ｔ４１の過電流による故障が防止される。尚、本実施形
態の電気負荷駆動装置１においては、セレクタ１３と、
ＦＥＴ２７，３７と、抵抗２５，３５，５１と、トラン
ジスタ２１，２３，３１，３３と、ダイオード２９，３
９とからなる部分が、出力形態切替手段に相当してい
る。
【００７０】また、第１の電流検出用抵抗４３と第１の
電流検出用ＭＯＳＦＥＴ４５とが、第１の電流検出信号
発生手段に相当し、抵抗５７と定電流回路５９とが、第
１の過電流判定電圧発生手段に相当し、第２の電流検出
用抵抗４７と第２の電流検出用ＭＯＳＦＥＴ４９とが、
第２の電流検出信号発生手段に相当し、抵抗６１と抵抗
６３とが、第２の過電流判定電圧発生手段に相当してい
る。
電流検出用ＭＯＳＦＥＴ４５とが、第１の電流検出信号
発生手段に相当し、抵抗５７と定電流回路５９とが、第
１の過電流判定電圧発生手段に相当し、第２の電流検出
用抵抗４７と第２の電流検出用ＭＯＳＦＥＴ４９とが、
第２の電流検出信号発生手段に相当し、抵抗６１と抵抗
６３とが、第２の過電流判定電圧発生手段に相当してい
る。
【００７１】そして、２つのコンパレータ６５，６７と
ラッチ回路６９とが、過電流検出信号出力手段に相当
し、ラッチ回路６９から出力されるハイレベルの信号
が、過電流検出信号に相当し、抵抗７１及びＦＥＴ７３
が過電流保護手段に相当している。
ラッチ回路６９とが、過電流検出信号出力手段に相当
し、ラッチ回路６９から出力されるハイレベルの信号
が、過電流検出信号に相当し、抵抗７１及びＦＥＴ７３
が過電流保護手段に相当している。
【００７２】以上のように、本実施形態の電気負荷駆動
装置１では、出力トランジスタとしてのＦＥＴ４１がハ
イサイド駆動手段として機能する場合には、バッテリ電
圧ＶＢを基準にし且つＦＥＴ４１に流れる電流ＩOUT に
比例して低くなる第１の検出電圧Ｖ１と、バッテリ電圧
ＶＢよりも一定電圧（＝Ｉth×Ｒ４３／ｎ）だけ低い第
１の判定電圧Ｖｒｅｆ１とを比較して、ＦＥＴ４１の過
電流検出を行い、逆に、ＦＥＴ４１がロウサイド駆動手
段として機能する場合には、接地電位を基準にし且つＦ
ＥＴ４１に流れる電流ＩOUT に比例して高くなる第２の
検出電圧Ｖ２と、接地電位よりも一定電圧（＝Ｉth×Ｒ
４７／Ｎ）だけ高い第２の判定電圧Ｖｒｅｆ２とを比較
して、ＦＥＴ４１の過電流検出を行うようにしている。
装置１では、出力トランジスタとしてのＦＥＴ４１がハ
イサイド駆動手段として機能する場合には、バッテリ電
圧ＶＢを基準にし且つＦＥＴ４１に流れる電流ＩOUT に
比例して低くなる第１の検出電圧Ｖ１と、バッテリ電圧
ＶＢよりも一定電圧（＝Ｉth×Ｒ４３／ｎ）だけ低い第
１の判定電圧Ｖｒｅｆ１とを比較して、ＦＥＴ４１の過
電流検出を行い、逆に、ＦＥＴ４１がロウサイド駆動手
段として機能する場合には、接地電位を基準にし且つＦ
ＥＴ４１に流れる電流ＩOUT に比例して高くなる第２の
検出電圧Ｖ２と、接地電位よりも一定電圧（＝Ｉth×Ｒ
４７／Ｎ）だけ高い第２の判定電圧Ｖｒｅｆ２とを比較
して、ＦＥＴ４１の過電流検出を行うようにしている。
【００７３】このため、ハイサイド出力形態の場合とロ
ウサイド出力形態の場合との両方において、バッテリ電
圧ＶＢが変動しても、ＦＥＴ４１に実際に流れている電
流ＩOUT に比例した第１の検出電圧Ｖ１又は第２の検出
電圧Ｖ２に基づいて、ＦＥＴ４１の過電流状態を正確に
検出することができる。特に、ハイサイド出力形態の場
合にバッテリ電圧ＶＢが変動したり、ロウサイド出力形
態の場合に接地電位がノイズ等で変動しても、正確な過
電流検出が可能となる。
ウサイド出力形態の場合との両方において、バッテリ電
圧ＶＢが変動しても、ＦＥＴ４１に実際に流れている電
流ＩOUT に比例した第１の検出電圧Ｖ１又は第２の検出
電圧Ｖ２に基づいて、ＦＥＴ４１の過電流状態を正確に
検出することができる。特に、ハイサイド出力形態の場
合にバッテリ電圧ＶＢが変動したり、ロウサイド出力形
態の場合に接地電位がノイズ等で変動しても、正確な過
電流検出が可能となる。
【００７４】そして、本実施形態の電気負荷駆動装置１
では、過電流検出時にＦＥＴ４１を強制的にオフさせる
ようにしているため、負荷５の短絡に伴うＦＥＴ４１の
過電流による故障を確実に防止することができる。ま
た、本実施形態の電気負荷駆動装置１によれば、負荷５
に対する電流供給経路中に、シャント抵抗などの電流検
出用素子を直列に設けることなく、第１の検出電圧Ｖ１
と第２の検出電圧Ｖ２との各々を発生させることができ
るため、負荷５への印加電圧の低下を招くことがなく、
負荷５の駆動が不能となるバッテリの最低電圧を高くし
てしまうことがない。
では、過電流検出時にＦＥＴ４１を強制的にオフさせる
ようにしているため、負荷５の短絡に伴うＦＥＴ４１の
過電流による故障を確実に防止することができる。ま
た、本実施形態の電気負荷駆動装置１によれば、負荷５
に対する電流供給経路中に、シャント抵抗などの電流検
出用素子を直列に設けることなく、第１の検出電圧Ｖ１
と第２の検出電圧Ｖ２との各々を発生させることができ
るため、負荷５への印加電圧の低下を招くことがなく、
負荷５の駆動が不能となるバッテリの最低電圧を高くし
てしまうことがない。
【００７５】以上、本発明の一実施形態について説明し
たが、本発明は、種々の形態を採り得ることは言うまで
もない。例えば、上記実施形態の電気負荷駆動装置１で
は、５個の出力回路７ａ〜７ｅを備えていたが、その数
は５個に限るものではなく、例えば１個や２個でも良
い。
たが、本発明は、種々の形態を採り得ることは言うまで
もない。例えば、上記実施形態の電気負荷駆動装置１で
は、５個の出力回路７ａ〜７ｅを備えていたが、その数
は５個に限るものではなく、例えば１個や２個でも良
い。
【００７６】また、上記実施形態の電気負荷駆動装置１
において、出力回路７ａ〜７ｅの全てが同時にハイサイ
ド出力形態で用いられることは無いと想定されるのであ
れば、チャージポンプ回路９の昇圧電圧ＶＣＰの出力能
力は、ハイサイド出力形態で同時に用いられると想定さ
れる最大数の出力回路のＦＥＴ４１へ駆動電圧（即ち、
ＦＥＴ４１をオンさせるためのゲート電圧）を供給可能
な最低限の値に設定しておけば良い。そして、このよう
にすれば、チャージポンプ回路９の構成を必要最小限の
ものにすることができる。
において、出力回路７ａ〜７ｅの全てが同時にハイサイ
ド出力形態で用いられることは無いと想定されるのであ
れば、チャージポンプ回路９の昇圧電圧ＶＣＰの出力能
力は、ハイサイド出力形態で同時に用いられると想定さ
れる最大数の出力回路のＦＥＴ４１へ駆動電圧（即ち、
ＦＥＴ４１をオンさせるためのゲート電圧）を供給可能
な最低限の値に設定しておけば良い。そして、このよう
にすれば、チャージポンプ回路９の構成を必要最小限の
ものにすることができる。
【００７７】一方、上記実施形態の電気負荷駆動装置１
において、過電流判定用のコンパレータ６５，６７は、
１個で共用するようにしても良い。この場合は、コンパ
レータの入力を、出力形態設定用信号Ｃａに応じて、第
１の検出電圧Ｖ１にするか第２の検出電圧Ｖ２にする
か、並びに第１の判定電圧Ｖｒｅｆ１にするか第２の判
定電圧Ｖｒｅｆ２にするかの切替スイッチを設ければ良
い。
において、過電流判定用のコンパレータ６５，６７は、
１個で共用するようにしても良い。この場合は、コンパ
レータの入力を、出力形態設定用信号Ｃａに応じて、第
１の検出電圧Ｖ１にするか第２の検出電圧Ｖ２にする
か、並びに第１の判定電圧Ｖｒｅｆ１にするか第２の判
定電圧Ｖｒｅｆ２にするかの切替スイッチを設ければ良
い。
【００７８】また、各検出電圧Ｖ１，Ｖ２並びにラッチ
回路６９の出力を、出力回路７ａ〜７ｅよりマイコン３
へモニタ信号として出力するようにしても良い。
回路６９の出力を、出力回路７ａ〜７ｅよりマイコン３
へモニタ信号として出力するようにしても良い。
【図面の簡単な説明】
【図１】 実施形態の電気負荷駆動装置の全体構成を表
す構成図である。
す構成図である。
【図２】 実施形態の電気負荷駆動装置に備えられた出
力回路の構成、及び、その出力回路をハイサイド出力形
態で動作させる場合の負荷との接続状態を表す回路図で
ある。
力回路の構成、及び、その出力回路をハイサイド出力形
態で動作させる場合の負荷との接続状態を表す回路図で
ある。
【図３】 実施形態の電気負荷駆動装置に備えられた出
力回路の構成、及び、その出力回路をロウサイド出力形
態で動作させる場合の負荷との接続状態を表す回路図で
ある。
力回路の構成、及び、その出力回路をロウサイド出力形
態で動作させる場合の負荷との接続状態を表す回路図で
ある。
１…電気負荷駆動装置、３…マイコン、５ａ〜５ｅ…電
気負荷、７ａ〜７ｅ…出力回路、９…チャージポンプ回
路、１１…出力形態記憶部、１３…セレクタ、１５，１
７…アンドゲート、１９…バッファ、２０…高電位側端
子、２２…低電位側端子、２１，２３，３１，３３…Ｐ
ＮＰトランジスタ、４１…ＮチャネルパワーＭＯＳＦＥ
Ｔ、４５…第１の電流検出用ＭＯＳＦＥＴ、４９…第２
の電流検出用ＭＯＳＦＥＴ、２７，３７，７３…Ｎチャ
ネルＭＯＳＦＥＴ、２５，３５，５１，５７，６１，６
３，７１…抵抗、４３…第１の電流検出用抵抗、４７…
第２の電流検出用抵抗、２９，３９，５５…ダイオー
ド、５３…ツェナーダイオード、５９…定電流回路、６
５，６７…コンパレータ、６９…ラッチ回路
気負荷、７ａ〜７ｅ…出力回路、９…チャージポンプ回
路、１１…出力形態記憶部、１３…セレクタ、１５，１
７…アンドゲート、１９…バッファ、２０…高電位側端
子、２２…低電位側端子、２１，２３，３１，３３…Ｐ
ＮＰトランジスタ、４１…ＮチャネルパワーＭＯＳＦＥ
Ｔ、４５…第１の電流検出用ＭＯＳＦＥＴ、４９…第２
の電流検出用ＭＯＳＦＥＴ、２７，３７，７３…Ｎチャ
ネルＭＯＳＦＥＴ、２５，３５，５１，５７，６１，６
３，７１…抵抗、４３…第１の電流検出用抵抗、４７…
第２の電流検出用抵抗、２９，３９，５５…ダイオー
ド、５３…ツェナーダイオード、５９…定電流回路、６
５，６７…コンパレータ、６９…ラッチ回路
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０３Ｋ 19/003 Ｈ０３Ｋ 19/00 １０１Ｆ ５Ｊ０５６ Ｆターム(参考） 3G084 DA27 EA04 EA11 EB23 FA00 FA03 5G004 AA04 AB02 BA01 BA03 BA04 DA02 DA04 DC04 EA01 FA01 5H410 CC02 DD02 DD05 EA11 EA37 EB01 EB25 EB37 FF05 FF21 LL06 LL13 LL19 LL20 5J032 AA02 AA03 AA12 AB01 AB02 AC18 5J055 AX32 AX53 AX64 BX16 CX20 CX28 DX22 DX53 DX73 DX83 EX06 EX07 EY01 EY12 EY13 EY17 EY21 EZ03 EZ04 EZ10 EZ39 EZ55 FX12 FX17 FX35 GX01 5J056 AA04 BB45 CC01 CC02 CC09 CC14 DD02 DD13 DD34 DD39 DD55 DD56 EE07 FF07 FF08 GG05
Claims (5)
- 【請求項１】 電気負荷に電流を流すための電流供給経
路に第１出力端子と第２出力端子とが直列に接続され、
その両出力端子間が導通するオン状態となることによ
り、前記電気負荷に駆動電流を供給する出力トランジス
タと、 出力形態設定用信号に応じて、前記出力トランジスタ
を、負荷電源の高電位側に前記第１出力端子が接続され
且つ一端が前記負荷電源の低電位側に接続された前記電
気負荷の他端に前記第２出力端子が接続された状態で、
外部からの駆動信号に従いオン状態となることにより前
記電気負荷へ前記駆動電流を流し出すハイサイド駆動手
段と、一端が前記負荷電源の高電位側に接続された前記
電気負荷の他端に前記第１出力端子が接続され且つ前記
負荷電源の低電位側に前記第２出力端子が接続された状
態で、外部からの駆動信号に従いオン状態となることに
より前記電気負荷側から前記駆動電流を引き込むロウサ
イド駆動手段との、何れかとして機能させる出力形態切
替手段と、 を備えた電気負荷駆動装置において、 前記出力トランジスタが前記ハイサイド駆動手段として
機能する場合に、前記出力トランジスタに流れる電流に
比例した電圧だけ前記負荷電源の高電位側から降下した
電圧を、第１の電流検出信号として発生する第１の電流
検出信号発生手段と、 前記負荷電源の高電位側から予め定められた電圧だけ降
下した電圧を、前記第１の電流検出信号と比較される第
１の過電流判定電圧として発生する第１の過電流判定電
圧発生手段と、 前記出力トランジスタが前記ロウサイド駆動手段として
機能する場合に、前記出力トランジスタに流れる電流に
比例した電圧だけ前記負荷電源の低電位側から上昇した
電圧を、第２の電流検出信号として発生する第２の電流
検出信号発生手段と、 前記負荷電源の低電位側から予め定められた電圧だけ上
昇した電圧を、前記第２の電流検出信号と比較される第
２の過電流判定電圧として発生する第２の過電流判定電
圧発生手段と、 前記出力形態切替手段により前記出力トランジスタが前
記ハイサイド駆動手段として機能させられている場合
に、前記第１の電流検出信号と前記第１の過電流判定電
圧とを比較して、前記第１の電流検出信号が前記第１の
過電流判定電圧を下回ると、前記出力トランジスタに流
れている電流が過電流状態であることを示す過電流検出
信号を出力し、前記出力形態切替手段により前記出力ト
ランジスタが前記ロウサイド駆動手段として機能させれ
られている場合に、前記第２の電流検出信号と前記第２
の過電流判定電圧とを比較して、前記第２の電流検出信
号が前記第２の過電流判定電圧を上回ると、前記過電流
検出信号を出力する過電流検出信号出力手段と、 を備えていることを特徴とする電気負荷駆動装置。 - 【請求項２】 請求項１に記載の電気負荷駆動装置にお
いて、 前記過電流検出信号出力手段から前記過電流検出信号が
出力された場合に、前記出力トランジスタを強制的にオ
フさせる過電流保護手段を備えていること、 を特徴とする電気負荷駆動装置。 - 【請求項３】 請求項１又は請求項２に記載の電気負荷
駆動装置において、 前記第１の電流検出信号発生手段は、 一端が前記出力トランジスタの第１出力端子に接続され
た第１の電流検出用抵抗と、該第１の電流検出用抵抗の
他端に一方の出力端子が接続され、他方の出力端子が前
記出力トランジスタの第２出力端子に接続されて、前記
出力トランジスタに流れる電流に比例したミラー電流を
前記第１の電流検出用抵抗に流す第１の電流検出用トラ
ンジスタとからなり、前記第１の電流検出用トランジス
タの前記一方の出力端子と前記第１の電流検出用抵抗と
の接続点の電圧を、前記第１の電流検出信号として発生
し、 前記第２の電流検出信号発生手段は、 一端が前記出力トランジスタの第２出力端子に接続され
た第２の電流検出用抵抗と、一方の出力端子が前記出力
トランジスタの第１出力端子に接続され、前記第２の電
流検出用抵抗の他端に他方の出力端子が接続されて、前
記出力トランジスタに流れる電流に比例したミラー電流
を前記第２の電流検出用抵抗に流す第２の電流検出用ト
ランジスタとからなり、前記第２の電流検出用トランジ
スタの前記他方の出力端子と前記第２の電流検出用抵抗
との接続点の電圧を、前記第２の電流検出信号として発
生すること、 を特徴とする電気負荷駆動装置。 - 【請求項４】 請求項１ないし請求項３の何れかに記載
の電気負荷駆動装置において、 少なくとも前記出力トランジスタと、前記第１の電流検
出信号発生手段と、前記第２の電流検出信号発生手段
と、前記過電流検出信号出力手段とを含む出力回路が、
１個の半導体集積回路内に形成されていること、 を特徴とする電気負荷駆動装置。 - 【請求項５】 請求項４に記載の電気負荷駆動装置にお
いて、 前記半導体集積回路内には複数の前記出力回路が形成さ
れていること、 を特徴とする電気負荷駆動装置。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000110978A JP4089125B2 (ja) | 2000-04-12 | 2000-04-12 | 電気負荷駆動装置 |
| US09/828,123 US6472910B2 (en) | 2000-04-12 | 2001-04-09 | Electrical load driving device |
| DE10118144A DE10118144B4 (de) | 2000-04-12 | 2001-04-11 | Ansteuervorrichtung für eine elektrische Last |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000110978A JP4089125B2 (ja) | 2000-04-12 | 2000-04-12 | 電気負荷駆動装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001298849A true JP2001298849A (ja) | 2001-10-26 |
| JP4089125B2 JP4089125B2 (ja) | 2008-05-28 |
Family
ID=18623398
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000110978A Expired - Fee Related JP4089125B2 (ja) | 2000-04-12 | 2000-04-12 | 電気負荷駆動装置 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6472910B2 (ja) |
| JP (1) | JP4089125B2 (ja) |
| DE (1) | DE10118144B4 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7203046B2 (en) | 2005-01-17 | 2007-04-10 | Yazaki Corporation | Overcurrent detecting device |
| JP2009133815A (ja) * | 2007-10-30 | 2009-06-18 | Denso Corp | 断線検出回路 |
| JP2016208329A (ja) * | 2015-04-24 | 2016-12-08 | 日立オートモティブシステムズ株式会社 | 負荷駆動装置 |
| JP2020198499A (ja) * | 2019-05-31 | 2020-12-10 | 日立オートモティブシステムズ株式会社 | 電子回路およびセンサシステム |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6944556B1 (en) * | 2001-11-01 | 2005-09-13 | Linear Technology Corporation | Circuits and methods for current measurements referred to a precision impedance |
| JP3681374B2 (ja) * | 2002-12-19 | 2005-08-10 | 株式会社日立製作所 | 電流検出装置及びそれを用いたｐｗｍインバータ |
| JP4400336B2 (ja) * | 2003-08-27 | 2010-01-20 | 株式会社デンソー | 電子制御装置 |
| US7554276B2 (en) * | 2005-09-21 | 2009-06-30 | International Rectifier Corporation | Protection circuit for permanent magnet synchronous motor in field weakening operation |
| JP2007253930A (ja) * | 2006-02-24 | 2007-10-04 | Advics:Kk | 車両用電子制御装置および車両ブレーキ用電子制御装置 |
| JP4963891B2 (ja) * | 2006-08-01 | 2012-06-27 | ローム株式会社 | 負荷駆動回路 |
| US7688119B2 (en) * | 2008-04-01 | 2010-03-30 | Silicon Laboratories, Inc. | Power supply with digital control loop |
| US7924065B2 (en) * | 2008-07-17 | 2011-04-12 | Continental Automotive Gmbh | Control circuit for a power field-effect transistor and method for configuring a control circuit for a power field-effect transistor |
| TWI476742B (zh) * | 2010-12-06 | 2015-03-11 | Au Optronics Corp | 多工式驅動電路 |
| TWI513142B (zh) * | 2013-04-26 | 2015-12-11 | 立錡科技股份有限公司 | 電源供應控制方法 |
| JP6611619B2 (ja) * | 2016-01-12 | 2019-11-27 | アルパイン株式会社 | 電源変動検出装置及び処理システム |
| ITUB20160777A1 (it) * | 2016-02-16 | 2017-08-16 | St Microelectronics Srl | Circuito di pilotaggio, dispositivo e procedimento corrispondenti |
| JP6809416B2 (ja) * | 2017-08-31 | 2021-01-06 | 株式会社オートネットワーク技術研究所 | 通電制御装置 |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4736267A (en) * | 1986-11-14 | 1988-04-05 | Motorola, Inc. | Fault detection circuit |
| SE457182B (sv) * | 1987-04-03 | 1988-12-05 | Ericsson Telefon Ab L M | Anordning bestaaende av en skyddskrets foer att skydda en integrerad krets mot oeverbelastnings- och kortslutningsstroemmar |
| US5408141A (en) * | 1993-01-04 | 1995-04-18 | Texas Instruments Incorporated | Sensed current driving device |
| US5757214A (en) * | 1995-07-19 | 1998-05-26 | Stoddard; Robert J. | PWM driver for an inductive load with detector of a not regulating PWM condition |
| DE69614659T2 (de) * | 1996-02-09 | 2004-04-08 | Co.Ri.M.Me. Consorzio Per La Ricerca Sulla Microelettronica Nel Mezzogiorno | Schaltung mit Überstromschutz für Leistungstransistoren |
| US5796278A (en) * | 1996-04-26 | 1998-08-18 | Delco Electronics Corporaiton | Circuitry for controlling load current |
| JPH1050996A (ja) * | 1996-08-06 | 1998-02-20 | Nec Corp | 過電流検出回路 |
| US5757213A (en) | 1996-08-16 | 1998-05-26 | Delco Electronics Corp. | Multi-configurable output driver |
| US5754879A (en) | 1996-09-23 | 1998-05-19 | Motorola, Inc. | Integrated circuit for external bus interface having programmable mode select by selectively bonding one of the bond pads to a reset terminal via a conductive wire |
| US5828247A (en) | 1996-12-09 | 1998-10-27 | Delco Electronics Corporation | Externally multi-configurable output driver |
| US6400163B1 (en) * | 1999-09-08 | 2002-06-04 | Rolf Melcher | Circuit arrangement for monitoring an electronic switch controlling a load |
-
2000
- 2000-04-12 JP JP2000110978A patent/JP4089125B2/ja not_active Expired - Fee Related
-
2001
- 2001-04-09 US US09/828,123 patent/US6472910B2/en not_active Expired - Lifetime
- 2001-04-11 DE DE10118144A patent/DE10118144B4/de not_active Expired - Fee Related
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7203046B2 (en) | 2005-01-17 | 2007-04-10 | Yazaki Corporation | Overcurrent detecting device |
| JP2009133815A (ja) * | 2007-10-30 | 2009-06-18 | Denso Corp | 断線検出回路 |
| JP2016208329A (ja) * | 2015-04-24 | 2016-12-08 | 日立オートモティブシステムズ株式会社 | 負荷駆動装置 |
| JP2020198499A (ja) * | 2019-05-31 | 2020-12-10 | 日立オートモティブシステムズ株式会社 | 電子回路およびセンサシステム |
Also Published As
| Publication number | Publication date |
|---|---|
| US6472910B2 (en) | 2002-10-29 |
| DE10118144A1 (de) | 2001-10-18 |
| DE10118144B4 (de) | 2012-02-02 |
| US20010030557A1 (en) | 2001-10-18 |
| JP4089125B2 (ja) | 2008-05-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2001298849A (ja) | 電気負荷駆動装置 | |
| US7068082B2 (en) | Gate driving circuit and semiconductor device | |
| US6400209B1 (en) | Switch circuit with back gate voltage control and series regulator | |
| US7106126B2 (en) | Semiconductor integrated circuit device | |
| EP0227149B1 (en) | Current-sensing circuit for a power semiconductor device, in particular an integrated intelligent power semiconductor switch specifically for applications in motor vehicles | |
| US7969206B2 (en) | Semiconductor element drive circuit | |
| US7750504B2 (en) | Power supply apparatus to selectively output one of a plurality of input powers | |
| US7639064B2 (en) | Drive circuit for reducing inductive kickback voltage | |
| US6570367B2 (en) | Voltage generator with standby operating mode | |
| US6963498B2 (en) | Bootstrap capacitor refresh circuit | |
| US7274226B2 (en) | Power source voltage monitoring circuit for self-monitoring its power source voltage | |
| US7180330B2 (en) | Output circuit | |
| US7292016B2 (en) | Buck/boost DC-DC converter control circuit with input voltage detection | |
| US20190245534A1 (en) | Gate driver circuit of power transistor, and motor driver circuit | |
| US20070188155A1 (en) | Semiconductor integrated circuit device and switching power source device using the same | |
| US5548227A (en) | Decision circuit operable at a wide range of voltages | |
| US20060152875A1 (en) | Overcurrent protection device | |
| US11789061B2 (en) | Integrated circuit and semiconductor device | |
| JP3959924B2 (ja) | 負荷駆動回路 | |
| US7130169B2 (en) | Short circuit protection for a power isolation device and associated diode | |
| JPH01311617A (ja) | スイッチング素子駆動装置 | |
| EP0606746B1 (en) | A circuit for increasing the breakdown voltage of a bipolar transistor | |
| US6459249B2 (en) | Reset circuit | |
| US20040145372A1 (en) | Ground fault detection circuit detecting whether a switching regulator's power output node is grounded | |
| US20240113703A1 (en) | Oring fet control circuit and method |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060630 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080124 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080205 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080218 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110307 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120307 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120307 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130307 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140307 Year of fee payment: 6 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |