JP4400336B2 - 電子制御装置 - Google Patents

電子制御装置 Download PDF

Info

Publication number
JP4400336B2
JP4400336B2 JP2004185280A JP2004185280A JP4400336B2 JP 4400336 B2 JP4400336 B2 JP 4400336B2 JP 2004185280 A JP2004185280 A JP 2004185280A JP 2004185280 A JP2004185280 A JP 2004185280A JP 4400336 B2 JP4400336 B2 JP 4400336B2
Authority
JP
Japan
Prior art keywords
electronic control
circuit
control device
power supply
boosted voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004185280A
Other languages
English (en)
Other versions
JP2005102147A (ja
Inventor
板橋  徹
光浩 金山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2004185280A priority Critical patent/JP4400336B2/ja
Priority to EP13180670.5A priority patent/EP2665186B1/en
Priority to EP04020316.8A priority patent/EP1511172B1/en
Priority to US10/926,993 priority patent/US7924063B2/en
Publication of JP2005102147A publication Critical patent/JP2005102147A/ja
Application granted granted Critical
Publication of JP4400336B2 publication Critical patent/JP4400336B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K17/00Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/16Modifications for eliminating interference voltages or currents
    • H03K17/161Modifications for eliminating interference voltages or currents in field-effect transistor switches
    • H03K17/162Modifications for eliminating interference voltages or currents in field-effect transistor switches without feedback from the output circuit to the control circuit
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K17/00Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/06Modifications for ensuring a fully conducting state
    • H03K17/063Modifications for ensuring a fully conducting state in field-effect transistor switches
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K17/00Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H03K17/693Switching arrangements with several input- or output-terminals, e.g. multiplexers, distributors

Landscapes

  • Dc-Dc Converters (AREA)
  • Electronic Switches (AREA)
  • Combined Controls Of Internal Combustion Engines (AREA)
  • Control Of Transmission Device (AREA)

Description

本発明は、電子制御装置に関し、特に、電気負荷の上流側に設けられたNチャネル型のMOSFET(MOS電界効果トランジスタ)をオン/オフさせてその電気負荷を駆動する電子制御装置に関するものである。
従来より、例えば自動車に搭載されるエンジン制御装置やトランスミッション制御装置などの電子制御装置においては、リレーやソレノイドといった電気負荷を駆動することにより、エンジンやトランスミッションなどの制御対象を制御しているが、近年の電子制御化の進行に伴って、駆動対象の電気負荷が増加する傾向にある。つまり、メカ的な機構によって制御していた部分を、より精密で自由度の高い電子制御に移行させることに伴い、駆動すべき電気負荷が増加することとなり、また、既に電子制御化されていた機能を拡張する場合などにも、電気負荷の増加を招くこととなる。
一方、電子制御装置において、電気負荷を駆動するためのスイッチング素子(即ち、電気負荷への通電/非通電を切り換えるためのスイッチング素子)としては、バイポーラトランジスタよりも大きな電流を低発熱で流すことが可能なMOSFETを用いることが主流となっており、特に、Pチャネル型のMOSFETよりも、安価で且つより低発熱に駆動可能なNチャネル型のMOSFETが採用されている。
また、車両においては、電気負荷への通電用配線がグランド(アース電位=0V)にショートしても該電気負荷が通電されたままにならないという安全性確保の観点から、電気負荷の上流側にスイッチング素子を設けるハイサイド駆動形態が好ましいとされている。
このため、車両用の電子制御装置においては、電気負荷への通電経路における該電気負荷よりも上流側にNチャネルMOSFETを直列に接続すると共に、電源電圧(車両においては、一般にバッテリ電圧)から該電源電圧よりも高い昇圧電圧を生成する昇圧回路と、その昇圧電圧を上記NチャネルMOSFETのゲートに印加するかしないかを、マイコン(マイクロコンピュータ)などから出力される指令信号に応じて切り換えることにより、そのNチャネルMOSFETをオン/オフさせるプリドライブ回路とを設けた構成が採用されている(例えば、特許文献1,2参照)。また、昇圧回路としては、一般に、複数のコンデンサへの充電電圧を足し合わせることで昇圧電圧を生成するチャージポンプ回路が知られている(例えば、特許文献1〜4参照)。
そして、電子制御装置では、主に小型化を達成するために、上記昇圧回路及びプリドライブ回路、あるいは更に、それらにNチャネルMOSFETも加えた回路を、一つの集積回路として構成(IC化)することが行われている。
そこで次に、本出願人が本発明に至る前に考えていた電子制御装置の構成例について、図6を用い具体的に説明する。
図6に例示する電子制御装置100には、電気負荷として5つのソレノイドL1〜L5が接続されている。そして、その各ソレノイドL1〜L5の電子制御装置100側とは反対側は、グランド(GND)に接続されている。
そして更に、この電子制御装置100には、マイコン7と、マイコン7から上記各ソレノイドL1〜L5毎に対応して出力される指令信号S1〜S5のうち、指令信号S1,S2の各々に応じてソレノイドL1,L2を駆動するドライバIC101と、指令信号S3,S4の各々に応じてソレノイドL3,L4を駆動するドライバIC102と、指令信号S5に応じてソレノイドL5を駆動するドライバIC103とが備えられている。
尚、図6において、二重丸(◎)で示されているのは、電子制御装置100の端子であり、一重丸(○)で示されているのは、ドライバIC101〜103の端子である。そして、このことは、後述する他の図においても同様である。
ここで、各ドライバIC101〜103には、電源電圧に相当するバッテリ9の電圧(以下、バッテリ電圧という)VBから該バッテリ電圧VBよりも高い昇圧電圧を生成するチャージポンプ回路111〜113がそれぞれ内蔵されている。
更に、ドライバIC101には、チャージポンプ回路111に加えて、バッテリ電圧VBにドレインが接続され、ソースがソレノイドL1のグランド側とは反対側に接続されるNチャネルMOSFET1と、バッテリ電圧VBにドレインが接続され、ソースがソレノイドL2のグランド側とは反対側に接続されるNチャネルMOSFET2と、チャージポンプ回路111で生成された昇圧電圧がダイオード21を介して供給される2つのプリドライブ回路11,12とが内蔵されている。そして、プリドライブ回路11は、マイコン7からの指令信号S1がアクティブレベル(例えばハイレベル)であれば、チャージポンプ回路111からの昇圧電圧をFET1のゲートに印加して該FET1をオンさせ、指令信号S1がアクティブレベルでなければ、チャージポンプ回路111からの昇圧電圧をFET1のゲートに印加せずに該FET1をオフさせる。また、プリドライブ回路12は、プリドライブ回路11と同様に、マイコン7からの指令信号S2がアクティブレベルであれば、チャージポンプ回路111からの昇圧電圧をFET2のゲートに印加して該FET2をオンさせ、指令信号S2がアクティブレベルでなければ、チャージポンプ回路111からの昇圧電圧をFET2のゲートに印加せずに該FET2をオフさせる。
同様に、ドライバIC102には、チャージポンプ回路112に加えて、バッテリ電圧VBにドレインが接続され、ソースがソレノイドL3のグランド側とは反対側に接続されるNチャネルMOSFET3と、バッテリ電圧VBにドレインが接続され、ソースがソレノイドL4のグランド側とは反対側に接続されるNチャネルMOSFET4と、チャージポンプ回路112で生成された昇圧電圧がダイオード22を介して供給される2つのプリドライブ回路13,14とが内蔵されている。そして、プリドライブ回路13は、マイコン7からの指令信号S3がアクティブレベルであれば、チャージポンプ回路112からの昇圧電圧をFET3のゲートに印加して該FET3をオンさせ、指令信号S3がアクティブレベルでなければ、チャージポンプ回路112からの昇圧電圧をFET3のゲートに印加せずに該FET3をオフさせる。また、プリドライブ回路14も、プリドライブ回路13と同様に、マイコン7からの指令信号S4がアクティブレベルであれば、チャージポンプ回路112からの昇圧電圧をFET4のゲートに印加して該FET4をオンさせ、指令信号S4がアクティブレベルでなければ、チャージポンプ回路112からの昇圧電圧をFET4のゲートに印加せずに該FET4をオフさせる。
また、ドライバIC103には、チャージポンプ回路113に加えて、バッテリ電圧VBにドレインが接続され、ソースがソレノイドL3のグランド側とは反対側に接続されるNチャネルMOSFET5と、チャージポンプ回路113で生成された昇圧電圧がダイオード23を介して供給されるプリドライブ回路15とが内蔵されている。そして、プリドライブ回路15は、マイコン7からの指令信号S5がアクティブレベルであれば、チャージポンプ回路113からの昇圧電圧をFET5のゲートに印加して該FET5をオンさせ、指令信号S5がアクティブレベルでなければ、チャージポンプ回路113からの昇圧電圧をFET5のゲートに印加せずに該FET5をオフさせる。
よって、この電子制御装置100では、マイコン7から指令信号Sn(nは1〜5の何れか)がアクティブレベルになれば、その指令信号Snに対応するFETnがオンして、ソレノイドLnに電流が流れることとなる。
ところで、各ドライバIC101〜103において、チャージポンプ回路111〜113にバッテリ電圧VBを供給するための電源端子Tdと、グランドに接続されるグランド端子Tgとの間には、コンデンサ24,25,26がそれぞれ接続されており、更に、ドライバIC101では、電源端子Tdと電子制御装置内におけるバッテリ電圧VBの配線パターン(以下、共通電源ラインという)28との間に直列にインダクタ(コイル)27が接続されているが、それらの素子24〜27は、各チャージポンプ回路111〜113が作動することで発生するノイズを抑制するために設けられている。
そこで次に、それらノイズ発生抑制用素子24〜27の作用について、具体例を挙げて説明する。
まず、図6のチャージポンプ回路111〜113が、図7(A)に示すようなチャージポンプ回路30であるとする。
このチャージポンプ回路30は、電源端子Tdにエミッタが接続されたPNPトランジスタからなる放電用スイッチング素子31と、グランド端子Tgにエミッタが接続され、コレクタが放電用スイッチング素子31のコレクタに接続されたNPNトランジスタからなる充電用スイッチング素子32と、放電用スイッチング素子31のエミッタにアノードが接続されたダイオード33と、そのダイオード33のカソードにアノードが接続されたダイオード34と、上記両スイッチング素子31,32のコレクタとダイオード33のカソードとの間に接続された昇圧用のコンデンサ(チャージポンプコンデンサ)35と、ダイオード34のカソードとグランド端子Tgとの間に接続された出力用のコンデンサ36と、上記両スイッチング素子31,32を図7(B)の如く所定の作動周期で互いに反対の状態にオン/オフさせる制御信号生成部37とを備えている。尚、制御信号生成部37は、内部に抵抗及びコンデンサなどからなる発振回路(図示省略)を備えており、その発振回路の発振周期を作動周期として上記両スイッチング素子31,32をオン/オフさせる。
そして、このチャージポンプ回路30では、充電用スイッチング素子32がオンされると、図7(A)における二点鎖線の矢印で示すように、電源端子Td→ダイオード33→コンデンサ35→充電用スイッチング素子32→グランド端子Tgの経路で電流が流れてコンデンサ35が充電され、また、放電用スイッチング素子31がオンされると、図7(A)における一点鎖線の矢印で示すように、電源端子Td→放電用スイッチング素子31→コンデンサ35→ダイオード34→コンデンサ36→グランド端子Tgの経路で電流が流れて、コンデンサ35が放電されると共にコンデンサ36が充電される。
ここで、こうした動作の繰り返しにより、コンデンサ36はコンデンサ35の充電電圧が足し合わされることでバッテリ電圧VBよりも高い昇圧電圧で充電され、そのコンデンサ36の電圧が昇圧電圧として出力されることとなるが、電源端子Tdとグランド端子Tgとの間にコンデンサCを接続しておくことにより、図7(B)に示すように、上記各スイッチング素子31,32がオフからオンに転じた際に、そのコンデンサCから電源端子Td側へ電流が供給されることとなり(図7(B)の3段目参照)、電源端子Tdに接続される共通電源ライン28から電源端子Tdに流入する電流が急変することが防止される(図7(B)の4段目参照)。
つまり、コンデンサCにより、電源端子Tdへの一時的で急峻な電流供給をまかない、共通電源ライン28からは比較的緩やかに電流供給を受ける事ができるようにしており、このため、共通電源ライン28に生じる電流変動及び電圧変動が軽減されてノイズの発生が低減されるのである。
よって、もし、コンデンサCが接続されていないとすると、昇圧電圧生成過程における昇圧用コンデンサ35の充電と放電との繰り返しによる電流変動や電圧変動がバッテリ電圧VBの共通電源ライン28に大きく現れてしまい、その結果、電子制御装置100にバッテリ電圧VBを供給するワイヤハーネスなどからノイズが発生して、ラジオなどの他の機器に影響を与えてしまう可能性がある。尚、一般に、電流の変動では比較的低い周波数帯域にノイズが発生し、電圧の変動では比較的高い周波数帯域にノイズが発生する。また、図7のチャージポンプ回路30は、充放電されるコンデンサ35が1段の基本構成であるが、必要とされる昇圧電圧レベルや最低作動電圧に応じて、この構成を足し合わせることが可能である。
そこで、そのようなノイズの発生を抑制するために、図6の電子制御装置100では、各ドライバIC101〜103の電源端子Tdとグランド端子Tgとの間に、図7(A)のコンデンサCに相当するコンデンサ24〜26をそれぞれ接続している。
また、図6の例では、ドライバIC101,102が2つのソレノイドを駆動するものであるのに対して、ドライバIC103は1つのソレノイドを駆動するものであるため、そのドライバIC103のチャージポンプ回路113は、ドライバIC101,102のチャージポンプ回路111,112よりも昇圧電圧の出力能力(出力可能な電荷量)が小さく設定されている。このため、ドライバIC101,102のコンデンサ24,25としては、比較的容量の大きいコンデンサ(例えばタンタルコンデンサ)を用いるのに対して、ドライバIC103のコンデンサ26としては、比較的容量の小さいコンデンサ(例えばセラミックコンデンサ)を用いている。また更に、例えばドライバIC101では、ソレノイドL1,L2を一定の周期でデューティ制御することを想定しており、チャージポンプ回路111の出力能力を大きく設定しているため、電源端子Tdへの流入電流が大き目になる。よって、共通電源ライン28の電流及び電圧変動を一層抑制するために、共通電源ライン28と電源端子Tdとの間に直列にインダクタ27を接続するようにしている。このように、各ドライバIC101〜103毎に、そのドライバICの使用条件に応じて選択されたノイズ発生抑制用の素子が設けられている。
特開平4−241511号公報 特許第2572408号公報 特許第3314473号公報 特許第3368783号公報
上記の電子制御装置100では、複数の各ドライバIC101〜103でチャージポンプ回路が作動するため、ノイズ発生抑制用の素子を各ドライバIC101〜103毎にそれぞれ設けなければならない。このため、より多くのノイズ発生抑制用素子を装着しなければならず、装置の大型化や価格の増大を招いていた。
本発明は、こうした問題に鑑みなされたものであり、小型化及び低コスト化を達成可能な電子制御装置の提供を目的としている。
上記目的を達成するためになされた請求項1に記載の電子制御装置には、主集積回路と副集積回路とが備えられている。
そして、主集積回路は、電源電圧が入力される電源端子と、該電源端子に入力される電源電圧から、電気負荷を制御する制御回路を動作させるための動作用電圧を生成する電源回路と、その動作用電圧を前記制御回路に出力するための動作用電圧出力端子と、前記電源端子に入力される電源電圧から該電源電圧よりも高い昇圧電圧を生成する昇圧電圧生成回路と、その昇圧電圧生成回路によって生成される昇圧電圧を外部に出力するための昇圧電圧出力端子とを有している。
また、副集積回路は、主集積回路の昇圧電圧出力端子から出力される昇圧電圧が入力される昇圧電圧入力端子を有し、電気負荷への通電経路に設けられたNチャネルMOSFETのゲートに前記昇圧電圧入力端子から入力される昇圧電圧を印加する動作と該昇圧電圧を印加しない動作とを、前記制御回路から出力される指令に応じて行うことにより該FETをオン/オフさせる。
つまり、請求項の電子制御装置では、制御回路への動作用電圧を生成する電源回路が内蔵された集積回路に昇圧電圧生成回路も内蔵させて、その集積回路を主集積回路とし、その主集積回路内の昇圧電圧生成回路で生成した昇圧電圧を副集積回路に供給して、副集積回路は、その主集積回路から供給される昇圧電圧を用いてNチャネルMOSFETをオン/オフさせるようにしている。そして、主集積回路の電源端子にノイズ発生抑制用の部品が接続されている。更にまた、昇圧電圧生成回路を構成する素子のうち、昇圧電圧の出力能力に影響する素子(以下、出力能力決定素子という)が、主集積回路の外部に設けられて接続される。
このような請求項の電子制御装置によれば、主集積回路及び副集積回路のうち、制御回路への動作用電圧を生成する電源回路と昇圧電圧を生成する昇圧電圧生成回路とを持った主集積回路についてのみ、その電源端子の付近にノイズ発生抑制用の部品を設けるだけで、十分なノイズ抑制効果が得られる。そして特に、昇圧電圧生成に伴うノイズ発生を抑制するための部品は特に追加するのではなく、電源回路から出力される動作用電圧を安定させたり、電源回路が作動することによって発生するノイズを抑制するために電源端子の付近に通常設けられるコンデンサなどの部品を、昇圧電圧生成に伴うノイズ発生を抑制するための部品として兼用することができる。よって、部品数を削減することができ、一層の小型化及び低コスト化を達成することができる。また、装置を設計する際においても、各所に配置した集積回路毎に細心の注意を払いつつ高周波ノイズの抑制を考えた部品配置及び配線を検討する、といった労力を大幅に軽減することが可能となる。また、出力能力決定素子が主集積回路の外部にて接続されるため、昇圧電圧を供給すべきNチャネルMOSFETの数や種類(換言すれば電気負荷の数や種類)などが変更されて、昇圧電圧の必要な出力能力が変わっても、集積回路の外部に実装する出力能力決定素子を適宜選択することにより、過不足のない適切な出力能力に設定することができる。更に、主集積回路を、駆動対象の電気負荷数などが異なる他品種の電子制御装置に流用し易くなり、一層の低コスト化を図ることができる。
尚、オン/オフ駆動対象のNチャネルMOSFETは、副集積回路に内蔵しても良いし、副集積回路の外部に設けるようにしても良い。また、副集積回路は、1つでも良いが、複数の方が効果的である。
ここで、請求項の電子制御装置において、主集積回路に内蔵される電源回路としては、シリーズ型の電源回路(いわゆるシリーズレギュレータ)でも良いが、請求項に記載の如くスイッチング型の電源回路(いわゆるスイッチングレギュレータ)であれば、より効果的である。
つまり、スイッチング型電源回路の場合、その電源回路が作動することによって発生するノイズを抑制するために、電源端子の付近にLCフィルタなどの一層効果的なノイズ抑制用手段が設けられることとなるが、そのような高い効果のノイズ抑制用手段を、昇圧電圧生成に伴うノイズ発生を抑制するための手段としても兼用することができ、その結果、大幅なノイズ低減を全体として安価に実現することができる。
また、請求項に記載の電子制御装置では、請求項1,2の電子制御装置において、主集積回路内の電源回路は、当該電源回路が前記動作用電圧を正常に出力しているか否かを示す状態信号を出力するように構成されている。そして、主集積回路内の昇圧電圧生成回路は、電源回路からの前記状態信号が異常を示す場合には作動を停止するように構成されている。
このような請求項の電子制御装置によれば、電源回路から動作用電圧が正常に出力されなくなって、制御回路の正常な動作が保証できなくなると、昇圧電圧生成回路が昇圧電圧を生成しなくなって、NチャネルMOSFETがオンされなくなるため、電気負荷が不要に駆動されてしまうことを確実に防止することができ、安全性を向上させることができる。しかも、この効果を、部品の追加や実装面積の増加を招くことなく達成することができる。
ところで、請求項1〜の電子制御装置において、昇圧電圧生成回路は、請求項に記載のように、複数のコンデンサへの充電電圧を足し合わせることで昇圧電圧を生成するチャージポンプ回路とすることが好ましい。つまり、昇圧電圧生成回路としては、チャージポンプ回路の他にも、トロイダルコイルや変圧器(トランス)の一次コイルへの通電を断続することで高電圧を発生させる回路があるが、チャージポンプ回路ならば、その回路を構成する全ての素子を集積回路に内蔵させることが可能であるからである。
また特に、昇圧電圧生成回路が請求項に記載の如くチャージポンプ回路であるならば、出力能力決定素子としては、昇圧電圧を生成するために充電電圧が足し合わされるコンデンサとすることができる。そして、この場合には、同じランドサイズで多様な静電容量を選ぶことができることから自由度が高く、例えば、装置の標準化のために共通設計されたプリント配線基板を用いて複数種類の電子制御装置を構成する場合にも、多様な品種に対応し易いという利点がある。
次に、請求項に記載の電子制御装置では、請求項1〜の電子制御装置において、前記昇圧電圧生成回路を構成する素子のうち、当該昇圧電圧生成回路の作動周期を決定する素子(以下、作動周期決定素子という)が、主集積回路の外部に設けられて接続されるようになっている。
この請求項の電子制御装置によれば、請求項の電子制御装置と同様に、自由度が高く、昇圧電圧の必要な出力能力が変わっても、集積回路の外部に実装する作動周期決定素子を適宜選択することにより、過不足のない適切な出力能力に設定することができる。また、主集積回路を、駆動対象の電気負荷数などが異なる他品種の電子制御装置に流用し易くなり、一層の低コスト化を図ることができる。尚、作動周期決定素子は、大きな出力能力が必要な場合ほど、昇圧電圧生成回路の作動周期が短くなるように選択すれば良い。
また更に、請求項の電子制御装置によれば、作動周期決定素子によって決定される昇圧電圧生成回路の最適な作動周期に応じて、ノイズ発生抑制用の部品も選択することにより、様々な品種の電子制御装置を最適な価格で実現することが可能となる。つまり、昇圧電圧生成回路の作動周期が必要以上に短ければ、ノイズ発生抑制用部品としても高価なものが必要となってしまうが、昇圧電圧生成回路の作動周期を最適化できることにより、ノイズ発生抑制用部品も最適化することができるのである。
次に、請求項に記載の電子制御装置では、請求項の電子制御装置において、昇圧電圧生成回路は、抵抗及びコンデンサによって発振周期が決定される発振回路を有すると共に、その発振回路の発振周期で作動するように構成されている。つまり、その発振回路の発振周期が作動周期となっている。そして、主集積回路の外部に設けられて接続される作動周期決定素子は、前記発振回路の抵抗及びコンデンサの両方又は一方となっている。
この請求項の電子制御装置によれば、実装する作動周期決定素子を決定する際に、同じランドサイズで多様な定数(抵抗値又は静電容量)の素子を選ぶことができることから自由度が高く、例えば、装置の標準化のために共通設計されたプリント配線基板を用いて複数種類の電子制御装置を構成する場合にも、多様な品種に対応し易いという利点がある。
次に、請求項に記載の電子制御装置では、請求項1〜の電子制御装置において、前記昇圧電圧生成回路を構成する素子のうち、昇圧電圧の目標値を決定する素子(以下、目標電圧決定素子という)が、主集積回路の外部に設けられて接続されるようになっている。
この請求項の電子制御装置によれば、昇圧電圧の必要な目標値が変わっても、集積回路の外部に実装する目標電圧決定素子を適宜選択することにより、過不足のない適切な昇圧電圧に設定することができる。また、主集積回路を、駆動対象の電気負荷数などが異なる他品種の電子制御装置に流用し易くなり、一層の低コスト化を図ることができる。また更に、一般に、昇圧電圧生成回路が高い電圧を生成する場合ほど、ノイズが発生し易くなるが、この電子制御装置によれば、目標電圧決定素子によって決定される昇圧電圧生成回路の最適な出力電圧に応じて、ノイズ発生抑制用の部品も選択することにより、様々な品種の電子制御装置を最適な価格で実現することが可能となる。
次に、請求項に記載の電子制御装置では、請求項1〜の電子制御装置において、副集積回路にも、外部から入力される電源電圧から該電源電圧よりも高い昇圧電圧を生成する昇圧電圧生成回路が設けられていると共に、その昇圧電圧生成回路は、当該昇圧電圧生成回路を構成する素子の一部が当該副集積回路の外部に接続されるか否かにより、作動するか否かが決定されるようになっている。そして更に、副集積回路に設けられた昇圧電圧生成回路が作動する場合には、その昇圧電圧生成回路によって生成される昇圧電圧が、当該副集積回路がオン/オフさせるNチャネルMOSFETのゲートに印加されるようになっている。
このような請求項の電子制御装置によれば、副集積回路を、主集積回路と常に一緒に実装しなくても、上記素子を接続することで単独でも使用することができるようになる。よって、その副集積回路を様々な広範囲の品種の電子制御装置に適用することができ、そのような高い汎用性から副集積回路のコストを下げることが可能となるため、電子制御装置を一層安価に提供することができるようになる。
次に、請求項に記載の電子制御装置では、請求項1〜の電子制御装置において、副集積回路にも、外部から入力される電源電圧から該電源電圧よりも高い昇圧電圧を生成する昇圧電圧生成回路が設けられていると共に、その昇圧電圧生成回路は、当該副集積回路に外部から入力される信号により、作動するか否かが決定されるようになっている。そして更に、副集積回路に設けられた昇圧電圧生成回路が作動する場合には、その昇圧電圧生成回路によって生成される昇圧電圧が、当該副集積回路がオン/オフさせるNチャネルMOSFETのゲートに印加されるようになっている。
このような請求項の電子制御装置によれば、副集積回路を、主集積回路と常に一緒に実装しなくても、上記信号を作動する側に設定することにより単独でも使用することができるようになる。よって、請求項の電子制御装置と同様に、副集積回路を様々な広範囲の品種の電子制御装置に適用することができ、その副集積回路のコストを下げることが可能となるため、電子制御装置を一層安価に提供することができるようになる。
また、請求項1〜の電子制御装置において、主集積回路の電源端子に接続するノイズ抑制用の部品としては、請求項10に記載のように、コンデンサとインダクタ(コイル)との両方又は一方が良い。そのようにすれば、昇圧電圧生成回路が昇圧電圧を生成することによって生じるノイズを効果的に抑制することができる。
ところで、一般に、電子制御装置においては、その装置の電源端子の近傍にノイズ発生抑制用部品を設ける手法がある。例えば、図6の電子制御装置100で説明すると、インダクタ27を削除すると共に、その装置100内の電源経路のうち、ドライバIC101の電源端子Tdに接続されてチャージポンプ回路111に電源電圧を供給する電源経路と、FET1〜5のドレインに接続される電源経路との分岐点よりも上流側(即ち、電子制御装置100の電源端子寄りの共通電源ライン28上)に、インダクタ等からなるフィルタを設けることで、チャージポンプ回路111の作動に伴うノイズ(前述した昇圧電圧生成過程における電流変動や電圧変動によるノイズ)が電子制御装置100の外部電源配線(前述したバッテリ電圧VB供給用のワイヤハーネス)へ放出されてしまうのを防止する、といった手法である。尚、図6において、電子制御装置100の電源端子は、左上の二重丸(◎)の端子である。
しかし、この手法では、昇圧電圧生成回路の作動に伴うノイズが、電気負荷を駆動するためのNチャネルMOSFETを通じて電気負荷への配線に放出されてしまう、ということまでは防止することができない。例えば、図6の上記例では、チャージポンプ回路111の作動に伴うノイズが、FET1〜5を通じてソレノイドL1〜L5への外部配線に放出されてしまい、やはり、ラジオなどの他の機器に影響を与えてしまう可能性がある。
特に、車両に搭載される車両用電子制御装置などのように、電源電圧としてバッテリ電圧が用いられる場合には、大型電気負荷が作動した際や冷寒環境などによってバッテリ電圧が低下しても十分な昇圧電圧を確保する必要があるため、昇圧電圧生成回路の作動周波数(=1/作動周期)は、電気負荷をデューティ制御する際の駆動周波数(即ち、NチャネルMOSFETのスイッチング周波数であり、例えば500Hz)に比べて、10倍以上の値(例えば5kHz)に設定される。例えば、昇圧電圧生成回路が、複数のコンデンサへの充電電圧を足し合わせることで昇圧電圧を生成するチャージポンプ回路であるとすると、電源電圧としてのバッテリ電圧が低い場合には、その昇圧電圧生成回路を構成する各素子での電圧降下(図7(A)の例では、スイッチング素子31,32のコレクタ・エミッタ間電圧Vceや、ダイオード33,34の順方向電圧Vf)の影響が大きくなるため、昇圧電圧生成回路における充放電回路段数と作動周波数とを大きく設定して、バッテリ電圧が低くても十分な昇圧電圧が確保できるようにすることとなる。
更に、車両用電子制御装置の中でも、トランスミッションやエンジンを制御する電子制御装置では、制御対象との間の配線長を短くしたいことから、エンジンルームなど、トランスミッションやエンジン自体の発熱を受ける場所に設置されるため、電気負荷を駆動するためのNチャネルMOSFETのゲートに与える昇圧電圧を更に高めて、電気負荷駆動時のNチャネルMOSFETのオン抵抗を小さくして発熱を低減することが考えられる。よって、昇圧電圧生成回路の作動周波数は、より一層高い値に設定されることとなる。
そして、昇圧電圧生成回路の作動周波数と電気負荷の駆動周波数とが同程度で近接している装置ならば、昇圧電圧生成回路の作動に伴うノイズは、元々、NチャネルMOSFETの周期的なスイッチングに伴う通電電流ノイズと同じ周波数帯となるため、大きな問題とはならないが、上記車両用電子制御装置のように、昇圧電圧生成回路の作動周波数が電気負荷の駆動周波数に比べて非常に大きい値に設定される電子制御装置の場合には、昇圧電圧生成回路の作動に伴うノイズが、外部電源配線だけではなく、電気負荷を駆動するためのNチャネルMOSFETを通じて電気負荷への配線に放出されてしまうことも、確実に防止することが重要となる。
そこで、請求項11に記載の電子制御装置では、請求項10の電子制御装置において、当該電子制御装置内における電源電圧の経路は、主集積回路の電源端子に接続される第1の電源経路と、前記NチャネルMOSFETのドレインに接続されて電気負荷への通電経路となる第2の電源経路との、少なくとも2つに分岐しており、更に、前記第1の電源経路上にノイズ発生抑制用の部品としてのインダクタを設けている。
このような請求項11の電子制御装置によれば、昇圧電圧生成回路の作動に伴うノイズが、当該電子制御装置に電源電圧を供給する外部電源配線に放出されてしまうことと、NチャネルMOSFETを通じて電気負荷への配線に放出されてしまうこととの両方を、第1の電源経路上に設けたノイズ発生抑制用の部品によって効率的に防止することができる。
特に、請求項12に記載の如く、本電子制御装置が車両に搭載される車両用電子制御装置であって、駆動対象の電気負荷が、車両に設けられた電気負荷である場合には、前述したように、昇圧電圧生成回路の作動周波数が電気負荷の駆動周波数(NチャネルMOSFETのスイッチング周波数)の10倍以上に設定されるため、昇圧電圧生成回路の作動に伴うノイズが、外部電源配線だけではなく、NチャネルMOSFETを通じて電気負荷への配線に放出されてしまうことも、確実に防止することが要求されるが、請求項12の構成によれば、その要求を効率的に達成することができる。
また、駆動対象の電気負荷が、本電子制御装置の外部に設けられるのではなく、本電子制御装置内に設けられているとしても、昇圧電圧生成回路の作動に伴うノイズがNチャネルMOSFETを通じてその電気負荷への内部配線に放出されてしまうことは好ましくない。このため、駆動対象の電気負荷が電子制御装置内に設けられる場合であっても、請求項13の構成は有効である。
以下に、本発明が適用された実施形態の電子制御装置について説明する。
まず図1は、参考例としての第1実施形態の電子制御装置40の構成を表す構成図である。
尚、この電子制御装置40は、前述した図6の電子制御装置100と同様に、電気負荷として、5つのソレノイドL1〜L5を駆動するものである。そして、その各ソレノイドL1〜L5は、図2のような車両のトランスミッション51を制御するためのソレノイドである。具体的に述べると、ソレノイドL1は、トランスミッション51内に配設されたメイン油圧経路52の油圧を調節するためのメイン油圧ソレノイドであり、ソレノイドL2は、トランスミッション51のトルクコンバータ53に設けられているクラッチ54を油圧により結合させて当該トランスミッション51をロックアップ状態にさせるロックアップ駆動部55へ、メイン油圧経路52からの油圧を供給するロックアップソレノイドであり、ソレノイドL3〜L5の各々は、トランスミッション51のギア部56へメイン油圧経路52からの油圧を供給して、そのギア部56での減速比を変えるシフトソレノイドである。つまり、この電子制御装置40は、車両に搭載されて該車両のトランスミッション51を制御する装置である。一方、図1において、図6と同じ機能の構成要素や信号及び電圧については、同一の符号を付しているため、詳細な説明は省略する。
図1に示すように、本第1実施形態の電子制御装置40は、図6の電子制御装置100と比較すると、下記の(1−1)〜(1−5)の点が異なっている。
(1−1):まず、ドライバIC101〜103の各々に代えて、ドライバIC41〜43が備えられている。
(1−2):そして、ドライバIC41は、図6のドライバIC101と比較すると、内部のチャージポンプ回路44によって生成される昇圧電圧を外部に出力するための昇圧電圧出力端子Toが設けられている点が異なっている。尚、ドライバIC41内のチャージポンプ回路44は、ドライバIC101内のチャージポンプ回路111と同様に、電源端子Tdに入力されるバッテリ電圧VBから該バッテリ電圧VBよりも高い昇圧電圧を生成して出力するが、そのチャージポンプ回路44の昇圧電圧の出力能力(出力可能な電荷量)は、少なくとも5つのソレノイドL1〜L5を同時に駆動制御できるように設定されている。
(1−3):また、ドライバIC42は、図6のドライバIC102と比較すると、下記の(1−3−a)〜(1−3−c)の点が異なっている。
(1−3−a):ドライバIC42には、チャージポンプ回路112に代わるチャージポンプ回路45が内蔵されていると共に、バッテリ電圧VBより高い昇圧電圧を外部から入力するための昇圧電圧入力端子Tiが設けられている。
(1−3−b):そして、その昇圧電圧入力端子Tiは、IC42の内部において、ダイオード22のカソードに接続されている。このため、昇圧電圧入力端子Tiから入力される昇圧電圧と、内蔵されたチャージポンプ回路45によって生成される昇圧電圧とが、ワイヤードオアでプリドライブ回路13,14に供給され、各プリドライブ回路13,14は、その何れかの昇圧電圧をNチャネルMOSFET3,4のゲートに印加して該FET3,4をオンさせることとなる。
(1−3−c):ドライバIC42には、チャージポンプ回路45の作動/非作動を決定するための選択端子Tsが設けられている。そして、その選択端子TsはIC42内でハイレベル(例えば5V)にプルアップされた状態になっており、該選択端子TsをIC42の外部でグランドに接続すると、チャージポンプ回路45へローレベル(0V)の作動停止信号が入力されて、仮にIC42の電源端子Tdにバッテリ電圧VBが供給されたとしても、チャージポンプ回路45の作動が停止するようになっている。
(1−4):また更に、ドライバIC43は、図6のドライバIC103と比較すると、下記の(1−4−a)〜(1−4−c)の点が異なっている。
(1−4−a):ドライバIC43にも、チャージポンプ回路113に代わるチャージポンプ回路46が内蔵されていると共に、バッテリ電圧VBより高い昇圧電圧を外部から入力するための昇圧電圧入力端子Tiが設けられている。
(1−4−b):そして、その昇圧電圧入力端子Tiは、IC43の内部において、ダイオード23のカソードに接続されている。このため、昇圧電圧入力端子Tiから入力される昇圧電圧と、内蔵されたチャージポンプ回路46によって生成される昇圧電圧とが、ワイヤードオアでプリドライブ回路15に供給され、プリドライブ回路15は、その何れかの昇圧電圧をNチャネルMOSFET5のゲートに印加して該FET5をオンさせることとなる。
(1−4−c):ドライバIC43にも、チャージポンプ回路46の作動/非作動を決定するための選択端子Tsが設けられている。そして、その選択端子TsはIC43内でハイレベルにプルアップされた状態になっており、該選択端子TsをIC43の外部でグランドに接続すると、チャージポンプ回路46へローレベルの作動停止信号が入力されて、仮にIC43の電源端子Tdにバッテリ電圧VBが供給されたとしても、そのチャージポンプ回路46の作動が停止するようになっている。
つまり、ドライバIC43のドライバIC103に対する違いは、ドライバIC42のドライバIC102に対する違いと同様である。
(1−5):そして、本第1実施形態の電子制御装置40では、ドライバIC42,43の電源端子Tdをオープン状態にして、チャージポンプ回路45,46にバッテリ電圧VBが供給されないようにすると共に、その各ドライバIC42,43の選択端子Tsをグランドに接続して、チャージポンプ回路45,46の作動を完全に停止させている。そして更に、ドライバIC41の昇圧電圧出力端子Toと、他の各ドライバIC42,43の昇圧電圧入力端子Tiとを接続して、ドライバIC41のチャージポンプ回路44で生成される昇圧電圧をドライバIC42,43の各々へ供給するようにしている。
尚、チャージポンプ回路44〜46の構成としては、図7に示した構成や特許文献1〜4に記載の構成など、どのようなものでも良い。また、ドライバIC42,43では、選択端子Tsをグランドに接続すると、チャージポンプ回路45,46において、昇圧用のコンデンサ(図示省略)を充放電させるためのトランジスタ(図示省略)がオフ状態に固定されると共に、そのトランジスタをオン/オフさせるための発振回路及び論理回路などからなる制御部(図7の制御信号生成部に相当)が動作を停止し、これにより、そのチャージポンプ回路45,46での消費電力を低減しつつ該チャージポンプ回路45,46の昇圧動作が停止するようになっている。
以上のような本第1実施形態の電子制御装置40では、ドライバIC41内のチャージポンプ回路44で生成した昇圧電圧を、そのドライバIC41だけで使用するのではなく、他のドライバIC42,43に供給し、その各ドライバIC42,43は、ドライバIC41から供給される昇圧電圧を用いて駆動対象のFET3,4又は5をオン/オフさせるようにしている。
このため、本第1実施形態の電子制御装置40によれば、ソレノイド駆動用の複数のドライバIC41〜43のうち、昇圧電圧を生成するチャージポンプ回路44を持ったドライバIC41についてのみ、その電源端子Tdの付近にノイズ発生抑制用の部品(この例では、電源端子Tdとグランド端子Tgとの間に接続されたコンデンサ24と、電源端子Tdと共通電源ライン28との間に接続されたインダクタ27)を設けるだけで、十分なノイズ抑制効果が得られ、部品数を削減することができる。つまり、昇圧電圧生成過程における急激な電流変化が共通電源ライン28に生じない様にするためのフィルタ回路やノイズ低減用の部品を、ドライバIC41のチャージポンプ回路44用の電源端子Tdに装着するだけで良く、他の各ドライバIC42,43に対しては設ける必要が無い。よって、小型化及び低コスト化を達成することができる。
また、ドライバIC42,43にもチャージポンプ回路45,46が設けられていると共に、そのチャージポンプ回路45,46は、選択端子Tsをグランドに接続するか否か(つまり、その選択端子Tsにローレベルの信号を入力するか否か)により、作動するか否かが決定されるようになっている。そして、ドライバIC42,43では、内蔵のチャージポンプ回路45,46が作動する場合には、そのチャージポンプ回路45,46によって生成される昇圧電圧がNチャネルMOSFET3,4又は5の駆動に用いられるようになっている。
このため、ドライバIC42,43は、選択端子Tsをオープン状態にしておくことで、単独でも(即ち、ドライバIC41と常に一緒に実装しなくても)使用することができる。よって、そのドライバIC42,43を、より多品種の電子制御装置に適用することができ、そのような高い汎用性からドライバIC42,43自体のコストを下げることが可能となるため、本電子制御装置40を一層安価に提供することができるようになる。
そして更に、本第1実施形態の電子制御装置40では、図1に示すように、当該装置40内におけるバッテリ電圧VB(電源電圧に相当)の経路が、チャージポンプ回路44が作動するドライバIC41の電源端子Tdに接続される第1の電源経路K1と、NチャネルMOSFET1〜5のドレインに接続されてソレノイドL1〜L5への通電経路となる第2の電源経路K2との、少なくとも2つに分岐しており、更に、上記第1の電源経路K1上にノイズ発生抑制用部品であるインダクタ27を設けている。
このため、チャージポンプ回路44の作動に伴うノイズが、当該電子制御装置40にバッテリ電圧VBを供給する外部電源配線に放出されてしまうことと、NチャネルMOSFET1〜5を通じてソレノイドL1〜L5への各配線に放出されてしまうこととの両方を、第1の電源経路K1上に設けたインダクタ27によって効率的に防止することができる。
特に、本電子制御装置40では、ソレノイドL1,L2をデューティ制御していると共に、バッテリ電圧VBが低い状態や高温度の環境下においても安定した動作を確保するために、チャージポンプ回路44の作動周波数(=1/作動周期)が、そのソレノイドL1,L2の駆動周波数(FET1,2のスイッチング周波数)の10倍以上(例えば5kHz)に設定されている。このため、チャージポンプ回路44の作動に伴うノイズが、外部電源配線だけではなく、FET1〜5を通じてソレノイドL1〜L5への各配線に放出されてしまうことも、確実に防止することが要求されるが、その要求を1つのインダクタ27によって効率的に達成することができる。
次に、参考例としての第2実施形態の電子制御装置について図3を用い説明する。尚、
図3において、図1と同じ機能の構成要素や信号及び電圧については、同一の符号を付しているため、詳細な説明は省略する。
図3に示すように、第2実施形態の電子制御装置60は、第1実施形態の電子制御装置40と比較すると、下記の(2−1)〜(2−4)の点が異なっている。
(2−1):まず、ドライバIC41〜43の各々に代えて、ドライバIC61〜63が備えられている。
(2−2):そして、ドライバIC61は、図1のドライバIC41と比較すると、下記の(2−2−a)及び(2−2−b)の点が異なっている。
(2−2−a):チャージポンプ回路44を構成する素子のうち、昇圧電圧の出力能力に影響する素子であって、昇圧電圧を生成するために充放電される昇圧用のコンデンサ(図7(A)のコンデンサ35に相当するもの)と、一端がグランドに接続される昇圧電圧出力用のコンデンサ(図7(A)のコンデンサ36に相当するもの)とが、外付けのコンデンサとして、当該ドライバIC61の外部に設けられて接続されるようになっている。尚、図3においては、それら外付けのコンデンサを符号64で示しており、以下、そのコンデンサを総称して、コンデンサ64という。
(2−2−b):チャージポンプ回路44を構成する素子のうち、当該チャージポンプ回路44の作動周期(昇圧用コンデンサの充放電周期)を決定する抵抗やコンデンサからなる発振回路68のうちのコンデンサが、外付けのコンデンサ69として、当該ドライバIC61の外部に設けられて接続されるようになっている。よって、そのコンデンサ69として、静電容量が異なるものを実装すれば、チャージポンプ回路44の作動周期(作動周波数)を任意に変更することができる。
(2−3):また、ドライバIC62は、図1のドライバIC42と比較すると、上記ドライバIC61と同様に、チャージポンプ回路45を構成する素子のうち、昇圧電圧の出力能力に影響する素子であって、昇圧電圧を生成するために充放電される昇圧用のコンデンサと、一端がグランドに接続される昇圧電圧出力用のコンデンサとが、予め内蔵されておらず、チャージポンプ回路45を作動させる場合にだけ、それらコンデンサを当該ドライバIC62の外部に設けて接続するようになっている。そして、本電子制御装置60では、ドライバIC62のチャージポンプ回路45を作動させないため、図3における点線枠W1内に示すように、それらの外付けコンデンサは実装していない(未装着である)。
(2−4):ドライバIC63も、図1のドライバIC43と比較すると、チャージポンプ回路46を構成する素子のうち、昇圧電圧の出力能力に影響する素子であって、昇圧電圧を生成するために充放電される昇圧用のコンデンサと、一端がグランドに接続される昇圧電圧出力用のコンデンサとが、予め内蔵されておらず、チャージポンプ回路46を作動させる場合にだけ、それらコンデンサを当該ドライバIC63の外部に設けて接続するようになっている。そして、本電子制御装置60では、ドライバIC63のチャージポンプ回路46を作動させないため、図3における点線枠W2内に示すように、それらの外付けコンデンサは実装していない(未装着である)。
以上のような本第2実施形態の電子制御装置60によれば、第1実施形態の電子制御装置40と同様の効果を奏する上に、下記(a)〜(d)の効果も得ることができる。
(a)ドライバIC61内のチャージポンプ回路44から昇圧電圧を供給すべき駆動対象のNチャネルMOSFETの数や種類などが変更されて、その昇圧電圧の必要な出力能力が変わっても、ドライバIC61の外部に実装するコンデンサ64(詳しくは、そのコンデンサ64の静電容量)を適宜選択することにより、過不足のない適切な出力能力に設定することができる。
例えば、第1実施形態の装置40よりも昇圧電圧の必要電流が多い場合には、コンデンサ64として、静電容量の大きいコンデンサを実装すれば良い。また逆に、駆動対象のソレノイドの数が減るなどして、昇圧電圧の必要電流が少なくて済む場合には、コンデンサ64として、静電容量の小さいコンデンサを実装すれば良く、この場合には、部品コストを低減することができる。尚、駆動対象のソレノイド数が減る具体的なケースとしては、例えば、トランスミッション51が5速のものから4速のものになって、シフトソレノイドL3〜L5のうちのソレノイドL5がなくなり、それに伴いドライバIC63が実装されなくなる、といった場合が考えられる。
(b)また、ドライバIC61のチャージポンプ回路44の出力能力を任意に変更することができるため、そのドライバIC61を、他品種の電子制御装置に流用し易くなり、一層の低コスト化を図ることができる。
(c)ドライバIC62,63では、作動させないチャージポンプ回路45,46の外付けコンデンサ(昇圧用コンデンサ及び昇圧電圧出力用コンデンサ)を実装しないことで部品が削減され、低コスト化を図ることができる。
尚、ドライバIC62,63では、仮に選択端子Tsをオープン状態にしても、上記外付けコンデンサ(請求項に記載の素子の一部に相当)を実装するか否か(当該IC62,63の外部に接続するか否か)によって、チャージポンプ回路45,46の作動/非作動を切り換えることができるが、本第2実施形態の電子制御装置60においても、第1実施形態の電子制御装置40と同様に、ドライバIC62,63の選択端子Tsをグランドに接続するようにしているのは、前述したように、チャージポンプ回路45,46において、昇圧用コンデンサを充放電させるためのトランジスタをオフ状態に固定すると共に、そのトランジスタをオン/オフさせるための発振回路及び論理回路などからなる制御部の動作を停止させて、そのチャージポンプ回路45,46での消費電力を確実に抑制するためである。
また、ドライバIC62,63は、上記外付けコンデンサを実装すれば内部のチャージポンプ回路45,46を作動させることができるため、第1実施形態のドライバIC42,43と同様に、単独でも使用することができ、より多品種の電子制御装置に適用して、低コスト化を図ることができる。
(d)ドライバIC61に接続する外付けコンデンサ69(詳しくは、そのコンデンサ69の静電容量)を変更することによっても、チャージポンプ回路44の昇圧電圧の出力能力を任意に変えることができる。具体的には、コンデンサ69の静電容量を小さくするほど、チャージポンプ回路44の作動周期(発振回路68の発振周期)が小さくなって、昇圧電圧の出力能力が大きくなる。よって、上記コンデンサ64と合わせて、昇圧電圧の出力能力を一層緻密に調節することができる。
そして更に、コンデンサ69により、チャージポンプ回路44の作動周期を、必要な出力能力が得られる範囲で極力大きく設定することができるため、ノイズ発生抑制用部品としてのコンデンサ24及びインダクタ27の定数(静電容量,インダクタンス)を小さく設定することができたり、あるいは、それらの部品を削除することができるようになり、小型化と低コスト化に一層有利である。加えて、昇圧電圧の生成動作に伴う回路の消費電流とそれによる発熱も低減することができるため、放熱対策を簡素化することができ、その結果、更にコストの低減を達成することができる。
尚、チャージポンプ回路44の作動周期を可変にするために、コンデンサ69に代えて、上記発振回路68の抵抗の方を、外付け部品(ドライバIC61の外部に設けられて接続される部品)とするようにしても良いし、また、その抵抗とコンデンサ69との両方を、外付け部品とするようにしても良い。
次に、本願発明を具現化する例として第3実施形態の電子制御装置について図4を用い説明する。尚、図4において、図1及び図3と同じ機能の構成要素や信号及び電圧については、同一の符号を付しているため、詳細な説明は省略する。
図4に示すように、第3実施形態の電子制御装置70は、第2実施形態の電子制御装置60と比較すると、下記の(3−1)〜(3−4)の点が異なっている。
(3−1):まず、昇圧電圧を生成するチャージポンプ回路76が、本装置70内の各種回路へ必要な電圧を供給する電源回路用の電源IC71に内蔵されている。
つまり、この電源IC71は、バッテリ電圧VBが入力される電源端子Tdと、グランドに接続されるグランド端子Tgと、電源端子Tdに入力されるバッテリ電圧VBから第1の一定電圧(ここでは5V)を生成するスイッチングレギュレータ(スイッチング型電源回路)74と、その第1の一定電圧を外部に出力するための出力端子Taと、電源端子Tdに入力されるバッテリ電圧VBから第2の一定電圧(ここでは3V)を生成するシリーズレギュレータ(シリーズ型電源回路)75と、その第2の一定電圧を外部に出力するための出力端子Tbと、電源端子Tdに入力されるバッテリ電圧VBから該バッテリ電圧VBよりも高い昇圧電圧を生成するチャージポンプ回路76と、その昇圧電圧を外部に出力するための昇圧電圧出力端子Toと、チャージポンプ回路76における昇圧電圧の出力ラインに昇圧電圧出力端子To側をカソードとして直列に設けられた電流回り込み防止用のダイオード77とを備えている。
そして、例えば、出力端子Taから出力される第1の一定電圧は、ソレノイドL1〜L5を制御するための制御処理を行うマイコン7へ、そのマイコン7の動作用電圧として供給され、出力端子Tbから出力される第2の一定電圧は、マイコン7の周辺回路へ、その周辺回路の動作用電圧として供給される。また、出力端子Taから出力される第1の一定電圧が上記周辺回路へ動作用電圧として供給されると共に、出力端子Tbから出力される第2の一定電圧がマイコン7へ動作用電圧として供給される構成でも良い。
そして更に、スイッチングレギュレータ74とシリーズレギュレータ75との各々は、自己が上記一定電圧を正常に出力しているか否かを示す状態信号を出力するようになっており、チャージポンプ回路76は、その各レギュレータ74,75からの状態信号のうちの少なくとも一方が異常を示す場合には、作動(昇圧電圧の生成動作)を停止するようになっている。
また、この電源IC71においても、図3のドライバIC61と同様に、チャージポンプ回路76を構成する素子のうち、昇圧用のコンデンサ及び昇圧電圧出力用のコンデンサが、外付けのコンデンサ78として、当該電源IC71の外部に設けられて接続されるようになっている。
そして、この電源IC71においても、ノイズの発生を抑制するために、電源端子Tdとグランド端子Tgとの間にコンデンサ24が接続されていると共に、電源端子Tdと共通電源ライン28との間に直列にインダクタ27が接続されている。
(3−2):ドライバIC61に代えて、ドライバIC62と同じ構成のドライバIC72が設けられており、そのドライバIC72によってソレノイドL1,L2を駆動するようになっている。このため、ドライバIC72のプリドライブ回路13,14は、マイコン7からの指令信号S1,S2に応じて動作する。
そして、本電子制御装置70では、そのドライバIC72のチャージポンプ回路45を作動させないため、図4における点線枠W3内に示すように、そのチャージポンプ回路45の一部を成す外付けコンデンサは、他のドライバIC62,63と同様に実装していない(未装着である)。そして更に、ドライバIC72の電源端子Tdもオープン状態にすると共に、選択端子Tsをグランドに接続している。
(3−3):そして、本第3実施形態の電子制御装置70では、電源IC71の昇圧電圧出力端子Toと、他の各ドライバIC72,62,63の昇圧電圧入力端子Tiとを接続して、電源IC71のチャージポンプ回路76で生成される昇圧電圧をドライバIC72,62,63の各々へ供給するようにしている。
尚、本第3実施形態では、電源IC71が請求項記載の主集積回路に相当し、その電源IC71の出力端子Ta,Tbが動作用電圧出力端子に相当し、マイコン7又はその周辺回路が制御回路に相当している。また、ドライバIC72,62,63が請求項記載の副集積回路に相当している。そして、チャージポンプ回路76,45,46が昇圧電圧生成回路に相当している。
以上のような本第3実施形態の電子制御装置70によれば、第1及び第2実施形態の電子制御装置40,60と同様に、昇圧電圧の供給を受けるドライバIC72,62,63については、その電源端子Tdに対してノイズ発生抑制用の部品を設ける必要がない。
そして、昇圧電圧生成に伴うノイズ発生を抑制するための部品は特に追加するのではなく、電源IC71からマイコン7や周辺回路に出力される一定電圧を安定させたり、各レギュレータ74,75(特にスイッチングレギュレータ74)が作動することによって発生するノイズを抑制するために電源端子Tdに接続されるコンデンサ24及びインダクタ27を、昇圧電圧生成に伴うノイズ発生を抑制するための部品として兼用することができる。このため、一層の小型化及び低コスト化を達成することができる。
尚、電源IC71には、スイッチングレギュレータ74とシリーズレギュレータ75との両方が必ずしも内蔵されている必要はなく、その何れか一方が内蔵されていれば良いが、少なくともスイッチングレギュレータ74が内蔵されている場合には、電源端子Tdの付近にLCフィルタ(図4のコンデンサ24及びインダクタ27に相当)などの効果の高いノイズ抑制用手段が設けられることとなり、そのような高い効果のノイズ抑制用手段を、昇圧電圧生成に伴うノイズ発生を抑制するための手段としても兼用することができるため、大幅なノイズ低減を全体として安価に実現することができるという点で非常に有利である。
また、本第3実施形態の電子制御装置70によっても、第2実施形態の電子制御装置60について上記(a)〜(c)で述べた効果と同様の効果を得ることができる。
尚、本第3実施形態においても、第2実施形態のドライバIC61と同様に、電源IC71に内蔵されたチャージポンプ回路76の作動周期を決定するコンデンサ及び抵抗の一方あるいは両方を、外付け部品とするように構成して、上記(d)で述べた効果が得られるようにしても良い。
そして更に、本第3実施形態の電子制御装置70において、電源IC71では、各レギュレータ74,75からの状態信号のうちの少なくとも一方が異常を示す場合には、チャージポンプ回路76が昇圧電圧の生成動作を停止するようになっている。このため、電源IC71から第1又は第2の一定電圧が正常に出力されなくなって、マイコン7又は周辺回路の正常な動作(延いては、本電子制御装置70の正常な動作)が保証できなくなると、チャージポンプ回路76が昇圧電圧を生成しなくなって、各ドライバIC72,62,63内のFET3〜5がオンされなくなるため、ソレノイドL1〜L5が不要に駆動されてしまうことを確実に防止することができ、安全性を向上させることができる。しかも、この効果を、部品の追加や実装面積の増加を招くことなく達成することができる。
また、本第3実施形態の電子制御装置70においても、ソレノイドL1,L2をデューティ制御していると共に、チャージポンプ回路76の作動周波数が、そのソレノイドL1,L2の駆動周波数の10倍以上に設定されているが、第1及び第2実施形態の電子制御装置40,60と同様に、当該装置70内におけるバッテリ電圧VBの経路が、電源IC71の電源端子Tdに接続される第1の電源経路K1と、ドライバIC72,62,63内のNチャネルMOSFET3〜5のドレインに接続されてソレノイドL1〜L5への通電経路となる第2の電源経路K2との、少なくとも2つに分岐しており、更に、上記第1の電源経路K1上にノイズ発生抑制用部品であるインダクタ27を設けている。このため、電源IC71に内蔵されたチャージポンプ回路76の作動に伴うノイズが、当該電子制御装置70にバッテリ電圧VBを供給する外部電源配線に放出されてしまうことと、NチャネルMOSFET3〜5を通じてソレノイドL1〜L5への各配線に放出されてしまうこととの両方を、第1の電源経路K1上に設けたインダクタ27によって効率的に防止することができる。
ところで、上記第1〜第3実施形態の各電子制御装置40,60,70において、IC41,61,71に備えられたチャージポンプ回路44,76が生成する昇圧電圧の目標値(昇圧目標電圧)を決定する素子(目標電圧決定素子)が、そのIC41,61,71の外部で接続されるように構成しても良い。
例えば、第1実施形態の電子制御装置40におけるドライバIC41を例に挙げて説明する。
まず、IC41内のチャージポンプ回路44が、図5に示すように、図7(A)に示した構成に加えて、生成した昇圧電圧(昇圧出力)を分圧する抵抗Ra,Rbと、その分圧抵抗Ra,Rbの接続点に生じる分圧電圧Voと基準電圧Vrefと比較する比較器79とを備えると共に、制御信号生成部37が、その比較器79の出力に基づいて、「Vo<Vref」ならばスイッチング素子31,32をオン/オフさせ、「Vo≧Vref」となったらスイッチング素子31,32のオン/オフを休止する、といった動作を行うものであるとする。尚、図5において、図7(A)と同じ機能の構成要素については、同一の符号を付しているため、詳細な説明は省略する。
この場合、上記分圧抵抗Ra,Rbのうちの両方又は一方(図5の例では、抵抗Ra)を、IC41の外部に設けられて接続される外付け部品とすれば良い。そして、この場合には、目標電圧決定素子としての抵抗Raの抵抗値を小さくすれば、生成される昇圧電圧が高くなり、逆に、抵抗値を大きくすれば、生成される昇圧電圧が低くなる。
そして、このように目標電圧決定素子を外付け部品とすれば、昇圧電圧の必要な電圧値が変わっても、容易に対応することができる。また、IC41,61,71を他品種の電子制御装置に流用し易くなり、一層の低コスト化を図ることができる。また更に、一般に、チャージポンプ回路が高い電圧を生成する場合ほどノイズが発生し易くなるが、目標電圧決定素子によって昇圧電圧を最適値に設定することにより、ノイズの発生を極力抑えることができると共に、ノイズ発生抑制用の部品も低価格なもので済ませることが可能となる。
以上、本発明の一実施形態について説明したが、本発明は、種々の形態を採り得ることは言うまでもない。
例えば、上記各実施形態の電子制御装置40,60,70において、IC41,61,71は、外部から入力される信号に応じて、チャージポンプ回路44,76の作動周期又は昇圧目標電圧が決定されるように構成しても良い。そして、このように構成すれば、図3のコンデンサ69や図5の抵抗Raといった外付け部品を設けるためのスペースを節約することができる。
また、上記各実施形態の電子制御装置40,60,70において、IC41,61,71の電源端子Tdに接続するノイズ発生抑制用の部品としては、コンデンサ24とインダクタ27とのうちの何れか一方であっても良い。
また更に、負荷駆動用のNチャネルMOSFET1〜5は、ドライバIC41〜43,61〜63,72の外部に設けるようにしても良い。
一方、駆動対象の電気負荷はソレノイドに限らず、モータやランプなどでも良い。
第1実施形態の電子制御装置を表す構成図である。 駆動対象のソレノイドを説明する説明図である。 第2実施形態の電子制御装置を表す構成図である。 第3実施形態の電子制御装置を表す構成図である。 変形例を説明する説明図である。 出願人が本発明に至る前に考えていた電子制御装置の構成例を表す構成図である。 チャージポンプ回路の構成例とノイズ発生抑制用素子の作用とを説明するための説明図である。
符号の説明
L1〜L5…ソレノイド、1〜5…NチャネルMOSFET、7…マイコン、9…バッテリ、11〜15…プリドライブ回路、24,64,69,78…コンデンサ、27…インダクタ、28…共通電源ライン、40,60,70…電子制御装置、41〜43,61〜63,72…ドライバIC、71…電源IC、44〜46,76…チャージポンプ回路、68…発振回路、74…スイッチングレギュレータ、75…シリーズレギュレータ、Ra…目標電圧決定素子としての抵抗、Ta,Tb…出力端子(動作用電圧出力端子)、Td…電源端子、Tg…グランド端子、Ti…昇圧電圧入力端子、To…昇圧電圧出力端子、Ts…選択端子

Claims (12)

  1. 電源電圧が入力される電源端子と、該電源端子に入力される電源電圧から、電気負荷を制御する制御回路を動作させるための動作用電圧を生成する電源回路と、前記動作用電圧を前記制御回路に出力するための動作用電圧出力端子と、前記電源端子に入力される電源電圧から該電源電圧よりも高い昇圧電圧を生成する昇圧電圧生成回路と、前記昇圧電圧を外部に出力するための昇圧電圧出力端子とを有する主集積回路と、
    前記主集積回路の昇圧電圧出力端子から出力される昇圧電圧が入力される昇圧電圧入力端子を有すると共に、電気負荷への通電経路に設けられたNチャネルMOSFETのゲートに前記昇圧電圧入力端子から入力される昇圧電圧を印加する動作と該昇圧電圧を印加しない動作とを、前記制御回路から出力される指令に応じて行うことにより該FETをオン/オフさせる副集積回路と、
    を備え、前記主集積回路の電源端子にノイズ発生抑制用の部品が接続されており
    前記昇圧電圧生成回路を構成する素子のうち、前記昇圧電圧の出力能力に影響する素子が、前記主集積回路の外部に設けられて接続されること、
    を特徴とする電子制御装置。
  2. 請求項に記載の電子制御装置において、
    前記電源回路は、スイッチング型電源回路であること、
    を特徴とする電子制御装置。
  3. 請求項又は請求項に記載の電子制御装置において、
    前記電源回路は、当該電源回路が前記動作用電圧を正常に出力しているか否かを示す状態信号を出力するように構成されており、
    前記昇圧電圧生成回路は、前記状態信号が異常を示す場合には作動を停止するように構成されていること、
    を特徴とする電子制御装置。
  4. 請求項1ないし請求項の何れか1項に記載の電子制御装置において、
    前記昇圧電圧生成回路は、複数のコンデンサへの充電電圧を足し合わせることで前記昇圧電圧を生成するチャージポンプ回路であること、
    を特徴とする電子制御装置。
  5. 請求項1ないし請求項の何れか1項に記載の電子制御装置において、
    前記昇圧電圧生成回路を構成する素子のうち、当該昇圧電圧生成回路の作動周期を決定する素子が、前記主集積回路の外部に設けられて接続されること、
    を特徴とする電子制御装置。
  6. 請求項に記載の電子制御装置において、
    前記昇圧電圧生成回路は、抵抗及びコンデンサによって発振周期が決定される発振回路を有すると共に、該発振回路の発振周期で作動するように構成されており、
    前記作動周期を決定する素子は、前記抵抗及びコンデンサの両方又は一方であること、
    を特徴とする電子制御装置。
  7. 請求項1ないし請求項の何れか1項に記載の電子制御装置において、
    前記昇圧電圧生成回路を構成する素子のうち、前記昇圧電圧の目標値を決定する素子が、前記主集積回路の外部に設けられて接続されること、
    を特徴とする電子制御装置。
  8. 請求項1ないし請求項の何れか1項に記載の電子制御装置において、
    前記副集積回路にも、外部から入力される電源電圧から該電源電圧よりも高い昇圧電圧を生成する昇圧電圧生成回路が設けられていると共に、その昇圧電圧生成回路は、当該昇圧電圧生成回路を構成する素子の一部が当該副集積回路の外部に接続されるか否かにより、作動するか否かが決定されるようになっており、
    更に、前記副集積回路に設けられた昇圧電圧生成回路が作動する場合には、その昇圧電圧生成回路によって生成される昇圧電圧が、当該副集積回路がオン/オフさせるNチャネルMOSFETのゲートに印加されること、
    を特徴とする電子制御装置。
  9. 請求項1ないし請求項の何れか1項に記載の電子制御装置において、
    前記副集積回路にも、外部から入力される電源電圧から該電源電圧よりも高い昇圧電圧を生成する昇圧電圧生成回路が設けられていると共に、その昇圧電圧生成回路は、当該副集積回路に外部から入力される信号により、作動するか否かが決定されるようになっており、
    更に、前記副集積回路に設けられた昇圧電圧生成回路が作動する場合には、その昇圧電圧生成回路によって生成される昇圧電圧が、当該副集積回路がオン/オフさせるNチャネルMOSFETのゲートに印加されること、
    を特徴とする電子制御装置。
  10. 請求項1ないし請求項の何れか1項に記載の電子制御装置において、
    前記ノイズ発生抑制用の部品は、コンデンサとインダクタとの両方又は一方であること、
    を特徴とする電子制御装置。
  11. 請求項10に記載の電子制御装置において、
    当該電子制御装置内における電源電圧の経路は、前記主集積回路の電源端子に接続される第1の電源経路と、前記NチャネルMOSFETのドレインに接続されて前記電気負荷への通電経路となる第2の電源経路との、少なくとも2つに分岐しており、
    更に、前記第1の電源経路上に前記ノイズ発生抑制用の部品としてのインダクタが設けられていること、
    を特徴とする電子制御装置。
  12. 請求項1ないし請求項11の何れか1項に記載の電子制御装置において、
    当該電子制御装置は、車両に搭載される車両用電子制御装置であり、
    前記電気負荷は、前記車両に設けられた電気負荷であること、
    を特徴とする電子制御装置。
JP2004185280A 2003-08-27 2004-06-23 電子制御装置 Expired - Fee Related JP4400336B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2004185280A JP4400336B2 (ja) 2003-08-27 2004-06-23 電子制御装置
EP13180670.5A EP2665186B1 (en) 2003-08-27 2004-08-26 Electronic control apparatus for controlling driving of load by mos fets
EP04020316.8A EP1511172B1 (en) 2003-08-27 2004-08-26 Electronic control apparatus for controlling driving of load by MOSFETs
US10/926,993 US7924063B2 (en) 2003-08-27 2004-08-27 Electronic control apparatus for controlling driving of load by MOS FETs

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2003303326 2003-08-27
JP2004185280A JP4400336B2 (ja) 2003-08-27 2004-06-23 電子制御装置

Publications (2)

Publication Number Publication Date
JP2005102147A JP2005102147A (ja) 2005-04-14
JP4400336B2 true JP4400336B2 (ja) 2010-01-20

Family

ID=34106955

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004185280A Expired - Fee Related JP4400336B2 (ja) 2003-08-27 2004-06-23 電子制御装置

Country Status (3)

Country Link
US (1) US7924063B2 (ja)
EP (2) EP1511172B1 (ja)
JP (1) JP4400336B2 (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1848101A1 (en) * 2005-02-08 2007-10-24 Rohm Co., Ltd. Power supply circuit and portable apparatus
US7560904B2 (en) * 2005-10-03 2009-07-14 Lear Corporation Method and system of managing power distribution in switch based circuits
US7485984B2 (en) * 2006-05-12 2009-02-03 Delphi Technologies, Inc. Control module
JP5254568B2 (ja) * 2007-05-16 2013-08-07 日立ビークルエナジー株式会社 セルコントローラ、電池モジュールおよび電源システム
JP4984069B2 (ja) * 2007-10-05 2012-07-25 トヨタ自動車株式会社 車両用電源装置
JP5406574B2 (ja) * 2008-12-17 2014-02-05 ソニーモバイルコミュニケーションズ株式会社 電源装置および電子機器
FR2981228B1 (fr) * 2011-10-05 2013-12-20 Valeo Systemes Thermiques Circuit de commande d'un circuit elevateur de tension, dispositif de commande et systeme de regulation correspondants.
JP5692151B2 (ja) * 2012-04-25 2015-04-01 株式会社デンソー 車載電子制御装置
US9647559B2 (en) * 2015-01-26 2017-05-09 Infineon Technologies Americas Corp. Circuit implementations reducing losses in a power supply
JP7086290B2 (ja) * 2019-06-19 2022-06-17 三菱電機株式会社 半導体駆動装置

Family Cites Families (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5838408Y2 (ja) * 1977-10-14 1983-08-31 ホーチキ株式会社 煙感知器の昇圧安定化電源装置
JPH0740437B2 (ja) * 1986-11-19 1995-05-01 日本電気株式会社 遅延回路
JP2572408B2 (ja) 1988-01-18 1997-01-16 株式会社日立製作所 車両用電源装置
JP2780365B2 (ja) * 1989-08-14 1998-07-30 日本電気株式会社 基板電位発生回路
US5023474A (en) * 1989-11-08 1991-06-11 National Semiconductor Corp. Adaptive gate charge circuit for power FETs
JPH0770981B2 (ja) 1991-01-14 1995-07-31 関西日本電気株式会社 パワーmosスイッチ
US5105144A (en) * 1991-02-01 1992-04-14 Honeywell Inc. Driver for field effect transistor
US5258662A (en) * 1992-04-06 1993-11-02 Linear Technology Corp. Micropower gate charge pump for power MOSFETS
US5408150A (en) * 1992-06-04 1995-04-18 Linear Technology Corporation Circuit for driving two power mosfets in a half-bridge configuration
JP3314473B2 (ja) 1993-08-27 2002-08-12 株式会社デンソー パワーmosfetの制御装置
JPH0897706A (ja) * 1994-09-26 1996-04-12 Nec Corp 出力バッファ回路
JP2896342B2 (ja) * 1995-05-04 1999-05-31 インターナショナル・レクチファイヤー・コーポレーション 半波ブリッジ構成における複数のパワートランジスタを駆動し、かつ出力ノードの過度の負の振動を許容する方法及び回路、並びに上記回路を組み込む集積回路
US5663675A (en) * 1995-06-07 1997-09-02 American Microsystems, Inc. Multiple stage tracking filter using a self-calibrating RC oscillator circuit
JP3384521B2 (ja) * 1996-06-07 2003-03-10 矢崎総業株式会社 スイッチング装置
US5861861A (en) * 1996-06-28 1999-01-19 Microchip Technology Incorporated Microcontroller chip with integrated LCD control module and switched capacitor driver circuit
JP3368783B2 (ja) 1997-02-03 2003-01-20 株式会社デンソー チャージアップ回路
DE69819381T2 (de) 1997-02-03 2004-09-09 Denso Corp., Kariya Ladungspumpenschaltung
JP3378457B2 (ja) * 1997-02-26 2003-02-17 株式会社東芝 半導体装置
US5926066A (en) * 1997-03-03 1999-07-20 National Semiconductor Corporation Chopper-stabilized operational amplifier including integrated circuit with true random voltage output
JP2000003598A (ja) * 1998-06-15 2000-01-07 Nec Corp ブースト回路及びこれを備える半導体記憶装置
JP2001211640A (ja) * 2000-01-20 2001-08-03 Hitachi Ltd 電子装置と半導体集積回路及び情報処理システム
US6353345B1 (en) * 2000-04-04 2002-03-05 Philips Electronics North America Corporation Low cost half bridge driver integrated circuit with capability of using high threshold voltage DMOS
JP4089125B2 (ja) * 2000-04-12 2008-05-28 株式会社デンソー 電気負荷駆動装置
JP4419270B2 (ja) * 2000-04-20 2010-02-24 株式会社デンソー 電気負荷駆動用ic
JP3639189B2 (ja) * 2000-06-22 2005-04-20 株式会社デンソー 負荷駆動回路
US6388506B1 (en) * 2000-12-15 2002-05-14 Marvell International, Ltd. Regulator with leakage compensation
JP2002208290A (ja) * 2001-01-09 2002-07-26 Mitsubishi Electric Corp チャージポンプ回路およびこれを用いた不揮発性メモリの動作方法
JP4474782B2 (ja) 2001-03-19 2010-06-09 株式会社デンソー 電気負荷駆動装置
JP2003037487A (ja) 2001-07-26 2003-02-07 Auto Network Gijutsu Kenkyusho:Kk 半導体スイッチの制御方法
US7013396B2 (en) * 2002-09-26 2006-03-14 Intel Corporation Circuit for enabling dual mode safe power-on sequencing

Also Published As

Publication number Publication date
US20050046280A1 (en) 2005-03-03
EP1511172B1 (en) 2015-12-23
EP2665186B1 (en) 2018-10-17
EP2665186A2 (en) 2013-11-20
JP2005102147A (ja) 2005-04-14
EP1511172A1 (en) 2005-03-02
US7924063B2 (en) 2011-04-12
EP2665186A3 (en) 2014-08-27

Similar Documents

Publication Publication Date Title
JP4400336B2 (ja) 電子制御装置
EP3082244A1 (en) Rectification device, alternator, and power conversion device
US7791371B2 (en) Level shift circuit and power semiconductor device
CN100525032C (zh) 用于向半导体集成电路设备提供多个电源电压的电源电路
US20020000850A1 (en) Drive circuit of capacitive load and integrated circuit for driving capacitive load
KR102634469B1 (ko) 벅-부스트 컨버터
WO2007052473A1 (ja) 電力供給制御装置
US11011111B2 (en) Display driving device
JP2009240151A (ja) 駆動信号供給制御用半導体装置
CN107040253B (zh) 具有短路保护的栅极驱动器
JP4506303B2 (ja) 電子制御装置
JP2023063081A (ja) スイッチング回路、dc/dcコンバータおよびその制御回路
JP2007027465A (ja) リニアソレノイドの駆動回路
JP2021521724A (ja) Pチャンネルmosfetを制御するためのドライバー回路及びそれを含む制御装置
US6081107A (en) Control circuit for controlling a floating well bias voltage in a semiconductor integrated structure
JP7518150B2 (ja) 電源用半導体集積回路及び電源システム
JP5009083B2 (ja) スイッチング電源回路
TWI318817B (en) Boosted switch drive with charge transfer
US8638129B2 (en) Power circuit
JP2022117063A (ja) 負荷駆動制御装置
JP2005006467A (ja) 半導体装置のゲート駆動回路
US11979082B2 (en) Power switch deactivation driver
US20020136037A1 (en) Load driving system and method thereof
JP2000134916A (ja) スイッチング電源回路
WO2022230313A1 (ja) 負荷駆動回路、電子制御装置および電子制御装置の制御方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060912

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20081014

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20081111

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081226

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20090407

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090703

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20090715

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20091006

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

R151 Written notification of patent or utility model registration

Ref document number: 4400336

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20091019

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121106

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131106

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees