JP2005102147A - 電子制御装置 - Google Patents

Abstract

【課題】 小型化及び低コスト化を達成可能な電子制御装置を提供する。
【解決手段】 電子制御装置４０には、ソレノイドＬ１〜Ｌ５を駆動するために、ハイサイド駆動型の３つのドライバＩＣ４１〜４３が設けられている。そして、各ＩＣ４１〜４３は、マイコン７からの指令信号に応じて、負荷駆動用のＮチャネルＭＯＳＦＥＴ（ＩＣ４１では１と２、ＩＣ４２では３と４、ＩＣ４３では５）のゲートに電源電圧ＶＢよりも高い昇圧電圧を印加することで、そのＦＥＴをオンさせるが、特に本装置４０では、ＩＣ４１内のチャージポンプ回路４４で生成した昇圧電圧を、そのＩＣ４１だけで使用するのではなく他のＩＣ４２，４３に供給し、各ＩＣ４２，４３は、ＩＣ４１からの昇圧電圧を用いてＦＥＴ３，４又は５をオンさせるようになっている。よって、ＩＣ４１についてのみ、その電源端子Ｔｄの付近にノイズ発生抑制用の部品２４，２７を設けるだけで済む。
【選択図】 図１

Description

本発明は、電子制御装置に関し、特に、電気負荷の上流側に設けられたＮチャネル型のＭＯＳＦＥＴ（ＭＯＳ電界効果トランジスタ）をオン／オフさせてその電気負荷を駆動する電子制御装置に関するものである。

従来より、例えば自動車に搭載されるエンジン制御装置やトランスミッション制御装置などの電子制御装置においては、リレーやソレノイドといった電気負荷を駆動することにより、エンジンやトランスミッションなどの制御対象を制御しているが、近年の電子制御化の進行に伴って、駆動対象の電気負荷が増加する傾向にある。つまり、メカ的な機構によって制御していた部分を、より精密で自由度の高い電子制御に移行させることに伴い、駆動すべき電気負荷が増加することとなり、また、既に電子制御化されていた機能を拡張する場合などにも、電気負荷の増加を招くこととなる。

一方、電子制御装置において、電気負荷を駆動するためのスイッチング素子（即ち、電気負荷への通電／非通電を切り換えるためのスイッチング素子）としては、バイポーラトランジスタよりも大きな電流を低発熱で流すことが可能なＭＯＳＦＥＴを用いることが主流となっており、特に、Ｐチャネル型のＭＯＳＦＥＴよりも、安価で且つより低発熱に駆動可能なＮチャネル型のＭＯＳＦＥＴが採用されている。

また、車両においては、電気負荷への通電用配線がグランド（アース電位＝０Ｖ）にショートしても該電気負荷が通電されたままにならないという安全性確保の観点から、電気負荷の上流側にスイッチング素子を設けるハイサイド駆動形態が好ましいとされている。

このため、車両用の電子制御装置においては、電気負荷への通電経路における該電気負荷よりも上流側にＮチャネルＭＯＳＦＥＴを直列に接続すると共に、電源電圧（車両においては、一般にバッテリ電圧）から該電源電圧よりも高い昇圧電圧を生成する昇圧回路と、その昇圧電圧を上記ＮチャネルＭＯＳＦＥＴのゲートに印加するかしないかを、マイコン（マイクロコンピュータ）などから出力される指令信号に応じて切り換えることにより、そのＮチャネルＭＯＳＦＥＴをオン／オフさせるプリドライブ回路とを設けた構成が採用されている（例えば、特許文献１，２参照）。また、昇圧回路としては、一般に、複数のコンデンサへの充電電圧を足し合わせることで昇圧電圧を生成するチャージポンプ回路が知られている（例えば、特許文献１〜４参照）。

そして、電子制御装置では、主に小型化を達成するために、上記昇圧回路及びプリドライブ回路、あるいは更に、それらにＮチャネルＭＯＳＦＥＴも加えた回路を、一つの集積回路として構成（ＩＣ化）することが行われている。

そこで次に、本出願人が本発明に至る前に考えていた電子制御装置の構成例について、図６を用い具体的に説明する。
図６に例示する電子制御装置１００には、電気負荷として５つのソレノイドＬ１〜Ｌ５が接続されている。そして、その各ソレノイドＬ１〜Ｌ５の電子制御装置１００側とは反対側は、グランド（ＧＮＤ）に接続されている。

そして更に、この電子制御装置１００には、マイコン７と、マイコン７から上記各ソレノイドＬ１〜Ｌ５毎に対応して出力される指令信号Ｓ１〜Ｓ５のうち、指令信号Ｓ１，Ｓ２の各々に応じてソレノイドＬ１，Ｌ２を駆動するドライバＩＣ１０１と、指令信号Ｓ３，Ｓ４の各々に応じてソレノイドＬ３，Ｌ４を駆動するドライバＩＣ１０２と、指令信号Ｓ５に応じてソレノイドＬ５を駆動するドライバＩＣ１０３とが備えられている。

尚、図６において、二重丸（◎）で示されているのは、電子制御装置１００の端子であり、一重丸（○）で示されているのは、ドライバＩＣ１０１〜１０３の端子である。そして、このことは、後述する他の図においても同様である。

ここで、各ドライバＩＣ１０１〜１０３には、電源電圧に相当するバッテリ９の電圧（以下、バッテリ電圧という）ＶＢから該バッテリ電圧ＶＢよりも高い昇圧電圧を生成するチャージポンプ回路１１１〜１１３がそれぞれ内蔵されている。

更に、ドライバＩＣ１０１には、チャージポンプ回路１１１に加えて、バッテリ電圧ＶＢにドレインが接続され、ソースがソレノイドＬ１のグランド側とは反対側に接続されるＮチャネルＭＯＳＦＥＴ１と、バッテリ電圧ＶＢにドレインが接続され、ソースがソレノイドＬ２のグランド側とは反対側に接続されるＮチャネルＭＯＳＦＥＴ２と、チャージポンプ回路１１１で生成された昇圧電圧がダイオード２１を介して供給される２つのプリドライブ回路１１，１２とが内蔵されている。そして、プリドライブ回路１１は、マイコン７からの指令信号Ｓ１がアクティブレベル（例えばハイレベル）であれば、チャージポンプ回路１１１からの昇圧電圧をＦＥＴ１のゲートに印加して該ＦＥＴ１をオンさせ、指令信号Ｓ１がアクティブレベルでなければ、チャージポンプ回路１１１からの昇圧電圧をＦＥＴ１のゲートに印加せずに該ＦＥＴ１をオフさせる。また、プリドライブ回路１２は、プリドライブ回路１１と同様に、マイコン７からの指令信号Ｓ２がアクティブレベルであれば、チャージポンプ回路１１１からの昇圧電圧をＦＥＴ２のゲートに印加して該ＦＥＴ２をオンさせ、指令信号Ｓ２がアクティブレベルでなければ、チャージポンプ回路１１１からの昇圧電圧をＦＥＴ２のゲートに印加せずに該ＦＥＴ２をオフさせる。

同様に、ドライバＩＣ１０２には、チャージポンプ回路１１２に加えて、バッテリ電圧ＶＢにドレインが接続され、ソースがソレノイドＬ３のグランド側とは反対側に接続されるＮチャネルＭＯＳＦＥＴ３と、バッテリ電圧ＶＢにドレインが接続され、ソースがソレノイドＬ４のグランド側とは反対側に接続されるＮチャネルＭＯＳＦＥＴ４と、チャージポンプ回路１１２で生成された昇圧電圧がダイオード２２を介して供給される２つのプリドライブ回路１３，１４とが内蔵されている。そして、プリドライブ回路１３は、マイコン７からの指令信号Ｓ３がアクティブレベルであれば、チャージポンプ回路１１２からの昇圧電圧をＦＥＴ３のゲートに印加して該ＦＥＴ３をオンさせ、指令信号Ｓ３がアクティブレベルでなければ、チャージポンプ回路１１２からの昇圧電圧をＦＥＴ３のゲートに印加せずに該ＦＥＴ３をオフさせる。また、プリドライブ回路１４も、プリドライブ回路１３と同様に、マイコン７からの指令信号Ｓ４がアクティブレベルであれば、チャージポンプ回路１１２からの昇圧電圧をＦＥＴ４のゲートに印加して該ＦＥＴ４をオンさせ、指令信号Ｓ４がアクティブレベルでなければ、チャージポンプ回路１１２からの昇圧電圧をＦＥＴ４のゲートに印加せずに該ＦＥＴ４をオフさせる。

また、ドライバＩＣ１０３には、チャージポンプ回路１１３に加えて、バッテリ電圧ＶＢにドレインが接続され、ソースがソレノイドＬ３のグランド側とは反対側に接続されるＮチャネルＭＯＳＦＥＴ５と、チャージポンプ回路１１３で生成された昇圧電圧がダイオード２３を介して供給されるプリドライブ回路１５とが内蔵されている。そして、プリドライブ回路１５は、マイコン７からの指令信号Ｓ５がアクティブレベルであれば、チャージポンプ回路１１３からの昇圧電圧をＦＥＴ５のゲートに印加して該ＦＥＴ５をオンさせ、指令信号Ｓ５がアクティブレベルでなければ、チャージポンプ回路１１３からの昇圧電圧をＦＥＴ５のゲートに印加せずに該ＦＥＴ５をオフさせる。

よって、この電子制御装置１００では、マイコン７から指令信号Ｓｎ（ｎは１〜５の何れか）がアクティブレベルになれば、その指令信号Ｓｎに対応するＦＥＴｎがオンして、ソレノイドＬｎに電流が流れることとなる。

ところで、各ドライバＩＣ１０１〜１０３において、チャージポンプ回路１１１〜１１３にバッテリ電圧ＶＢを供給するための電源端子Ｔｄと、グランドに接続されるグランド端子Ｔｇとの間には、コンデンサ２４，２５，２６がそれぞれ接続されており、更に、ドライバＩＣ１０１では、電源端子Ｔｄと電子制御装置内におけるバッテリ電圧ＶＢの配線パターン（以下、共通電源ラインという）２８との間に直列にインダクタ（コイル）２７が接続されているが、それらの素子２４〜２７は、各チャージポンプ回路１１１〜１１３が作動することで発生するノイズを抑制するために設けられている。

そこで次に、それらノイズ発生抑制用素子２４〜２７の作用について、具体例を挙げて説明する。
まず、図６のチャージポンプ回路１１１〜１１３が、図７（Ａ）に示すようなチャージポンプ回路３０であるとする。

このチャージポンプ回路３０は、電源端子Ｔｄにエミッタが接続されたＰＮＰトランジスタからなる放電用スイッチング素子３１と、グランド端子Ｔｇにエミッタが接続され、コレクタが放電用スイッチング素子３１のコレクタに接続されたＮＰＮトランジスタからなる充電用スイッチング素子３２と、放電用スイッチング素子３１のエミッタにアノードが接続されたダイオード３３と、そのダイオード３３のカソードにアノードが接続されたダイオード３４と、上記両スイッチング素子３１，３２のコレクタとダイオード３３のカソードとの間に接続された昇圧用のコンデンサ（チャージポンプコンデンサ）３５と、ダイオード３４のカソードとグランド端子Ｔｇとの間に接続された出力用のコンデンサ３６と、上記両スイッチング素子３１，３２を図７（Ｂ）の如く所定の作動周期で互いに反対の状態にオン／オフさせる制御信号生成部３７とを備えている。尚、制御信号生成部３７は、内部に抵抗及びコンデンサなどからなる発振回路（図示省略）を備えており、その発振回路の発振周期を作動周期として上記両スイッチング素子３１，３２をオン／オフさせる。

そして、このチャージポンプ回路３０では、充電用スイッチング素子３２がオンされると、図７（Ａ）における二点鎖線の矢印で示すように、電源端子Ｔｄ→ダイオード３３→コンデンサ３５→充電用スイッチング素子３２→グランド端子Ｔｇの経路で電流が流れてコンデンサ３５が充電され、また、放電用スイッチング素子３１がオンされると、図７（Ａ）における一点鎖線の矢印で示すように、電源端子Ｔｄ→放電用スイッチング素子３１→コンデンサ３５→ダイオード３４→コンデンサ３６→グランド端子Ｔｇの経路で電流が流れて、コンデンサ３５が放電されると共にコンデンサ３６が充電される。

ここで、こうした動作の繰り返しにより、コンデンサ３６はコンデンサ３５の充電電圧が足し合わされることでバッテリ電圧ＶＢよりも高い昇圧電圧で充電され、そのコンデンサ３６の電圧が昇圧電圧として出力されることとなるが、電源端子Ｔｄとグランド端子Ｔｇとの間にコンデンサＣを接続しておくことにより、図７（Ｂ）に示すように、上記各スイッチング素子３１，３２がオフからオンに転じた際に、そのコンデンサＣから電源端子Ｔｄ側へ電流が供給されることとなり（図７（Ｂ）の３段目参照）、電源端子Ｔｄに接続される共通電源ライン２８から電源端子Ｔｄに流入する電流が急変することが防止される（図７（Ｂ）の４段目参照）。

つまり、コンデンサＣにより、電源端子Ｔｄへの一時的で急峻な電流供給をまかない、共通電源ライン２８からは比較的緩やかに電流供給を受ける事ができるようにしており、このため、共通電源ライン２８に生じる電流変動及び電圧変動が軽減されてノイズの発生が低減されるのである。

よって、もし、コンデンサＣが接続されていないとすると、昇圧電圧生成過程における昇圧用コンデンサ３５の充電と放電との繰り返しによる電流変動や電圧変動がバッテリ電圧ＶＢの共通電源ライン２８に大きく現れてしまい、その結果、電子制御装置１００にバッテリ電圧ＶＢを供給するワイヤハーネスなどからノイズが発生して、ラジオなどの他の機器に影響を与えてしまう可能性がある。尚、一般に、電流の変動では比較的低い周波数帯域にノイズが発生し、電圧の変動では比較的高い周波数帯域にノイズが発生する。また、図７のチャージポンプ回路３０は、充放電されるコンデンサ３５が１段の基本構成であるが、必要とされる昇圧電圧レベルや最低作動電圧に応じて、この構成を足し合わせることが可能である。

そこで、そのようなノイズの発生を抑制するために、図６の電子制御装置１００では、各ドライバＩＣ１０１〜１０３の電源端子Ｔｄとグランド端子Ｔｇとの間に、図７（Ａ）のコンデンサＣに相当するコンデンサ２４〜２６をそれぞれ接続している。

また、図６の例では、ドライバＩＣ１０１，１０２が２つのソレノイドを駆動するものであるのに対して、ドライバＩＣ１０３は１つのソレノイドを駆動するものであるため、そのドライバＩＣ１０３のチャージポンプ回路１１３は、ドライバＩＣ１０１，１０２のチャージポンプ回路１１１，１１２よりも昇圧電圧の出力能力（出力可能な電荷量）が小さく設定されている。このため、ドライバＩＣ１０１，１０２のコンデンサ２４，２５としては、比較的容量の大きいコンデンサ（例えばタンタルコンデンサ）を用いるのに対して、ドライバＩＣ１０３のコンデンサ２６としては、比較的容量の小さいコンデンサ（例えばセラミックコンデンサ）を用いている。また更に、例えばドライバＩＣ１０１では、ソレノイドＬ１，Ｌ２を一定の周期でデューティ制御することを想定しており、チャージポンプ回路１１１の出力能力を大きく設定しているため、電源端子Ｔｄへの流入電流が大き目になる。よって、共通電源ライン２８の電流及び電圧変動を一層抑制するために、共通電源ライン２８と電源端子Ｔｄとの間に直列にインダクタ２７を接続するようにしている。このように、各ドライバＩＣ１０１〜１０３毎に、そのドライバＩＣの使用条件に応じて選択されたノイズ発生抑制用の素子が設けられている。
特開平４−２４１５１１号公報 特許第２５７２４０８号公報 特許第３３１４４７３号公報 特許第３３６８７８３号公報

上記の電子制御装置１００では、複数の各ドライバＩＣ１０１〜１０３でチャージポンプ回路が作動するため、ノイズ発生抑制用の素子を各ドライバＩＣ１０１〜１０３毎にそれぞれ設けなければならない。このため、より多くのノイズ発生抑制用素子を装着しなければならず、装置の大型化や価格の増大を招いていた。

本発明は、こうした問題に鑑みなされたものであり、小型化及び低コスト化を達成可能な電子制御装置の提供を目的としている。

上記目的を達成するためになされた請求項１に記載の電子制御装置には、複数の電気負荷を駆動するために、主集積回路と副集積回路とが備えられている。
そして、主集積回路は、電源電圧が入力される電源端子と、該電源端子に入力される電源電圧から該電源電圧よりも高い昇圧電圧を生成する昇圧電圧生成回路と、その昇圧電圧生成回路によって生成される昇圧電圧を外部に出力するための昇圧電圧出力端子とを有しており、電気負荷への通電経路に設けられたＮチャネルＭＯＳＦＥＴのゲートに前記昇圧電圧を印加する動作と該昇圧電圧を印加しない動作とを切り換えて行うことで該ＦＥＴをオン／オフさせる。

また、副集積回路は、主集積回路の昇圧電圧出力端子から出力される昇圧電圧が入力される昇圧電圧入力端子を有し、主集積回路によってオン／オフされるＮチャネルＭＯＳＦＥＴとは別のＮチャネルＭＯＳＦＥＴであって、電気負荷への通電経路に設けられたＮチャネルＭＯＳＦＥＴのゲートに、前記昇圧電圧入力端子から入力される昇圧電圧を印加する動作と該昇圧電圧を印加しない動作とを切り換えて行うことで該ＦＥＴをオン／オフさせる。

つまり、請求項１の電子制御装置では、主集積回路内の昇圧電圧生成回路で生成した昇圧電圧を、その主集積回路だけで使用するのではなく副集積回路に供給し、副集積回路は、その主集積回路から供給される昇圧電圧を用いてＮチャネルＭＯＳＦＥＴをオン／オフさせるようにしている。

このような請求項１の電子制御装置によれば、電気負荷駆動用の複数の集積回路（主集積回路及び副集積回路）のうち、昇圧電圧を生成する昇圧電圧生成回路を持った主集積回路についてのみ、その電源端子の付近にノイズ発生抑制用の部品を設けるだけで、十分なノイズ抑制効果が得られ、部品数を削減することができる。よって、小型化及び低コスト化を達成することができる。また、装置を設計する際においても、各所に配置した集積回路毎に細心の注意を払いつつ高周波ノイズの抑制を考えた部品配置及び配線を検討する、といった労力を大幅に軽減することが可能となる。

尚、オン／オフ駆動対象のＮチャネルＭＯＳＦＥＴは、各集積回路に内蔵しても良いし、各集積回路の外部に設けるようにしても良い。
一方、請求項２に記載の電子制御装置にも、主集積回路と副集積回路とが備えられている。

そして、主集積回路は、電源電圧が入力される電源端子と、該電源端子に入力される電源電圧から、電気負荷を制御する制御回路を動作させるための動作用電圧を生成する電源回路と、その動作用電圧を前記制御回路に出力するための動作用電圧出力端子と、前記電源端子に入力される電源電圧から該電源電圧よりも高い昇圧電圧を生成する昇圧電圧生成回路と、その昇圧電圧生成回路によって生成される昇圧電圧を外部に出力するための昇圧電圧出力端子とを有している。

また、副集積回路は、主集積回路の昇圧電圧出力端子から出力される昇圧電圧が入力される昇圧電圧入力端子を有し、電気負荷への通電経路に設けられたＮチャネルＭＯＳＦＥＴのゲートに前記昇圧電圧入力端子から入力される昇圧電圧を印加する動作と該昇圧電圧を印加しない動作とを、前記制御回路から出力される指令に応じて行うことにより該ＦＥＴをオン／オフさせる。

つまり、請求項２の電子制御装置では、制御回路への動作用電圧を生成する電源回路が内蔵された集積回路に昇圧電圧生成回路も内蔵させて、その集積回路を主集積回路とし、その主集積回路内の昇圧電圧生成回路で生成した昇圧電圧を副集積回路に供給して、副集積回路は、その主集積回路から供給される昇圧電圧を用いてＮチャネルＭＯＳＦＥＴをオン／オフさせるようにしている。

このような請求項２の電子制御装置によれば、主集積回路及び副集積回路のうち、制御回路への動作用電圧を生成する電源回路と昇圧電圧を生成する昇圧電圧生成回路とを持った主集積回路についてのみ、その電源端子の付近にノイズ発生抑制用の部品を設けるだけで、十分なノイズ抑制効果が得られる。そして特に、昇圧電圧生成に伴うノイズ発生を抑制するための部品は特に追加するのではなく、電源回路から出力される動作用電圧を安定させたり、電源回路が作動することによって発生するノイズを抑制するために電源端子の付近に通常設けられるコンデンサなどの部品を、昇圧電圧生成に伴うノイズ発生を抑制するための部品として兼用することができる。よって、部品数を削減することができ、一層の小型化及び低コスト化を達成することができる。また、請求項１の電子制御装置と同様に、装置を設計する際においても、各所に配置した集積回路毎に細心の注意を払いつつ高周波ノイズの抑制を考えた部品配置及び配線を検討する、といった労力を大幅に軽減することが可能となる。

尚、オン／オフ駆動対象のＮチャネルＭＯＳＦＥＴは、副集積回路に内蔵しても良いし、副集積回路の外部に設けるようにしても良い。また、副集積回路は、１つでも良いが、複数の方が効果的である。

ここで、請求項２の電子制御装置において、主集積回路に内蔵される電源回路としては、シリーズ型の電源回路（いわゆるシリーズレギュレータ）でも良いが、請求項３に記載の如くスイッチング型の電源回路（いわゆるスイッチングレギュレータ）であれば、より効果的である。

つまり、スイッチング型電源回路の場合、その電源回路が作動することによって発生するノイズを抑制するために、電源端子の付近にＬＣフィルタなどの一層効果的なノイズ抑制用手段が設けられることとなるが、そのような高い効果のノイズ抑制用手段を、昇圧電圧生成に伴うノイズ発生を抑制するための手段としても兼用することができ、その結果、大幅なノイズ低減を全体として安価に実現することができる。

また、請求項４に記載の電子制御装置では、請求項２，３の電子制御装置において、主集積回路内の電源回路は、当該電源回路が前記動作用電圧を正常に出力しているか否かを示す状態信号を出力するように構成されている。そして、主集積回路内の昇圧電圧生成回路は、電源回路からの前記状態信号が異常を示す場合には作動を停止するように構成されている。

このような請求項４の電子制御装置によれば、電源回路から動作用電圧が正常に出力されなくなって、制御回路の正常な動作が保証できなくなると、昇圧電圧生成回路が昇圧電圧を生成しなくなって、ＮチャネルＭＯＳＦＥＴがオンされなくなるため、電気負荷が不要に駆動されてしまうことを確実に防止することができ、安全性を向上させることができる。しかも、この効果を、部品の追加や実装面積の増加を招くことなく達成することができる。

ところで、請求項１〜４の電子制御装置において、昇圧電圧生成回路は、請求項５に記載のように、複数のコンデンサへの充電電圧を足し合わせることで昇圧電圧を生成するチャージポンプ回路とすることが好ましい。つまり、昇圧電圧生成回路としては、チャージポンプ回路の他にも、トロイダルコイルや変圧器（トランス）の一次コイルへの通電を断続することで高電圧を発生させる回路があるが、チャージポンプ回路ならば、その回路を構成する全ての素子を集積回路に内蔵させることが可能であるからである。

次に、請求項６に記載の電子制御装置では、請求項１〜５の電子制御装置において、前記昇圧電圧生成回路を構成する素子のうち、昇圧電圧の出力能力に影響する素子（以下、出力能力決定素子という）が、主集積回路の外部に設けられて接続されるようになっている。

この請求項６の電子制御装置によれば、昇圧電圧を供給すべきＮチャネルＭＯＳＦＥＴの数や種類（換言すれば電気負荷の数や種類）などが変更されて、昇圧電圧の必要な出力能力が変わっても、集積回路の外部に実装する出力能力決定素子を適宜選択することにより、過不足のない適切な出力能力に設定することができる。更に、主集積回路を、駆動対象の電気負荷数などが異なる他品種の電子制御装置に流用し易くなり、一層の低コスト化を図ることができる。

また特に、昇圧電圧生成回路が請求項５に記載の如くチャージポンプ回路であるならば、出力能力決定素子としては、昇圧電圧を生成するために充電電圧が足し合わされるコンデンサとすることができる。そして、この場合には、同じランドサイズで多様な静電容量を選ぶことができることから自由度が高く、例えば、装置の標準化のために共通設計されたプリント配線基板を用いて複数種類の電子制御装置を構成する場合にも、多様な品種に対応し易いという利点がある。

次に、請求項７に記載の電子制御装置では、請求項１〜６の電子制御装置において、前記昇圧電圧生成回路を構成する素子のうち、当該昇圧電圧生成回路の作動周期を決定する素子（以下、作動周期決定素子という）が、主集積回路の外部に設けられて接続されるようになっている。

この請求項７の電子制御装置によれば、請求項６の電子制御装置と同様に、自由度が高く、昇圧電圧の必要な出力能力が変わっても、集積回路の外部に実装する作動周期決定素子を適宜選択することにより、過不足のない適切な出力能力に設定することができる。また、主集積回路を、駆動対象の電気負荷数などが異なる他品種の電子制御装置に流用し易くなり、一層の低コスト化を図ることができる。尚、作動周期決定素子は、大きな出力能力が必要な場合ほど、昇圧電圧生成回路の作動周期が短くなるように選択すれば良い。

また更に、請求項７の電子制御装置によれば、作動周期決定素子によって決定される昇圧電圧生成回路の最適な作動周期に応じて、ノイズ発生抑制用の部品も選択することにより、様々な品種の電子制御装置を最適な価格で実現することが可能となる。つまり、昇圧電圧生成回路の作動周期が必要以上に短ければ、ノイズ発生抑制用部品としても高価なものが必要となってしまうが、昇圧電圧生成回路の作動周期を最適化できることにより、ノイズ発生抑制用部品も最適化することができるのである。

次に、請求項８に記載の電子制御装置では、請求項７の電子制御装置において、昇圧電圧生成回路は、抵抗及びコンデンサによって発振周期が決定される発振回路を有すると共に、その発振回路の発振周期で作動するように構成されている。つまり、その発振回路の発振周期が作動周期となっている。そして、主集積回路の外部に設けられて接続される作動周期決定素子は、前記発振回路の抵抗及びコンデンサの両方又は一方となっている。

この請求項８の電子制御装置によれば、実装する作動周期決定素子を決定する際に、同じランドサイズで多様な定数（抵抗値又は静電容量）の素子を選ぶことができることから自由度が高く、例えば、装置の標準化のために共通設計されたプリント配線基板を用いて複数種類の電子制御装置を構成する場合にも、多様な品種に対応し易いという利点がある。

次に、請求項９に記載の電子制御装置では、請求項１〜６の電子制御装置において、前記昇圧電圧生成回路を構成する素子のうち、昇圧電圧の目標値を決定する素子（以下、目標電圧決定素子という）が、主集積回路の外部に設けられて接続されるようになっている。

この請求項９の電子制御装置によれば、昇圧電圧の必要な目標値が変わっても、集積回路の外部に実装する目標電圧決定素子を適宜選択することにより、過不足のない適切な昇圧電圧に設定することができる。また、主集積回路を、駆動対象の電気負荷数などが異なる他品種の電子制御装置に流用し易くなり、一層の低コスト化を図ることができる。また更に、一般に、昇圧電圧生成回路が高い電圧を生成する場合ほど、ノイズが発生し易くなるが、この電子制御装置によれば、目標電圧決定素子によって決定される昇圧電圧生成回路の最適な出力電圧に応じて、ノイズ発生抑制用の部品も選択することにより、様々な品種の電子制御装置を最適な価格で実現することが可能となる。

次に、請求項１０に記載の電子制御装置では、請求項１〜９の電子制御装置において、副集積回路にも、外部から入力される電源電圧から該電源電圧よりも高い昇圧電圧を生成する昇圧電圧生成回路が設けられていると共に、その昇圧電圧生成回路は、当該昇圧電圧生成回路を構成する素子の一部が当該副集積回路の外部に接続されるか否かにより、作動するか否かが決定されるようになっている。そして更に、副集積回路に設けられた昇圧電圧生成回路が作動する場合には、その昇圧電圧生成回路によって生成される昇圧電圧が、当該副集積回路がオン／オフさせるＮチャネルＭＯＳＦＥＴのゲートに印加されるようになっている。

このような請求項１０の電子制御装置によれば、副集積回路を、主集積回路と常に一緒に実装しなくても、上記素子を接続することで単独でも使用することができるようになる。よって、その副集積回路を様々な広範囲の品種の電子制御装置に適用することができ、そのような高い汎用性から副集積回路のコストを下げることが可能となるため、電子制御装置を一層安価に提供することができるようになる。

次に、請求項１１に記載の電子制御装置では、請求項１〜９の電子制御装置において、副集積回路にも、外部から入力される電源電圧から該電源電圧よりも高い昇圧電圧を生成する昇圧電圧生成回路が設けられていると共に、その昇圧電圧生成回路は、当該副集積回路に外部から入力される信号により、作動するか否かが決定されるようになっている。そして更に、副集積回路に設けられた昇圧電圧生成回路が作動する場合には、その昇圧電圧生成回路によって生成される昇圧電圧が、当該副集積回路がオン／オフさせるＮチャネルＭＯＳＦＥＴのゲートに印加されるようになっている。

このような請求項１１の電子制御装置によれば、副集積回路を、主集積回路と常に一緒に実装しなくても、上記信号を作動する側に設定することにより単独でも使用することができるようになる。よって、請求項１０の電子制御装置と同様に、副集積回路を様々な広範囲の品種の電子制御装置に適用することができ、その副集積回路のコストを下げることが可能となるため、電子制御装置を一層安価に提供することができるようになる。

また、請求項１〜１１の電子制御装置において、主集積回路の電源端子には、請求項１２に記載のように、コンデンサとインダクタ（コイル）との両方又は一方を、ノイズ発生抑制用の部品として接続すれば、昇圧電圧生成回路が昇圧電圧を生成することによって生じるノイズを効果的に抑制することができる。

ところで、一般に、電子制御装置においては、その装置の電源端子の近傍にノイズ発生抑制用部品を設ける手法がある。例えば、図６の電子制御装置１００で説明すると、インダクタ２７を削除すると共に、その装置１００内の電源経路のうち、ドライバＩＣ１０１の電源端子Ｔｄに接続されてチャージポンプ回路１１１に電源電圧を供給する電源経路と、ＦＥＴ１〜５のドレインに接続される電源経路との分岐点よりも上流側（即ち、電子制御装置１００の電源端子寄りの共通電源ライン２８上）に、インダクタ等からなるフィルタを設けることで、チャージポンプ回路１１１の作動に伴うノイズ（前述した昇圧電圧生成過程における電流変動や電圧変動によるノイズ）が電子制御装置１００の外部電源配線（前述したバッテリ電圧ＶＢ供給用のワイヤハーネス）へ放出されてしまうのを防止する、といった手法である。尚、図６において、電子制御装置１００の電源端子は、左上の二重丸（◎）の端子である。

しかし、この手法では、昇圧電圧生成回路の作動に伴うノイズが、電気負荷を駆動するためのＮチャネルＭＯＳＦＥＴを通じて電気負荷への配線に放出されてしまう、ということまでは防止することができない。例えば、図６の上記例では、チャージポンプ回路１１１の作動に伴うノイズが、ＦＥＴ１〜５を通じてソレノイドＬ１〜Ｌ５への外部配線に放出されてしまい、やはり、ラジオなどの他の機器に影響を与えてしまう可能性がある。

特に、車両に搭載される車両用電子制御装置などのように、電源電圧としてバッテリ電圧が用いられる場合には、大型電気負荷が作動した際や冷寒環境などによってバッテリ電圧が低下しても十分な昇圧電圧を確保する必要があるため、昇圧電圧生成回路の作動周波数（＝１／作動周期）は、電気負荷をデューティ制御する際の駆動周波数（即ち、ＮチャネルＭＯＳＦＥＴのスイッチング周波数であり、例えば５００Ｈｚ）に比べて、１０倍以上の値（例えば５ｋＨｚ）に設定される。例えば、昇圧電圧生成回路が、複数のコンデンサへの充電電圧を足し合わせることで昇圧電圧を生成するチャージポンプ回路であるとすると、電源電圧としてのバッテリ電圧が低い場合には、その昇圧電圧生成回路を構成する各素子での電圧降下（図７（Ａ）の例では、スイッチング素子３１，３２のコレクタ・エミッタ間電圧Ｖｃｅや、ダイオード３３，３４の順方向電圧Ｖｆ）の影響が大きくなるため、昇圧電圧生成回路における充放電回路段数と作動周波数とを大きく設定して、バッテリ電圧が低くても十分な昇圧電圧が確保できるようにすることとなる。

更に、車両用電子制御装置の中でも、トランスミッションやエンジンを制御する電子制御装置では、制御対象との間の配線長を短くしたいことから、エンジンルームなど、トランスミッションやエンジン自体の発熱を受ける場所に設置されるため、電気負荷を駆動するためのＮチャネルＭＯＳＦＥＴのゲートに与える昇圧電圧を更に高めて、電気負荷駆動時のＮチャネルＭＯＳＦＥＴのオン抵抗を小さくして発熱を低減することが考えられる。よって、昇圧電圧生成回路の作動周波数は、より一層高い値に設定されることとなる。

そして、昇圧電圧生成回路の作動周波数と電気負荷の駆動周波数とが同程度で近接している装置ならば、昇圧電圧生成回路の作動に伴うノイズは、元々、ＮチャネルＭＯＳＦＥＴの周期的なスイッチングに伴う通電電流ノイズと同じ周波数帯となるため、大きな問題とはならないが、上記車両用電子制御装置のように、昇圧電圧生成回路の作動周波数が電気負荷の駆動周波数に比べて非常に大きい値に設定される電子制御装置の場合には、昇圧電圧生成回路の作動に伴うノイズが、外部電源配線だけではなく、電気負荷を駆動するためのＮチャネルＭＯＳＦＥＴを通じて電気負荷への配線に放出されてしまうことも、確実に防止することが重要となる。

そこで、請求項１３に記載の電子制御装置では、請求項１〜１１の電子制御装置において、当該電子制御装置内における電源電圧の経路は、主集積回路の電源端子に接続される第１の電源経路と、前記ＮチャネルＭＯＳＦＥＴのドレインに接続されて電気負荷への通電経路となる第２の電源経路との、少なくとも２つに分岐しており、更に、前記第１の電源経路上にノイズ発生抑制用の部品を設けている。

このような請求項１３の電子制御装置によれば、昇圧電圧生成回路の作動に伴うノイズが、当該電子制御装置に電源電圧を供給する外部電源配線に放出されてしまうことと、ＮチャネルＭＯＳＦＥＴを通じて電気負荷への配線に放出されてしまうこととの両方を、第１の電源経路上に設けたノイズ発生抑制用の部品によって効率的に防止することができる。

特に、請求項１４に記載の如く、本電子制御装置が車両に搭載される車両用電子制御装置であって、駆動対象の電気負荷が、車両に設けられた電気負荷である場合には、前述したように、昇圧電圧生成回路の作動周波数が電気負荷の駆動周波数（ＮチャネルＭＯＳＦＥＴのスイッチング周波数）の１０倍以上に設定されるため、昇圧電圧生成回路の作動に伴うノイズが、外部電源配線だけではなく、ＮチャネルＭＯＳＦＥＴを通じて電気負荷への配線に放出されてしまうことも、確実に防止することが要求されるが、請求項１３の構成によれば、その要求を効率的に達成することができる。

また、駆動対象の電気負荷が、本電子制御装置の外部に設けられるのではなく、本電子制御装置内に設けられているとしても、昇圧電圧生成回路の作動に伴うノイズがＮチャネルＭＯＳＦＥＴを通じてその電気負荷への内部配線に放出されてしまうことは好ましくない。このため、駆動対象の電気負荷が電子制御装置内に設けられる場合であっても、請求項１３の構成は有効である。

以下に、本発明が適用された実施形態の電子制御装置について説明する。
まず図１は、第１実施形態の電子制御装置４０の構成を表す構成図である。
尚、この電子制御装置４０は、前述した図６の電子制御装置１００と同様に、電気負荷として、５つのソレノイドＬ１〜Ｌ５を駆動するものである。そして、その各ソレノイドＬ１〜Ｌ５は、図２のような車両のトランスミッション５１を制御するためのソレノイドである。具体的に述べると、ソレノイドＬ１は、トランスミッション５１内に配設されたメイン油圧経路５２の油圧を調節するためのメイン油圧ソレノイドであり、ソレノイドＬ２は、トランスミッション５１のトルクコンバータ５３に設けられているクラッチ５４を油圧により結合させて当該トランスミッション５１をロックアップ状態にさせるロックアップ駆動部５５へ、メイン油圧経路５２からの油圧を供給するロックアップソレノイドであり、ソレノイドＬ３〜Ｌ５の各々は、トランスミッション５１のギア部５６へメイン油圧経路５２からの油圧を供給して、そのギア部５６での減速比を変えるシフトソレノイドである。つまり、この電子制御装置４０は、車両に搭載されて該車両のトランスミッション５１を制御する装置である。一方、図１において、図６と同じ機能の構成要素や信号及び電圧については、同一の符号を付しているため、詳細な説明は省略する。

図１に示すように、本第１実施形態の電子制御装置４０は、図６の電子制御装置１００と比較すると、下記の（１−１）〜（１−５）の点が異なっている。
（１−１）：まず、ドライバＩＣ１０１〜１０３の各々に代えて、ドライバＩＣ４１〜４３が備えられている。

（１−２）：そして、ドライバＩＣ４１は、図６のドライバＩＣ１０１と比較すると、内部のチャージポンプ回路４４によって生成される昇圧電圧を外部に出力するための昇圧電圧出力端子Ｔｏが設けられている点が異なっている。尚、ドライバＩＣ４１内のチャージポンプ回路４４は、ドライバＩＣ１０１内のチャージポンプ回路１１１と同様に、電源端子Ｔｄに入力されるバッテリ電圧ＶＢから該バッテリ電圧ＶＢよりも高い昇圧電圧を生成して出力するが、そのチャージポンプ回路４４の昇圧電圧の出力能力（出力可能な電荷量）は、少なくとも５つのソレノイドＬ１〜Ｌ５を同時に駆動制御できるように設定されている。

（１−３）：また、ドライバＩＣ４２は、図６のドライバＩＣ１０２と比較すると、下記の（１−３−ａ）〜（１−３−ｃ）の点が異なっている。
（１−３−ａ）：ドライバＩＣ４２には、チャージポンプ回路１１２に代わるチャージポンプ回路４５が内蔵されていると共に、バッテリ電圧ＶＢより高い昇圧電圧を外部から入力するための昇圧電圧入力端子Ｔｉが設けられている。

（１−３−ｂ）：そして、その昇圧電圧入力端子Ｔｉは、ＩＣ４２の内部において、ダイオード２２のカソードに接続されている。このため、昇圧電圧入力端子Ｔｉから入力される昇圧電圧と、内蔵されたチャージポンプ回路４５によって生成される昇圧電圧とが、ワイヤードオアでプリドライブ回路１３，１４に供給され、各プリドライブ回路１３，１４は、その何れかの昇圧電圧をＮチャネルＭＯＳＦＥＴ３，４のゲートに印加して該ＦＥＴ３，４をオンさせることとなる。

（１−３−ｃ）：ドライバＩＣ４２には、チャージポンプ回路４５の作動／非作動を決定するための選択端子Ｔｓが設けられている。そして、その選択端子ＴｓはＩＣ４２内でハイレベル（例えば５Ｖ）にプルアップされた状態になっており、該選択端子ＴｓをＩＣ４２の外部でグランドに接続すると、チャージポンプ回路４５へローレベル（０Ｖ）の作動停止信号が入力されて、仮にＩＣ４２の電源端子Ｔｄにバッテリ電圧ＶＢが供給されたとしても、チャージポンプ回路４５の作動が停止するようになっている。

（１−４）：また更に、ドライバＩＣ４３は、図６のドライバＩＣ１０３と比較すると、下記の（１−４−ａ）〜（１−４−ｃ）の点が異なっている。
（１−４−ａ）：ドライバＩＣ４３にも、チャージポンプ回路１１３に代わるチャージポンプ回路４６が内蔵されていると共に、バッテリ電圧ＶＢより高い昇圧電圧を外部から入力するための昇圧電圧入力端子Ｔｉが設けられている。

（１−４−ｂ）：そして、その昇圧電圧入力端子Ｔｉは、ＩＣ４３の内部において、ダイオード２３のカソードに接続されている。このため、昇圧電圧入力端子Ｔｉから入力される昇圧電圧と、内蔵されたチャージポンプ回路４６によって生成される昇圧電圧とが、ワイヤードオアでプリドライブ回路１５に供給され、プリドライブ回路１５は、その何れかの昇圧電圧をＮチャネルＭＯＳＦＥＴ５のゲートに印加して該ＦＥＴ５をオンさせることとなる。

（１−４−ｃ）：ドライバＩＣ４３にも、チャージポンプ回路４６の作動／非作動を決定するための選択端子Ｔｓが設けられている。そして、その選択端子ＴｓはＩＣ４３内でハイレベルにプルアップされた状態になっており、該選択端子ＴｓをＩＣ４３の外部でグランドに接続すると、チャージポンプ回路４６へローレベルの作動停止信号が入力されて、仮にＩＣ４３の電源端子Ｔｄにバッテリ電圧ＶＢが供給されたとしても、そのチャージポンプ回路４６の作動が停止するようになっている。

つまり、ドライバＩＣ４３のドライバＩＣ１０３に対する違いは、ドライバＩＣ４２のドライバＩＣ１０２に対する違いと同様である。
（１−５）：そして、本第１実施形態の電子制御装置４０では、ドライバＩＣ４２，４３の電源端子Ｔｄをオープン状態にして、チャージポンプ回路４５，４６にバッテリ電圧ＶＢが供給されないようにすると共に、その各ドライバＩＣ４２，４３の選択端子Ｔｓをグランドに接続して、チャージポンプ回路４５，４６の作動を完全に停止させている。そして更に、ドライバＩＣ４１の昇圧電圧出力端子Ｔｏと、他の各ドライバＩＣ４２，４３の昇圧電圧入力端子Ｔｉとを接続して、ドライバＩＣ４１のチャージポンプ回路４４で生成される昇圧電圧をドライバＩＣ４２，４３の各々へ供給するようにしている。

尚、チャージポンプ回路４４〜４６の構成としては、図７に示した構成や特許文献１〜４に記載の構成など、どのようなものでも良い。また、ドライバＩＣ４２，４３では、選択端子Ｔｓをグランドに接続すると、チャージポンプ回路４５，４６において、昇圧用のコンデンサ（図示省略）を充放電させるためのトランジスタ（図示省略）がオフ状態に固定されると共に、そのトランジスタをオン／オフさせるための発振回路及び論理回路などからなる制御部（図７の制御信号生成部に相当）が動作を停止し、これにより、そのチャージポンプ回路４５，４６での消費電力を低減しつつ該チャージポンプ回路４５，４６の昇圧動作が停止するようになっている。

以上のような本第１実施形態の電子制御装置４０では、ドライバＩＣ４１内のチャージポンプ回路４４で生成した昇圧電圧を、そのドライバＩＣ４１だけで使用するのではなく、他のドライバＩＣ４２，４３に供給し、その各ドライバＩＣ４２，４３は、ドライバＩＣ４１から供給される昇圧電圧を用いて駆動対象のＦＥＴ３，４又は５をオン／オフさせるようにしている。

このため、本第１実施形態の電子制御装置４０によれば、ソレノイド駆動用の複数のドライバＩＣ４１〜４３のうち、昇圧電圧を生成するチャージポンプ回路４４を持ったドライバＩＣ４１についてのみ、その電源端子Ｔｄの付近にノイズ発生抑制用の部品（この例では、電源端子Ｔｄとグランド端子Ｔｇとの間に接続されたコンデンサ２４と、電源端子Ｔｄと共通電源ライン２８との間に接続されたインダクタ２７）を設けるだけで、十分なノイズ抑制効果が得られ、部品数を削減することができる。つまり、昇圧電圧生成過程における急激な電流変化が共通電源ライン２８に生じない様にするためのフィルタ回路やノイズ低減用の部品を、ドライバＩＣ４１のチャージポンプ回路４４用の電源端子Ｔｄに装着するだけで良く、他の各ドライバＩＣ４２，４３に対しては設ける必要が無い。よって、小型化及び低コスト化を達成することができる。

また、ドライバＩＣ４２，４３にもチャージポンプ回路４５，４６が設けられていると共に、そのチャージポンプ回路４５，４６は、選択端子Ｔｓをグランドに接続するか否か（つまり、その選択端子Ｔｓにローレベルの信号を入力するか否か）により、作動するか否かが決定されるようになっている。そして、ドライバＩＣ４２，４３では、内蔵のチャージポンプ回路４５，４６が作動する場合には、そのチャージポンプ回路４５，４６によって生成される昇圧電圧がＮチャネルＭＯＳＦＥＴ３，４又は５の駆動に用いられるようになっている。

このため、ドライバＩＣ４２，４３は、選択端子Ｔｓをオープン状態にしておくことで、単独でも（即ち、ドライバＩＣ４１と常に一緒に実装しなくても）使用することができる。よって、そのドライバＩＣ４２，４３を、より多品種の電子制御装置に適用することができ、そのような高い汎用性からドライバＩＣ４２，４３自体のコストを下げることが可能となるため、本電子制御装置４０を一層安価に提供することができるようになる。

そして更に、本第１実施形態の電子制御装置４０では、図１に示すように、当該装置４０内におけるバッテリ電圧ＶＢ（電源電圧に相当）の経路が、チャージポンプ回路４４が作動するドライバＩＣ４１の電源端子Ｔｄに接続される第１の電源経路Ｋ１と、ＮチャネルＭＯＳＦＥＴ１〜５のドレインに接続されてソレノイドＬ１〜Ｌ５への通電経路となる第２の電源経路Ｋ２との、少なくとも２つに分岐しており、更に、上記第１の電源経路Ｋ１上にノイズ発生抑制用部品であるインダクタ２７を設けている。

このため、チャージポンプ回路４４の作動に伴うノイズが、当該電子制御装置４０にバッテリ電圧ＶＢを供給する外部電源配線に放出されてしまうことと、ＮチャネルＭＯＳＦＥＴ１〜５を通じてソレノイドＬ１〜Ｌ５への各配線に放出されてしまうこととの両方を、第１の電源経路Ｋ１上に設けたインダクタ２７によって効率的に防止することができる。

特に、本電子制御装置４０では、ソレノイドＬ１，Ｌ２をデューティ制御していると共に、バッテリ電圧ＶＢが低い状態や高温度の環境下においても安定した動作を確保するために、チャージポンプ回路４４の作動周波数（＝１／作動周期）が、そのソレノイドＬ１，Ｌ２の駆動周波数（ＦＥＴ１，２のスイッチング周波数）の１０倍以上（例えば５ｋＨｚ）に設定されている。このため、チャージポンプ回路４４の作動に伴うノイズが、外部電源配線だけではなく、ＦＥＴ１〜５を通じてソレノイドＬ１〜Ｌ５への各配線に放出されてしまうことも、確実に防止することが要求されるが、その要求を１つのインダクタ２７によって効率的に達成することができる。

尚、本第１実施形態では、ドライバＩＣ４１が請求項１記載の主集積回路に相当し、ドライバＩＣ４２，４３が請求項１記載の副集積回路に相当している。そして、チャージポンプ回路４４〜４６が昇圧電圧生成回路に相当している。

次に、第２実施形態の電子制御装置について図３を用い説明する。尚、図３において、図１と同じ機能の構成要素や信号及び電圧については、同一の符号を付しているため、詳細な説明は省略する。

図３に示すように、第２実施形態の電子制御装置６０は、第１実施形態の電子制御装置４０と比較すると、下記の（２−１）〜（２−４）の点が異なっている。
（２−１）：まず、ドライバＩＣ４１〜４３の各々に代えて、ドライバＩＣ６１〜６３が備えられている。

（２−２）：そして、ドライバＩＣ６１は、図１のドライバＩＣ４１と比較すると、下記の（２−２−ａ）及び（２−２−ｂ）の点が異なっている。
（２−２−ａ）：チャージポンプ回路４４を構成する素子のうち、昇圧電圧の出力能力に影響する素子であって、昇圧電圧を生成するために充放電される昇圧用のコンデンサ（図７（Ａ）のコンデンサ３５に相当するもの）と、一端がグランドに接続される昇圧電圧出力用のコンデンサ（図７（Ａ）のコンデンサ３６に相当するもの）とが、外付けのコンデンサとして、当該ドライバＩＣ６１の外部に設けられて接続されるようになっている。尚、図３においては、それら外付けのコンデンサを符号６４で示しており、以下、そのコンデンサを総称して、コンデンサ６４という。

（２−２−ｂ）：チャージポンプ回路４４を構成する素子のうち、当該チャージポンプ回路４４の作動周期（昇圧用コンデンサの充放電周期）を決定する抵抗やコンデンサからなる発振回路６８のうちのコンデンサが、外付けのコンデンサ６９として、当該ドライバＩＣ６１の外部に設けられて接続されるようになっている。よって、そのコンデンサ６９として、静電容量が異なるものを実装すれば、チャージポンプ回路４４の作動周期（作動周波数）を任意に変更することができる。

（２−３）：また、ドライバＩＣ６２は、図１のドライバＩＣ４２と比較すると、上記ドライバＩＣ６１と同様に、チャージポンプ回路４５を構成する素子のうち、昇圧電圧の出力能力に影響する素子であって、昇圧電圧を生成するために充放電される昇圧用のコンデンサと、一端がグランドに接続される昇圧電圧出力用のコンデンサとが、予め内蔵されておらず、チャージポンプ回路４５を作動させる場合にだけ、それらコンデンサを当該ドライバＩＣ６２の外部に設けて接続するようになっている。そして、本電子制御装置６０では、ドライバＩＣ６２のチャージポンプ回路４５を作動させないため、図３における点線枠Ｗ１内に示すように、それらの外付けコンデンサは実装していない（未装着である）。

（２−４）：ドライバＩＣ６３も、図１のドライバＩＣ４３と比較すると、チャージポンプ回路４６を構成する素子のうち、昇圧電圧の出力能力に影響する素子であって、昇圧電圧を生成するために充放電される昇圧用のコンデンサと、一端がグランドに接続される昇圧電圧出力用のコンデンサとが、予め内蔵されておらず、チャージポンプ回路４６を作動させる場合にだけ、それらコンデンサを当該ドライバＩＣ６３の外部に設けて接続するようになっている。そして、本電子制御装置６０では、ドライバＩＣ６３のチャージポンプ回路４６を作動させないため、図３における点線枠Ｗ２内に示すように、それらの外付けコンデンサは実装していない（未装着である）。

以上のような本第２実施形態の電子制御装置６０によれば、第１実施形態の電子制御装置４０と同様の効果を奏する上に、下記（ａ）〜（ｄ）の効果も得ることができる。
（ａ）ドライバＩＣ６１内のチャージポンプ回路４４から昇圧電圧を供給すべき駆動対象のＮチャネルＭＯＳＦＥＴの数や種類などが変更されて、その昇圧電圧の必要な出力能力が変わっても、ドライバＩＣ６１の外部に実装するコンデンサ６４（詳しくは、そのコンデンサ６４の静電容量）を適宜選択することにより、過不足のない適切な出力能力に設定することができる。

例えば、第１実施形態の装置４０よりも昇圧電圧の必要電流が多い場合には、コンデンサ６４として、静電容量の大きいコンデンサを実装すれば良い。また逆に、駆動対象のソレノイドの数が減るなどして、昇圧電圧の必要電流が少なくて済む場合には、コンデンサ６４として、静電容量の小さいコンデンサを実装すれば良く、この場合には、部品コストを低減することができる。尚、駆動対象のソレノイド数が減る具体的なケースとしては、例えば、トランスミッション５１が５速のものから４速のものになって、シフトソレノイドＬ３〜Ｌ５のうちのソレノイドＬ５がなくなり、それに伴いドライバＩＣ６３が実装されなくなる、といった場合が考えられる。

（ｂ）また、ドライバＩＣ６１のチャージポンプ回路４４の出力能力を任意に変更することができるため、そのドライバＩＣ６１を、他品種の電子制御装置に流用し易くなり、一層の低コスト化を図ることができる。

（ｃ）ドライバＩＣ６２，６３では、作動させないチャージポンプ回路４５，４６の外付けコンデンサ（昇圧用コンデンサ及び昇圧電圧出力用コンデンサ）を実装しないことで部品が削減され、低コスト化を図ることができる。

尚、ドライバＩＣ６２，６３では、仮に選択端子Ｔｓをオープン状態にしても、上記外付けコンデンサ（請求項１０に記載の素子の一部に相当）を実装するか否か（当該ＩＣ６２，６３の外部に接続するか否か）によって、チャージポンプ回路４５，４６の作動／非作動を切り換えることができるが、本第２実施形態の電子制御装置６０においても、第１実施形態の電子制御装置４０と同様に、ドライバＩＣ６２，６３の選択端子Ｔｓをグランドに接続するようにしているのは、前述したように、チャージポンプ回路４５，４６において、昇圧用コンデンサを充放電させるためのトランジスタをオフ状態に固定すると共に、そのトランジスタをオン／オフさせるための発振回路及び論理回路などからなる制御部の動作を停止させて、そのチャージポンプ回路４５，４６での消費電力を確実に抑制するためである。

また、ドライバＩＣ６２，６３は、上記外付けコンデンサを実装すれば内部のチャージポンプ回路４５，４６を作動させることができるため、第１実施形態のドライバＩＣ４２，４３と同様に、単独でも使用することができ、より多品種の電子制御装置に適用して、低コスト化を図ることができる。

（ｄ）ドライバＩＣ６１に接続する外付けコンデンサ６９（詳しくは、そのコンデンサ６９の静電容量）を変更することによっても、チャージポンプ回路４４の昇圧電圧の出力能力を任意に変えることができる。具体的には、コンデンサ６９の静電容量を小さくするほど、チャージポンプ回路４４の作動周期（発振回路６８の発振周期）が小さくなって、昇圧電圧の出力能力が大きくなる。よって、上記コンデンサ６４と合わせて、昇圧電圧の出力能力を一層緻密に調節することができる。

そして更に、コンデンサ６９により、チャージポンプ回路４４の作動周期を、必要な出力能力が得られる範囲で極力大きく設定することができるため、ノイズ発生抑制用部品としてのコンデンサ２４及びインダクタ２７の定数（静電容量，インダクタンス）を小さく設定することができたり、あるいは、それらの部品を削除することができるようになり、小型化と低コスト化に一層有利である。加えて、昇圧電圧の生成動作に伴う回路の消費電流とそれによる発熱も低減することができるため、放熱対策を簡素化することができ、その結果、更にコストの低減を達成することができる。

尚、チャージポンプ回路４４の作動周期を可変にするために、コンデンサ６９に代えて、上記発振回路６８の抵抗の方を、外付け部品（ドライバＩＣ６１の外部に設けられて接続される部品）とするようにしても良いし、また、その抵抗とコンデンサ６９との両方を、外付け部品とするようにしても良い。

一方、上記第２実施形態では、ドライバＩＣ６１が請求項１記載の主集積回路に相当し、ドライバＩＣ６２，６３が請求項１記載の副集積回路に相当している。そして、チャージポンプ回路４４〜４６が昇圧電圧生成回路に相当している。

次に、第３実施形態の電子制御装置について図４を用い説明する。尚、図４において、図１及び図３と同じ機能の構成要素や信号及び電圧については、同一の符号を付しているため、詳細な説明は省略する。

図４に示すように、第３実施形態の電子制御装置７０は、第２実施形態の電子制御装置６０と比較すると、下記の（３−１）〜（３−４）の点が異なっている。
（３−１）：まず、昇圧電圧を生成するチャージポンプ回路７６が、本装置７０内の各種回路へ必要な電圧を供給する電源回路用の電源ＩＣ７１に内蔵されている。

つまり、この電源ＩＣ７１は、バッテリ電圧ＶＢが入力される電源端子Ｔｄと、グランドに接続されるグランド端子Ｔｇと、電源端子Ｔｄに入力されるバッテリ電圧ＶＢから第１の一定電圧（ここでは５Ｖ）を生成するスイッチングレギュレータ（スイッチング型電源回路）７４と、その第１の一定電圧を外部に出力するための出力端子Ｔａと、電源端子Ｔｄに入力されるバッテリ電圧ＶＢから第２の一定電圧（ここでは３Ｖ）を生成するシリーズレギュレータ（シリーズ型電源回路）７５と、その第２の一定電圧を外部に出力するための出力端子Ｔｂと、電源端子Ｔｄに入力されるバッテリ電圧ＶＢから該バッテリ電圧ＶＢよりも高い昇圧電圧を生成するチャージポンプ回路７６と、その昇圧電圧を外部に出力するための昇圧電圧出力端子Ｔｏと、チャージポンプ回路７６における昇圧電圧の出力ラインに昇圧電圧出力端子Ｔｏ側をカソードとして直列に設けられた電流回り込み防止用のダイオード７７とを備えている。

そして、例えば、出力端子Ｔａから出力される第１の一定電圧は、ソレノイドＬ１〜Ｌ５を制御するための制御処理を行うマイコン７へ、そのマイコン７の動作用電圧として供給され、出力端子Ｔｂから出力される第２の一定電圧は、マイコン７の周辺回路へ、その周辺回路の動作用電圧として供給される。また、出力端子Ｔａから出力される第１の一定電圧が上記周辺回路へ動作用電圧として供給されると共に、出力端子Ｔｂから出力される第２の一定電圧がマイコン７へ動作用電圧として供給される構成でも良い。

そして更に、スイッチングレギュレータ７４とシリーズレギュレータ７５との各々は、自己が上記一定電圧を正常に出力しているか否かを示す状態信号を出力するようになっており、チャージポンプ回路７６は、その各レギュレータ７４，７５からの状態信号のうちの少なくとも一方が異常を示す場合には、作動（昇圧電圧の生成動作）を停止するようになっている。

また、この電源ＩＣ７１においても、図３のドライバＩＣ６１と同様に、チャージポンプ回路７６を構成する素子のうち、昇圧用のコンデンサ及び昇圧電圧出力用のコンデンサが、外付けのコンデンサ７８として、当該電源ＩＣ７１の外部に設けられて接続されるようになっている。

そして、この電源ＩＣ７１においても、ノイズの発生を抑制するために、電源端子Ｔｄとグランド端子Ｔｇとの間にコンデンサ２４が接続されていると共に、電源端子Ｔｄと共通電源ライン２８との間に直列にインダクタ２７が接続されている。

（３−２）：ドライバＩＣ６１に代えて、ドライバＩＣ６２と同じ構成のドライバＩＣ７２が設けられており、そのドライバＩＣ７２によってソレノイドＬ１，Ｌ２を駆動するようになっている。このため、ドライバＩＣ７２のプリドライブ回路１３，１４は、マイコン７からの指令信号Ｓ１，Ｓ２に応じて動作する。

そして、本電子制御装置７０では、そのドライバＩＣ７２のチャージポンプ回路４５を作動させないため、図４における点線枠Ｗ３内に示すように、そのチャージポンプ回路４５の一部を成す外付けコンデンサは、他のドライバＩＣ６２，６３と同様に実装していない（未装着である）。そして更に、ドライバＩＣ７２の電源端子Ｔｄもオープン状態にすると共に、選択端子Ｔｓをグランドに接続している。

（３−３）：そして、本第３実施形態の電子制御装置７０では、電源ＩＣ７１の昇圧電圧出力端子Ｔｏと、他の各ドライバＩＣ７２，６２，６３の昇圧電圧入力端子Ｔｉとを接続して、電源ＩＣ７１のチャージポンプ回路７６で生成される昇圧電圧をドライバＩＣ７２，６２，６３の各々へ供給するようにしている。

尚、本第３実施形態では、電源ＩＣ７１が請求項２記載の主集積回路に相当し、その電源ＩＣ７１の出力端子Ｔａ，Ｔｂが動作用電圧出力端子に相当し、マイコン７又はその周辺回路が制御回路に相当している。また、ドライバＩＣ７２，６２，６３が請求項２記載の副集積回路に相当している。そして、チャージポンプ回路７６，４５，４６が昇圧電圧生成回路に相当している。

以上のような本第３実施形態の電子制御装置７０によれば、第１及び第２実施形態の電子制御装置４０，６０と同様に、昇圧電圧の供給を受けるドライバＩＣ７２，６２，６３については、その電源端子Ｔｄに対してノイズ発生抑制用の部品を設ける必要がない。

そして、昇圧電圧生成に伴うノイズ発生を抑制するための部品は特に追加するのではなく、電源ＩＣ７１からマイコン７や周辺回路に出力される一定電圧を安定させたり、各レギュレータ７４，７５（特にスイッチングレギュレータ７４）が作動することによって発生するノイズを抑制するために電源端子Ｔｄに接続されるコンデンサ２４及びインダクタ２７を、昇圧電圧生成に伴うノイズ発生を抑制するための部品として兼用することができる。このため、一層の小型化及び低コスト化を達成することができる。

尚、電源ＩＣ７１には、スイッチングレギュレータ７４とシリーズレギュレータ７５との両方が必ずしも内蔵されている必要はなく、その何れか一方が内蔵されていれば良いが、少なくともスイッチングレギュレータ７４が内蔵されている場合には、電源端子Ｔｄの付近にＬＣフィルタ（図４のコンデンサ２４及びインダクタ２７に相当）などの効果の高いノイズ抑制用手段が設けられることとなり、そのような高い効果のノイズ抑制用手段を、昇圧電圧生成に伴うノイズ発生を抑制するための手段としても兼用することができるため、大幅なノイズ低減を全体として安価に実現することができるという点で非常に有利である。

また、本第３実施形態の電子制御装置７０によっても、第２実施形態の電子制御装置６０について上記（ａ）〜（ｃ）で述べた効果と同様の効果を得ることができる。
尚、本第３実施形態においても、第２実施形態のドライバＩＣ６１と同様に、電源ＩＣ７１に内蔵されたチャージポンプ回路７６の作動周期を決定するコンデンサ及び抵抗の一方あるいは両方を、外付け部品とするように構成して、上記（ｄ）で述べた効果が得られるようにしても良い。

そして更に、本第３実施形態の電子制御装置７０において、電源ＩＣ７１では、各レギュレータ７４，７５からの状態信号のうちの少なくとも一方が異常を示す場合には、チャージポンプ回路７６が昇圧電圧の生成動作を停止するようになっている。このため、電源ＩＣ７１から第１又は第２の一定電圧が正常に出力されなくなって、マイコン７又は周辺回路の正常な動作（延いては、本電子制御装置７０の正常な動作）が保証できなくなると、チャージポンプ回路７６が昇圧電圧を生成しなくなって、各ドライバＩＣ７２，６２，６３内のＦＥＴ３〜５がオンされなくなるため、ソレノイドＬ１〜Ｌ５が不要に駆動されてしまうことを確実に防止することができ、安全性を向上させることができる。しかも、この効果を、部品の追加や実装面積の増加を招くことなく達成することができる。

また、本第３実施形態の電子制御装置７０においても、ソレノイドＬ１，Ｌ２をデューティ制御していると共に、チャージポンプ回路７６の作動周波数が、そのソレノイドＬ１，Ｌ２の駆動周波数の１０倍以上に設定されているが、第１及び第２実施形態の電子制御装置４０，６０と同様に、当該装置７０内におけるバッテリ電圧ＶＢの経路が、電源ＩＣ７１の電源端子Ｔｄに接続される第１の電源経路Ｋ１と、ドライバＩＣ７２，６２，６３内のＮチャネルＭＯＳＦＥＴ３〜５のドレインに接続されてソレノイドＬ１〜Ｌ５への通電経路となる第２の電源経路Ｋ２との、少なくとも２つに分岐しており、更に、上記第１の電源経路Ｋ１上にノイズ発生抑制用部品であるインダクタ２７を設けている。このため、電源ＩＣ７１に内蔵されたチャージポンプ回路７６の作動に伴うノイズが、当該電子制御装置７０にバッテリ電圧ＶＢを供給する外部電源配線に放出されてしまうことと、ＮチャネルＭＯＳＦＥＴ３〜５を通じてソレノイドＬ１〜Ｌ５への各配線に放出されてしまうこととの両方を、第１の電源経路Ｋ１上に設けたインダクタ２７によって効率的に防止することができる。

ところで、上記第１〜第３実施形態の各電子制御装置４０，６０，７０において、ＩＣ４１，６１，７１に備えられたチャージポンプ回路４４，７６が生成する昇圧電圧の目標値（昇圧目標電圧）を決定する素子（目標電圧決定素子）が、そのＩＣ４１，６１，７１の外部で接続されるように構成しても良い。

例えば、第１実施形態の電子制御装置４０におけるドライバＩＣ４１を例に挙げて説明する。
まず、ＩＣ４１内のチャージポンプ回路４４が、図５に示すように、図７（Ａ）に示した構成に加えて、生成した昇圧電圧（昇圧出力）を分圧する抵抗Ｒａ，Ｒｂと、その分圧抵抗Ｒａ，Ｒｂの接続点に生じる分圧電圧Ｖｏと基準電圧Ｖｒｅｆと比較する比較器７９とを備えると共に、制御信号生成部３７が、その比較器７９の出力に基づいて、「Ｖｏ＜Ｖｒｅｆ」ならばスイッチング素子３１，３２をオン／オフさせ、「Ｖｏ≧Ｖｒｅｆ」となったらスイッチング素子３１，３２のオン／オフを休止する、といった動作を行うものであるとする。尚、図５において、図７（Ａ）と同じ機能の構成要素については、同一の符号を付しているため、詳細な説明は省略する。

この場合、上記分圧抵抗Ｒａ，Ｒｂのうちの両方又は一方（図５の例では、抵抗Ｒａ）を、ＩＣ４１の外部に設けられて接続される外付け部品とすれば良い。そして、この場合には、目標電圧決定素子としての抵抗Ｒａの抵抗値を小さくすれば、生成される昇圧電圧が高くなり、逆に、抵抗値を大きくすれば、生成される昇圧電圧が低くなる。

そして、このように目標電圧決定素子を外付け部品とすれば、昇圧電圧の必要な電圧値が変わっても、容易に対応することができる。また、ＩＣ４１，６１，７１を他品種の電子制御装置に流用し易くなり、一層の低コスト化を図ることができる。また更に、一般に、チャージポンプ回路が高い電圧を生成する場合ほどノイズが発生し易くなるが、目標電圧決定素子によって昇圧電圧を最適値に設定することにより、ノイズの発生を極力抑えることができると共に、ノイズ発生抑制用の部品も低価格なもので済ませることが可能となる。

以上、本発明の一実施形態について説明したが、本発明は、種々の形態を採り得ることは言うまでもない。
例えば、上記各実施形態の電子制御装置４０，６０，７０において、ＩＣ４１，６１，７１は、外部から入力される信号に応じて、チャージポンプ回路４４，７６の作動周期又は昇圧目標電圧が決定されるように構成しても良い。そして、このように構成すれば、図３のコンデンサ６９や図５の抵抗Ｒａといった外付け部品を設けるためのスペースを節約することができる。

また、上記各実施形態の電子制御装置４０，６０，７０において、ＩＣ４１，６１，７１の電源端子Ｔｄに接続するノイズ発生抑制用の部品としては、コンデンサ２４とインダクタ２７とのうちの何れか一方であっても良い。

また更に、負荷駆動用のＮチャネルＭＯＳＦＥＴ１〜５は、ドライバＩＣ４１〜４３，６１〜６３，７２の外部に設けるようにしても良い。
一方、駆動対象の電気負荷はソレノイドに限らず、モータやランプなどでも良い。

第１実施形態の電子制御装置を表す構成図である。 駆動対象のソレノイドを説明する説明図である。 第２実施形態の電子制御装置を表す構成図である。 第３実施形態の電子制御装置を表す構成図である。 変形例を説明する説明図である。 出願人が本発明に至る前に考えていた電子制御装置の構成例を表す構成図である。 チャージポンプ回路の構成例とノイズ発生抑制用素子の作用とを説明するための説明図である。

符号の説明

Ｌ１〜Ｌ５…ソレノイド、１〜５…ＮチャネルＭＯＳＦＥＴ、７…マイコン、９…バッテリ、１１〜１５…プリドライブ回路、２４，６４，６９，７８…コンデンサ、２７…インダクタ、２８…共通電源ライン、４０，６０，７０…電子制御装置、４１〜４３，６１〜６３，７２…ドライバＩＣ、７１…電源ＩＣ、４４〜４６，７６…チャージポンプ回路、６８…発振回路、７４…スイッチングレギュレータ、７５…シリーズレギュレータ、Ｒａ…目標電圧決定素子としての抵抗、Ｔａ，Ｔｂ…出力端子（動作用電圧出力端子）、Ｔｄ…電源端子、Ｔｇ…グランド端子、Ｔｉ…昇圧電圧入力端子、Ｔｏ…昇圧電圧出力端子、Ｔｓ…選択端子

Claims (14)

1. 電源電圧が入力される電源端子と、該電源端子に入力される電源電圧から該電源電圧よりも高い昇圧電圧を生成する昇圧電圧生成回路と、前記昇圧電圧を外部に出力するための昇圧電圧出力端子とを有すると共に、電気負荷への通電経路に設けられたＮチャネルＭＯＳＦＥＴのゲートに前記昇圧電圧を印加する動作と該昇圧電圧を印加しない動作とを切り換えて行うことで該ＦＥＴをオン／オフさせる主集積回路と、
   前記主集積回路の昇圧電圧出力端子から出力される昇圧電圧が入力される昇圧電圧入力端子を有すると共に、前記主集積回路によってオン／オフされるＮチャネルＭＯＳＦＥＴとは別のＮチャネルＭＯＳＦＥＴであって、電気負荷への通電経路に設けられたＮチャネルＭＯＳＦＥＴのゲートに、前記昇圧電圧入力端子から入力される昇圧電圧を印加する動作と該昇圧電圧を印加しない動作とを切り換えて行うことで該ＦＥＴをオン／オフさせる副集積回路と、
   を備えたことを特徴とする電子制御装置。
2. 電源電圧が入力される電源端子と、該電源端子に入力される電源電圧から、電気負荷を制御する制御回路を動作させるための動作用電圧を生成する電源回路と、前記動作用電圧を前記制御回路に出力するための動作用電圧出力端子と、前記電源端子に入力される電源電圧から該電源電圧よりも高い昇圧電圧を生成する昇圧電圧生成回路と、前記昇圧電圧を外部に出力するための昇圧電圧出力端子とを有する主集積回路と、
   前記主集積回路の昇圧電圧出力端子から出力される昇圧電圧が入力される昇圧電圧入力端子を有すると共に、電気負荷への通電経路に設けられたＮチャネルＭＯＳＦＥＴのゲートに前記昇圧電圧入力端子から入力される昇圧電圧を印加する動作と該昇圧電圧を印加しない動作とを、前記制御回路から出力される指令に応じて行うことにより該ＦＥＴをオン／オフさせる副集積回路と、
   を備えたことを特徴とする電子制御装置。
3. 請求項２に記載の電子制御装置において、
   前記電源回路は、スイッチング型電源回路であること、
   を特徴とする電子制御装置。
4. 請求項２又は請求項３に記載の電子制御装置において、
   前記電源回路は、当該電源回路が前記動作用電圧を正常に出力しているか否かを示す状態信号を出力するように構成されており、
   前記昇圧電圧生成回路は、前記状態信号が異常を示す場合には作動を停止するように構成されていること、
   を特徴とする電子制御装置。
5. 請求項１ないし請求項４の何れか１項に記載の電子制御装置において、
   前記昇圧電圧生成回路は、複数のコンデンサへの充電電圧を足し合わせることで前記昇圧電圧を生成するチャージポンプ回路であること、
   を特徴とする電子制御装置。
6. 請求項１ないし請求項５の何れか１項に記載の電子制御装置において、
   前記昇圧電圧生成回路を構成する素子のうち、前記昇圧電圧の出力能力に影響する素子が、前記主集積回路の外部に設けられて接続されること、
   を特徴とする電子制御装置。
7. 請求項１ないし請求項６の何れか１項に記載の電子制御装置において、
   前記昇圧電圧生成回路を構成する素子のうち、当該昇圧電圧生成回路の作動周期を決定する素子が、前記主集積回路の外部に設けられて接続されること、
   を特徴とする電子制御装置。
8. 請求項７に記載の電子制御装置において、
   前記昇圧電圧生成回路は、抵抗及びコンデンサによって発振周期が決定される発振回路を有すると共に、該発振回路の発振周期で作動するように構成されており、
   前記作動周期を決定する素子は、前記抵抗及びコンデンサの両方又は一方であること、
   を特徴とする電子制御装置。
9. 請求項１ないし請求項６の何れか１項に記載の電子制御装置において、
   前記昇圧電圧生成回路を構成する素子のうち、前記昇圧電圧の目標値を決定する素子が、前記主集積回路の外部に設けられて接続されること、
   を特徴とする電子制御装置。
10. 請求項１ないし請求項９の何れか１項に記載の電子制御装置において、
    前記副集積回路にも、外部から入力される電源電圧から該電源電圧よりも高い昇圧電圧を生成する昇圧電圧生成回路が設けられていると共に、その昇圧電圧生成回路は、当該昇圧電圧生成回路を構成する素子の一部が当該副集積回路の外部に接続されるか否かにより、作動するか否かが決定されるようになっており、
    更に、前記副集積回路に設けられた昇圧電圧生成回路が作動する場合には、その昇圧電圧生成回路によって生成される昇圧電圧が、当該副集積回路がオン／オフさせるＮチャネルＭＯＳＦＥＴのゲートに印加されること、
    を特徴とする電子制御装置。
11. 請求項１ないし請求項９の何れか１項に記載の電子制御装置において、
    前記副集積回路にも、外部から入力される電源電圧から該電源電圧よりも高い昇圧電圧を生成する昇圧電圧生成回路が設けられていると共に、その昇圧電圧生成回路は、当該副集積回路に外部から入力される信号により、作動するか否かが決定されるようになっており、
    更に、前記副集積回路に設けられた昇圧電圧生成回路が作動する場合には、その昇圧電圧生成回路によって生成される昇圧電圧が、当該副集積回路がオン／オフさせるＮチャネルＭＯＳＦＥＴのゲートに印加されること、
    を特徴とする電子制御装置。
12. 請求項１ないし請求項１１の何れか１項に記載の電子制御装置において、
    前記主集積回路の電源端子には、コンデンサとインダクタとの両方又は一方が、ノイズ発生抑制用の部品として接続されること、
    を特徴とする電子制御装置。
13. 請求項１ないし請求項１１の何れか１項に記載の電子制御装置において、
    当該電子制御装置内における電源電圧の経路は、前記主集積回路の電源端子に接続される第１の電源経路と、前記ＮチャネルＭＯＳＦＥＴのドレインに接続されて前記電気負荷への通電経路となる第２の電源経路との、少なくとも２つに分岐しており、
    更に、前記第１の電源経路上にノイズ発生抑制用の部品が設けられていること、
    を特徴とする電子制御装置。
14. 請求項１ないし請求項１３の何れか１項に記載の電子制御装置において、
    当該電子制御装置は、車両に搭載される車両用電子制御装置であり、
    前記電気負荷は、前記車両に設けられた電気負荷であること、
    を特徴とする電子制御装置。

Images