JPWO2020255276A1 - 半導体駆動装置 - Google Patents

Abstract

第１のコンデンサ（３ａ）は、正電源ライン（６１）と基準電源ライン（５１）との間に接続される。第１の素子（６２ａ）は、正電源ライン（６１）に介挿され、第１のコンデンサ（３ａ）の正極と接続される第１端と、共通正電源（６）の第２端と接続される第２端とを有する。第２の素子（５２ａ）は、基準電源ライン（５１）に介挿され、第１のコンデンサ（３ａ）の負極と接続される第１端と、共通正電源（６）の第１端と接続される第２端とを有する。第１の素子（６２ａ）および第２の素子（５２ａ）は、抵抗素子または共通正電源（６）から第１のコンデンサ（３ａ）に充電電流を流すことが可能な向きに接続されるダイオードである。第１の素子（６２ａ）および第２の素子（５２ａ）のうちの少なくとも１つは、抵抗素子である。

Description

本発明は、半導体駆動装置に関する。

複数の半導体素子をそれぞれ駆動する電力変換器では、半導体素子のスイッチング動作により発生した電圧変動またはノイズ電流が、別の半導体素子の駆動回路の誤動作を招くことがある。たとえば、複数の半導体素子を駆動するための電源が共通の場合には、その共通の電源を介して別の半導体素子へノイズが回り込むことがある。従来から、このような問題を防止するための対策を施した駆動装置が知られている。

たとえば、特許文献１に記載のインバータ駆動回路は、インバータ負極側アームに接続される半導体素子に各々接続されるゲート駆動回路と、各々が該ゲート駆動回路用共通電源部とを結ぶ電路に介挿された複数のリアクトルとを含む。

特許文献１に記載のインバータ駆動回路は、リアクトルによって、半導体素子のスイッチング動作に伴う電流の交流成分が別の半導体素子へ回り込むのを抑制することができる。

実開平０３−００３１９０号公報

しかしながら、特許文献１に記載のインバータ駆動回路は、半導体素子のスイッチング動作に伴う電流の直流成分が別の半導体素子へ回り込むのを抑制することができない。

それゆえに、本発明の目的は、半導体素子のスイッチング動作に伴う電流の別の半導体素子への回り込みを交流成分だけでなく直流成分についても抑制することができる半導体駆動装置を提供することにある。

本発明の半導体駆動装置は、第１の半導体素子および第２の半導体素子を駆動する半導体駆動装置であって、第１の半導体素子の負極および制御電極に接続される第１の駆動部と、第２の半導体素子の負極および制御電極に接続される第２の駆動部と、基準電位に接続される第１端と、基準電位に対して正の電位を有する第２端とを含む共通正電源と、共通正電源の基準電位側と接続する基準電源ラインと、共通正電源の正電位側と接続する正電源ラインとを備える。第１の駆動部および第２の駆動部の各々は、第１の半導体素子または第２の半導体素子の制御電極の電位を制御する駆動回路と、正電源ラインと基準電源ラインとの間に接続される第１のコンデンサと、正電源ラインに介挿され、第１のコンデンサの正極と接続される第１端と、共通正電源の第２端と接続される第２端とを有する第１の素子と、基準電源ラインに介挿され、第１のコンデンサの負極と接続される第１端と、共通正電源の第１端と接続される第２端とを有する第２の素子とを備える。第１の半導体素子の負極と第２の半導体素子の負極は互いに接続される。第１の素子および第２の素子は、抵抗素子または共通正電源から第１のコンデンサに充電電流を流すことが可能な向きに接続されるダイオードである。第１の素子および第２の素子のうちの少なくとも１つは、抵抗素子である。

本発明の半導体駆動装置は、正電源ラインに介挿された第１の素子と、基準電源ラインに介挿された第２の素子とを備える。第１の素子および第２の素子は、抵抗素子または共通正電源から第１のコンデンサに充電電流を流すことが可能な向きに接続されるダイオードである。第１の素子および第２の素子のうちの少なくとも１つは、抵抗素子である。これによって、半導体素子のスイッチング動作に伴う電流の別の半導体素子への回り込みを交流成分だけでなく直流成分についても抑制することができる。

実施の形態１の半導体駆動装置１０の構成を表わす図である。 参考例１の半導体駆動装置１０Ａの構成を表わす図である。 参考例２の半導体駆動装置１０Ｂの構成を表わす図である。 参考例３の半導体駆動装置１０Ｃの構成を表わす図である。 実施の形態１の半導体駆動装置１０を用いて第１の半導体素子１ａを駆動したときの電流波形の例を表わす図である。 参考例１の半導体駆動装置１０Ａを用いて第１の半導体素子１ａを駆動したときの電流波形の例を表わす図である。 参考例２の半導体駆動装置１０Ｂを用いて第１の半導体素子１ａを駆動したときの電流波形の例を表わす図である。 実施の形態２の半導体駆動装置１０Ｄの構成を表わす図である。 実施の形態３の半導体駆動装置のコンデンサ３ａの電圧を示す図である。 実施の形態４の半導体駆動装置１０Ｅの構成を表わす図である。 実施の形態５の半導体駆動装置１０Ｆの構成を表わす図である。 実施の形態６の半導体駆動装置１０Ｇの構成を表わす図である。 実施の形態７の半導体駆動装置１０Ｈの構成を表わす図である。 実施の形態８の半導体駆動装置１０Ｉの構成を表わす図である。

以下、実施の形態について、図面を参照して説明する。
実施の形態１．
図１は、実施の形態１の半導体駆動装置１０の構成を表わす図である。

半導体駆動装置１０は、第１の半導体素子１ａ，第２の半導体素子１ｂを駆動する。第１の半導体素子１ａの負極と第２の半導体素子１ｂの負極とが接続される。

半導体駆動装置１０は、第１の駆動部１００ａと、第２の駆動部１００ｂと、共通正電源６と、基準電源ライン５１と、正電源ライン６１とを備える。

第１の駆動部１００ａおよび第２の駆動部１００ｂは、それぞれ第１の半導体素子１ａ，第２の半導体素子１ｂの制御電極および負極に接続される。

共通正電源６の第１端が基準電位５に接続され、共通正電源６の第２端が基準電位５に対して正の電位を有する。基準電源ライン５１は、共通正電源６の第１端と第１の駆動部１００ａ，第２の駆動部１００ｂとを接続する。正電源ライン６１は、共通正電源６の第２端と第１の駆動部１００ａ，第２の駆動部１００ｂとを接続する。

第１の駆動部１００ａは、駆動回路２ａと、コンデンサ３ａと、抵抗素子６２ａと、抵抗素子５２ａとを備える。

駆動回路２ａは、正電源ライン６１および基準電源ライン５１に接続される。駆動回路２ａは、第１の半導体素子１ａの制御電極の電位を制御する。

コンデンサ３ａの正極は、正電源ライン６１に接続される。コンデンサ３ｂの負極は、基準電源ライン５１に接続される。

抵抗素子６２ａは、正電源ライン６１に介挿される。抵抗素子６２ａは、コンデンサ３ａの正極に接続される第１端と、共通正電源６の第２端と接続される第２端とを有する。

抵抗素子５２ａは、基準電源ライン５１に介挿される。抵抗素子５２ａは、コンデンサ３ａの負極に接続される第１端と、共通正電源６の第１端と接続される第２端とを有する。

第２の駆動部１００ｂは、駆動回路２ｂと、コンデンサ３ｂと、抵抗素子６２ｂと、抵抗素子５２ｂとを備える。

駆動回路２ｂは、正電源ライン６１および基準電源ライン５１に接続される。駆動回路２ｂは、第２の半導体素子１ｂの制御電極の電位を制御する。

コンデンサ３ｂの正極は、正電源ライン６１に接続される。コンデンサ３ｂの負極は、基準電源ライン５１に接続される。

抵抗素子６２ｂは、正電源ライン６１に介挿される。抵抗素子６２ｂは、コンデンサ３ｂの正極に接続される第１端と、共通正電源６の第２端と接続される第２端とを有する。

抵抗素子５２ｂは、基準電源ライン５１に介挿される。抵抗素子５２ｂは、コンデンサ３ｂの負極に接続される第１端と、共通正電源６の第１端と接続される第２端とを有する。

第１の半導体素子１ａの負極と第２の半導体素子１ｂの負極とが接続されているので、半導体駆動装置１０は、フルブリッジ回路に相当する。半導体駆動装置１０は、一対の第１の半導体素子１ａ，第２の半導体素子１ｂと接続される第１の駆動部１００ａ，第２の駆動部１００ｂを備えるが、これに限定されるものではない。半導体駆動装置が、３個以上の駆動部を備えるものとしてもよい。半導体駆動装置が、３個の駆動部を備える場合には、半導体駆動装置は、３相インバータ回路に相当する。２つ以上の半導体素子の正極が互いに接続されて、複数の駆動部の各々が、対応する半導体素子を個別に駆動するものとしてもよい。

次に、第１の半導体素子１ａ、および第１の半導体素子１ａに接続される第１の駆動部１００ａについて説明する。第２の駆動部１００ｂも、第１の駆動部１００ａと同様である。

第１の半導体素子１ａの制御電極は、駆動回路２ａに接続され、駆動回路２ａが第１の半導体素子１ａを駆動する。

第１の半導体素子１ａは、たとえば、ＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）、ＩＧＢＴ（Insulated Gate Bipolar Transistor）またはＨＥＭＴ（High Electron Mobility Transistor）などである。第１の半導体素子１ａの材料としては、「Si」、「SiC」および「GaN」等が適用可能である。

駆動回路２ａは、第１の半導体素子１ａの制御電極の電位を制御することによって、第１の半導体素子１ａの開閉状態を操作する。

コンデンサ３ａは、駆動回路２ａに並列に接続され、駆動回路２ａの電源として機能する。コンデンサ３ａは、抵抗素子５２ａおよび抵抗素子６２ａを介して共通正電源６から電力の供給を受ける。抵抗素子５２ａの抵抗をＲ５２ａ、抵抗素子６２ａの抵抗をＲ６２ａとしたときに、抵抗素子５２ａと抵抗素子６２ａの合成抵抗Ｒ１ａ[Ω]は、（Ｒ５２ａ＋Ｒ６２ａ）で表される。コンデンサ３ａの静電容量をＣ１ａ[Ｆ]とする。コンデンサ３ａの充電時定数τ１ａは、Ｒ１ａ×Ｃ１ａ[ｓ]と表すことができる。第１の半導体素子１ａの駆動周期をＴａ［ｓ］としたときに、充電時定数τ１ａを駆動周期Ｔａよりも小さいこと（Ｒ１ａ×Ｃ１ａ＜Ｔａ）を第１の半導体素子１ａの駆動条件とすることによって、コンデンサ３ａの電圧を維持しながら第１の半導体素子１ａを駆動することが可能である。これによって、第１の半導体素子１ａを正常に駆動することができる。ただし、ブートストラップ回路などのようにコンデンサ３ａの電圧が元々の値から増減するような駆動回路において、コンデンサ３ａの電圧のある程度の減少を許容できる回路設計の場合には、このような駆動条件を設けなくてもよい。

第１の半導体素子１ａ，第２の半導体素子１ｂの負極が互いに接続され、かつ、第１の駆動部１００ａ，第２の駆動部１００ｂが、基準電源ライン５１と正電源ライン６１とを介して互いに接続されている。このような回路構成においては、第１の半導体素子１ａの正極側から流れ込んだ電流Ｉｄは、モータなどの負荷に流れる主電流Ｉｓと、分流電流Ｉｓｓに分流される。図１において、分流電流Ｉｓｓは、基準電源ライン５１の抵抗素子５２ａ、抵抗素子５２ｂを順に経由する電流経路ＲＡを通って流れる。別の分流電流Ｉｓｓ２は、コンデンサ３ａ、抵抗素子６２ａ、抵抗素子６２ｂ、コンデンサ３ｂを順に経由する電流経路ＲＢを通って流れる。ここでは、電流経路ＲＡを流れる分流電流Ｉｓｓについて説明する。

主電流Ｉｓおよび分流電流Ｉｓｓの電流経路には、図示していないが寄生抵抗および寄生インダクタンスが存在する。半導体駆動装置１０が、分流電流Ｉｓｓに対して対策を採らない場合、即ち、抵抗素子５２ａ，５２ｂを備えない場合には、寄生抵抗と寄生インダクタンスの間の大小関係によって、主電流Ｉｓと分流電流Ｉｓｓの分流比が決定される。

抵抗素子５２ａ，５２ｂによって、分流電流Ｉｓｓの電流経路ＲＡの抵抗値を、主電流Ｉｓの電流経路の抵抗値よりも十分大きくすることによって、分流電流Ｉｓｓの直流成分を抑制することが可能である。たとえば、主電流Ｉｓと分流電流Ｉｓｓの分流比を１００：１にする場合、主電流Ｉｓの電流経路における寄生抵抗の１００倍の抵抗が分流電流Ｉｓｓの電流経路ＲＡに生じるように抵抗素子５２ａ，５２ｂの抵抗値を設定すればよい。主電流Ｉｓの電流経路の寄生抵抗は、通常０．０１〜１Ω程度である。主電流の電流経路の寄生抵抗が０．０１〜１Ωの場合には、抵抗素子５２ａ、５２ｂを設けることによって、分流電流Ｉｓｓの電流経路ＲＡの抵抗値を１〜１００Ωにすることによって、分流電流Ｉｓｓの直流成分を抑制することができる。たとえば、抵抗素子５２ａと抵抗素子５２ｂとの合成抵抗を１〜１００Ωに設定してもよい。

半導体駆動装置１０が、抵抗素子５２ａ、５２ｂのみを備え、抵抗素子６２ａ、６２ｂを備えない場合には、前述の通り、電流経路ＲＢを流れる分流電流Ｉｓｓ２は、コンデンサ３ａ，３ｂを経由して、第２の半導体素子１ｂ側に流れ込む。分流電流Ｉｓｓ２は、主電流Ｉｓの電流経路に生じる電圧によって、コンデンサ３ａ、３ｂを充放電しながら流れる電流である。従って、この分流電流Ｉｓｓ２を抑制するためには、抵抗素子６２ａ，６２ｂによって、分流電流Ｉｓｓ２の電流経路ＲＢの抵抗値も、１〜１００Ω程度に設定することが必要である。たとえば、抵抗素子６２ａと抵抗素子６２ｂとの合成抵抗を１〜１００Ωに設定してもよい。

次に、参考例の半導体駆動装置について説明する。
図２は、参考例１の半導体駆動装置１０Ａの構成を表わす図である。

参考例１の半導体駆動装置１０Ａは、実施の形態１の半導体駆動装置１０に含まれる抵抗素子５２ａ、５２ｂ、６２ａ、６２ｂを備えない。

参考例１の半導体駆動装置１０Ａにおいて、図１の半導体駆動装置１０と同様に、分流電流Ｉｓｓの電流経路ＲＡと、分流電流Ｉｓｓ２の電流経路ＲＢとが存在するが、ここでは、電流経路ＲＡのみを検討する。主電流Ｉｓの電流経路の寄生成分と、分流電流Ｉｓｓの電流経路の寄生成分との大小関係によって主電流Ｉｓと分流電流Ｉｓｓとの分流比が決定される。近年の小型化された半導体装置では、高集積化によって駆動回路２ａ、コンデンサ３ａ、および共通正電源６が第１の半導体素子１ａの近傍に配置される。その結果、分流電流Ｉｓｓの電流経路の寄生成分の大きさと、主電流Ｉｓの電流経路の寄生成分の大きさとが近い値になることがある。たとえば、分流電流Ｉｓｓの電流経路の寄生抵抗が９０ｍΩ、主電流Ｉｓの電流経路の寄生抵抗が１０ｍΩの場合には、Ｉｄ＝１００Ａとすると、主電流Ｉｓの直流成分は９０Ａ、分流電流Ｉｓｓの直流成分は１０Ａとなる。通常、駆動回路２ａの近傍の配線には１０Ａの電流が通電されることは考慮されていないため、駆動回路２ａの近傍の配線の焼損、およびそれに伴う駆動回路２ａの誤動作を招く恐れがある。

図３は、参考例２の半導体駆動装置１０Ｂの構成を表わす図である。
参考例２の半導体駆動装置は、実施の形態１の半導体駆動装置１０に含まれる抵抗素子５２ａ，５２ｂと抵抗素子６２ａ，６２ｂとに代えて、インダクタ１５２ａ，１５２ｂとインダクタ１６２ａ，１６２ｂとを備える。

参考例２の半導体駆動装置１０Ｂにおいて、図１の半導体駆動装置１０と同様に、分流電流Ｉｓｓの電流経路ＲＡと、分流電流Ｉｓｓ２の電流経路ＲＢとが存在するが、ここでは、電流経路ＲＡのみを検討する。

参考例２の半導体駆動装置１０Ｂでは、インダクタ１５２ａ，１５２ｂとインダクタ１６２ａ，１６２ｂとが高周波電流に対して高い抵抗値を示すため、第１の半導体素子１ａ，第２の半導体素子１ｂのスイッチング動作時に発生するノイズ電流および分流電流Ｉｓｓの高周波成分を抑制することが可能である。

インダクタのインピーダンスＺ［Ω］は、周波数ｆ［Ｈｚ］、インダクタンスＬ［Ｈ］を用いて、Ｚ＝２πｆＬと表すことができる。インダクタンスＬが１０μＨの場合、１ＭＨｚの周波数ｆに対して、インダクタのインピーダンスＺは、６．２８×１０¹Ωとなり、１ｋＨｚの周波数ｆに対して、インダクタのインピーダンスＺは、６．２８×１０^-1Ωとなる。

一方、インダクタンスＬが１００μＨクラスのインダクタには、数Ω程度の寄生抵抗が存在する。そのようなインダクタでは、直流的にも交流的にも分流抑制効果が得られるが、そのようなインダクタのサイズは、抵抗素子のサイズに比べて、大きくなるという問題がある。

上記のように、インダクタ１５２ａ，１５２ｂは、低周波成分および直流成分の電流に対しては抵抗値が小さく、電流Ｉｄの通電が継続すると分流電流Ｉｓｓが増加する。直流電流の場合、主電流Ｉｓと分流電流Ｉｓｓの分流比は、配線の寄生抵抗およびインダクタ１５２ａ，１５２ｂの寄生抵抗によって定まる。また、インダクタ１５２ａ，１５２ｂに電流が流れることでインダクタ１５２ａ，１５２ｂにエネルギーが蓄えられ、第１の半導体素子１ａ，第２の半導体素子１ｂの電流遮断時に悪影響を与える可能性がある。また、インダクタ１５２ａ，１５２ｂと、コンデンサ３ａ，３ｂとの間で共振が発生し、電圧が増減することによって、第１の半導体素子１ａ，第２の半導体素子１ｂの駆動に悪影響を与える可能性がある。

図４は、参考例３の半導体駆動装置１０Ｃの構成を表わす図である。
参考例３の半導体駆動装置１０Ｃは、実施の形態１の半導体駆動装置１０に含まれる抵抗素子５２ａ，５２ｂと抵抗素子６２ａ，６２ｂとに代えて、ダイオード２５２ａ，２５２ｂとダイオード２６２ａ，２６２ｂとを備える。

ダイオード２５２ａ，２５２ｂとダイオード２６２ａ，２６２ｂは、共通正電源６からコンデンサ３ａ，３ｂに対して充電電流を通電可能な向きに接続される。

参考例３の半導体駆動装置１０Ｃでは、ダイオード２６２ａ，２５２ｂを通る電流経路の分流電流を抑制することができる。しかしながら、主電流Ｉｓの電流経路の寄生成分による起電圧によって、共通正電源６とコンデンサ３ｂとが通電することで、コンデンサ３ｂの電圧が変動し、第２の半導体素子１ｂの駆動に悪影響を与える可能性がある。

次に、本実施の形態の分流電流Ｉｓｓの抑制効果について説明する。
図５は、実施の形態１の半導体駆動装置１０を用いて第１の半導体素子１ａを駆動したときの電流波形の例を表わす図である。

時刻ｔ＝０において、第１の半導体素子１ａをターンオンさせた場合の電流波形が示されている。第１の半導体素子１ａのターンオン後、電流Ｉｄと主電流Ｉｓの大きさが同等であり、分流電流Ｉｓｓが流れていない。したがって、本実施の形態では、分流電流Ｉｓｓの抑制が有効であることが示されている。

図６は、参考例１の半導体駆動装置１０Ａを用いて第１の半導体素子１ａを駆動したときの電流波形の例を表わす図である。

時刻ｔ＝０において第１の半導体素子１ａをターンオンさせた場合の電流波形が示されている。第１の半導体素子１ａのターンオンのタイミングで、分流電流Ｉｓｓが過渡的に電流Ｉｄの大きさの１／１０程度となる。よって、参考例１では、分流電流Ｉｓｓの抑制が有効ではない。

図７は、参考例２の半導体駆動装置１０Ｂを用いて第１の半導体素子１ａを駆動したときの電流波形の例を表わす図である。

時刻ｔ＝０において第１の半導体素子１ａをターンオンさせた場合の電流波形が示されている。インダクタ１５２ａ，１６２ａによって高周波電流が抑制されるため、第１の半導体素子１ａのターンオンのタイミングで、分流電流Ｉｓｓを抑制できる。一方、インダクタ１５２，１６２ａは、直流成分の電流に対しては抵抗値が小さいため、時間の経過とともに分流電流Ｉｓｓが増加する。よって、参考例２では、分流電流Ｉｓｓの抑制効果が低減される。

上記において、第１の半導体素子１ａ，第２の半導体素子１ｂのサイズが同一、抵抗素子５２ａ，５２ｂ，６２ａ，６２ｂの大きさが同一、コンデンサ３ａ，３ｂの容量が同一、第１の半導体素子１ａ，第２の半導体素子１ｂの駆動周期が同一としてもよい。これによって、第１の半導体素子１ａと第２の半導体素子１ｂの駆動特性を同じにすることができる。

上記の説明では、第１の半導体素子１ａおよび第１の駆動部１００ａの構成および動作について説明したが、第２の半導体素子１ｂおよび第２の駆動部１００ｂの構成および動作も同様である。第２の半導体素子１ｂを流れる電流の分流電流の一部は、基準電源ライン５１の抵抗素子５２ｂ、抵抗素子５２ａを順に経由する経路を通って流れ、別の一部は、コンデンサ３ｂ、抵抗素子６２ｂ、抵抗素子６２ａ、コンデンサ３ａを順に経由する経路を通って流れる。

抵抗素子５２ｂの抵抗をＲ５２ｂ、抵抗素子６２ｂの抵抗をＲ６２ｂとしたときに、抵抗素子５２ｂと抵抗素子６２ｂの合成抵抗Ｒ１ｂ[Ω]は、（Ｒ５２ｂ＋Ｒ６２ｂ）で表される。コンデンサ３ｂの静電容量をＣ１ｂ[Ｆ]とする。コンデンサ３ｂの充電時定数τ１ｂは、Ｒ１ｂ×Ｃ１ｂ[ｓ]と表すことができる。第２の半導体素子１ｂの駆動周期をＴｂ［ｓ］としたときに、充電時定数τ１ｂを駆動周期Ｔｂよりも小さいこと（Ｒｂ１×Ｃｂ１＜Ｔｂ）を第２の半導体素子１ｂの駆動条件とすることによって、コンデンサ３ｂの電圧を維持しながら第２の半導体素子１ｂを駆動することが可能である。これによって、第２の半導体素子１ｂを正常に駆動することができる。ただし、ブートストラップ回路などのようにコンデンサ３ｂの電圧が元々の値から増減するような駆動回路において、コンデンサ３ｂの電圧のある程度の減少を許容できる回路設計の場合には、このような駆動条件を設けなくてもよい。

以上のように、実施の形態１によれば、抵抗素子５２ａ，５２ｂと抵抗素子６２ａ，６２ｂによって、第１の半導体素子１ａまたは第２の半導体素子１ｂから他方の駆動回路側へ回り込む分流電流Ｉｓｓを抑制できる。また、実施の形態１によれば、第１の半導体素子１ａ，第２の半導体素子１ｂの駆動周期Ｔａ，Ｔｂに対してコンデンサ３ａ、３ｂの充電時定数τ１ａ，τ１ｂを小さくすることによって、コンデンサ３ａ，３ｂの電圧を維持しながら第１の半導体素子１ａ，第２の半導体素子１ｂを駆動できる。さらに、実施の形態１によれば、大型のインダクタを使用せずに、抵抗素子５２ａ，５２ｂ，６２ａ，６２ｂを用いることによって、半導体駆動装置の小型化が可能となる。また、実施の形態１によれば、分流電流による配線の焼損、周辺回路の誤動作、電圧変動などを抑制することができるので、半導体素子の駆動の信頼性が高くなる。

実施の形態２．
図８は、実施の形態２の半導体駆動装置１０Ｄの構成を表わす図である。

半導体駆動装置１０Ｄは、第１の半導体素子１ａ，第２の半導体素子１ｂを駆動する。第１の半導体素子１ａの負極と第２の半導体素子１ｂの負極とが接続される。

半導体駆動装置１０Ｄは、第１の駆動部１００ａと、第２の駆動部１００ｂと、共通正電源６と、共通負電源７と、基準電源ライン５１と、正電源ライン６１と、負電源ライン７１とを備える。

第１の駆動部１００ａ，第２の駆動部１００ｂは、それぞれ第１の半導体素子１ａ，第２の半導体素子１ｂの制御電極および負極に接続される。

共通正電源６の第１端が基準電位５に接続され、共通正電源６の第２端が基準電位５に対して正の電位を有する。共通負電源７の第１端が基準電位５に接続され、共通負電源７の第２端が基準電位５に対して負の電位を有する。基準電源ライン５１は、共通正電源６の第１端および共通負電源７の第１端と第１の駆動部１００ａ、第２の駆動部１００ｂとを接続する。正電源ライン６１は、共通正電源６の第２端と第１の駆動部１００ａ、第２の駆動部１００ｂとを接続する。負電源ライン７１は、共通負電源７の第２端と第１の駆動部１００ａ、第２の駆動部１００ｂとを接続する。

第１の駆動部１００ａは、駆動回路２ａと、コンデンサ３ａと、コンデンサ４ａと、抵抗素子６２ａと、抵抗素子５２ａと、抵抗素子７２ａとを備える。

駆動回路２ａは、正電源ライン６１および負電源ライン７１に接続される。駆動回路２ａは、第１の半導体素子１ａの制御電極の電位を制御する。

コンデンサ３ａの正極は、正電源ライン６１に接続される。コンデンサ３ｂの負極は、基準電源ライン５１に接続される。

コンデンサ４ａの正極は、基準電源ライン５１に接続される。コンデンサ４ｂの負極は、負電源ライン７１に接続される。

抵抗素子６２ａは、正電源ライン６１に介挿される。抵抗素子６２ａは、コンデンサ３ａの正極に接続される第１端と、共通正電源６の第２端と接続される第２端とを有する。

抵抗素子５２ａは、基準電源ライン５１に介挿される。抵抗素子５２ａは、コンデンサ３ａの負極およびコンデンサ４ａの正極に接続される第１端と、共通正電源６の第１端および共通負電源７の第１端と接続される第２端とを有する。

抵抗素子７２ａは、負電源ライン７１に介挿される。抵抗素子７２ａは、コンデンサ４ａの負極に接続される第１端と、共通負電源７の第２端と接続される第２端とを有する。

駆動回路２ｂは、正電源ライン６１および負電源ライン７１に接続される。駆動回路２ｂは、第２の半導体素子１ｂの制御電極の電位を制御する。

コンデンサ３ｂの正極は、正電源ライン６１に接続される。コンデンサ３ｂの負極は、基準電源ライン５１に接続される。

コンデンサ４ｂの正極は、基準電源ライン５１に接続される。コンデンサ４ｂの負極は、負電源ライン７１に接続される。

抵抗素子６２ｂは、正電源ライン６１に介挿される。抵抗素子６２ｂは、コンデンサ３ｂの正極に接続される第１端と、共通正電源６の第２端と接続される第２端とを有する。

抵抗素子５２ｂは、基準電源ライン５１に介挿される。抵抗素子５２ｂは、コンデンサ３ｂの負極およびコンデンサ４ｂの正極に接続される第１端と、共通正電源６の第１端および共通負電源７の第１端と接続される他端とを有する。

抵抗素子７２ｂは、負電源ライン７１に介挿される。抵抗素子７２ｂは、コンデンサ４ｂの負極に接続される第１端と、共通負電源７の第２端と接続される第２端とを有する。

上記回路構成によれば、実施の形態１の半導体駆動装置の構成に加え、コンデンサ４ａ，４ｂ、共通負電源７、負電源ライン７１、抵抗素子７２ａ，７２ｂを備える。

実施の形態２の分流電流の経路には、実施の形態１で説明した電流経路ＲＡおよびＲＢ以外に、分流電流Ｉｓｓ３が流れる電流経路ＲＤも含まれる。

電流経路ＲＤは、コンデンサ４ａ、抵抗素子７２ａ、抵抗素子７２ｂ、コンデンサ４ｂを順番に経由する経路である。抵抗素子７２ａ，７２ｂを備えることによって、電流経路ＲＤに抵抗素子が存在することになり、分流電流Ｉｓｓ３を抑制することができる。本実施の形態では、抵抗素子７２ａおよび７２ｂによって、分流電流Ｉｓｓ３の電流経路ＲＤの抵抗値を、１〜１００Ω程度に設定する。たとえば、抵抗素子７２ａと抵抗素子７２ｂとの合成抵抗を１〜１００Ωに設定してもよい。

抵抗素子５２ａの抵抗をＲ５２ａ、抵抗素子６２ａの抵抗をＲ６２ａ、抵抗素子７２ａの抵抗をＲ７２ａとしたときに、抵抗素子５２ａと抵抗素子６２ａの合成抵抗Ｒ１ａ[Ω]は、（Ｒ５２ａ＋Ｒ６２ａ）で表され、抵抗素子５２ａと抵抗素子７２ａの合成抵抗Ｒ２ａ[Ω]は、（Ｒ５２ａ＋Ｒ７２ａ）で表される。コンデンサ３ａの静電容量をＣ１ａ[Ｆ]とし、コンデンサ４ａの静電容量をＣ２ａ[Ｆ]とする。第１の半導体素子１ａの駆動周期をＴａ［ｓ］とする。コンデンサ３ａの充電時定数τ１ａは、Ｒ１ａ×Ｃ１ａ[ｓ]と表すことができる。充電時定数τ１ａを第１の半導体素子１ａの駆動周期Ｔａよりも小さいこと（Ｒ１ａ×Ｃ１ａ＜Ｔａ）を第１の半導体素子１ａの駆動条件とすることによって、コンデンサ３ａの電圧を維持しながら第１の半導体素子１ａを駆動することが可能である。コンデンサ４ａの充電時定数τ２ａは、Ｒ２ａ×Ｃ２ａ[ｓ]と表すことができる。充電時定数τ２ａを第１の半導体素子１ａの駆動周期Ｔａよりも小さいこと（Ｒ２ａ×Ｃ２ａ＜Ｔａ）を第１の半導体素子１ａの駆動条件とすることによって、コンデンサ４ａの電圧を維持しながら第１の半導体素子１ａを駆動することが可能である。これによって、第１の半導体素子１ａを正常に駆動することができる。ただし、ブートストラップ回路などのようにコンデンサ３ａ，４ａの電圧が元々の値から増減するような駆動回路において、コンデンサ３ａ，４ａの電圧のある程度の減少を許容できる回路設計の場合には、このような駆動条件を設けなくてもよい。

上記において、第１の半導体素子１ａ，第２の半導体素子１ｂのサイズが同一、抵抗素子５２ａ，５２ｂ，６２ａ，６２ｂ，７２ａ，７２ｂの大きさが同一、コンデンサ３ａ，３ｂ，４ａ，４ｂの容量が同一、第１の半導体素子１ａ，第２の半導体素子１ｂの駆動周期が同一としてもよい。これによって、第１の半導体素子１ａと第２の半導体素子１ｂの駆動特性を同じにすることができる。

上記の説明では、第１の半導体素子１ａおよび第１の駆動部１００ａの構成および動作について説明したが、第２の半導体素子１ｂおよび第２の駆動部１００ｂの構成および動作も同様である。

第２の半導体素子１ｂを流れる電流の分流電流の一部は、基準電源ライン５１の抵抗素子５２ｂ、抵抗素子５２ａを順に経由する経路を通って流れる。分流電流の別の一部は、コンデンサ３ｂ、抵抗素子６２ｂ、抵抗素子６２ａ、コンデンサ３ａを順に経由する経路を通って流れる。分流電流のさらに別の一部は、コンデンサ４ｂ、抵抗素子７２ｂ、抵抗素子７２ａ、コンデンサ４ａを順に経由する経路を通って流れる。

抵抗素子５２ｂの抵抗をＲ５２ｂ、抵抗素子６２ｂの抵抗をＲ６２ｂ、抵抗素子７２ｂの抵抗をＲ７２ｂとしたときに、抵抗素子５２ｂと抵抗素子６２ｂの合成抵抗Ｒ１ｂ[Ω]は、（Ｒ５２ｂ＋Ｒ６２ｂ）で表され、抵抗素子５２ｂと抵抗素子７２ｂの合成抵抗Ｒ２ｂ[Ω]は、（Ｒ５２ｂ＋Ｒ７２ｂ）で表される。コンデンサ３ｂの静電容量をＣ１ｂ[Ｆ]とし、コンデンサ４ｂの静電容量をＣ２ｂ[Ｆ]とする。第２の半導体素子１ｂの駆動周期をＴｂ［ｓ］とする。コンデンサ３ｂの充電時定数τ１ｂは、Ｒｂ１×Ｃ１ｂ[ｓ]と表すことができる。充電時定数τ１ｂを駆動周期Ｔｂよりも小さいこと（Ｒ１ｂ×Ｃ１ｂ＜Ｔｂ）を第２の半導体素子１ｂの駆動条件とすることによって、コンデンサ３ｂの電圧を維持しながら第２の半導体素子１ｂを駆動することが可能である。コンデンサ４ｂの充電時定数τ２ｂは、Ｒ２ｂ×Ｃ２ｂ[ｓ]と表すことができる。充電時定数τ２ｂを駆動周期Ｔｂよりも小さいこと（Ｒ２ｂ×Ｃ２ｂ＜Ｔｂ）を第２の半導体素子１ｂの駆動条件とすることによって、コンデンサ４ｂの電圧を維持しながら第２の半導体素子１ｂを駆動することが可能である。これによって、第２の半導体素子１ｂを正常に駆動することができる。ただし、ブートストラップ回路などのようにコンデンサ３ｂ，４ｂの電圧が元々の値から増減するような駆動回路において、コンデンサ３ｂ，４ｂの電圧のある程度の減少を許容できる回路設計の場合には、このような駆動条件を設けなくてもよい。

以上のように、実施の形態２によれば、半導体駆動装置１０Ｄが、共通正電源６に加えて共通負電源７を備える構成においても、抵抗素子５２ａ，５２ｂ，６２ａ，６２ｂ，７２ａ，７２ｂによって、第１の半導体素子１ａまたは第２の半導体素子１ｂから他方の駆動回路を経由して回り込む分流電流Ｉｓｓを抑制できる。また、第１の半導体素子１ａの駆動周期Ｔａに対してコンデンサ３ａ，４ａの充電時定数τ１ａ，τ２ａを小さくし、第２の半導体素子１ｂの駆動周期Ｔｂに対してコンデンサ３ｂ，４ｂの充電時定数τ１ｂ，τ２ｂを小さくすることによって、コンデンサ３ａ，３ｂ，４ａ，４ｂの電圧を維持しながら駆動ができる。さらに、抵抗素子を用いることによって、大型なインダクタを使用せず駆動回路の小型化が可能であり、分流電流による配線の焼損、周辺回路の誤動作、電圧変動などを抑制し、駆動信頼性を高めた駆動が可能である。

実施の形態３．
実施の形態３に係わる半導体駆動装置が、実施の形態１に係わる半導体駆動装置と相違する点は、以下の（ａ）および（ｂ）のうちの少なくとも１つが満たされる。（ａ）コンデンサ３ａの充電時定数τ１ａが第１の半導体素子１ａの駆動周期Ｔａよりも大きい、（ｂ）コンデンサ３ｂの充電時定数τ１ｂが第２の半導体素子１ｂの駆動周期Ｔｂよりも大きい。このような場合には、コンデンサ３ａまたは３ｂのうちの少なくとも一方の電圧が減少する。コンデンサ３ａまたは３ｂの電圧が減少した結果、第１の半導体素子１ａまたは第２の半導体素子１ｂの駆動電圧が減少すると、第１の半導体素子１ａまたは第２の半導体素子１ｂのスイッチング動作が不可能となる、またはスイッチング速度が低下するなどの問題が生じる。本実施の形態では、このような問題を解決する。

以下では、コンデンサ３ａの充電時定数τ１ａが第１の半導体素子１ａの駆動周期Ｔａよりも大きい場合について、説明する。

図９は、実施の形態３の半導体駆動装置のコンデンサ３ａの電圧を示す図である。
第１の半導体素子１ａを連続的に駆動させている定常状態においては、コンデンサ３ａの電圧は、初期電圧Ｖｉから減少したある電圧Ｖｘで安定する。初期電圧Ｖｉは共通正電源６の電圧である。電圧Ｖｘは、共通正電源６から充電される電圧分と、第１の半導体素子１ａの駆動によって消費される電圧分とが一致する条件から算出可能である。

第１の半導体素子１ａを１回ターンオンするときに、第１の半導体素子１ａの制御電極を充電する電荷量をＱｇａ［Ｃ］とする。電荷量Ｑｇａは、第１の半導体素子１ａを１回ターンオフするときに、第１の半導体素子１ａの制御電極から放電される電荷量でもある。コンデンサ３ａの静電容量をＣ１ａ［Ｆ］、コンデンサ３ａを充電するための電流経路に存在する抵抗素子５２ａと抵抗素子６２ａの合成抵抗をＲ１ａ［Ω］とする。

第１の半導体素子１ａの１回のターンオンで減少するコンデンサ３ａの電圧はＱｇａ／Ｃ１ａ［Ｖ］と表すことができる。一方、コンデンサ３ａは、現在の電圧Ｖｘ［Ｖ］から初期電圧Ｖｉ［Ｖ］まで充電時定数τ１ａ（＝Ｒ１ａ×Ｃ１ａ［ｓ］）で充電される。第１の半導体素子１ａの駆動周期Ｔａの間に充電される電圧は、下記数式（１）で表すことができる。

従って、第１の半導体素子１ａの駆動周期Ｔａの間に充電される電圧分と消費される電圧分とが一致する条件から下記数式（２）が得られる。数式（２）を解くことによって、定常状態において安定するコンデンサ３ａの電圧Ｖｘ［Ｖ］は下記数式（３）で表すことができる。

初期電圧Ｖｉ［Ｖ］に対して電圧Ｖｘ［Ｖ］が１［Ｖ］以上変化すると、第１の半導体素子１ａの駆動条件にも影響を与えてしまうため、変化分は１［Ｖ］未満となることが望ましい。１［Ｖ］としたのは、共通正電源６の電圧Ｖｉは、１０〜２０Ｖ程度であり、第１の半導体素子１ａの駆動電圧が１０％程度変化すると、第１の半導体素子１ａのスイッチング動作への影響が無視できなくなるためである。

これらの条件から下記数式（４）を満足する静電容量Ｃ１ａを有するコンデンサ３ａ、および合成抵抗Ｒ１ａを有する抵抗素子６２ａおよび抵抗素子５２ａを選定することによって、第１の半導体素子１ａの駆動電圧が減少することなく、分流電流を抑制できる。

コンデンサ３ｂの充電時定数τ１ｂが第２の半導体素子１ｂの駆動周期Ｔｂよりも大きい場合には、第２の半導体素子１ｂを１回ターンオンするときに、第２の半導体素子１ｂの制御電極を充電する電荷量をＱｇｂ［Ｃ］とする。電荷量Ｑｇｂは、第２の半導体素子１ｂを１回ターンオフするときに、第２の半導体素子１ｂの制御電極から放電される電荷量でもある。コンデンサ３ｂの静電容量をＣ１ｂ［Ｆ］、コンデンサ３ｂを充電するための電流経路に存在する抵抗素子５２ｂと抵抗素子６２ｂの合成抵抗をＲ１ｂ［Ω］とする。

下記数式（５）を満足する静電容量Ｃ１ｂを有するコンデンサ３ｂ、および合成抵抗Ｒ１ｂを有する抵抗素子６２ｂおよび抵抗素子５２ｂを選定することによって、第２の半導体素子１ｂの駆動電圧が減少することなく、分流電流を抑制できる。

実施の形態３によれば、配線の焼損、周辺回路の誤動作、電圧変動などを抑制し、駆動信頼性を高めた駆動が可能である。

実施の形態３の変形例．
実施の形態２の半導体駆動装置に対しても、上記の実施の形態３で設定した条件は、有効である。

コンデンサ４ａの充電時定数τ２ａが第１の半導体素子１ａの駆動周期Ｔａよりも大きい場合には、第１の半導体素子１ａを１回ターンオンするときに、第１の半導体素子１ａの制御電極を充電する電荷量をＱｇａ［Ｃ］とする。電荷量Ｑｇａは、第１の半導体素子１ａを１回ターンオフするときに、第１の半導体素子１ａの制御電極から放電される電荷量でもある。コンデンサ４ａの静電容量をＣ２ａ［Ｆ］、コンデンサ４ａを充電するための電流経路に存在する抵抗素子５２ａと抵抗素子７２ａの合成抵抗をＲ２ａ［Ω］とする。

下記数式（６）を満足する静電容量Ｃ２ａを有するコンデンサ４ａ、および合成抵抗Ｒ２ａを有する抵抗素子５２ａおよび抵抗素子７２ａを選定することによって、第１の半導体素子１ａの駆動電圧が減少することなく、分流電流を抑制できる。

コンデンサ４ｂの充電時定数τ２ｂが第２の半導体素子１ｂの駆動周期Ｔｂよりも大きい場合には、第２の半導体素子１ｂを１回ターンオンするときに、第２の半導体素子１ｂの制御電極を充電する電荷量をＱｇｂ［Ｃ］とする。電荷量Ｑｇｂは、第２の半導体素子１ｂを１回ターンオフするときに、第２の半導体素子１ｂの制御電極から放電される電荷量でもある。コンデンサ４ｂの静電容量をＣ２ｂ［Ｆ］、コンデンサ４ｂを充電するための電流経路に存在する抵抗素子５２ｂと抵抗素子７２ｂの合成抵抗をＲ２ｂ［Ω］とする。

下記数式（７）を満足する静電容量Ｃ２ｂを有するコンデンサ４ｂ、および合成抵抗Ｒ２ｂを有する抵抗素子５２ｂおよび抵抗素子７２ｂを選定することによって、第２の半導体素子１ｂの駆動電圧が減少することなく、分流電流を抑制できる。

実施の形態４．
図１０は、実施の形態４の半導体駆動装置１０Ｅの構成を表わす図である。

実施の形態４の半導体駆動装置１０Ｅは、実施の形態１に係わる半導体駆動装置１０における抵抗素子５２ａ，５２ｂに代えて、ダイオード２５２ａ，２５２ｂを備える。

ダイオード２５２ａ，２５２ｂは、共通正電源６からコンデンサ３ａ，３ｂに充電電流を流すことが可能な向きに接続される。

ダイオード２５２ａは、基準電源ライン５１に介挿される。ダイオード２５２ａは、コンデンサ３ａの負極に接続されるアノードである第１端と、共通正電源６の第１端と接続されるカソードである第２端とを有する。

ダイオード２５２ｂは、基準電源ライン５１に介挿される。ダイオード２５２ｂは、コンデンサ３ｂの負極に接続されるアノードである第１端と、共通正電源６の第１端と接続されるカソードである第２端とを有する。

実施の形態１において示した参考例２では、抵抗素子５２ａ，５２ｂ，６２ａ，６２ｂがダイオード２５２ａ,２５２ｂ，２６２ａ，２６２ｂに置き換えた構成であるため、分流電流の回り込み経路に分流抑制のための抵抗素子が存在しない。一方、本実施の形態では、抵抗素子５２ａ，５２ｂ，６２ａ，６２ｂのうち抵抗素子５２ａ，５２ｂをダイオード２５２ａ，２５２ｂに代える。分流電流Ｉｓｓは、ダイオード２５２ａ、共通正電源６、抵抗素子６２ｂ、コンデンサ３ｂを順に経由する電流経路ＲＣを通って流れる。これによって、分流電流の回り込み経路には、必ず分流抑制のための抵抗素子が存在することになるので、分流電流が抑制可能である。本実施の形態では、抵抗素子６２ｂによって、分流電流Ｉｓｓの電流経路ＲＣの抵抗値を１〜１００Ω程度に設定するのが望ましい。たとえば、抵抗素子６２ｂの抵抗を１〜１００Ωに設定してもよい。

上記の説明では、第１の半導体素子１ａおよび第１の駆動部１００ａの構成および動作について説明したが、第２の半導体素子１ｂおよび第２の駆動部１００ｂの構成および動作も同様である。第２の半導体素子１ｂを流れる電流の分流電流は、ダイオード２５２ｂ、共通正電源６、抵抗素子６２ａ、コンデンサ３ａを順に経由する電流経路を通って流れる。上記と同様に、抵抗素子６２ａによって、この電流経路の抵抗値を１〜１００Ω程度に設定するのが望ましい。たとえば、抵抗素子６２ａの抵抗を１〜１００Ωに設定してもよい。

本実施の形態によれば、配線の焼損、周辺回路の誤動作、電圧変動などを抑制し、駆動信頼性を高めた駆動が可能である。

実施の形態４の変形例．
実施の形態４の変形例に係わる半導体駆動装置は、第１の半導体素子１ａ，第２の半導体素子１ｂを連続的に駆動させている定常状態におけるダイオード２５２ａ，２５２ｂのオン抵抗を用いてコンデンサ３ａ，３ｂの充電経路に存在する合成抵抗を導出し、合成抵抗とコンデンサ３ａ，３ｂの静電容量とが、数式（４）、（５）を満足するようにコンデンサ３ａ，３ｂの静電容量を調整する。

以上によって、本変形例でも、実施の形態１と同様に、コンデンサ３ａ，３ｂの充電時定数τ１ａ，τ１ｂが第１の半導体素子１ａ，第２の半導体素子１ｂの駆動周期Ｔａ，Ｔｂよりも大きく、コンデンサ３ａ，３ｂの電圧が減少する場合においても、第１の半導体素子１ａ，第２の半導体素子１ｂの駆動条件を悪化させることなく分流電流を抑制することができる。その結果、配線の焼損、周辺回路の誤動作、電圧変動などを抑制し、駆動信頼性を高めた駆動が可能である。

実施の形態５．
図１１は、実施の形態５の半導体駆動装置１０Ｆの構成を表わす図である。

実施の形態５の半導体駆動装置１０Ｆは、実施の形態１に係わる半導体駆動装置１０における抵抗素子６２ａ，６２ｂに代えて、ダイオード２６２ａ，２６２ｂを備える。

ダイオード２６２ａ，２６２ｂは、共通正電源６からコンデンサ３ａ，３ｂに充電電流を流すことが可能な向きに接続される。

ダイオード２６２ａは、正電源ライン６１に介挿される。ダイオード２６２ａは、コンデンサ３ａの正極に接続されるカソードである第１端と、共通正電源６の第２端と接続されるアノードである第２端とを有する。

ダイオード２６２ｂは、正電源ライン６１に介挿される。ダイオード２６２ｂは、コンデンサ３ｂの正極に接続されるカソードである第１端と、共通正電源６の第２端と接続されるアノードである第２端とを有する。

実施の形態１において示した参考例２では、抵抗素子５２ａ，５２ｂ，６２ａ，６２ｂがダイオード２５２ａ,２５２ｂ，２６２ａ，２６２ｂに置き換えた構成であるため、分流電流Ｉｓｓの回り込み経路に分流抑制のための抵抗素子が存在しない。一方、本実施の形態では、抵抗素子５２ａ，５２ｂ，６２ａ，６２ｂのうち抵抗素子６２ａ，６２ｂをダイオード２６２ａ，２６２ｂに代える。分流電流Ｉｓｓは、抵抗素子５２ａ、共通正電源６、ダイオード２６２ｂ、コンデンサ３ｂを順に経由する電流経路ＲＣを通って流れる。これによって、分流電流Ｉｓｓの回り込み経路には、必ず分流抑制のための抵抗素子が存在することになるので、分流電流Ｉｓｓが抑制可能である。本実施の形態では、抵抗素子５２ａによって、分流電流Ｉｓｓの電流経路ＲＣの抵抗値を１〜１００Ω程度に設定する。たとえば、抵抗素子５２ａの抵抗を１〜１００Ωに設定してもよい。

上記の説明では、第１の半導体素子１ａおよび第１の駆動部１００ａの構成および動作について説明したが、第２の半導体素子１ｂおよび第２の駆動部１００ｂの構成および動作も同様である。第２の半導体素子１ｂを流れる電流の分流電流は、抵抗素子５２ｂ、共通正電源６、ダイオード２６２ａ、コンデンサ３ａを順に経由する経路を通って流れる。上記と同様に、抵抗素子５２ｂによって、この電流経路の抵抗値を１〜１００Ω程度に設定するのが望ましい。たとえば、抵抗素子５２ｂの抵抗を１〜１００Ωに設定してもよい。

本実施の形態によれば、配線の焼損、周辺回路の誤動作、電圧変動などを抑制し、駆動信頼性を高めた駆動が可能である。

実施の形態５の変形例．
実施の形態５変形例に係わる半導体駆動装置は、半導体素子を連続的に駆動させている定常状態におけるダイオード２６２ａ，２６２ｂのオン抵抗を用いてコンデンサ３ａ，３ｂの充電経路に存在する合成抵抗を導出し、合成抵抗とコンデンサ３ａ，３ｂの静電容量とが、数式（４）、（５）を満足するようにコンデンサ３ａ，３ｂの静電容量を調整する。

以上によって、コンデンサ３ａ，３ｂの充電時定数τ１ａ，τ１ｂが第１の半導体素子１ａ，第２の半導体素子１ｂの駆動周期Ｔａ，Ｔｂよりも大きくコンデンサ３ａ，３ｂの電圧が減少する場合においても、第１の半導体素子１ａ，第２の半導体素子１ｂの駆動条件を悪化させることなく分流電流を抑制することができる。その結果、配線の焼損、周辺回路の誤動作、電圧変動などを抑制し、駆動信頼性を高めた駆動が可能である。

実施の形態６．
図１２は、実施の形態６の半導体駆動装置１０Ｇの構成を表わす図である。

実施の形態６の半導体駆動装置１０Ｇは、実施の形態２に係わる半導体駆動装置１０Ｄにおける抵抗素子６２ａ，６２ｂに代えて、ダイオード２６２ａ，２６２ｂを備える。

ダイオード２６２ａ，２６２ｂは、共通正電源６からコンデンサ３ａ，３ｂに充電電流を流すことが可能な向きに接続される。

ダイオード２６２ａは、正電源ライン６１に介挿される。ダイオード２６２ａは、コンデンサ３ａの正極に接続されるカソードである第１端と、共通正電源６の第２端と接続されるアノードである第２端とを有する。

ダイオード２６２ｂは、正電源ライン６１に介挿される。ダイオード２６２ｂは、コンデンサ３ｂの正極に接続されるカソードである第１端と、共通正電源６の第２端と接続されるアノードである第２端とを有する。

本実施の形態によれば、共通正電源および共通負電源を有する半導体駆動装置において、抵抗素子６２ａ，６２ｂ，７２ａ，７２ｂのうち抵抗素子６２ａ，６２ｂをダイオード２６２ａ，２６２ｂに代える。

分流電流は、実施の形態２で説明した電流経路ＲＢには流れずに、電流経路ＲＡおよびＲＤを流れる。すなわち、分流電流Ｉｓｓは、基準電源ラインの抵抗素子５２ａ、抵抗素子５２ｂを順番に経由する電流経路ＲＡを流れる。抵抗素子５２ａ，５２ｂによって、分流電流Ｉｓｓの電流経路ＲＡの抵抗値を１〜１００Ω程度に設定することとしてもよい。たとえば、抵抗素子５２ａと抵抗素子５２ｂの合成抵抗を１〜１００Ωに設定してもよい。また、分流電流Ｉｓｓ３は、コンデンサ４ａ、抵抗素子７２ａ、抵抗素子７２ｂ、コンデンサ４ｂを順番に経由する電流経路ＲＤを流れる。抵抗素子７２ａ，７２ｂによって、分流電流Ｉｓｓ３の電流経路ＲＤの抵抗値を１〜１００Ω程度に設定することとしてもよい。たとえば、抵抗素子７２ａと抵抗素子７２ｂの合成抵抗を１〜１００Ωに設定してもよい。

本実施の形態では、ダイオード２６２ａ，２６２ｂが一方向の電流を遮断できるとともに、分流電流の回り込み経路には、必ず分流抑制のための抵抗素子が存在することになるので、分流電流を抑制することができる。

上記の説明では、第１の半導体素子１ａおよび第１の駆動部１００ａの構成および動作について説明したが、第２の半導体素子１ｂおよび第２の駆動部１００ｂの構成および動作も同様である。第２の半導体素子１ｂを流れる電流の分流電流の一部は、基準電源ラインの抵抗素子５２ｂ、抵抗素子５２ａを順番に経由する経路を流れる。抵抗素子５２ａ，５２ｂによって、この分流電流の電流経路の抵抗値を１〜１００Ω程度に設定することとしてもよい。たとえば、抵抗素子５２ａと抵抗素子５２ｂの合成抵抗を１〜１００Ωに設定してもよい。分流電流の別の一部は、コンデンサ４ｂ、抵抗素子７２ｂ、抵抗素子７２ａ、コンデンサ４ａを順番に経由する電流経路を流れる。抵抗素子７２ａ，７２ｂによって、この分流電流の電流経路の抵抗値を１〜１００Ω程度に設定することとしてもよい。たとえば、抵抗素子７２ａと抵抗素子７２ｂの合成抵抗を１〜１００Ωに設定してもよい。

本実施の形態によれば、配線の焼損、周辺回路の誤動作、電圧変動などを抑制し、駆動信頼性を高めた駆動が可能である。

実施の形態６の変形例．
実施の形態６の変形例に係わる半導体駆動装置では、半導体素子を連続的に駆動させている定常状態におけるダイオード２６２ａ、２６２ｂのオン抵抗を用いてコンデンサ３ａ，３ｂの充電経路に存在する合成抵抗を導出し、合成抵抗とコンデンサ３ａ，３ｂの静電容量とが、数式（４）、（５）を満足するようにコンデンサ３ａ，３ｂの静電容量を調整する。

以上によって、コンデンサ３ａ，３ｂの充電時定数τ１ａ，τ１ｂが第１の半導体素子１ａ，第２の半導体素子１ｂの駆動周期Ｔａ，Ｔｂよりも大きくコンデンサ３ａ，３ｂの電圧が減少する場合においても、第１の半導体素子１ａ，第２の半導体素子１ｂの駆動条件を悪化させることなく分流電流を抑制することができる。その結果、配線の焼損、周辺回路の誤動作、電圧変動などを抑制し、駆動信頼性を高めた駆動が可能である。

実施の形態７．
図１３は、実施の形態７の半導体駆動装置１０Ｈの構成を表わす図である。

実施の形態７の半導体駆動装置１０Ｈは、実施の形態２に係わる半導体駆動装置１０Ｄにおける抵抗素子７２ａ，７２ｂに代えて、ダイオード２７２ａ，２７２ｂを備える。

ダイオード２７２ａ，２７２ｂは、共通負電源７からコンデンサ４ａ，４ｂに充電電流を流すことが可能な向きに接続される。

ダイオード２７２ａは、負電源ライン７１に介挿される。ダイオード２７２ａは、コンデンサ４ａの負極に接続されるアノードである第１端と、共通負電源７の第２端と接続されるカソードである第２端とを有する。

ダイオード２７２ｂは、負電源ライン７１に介挿される。ダイオード２７２ｂは、コンデンサ４ｂの負極に接続されるアノードである第１端と、共通負電源７の第２端と接続されるカソードである第２端とを有する。

本実施の形態によれば、共通正電源および共通負電源を有する半導体駆動装置において、抵抗素子６２ａ，６２ｂ，７２ａ，７２ｂのうち抵抗素子７２ａ，７２ｂをダイオード２７２ａ，２７２ｂに代える。

分流電流は、実施の形態２で説明した電流経路ＲＤには流れずに、電流経路ＲＡおよびＲＢを流れる。すなわち、分流電流Ｉｓｓは、基準電源ラインの抵抗素子５２ａ、抵抗素子５２ｂを順番に経由する電流経路ＲＡを流れる。抵抗素子５２ａ，５２ｂによって、この分流電流の電流経路の抵抗値を１〜１００Ω程度に設定することとしてもよい。たとえば、抵抗素子５２ａと抵抗素子５２ｂの合成抵抗を１〜１００Ωに設定してもよい。

分流電流Ｉｓｓ２は、コンデンサ３ａ、抵抗素子６２ａ、抵抗素子６２ｂ、コンデンサ３ｂを順番に経由する電流経路ＲＢを流れる。抵抗素子６２ａ，６２ｂによって、この分流電流の電流経路の抵抗値を１〜１００Ω程度に設定することとしてもよい。たとえば、抵抗素子６２ａと抵抗素子６２ｂの合成抵抗を１〜１００Ωに設定してもよい。

本実施の形態では、ダイオード２７２ａ，２７２ｂが一方向の電流を遮断できるとともに、分流電流の回り込み経路には、必ず分流抑制のための抵抗素子が存在することになるので、分流電流を抑制することができる。

上記の説明では、第１の半導体素子１ａおよび第１の駆動部１００ａの構成および動作について説明したが、第２の半導体素子１ｂおよび第２の駆動部１００ｂの構成および動作も同様である。第２の半導体素子１ｂを流れる電流の分流電流の一部は、基準電源ラインの抵抗素子５２ｂ、抵抗素子５２ａを順番に経由する経路を流れる。分流電流の別の一部は、コンデンサ３ｂ、抵抗素子６２ｂ、抵抗素子６２ａ、コンデンサ３ａを順番に経由する経路を流れる。

本実施の形態によれば、配線の焼損、周辺回路の誤動作、電圧変動などを抑制し、駆動信頼性を高めた駆動が可能である。

実施の形態７の変形例．
実施の形態７の変形例に係わる半導体駆動装置では、半導体素子を連続的に駆動させている定常状態におけるダイオード２７２ａ、２７２ｂのオン抵抗を用いてコンデンサ４ａ，４ｂの充電経路に存在する合成抵抗を導出し、合成抵抗とコンデンサ４ａ，４ｂの静電容量とが、数式（６）、（７）を満足するようにコンデンサ４ａ，４ｂの静電容量を調整する。

以上によって、コンデンサ４ａ，４ｂの充電時定数τ２ａ，τ２ｂが第１の半導体素子１ａ，第２の半導体素子１ｂの駆動周期Ｔａ，Ｔｂよりも大きくコンデンサ４ａ，４ｂの電圧が減少する場合においても、第１の半導体素子１ａ，第２の半導体素子１ｂの駆動条件を悪化させることなく分流電流を抑制することができる。その結果、配線の焼損、周辺回路の誤動作、電圧変動などを抑制し、駆動信頼性を高めた駆動が可能である。

実施の形態８．
図１４は、実施の形態８の半導体駆動装置１０Ｉの構成を表わす図である。

実施の形態８の半導体駆動装置１０Ｉは、実施の形態２に係わる半導体駆動装置１０Ｄにおける抵抗素子５２ａ，５２ｂに代えて、ダイオード２５２ａ，２５２ｂを備える。

ダイオード２５２ａ，２５２ｂは、共通正電源６からコンデンサ３ａ，３ｂに充電電流を流すことが可能な向きに接続される。あるいは、ダイオード２５２ａ，２５２ｂは、共通負電源７からコンデンサ４ａ，４ｂに充電電流を流すことが可能な向きに接続されてもよい。

ダイオード２５２ａは、基準電源ライン５１に介挿される。ダイオード２５２ａは、コンデンサ３ａの負極およびコンデンサ４ａの正極に接続されるアノードである第１端と、共通正電源６の第１端および共通負電源７の第１端と接続されるカソードである第２端とを有する。

ダイオード２５２ｂは、基準電源ライン５１に介挿される。ダイオード２５２ｂは、コンデンサ３ｂの負極およびコンデンサ４ｂの正極に接続されるアノードである第１端と、共通正電源６の第１端および共通負電源７の第１端と接続されるカソードである第２端とを有する。

本実施の形態によれば、共通正電源および共通負電源を有する半導体駆動装置において、抵抗素子６２ａ，６２ｂ，７２ａ，７２ｂのうち抵抗素子７２ａ，７２ｂをダイオード２７２ａ，２７２ｂに代える。

分流電流は、実施の形態２で説明した電流経路ＲＤと、実施の形態４で説明した電流経路ＲＣを流れる。すなわち、分流電流Ｉｓｓは、ダイオード２５２ａ、共通正電源６、抵抗素子６２ｂ、コンデンサ３ｂを順に経由する電流経路ＲＣを通って流れる。抵抗素子６２ｂによって、この分流電流の電流経路の抵抗値を１〜１００Ω程度に設定することとしてもよい。たとえば、抵抗素子６２ｂの抵抗を１〜１００Ωに設定してもよい。分流電流Ｉｓｓ３は、コンデンサ４ａ、抵抗素子７２ａ、抵抗素子７２ｂ、コンデンサ４ｂを順番に経由する電流経路ＲＤを流れる。抵抗素子７２ａ，７２ｂによって、この分流電流の電流経路の抵抗値を１〜１００Ω程度に設定することとしてもよい。たとえば、抵抗素子７２ａと抵抗素子７２ｂの合成抵抗を１〜１００Ωに設定してもよい。

本実施の形態では、ダイオード２５２ａ，２５２ｂが一方向の電流を遮断できるとともに、分流電流の回り込み経路には、必ず分流抑制のための抵抗素子が存在することになるので、分流電流を抑制することができる。

上記の説明では、第１の半導体素子１ａおよび第１の駆動部１００ａの構成および動作について説明したが、第２の半導体素子１ｂおよび第２の駆動部１００ｂの構成および動作も同様である。第２の半導体素子１ｂを流れる電流の分流電流の一部は、ダイオード２５２ｂ、共通正電源６、抵抗素子６２ａ、コンデンサ３ａを順に経由する電流経路を通って流れる。抵抗素子６２ａによって、この分流電流の電流経路の抵抗値を１〜１００Ω程度に設定することとしてもよい。たとえば、抵抗素子６２ａの抵抗を１〜１００Ωに設定してもよい。分流電流の別の一部は、コンデンサ４ｂ、抵抗素子７２ｂ、抵抗素子７２ａ、コンデンサ４ａを順番に経由する電流経路を流れる。抵抗素子７２ａ，７２ｂによって、この分流電流の電流経路の抵抗値を１〜１００Ω程度に設定することとしてもよい。たとえば、抵抗素子７２ａと抵抗素子７２ｂの合成抵抗を１〜１００Ωに設定してもよい。

本実施の形態によれば、配線の焼損、周辺回路の誤動作、電圧変動などを抑制し、駆動信頼性を高めた駆動が可能である。

実施の形態８の変形例．
実施の形態８の変形例に係わる半導体駆動装置では、半導体素子を連続的に駆動させている定常状態におけるダイオード２５２ａ、２５２ｂのオン抵抗を用いてコンデンサ３ａ，３ｂの充電経路に存在する合成抵抗を導出し、合成抵抗とコンデンサ３ａ，３ｂの静電容量とが、数式（４）、（５）を満足するようにコンデンサ３ａ，３ｂの静電容量を調整する。また、ダイオード２５２ａ、２５２ｂのオン抵抗を用いてコンデンサ４ａ，４ｂの充電経路に存在する合成抵抗を導出し、合成抵抗とコンデンサ４ａ，４ｂの静電容量とが、数式（６）、（７）を満足するようにコンデンサ４ａ，４ｂの静電容量を調整する。

以上によって、コンデンサ４ａ，４ｂの充電時定数τ２ａ，τ２ｂが第１の半導体素子１ａ，第２の半導体素子１ｂの駆動周期Ｔａ，Ｔｂよりも大きくコンデンサ４ａ，４ｂの電圧が減少する場合においても、第１の半導体素子１ａ，第２の半導体素子１ｂの駆動条件を悪化させることなく分流電流を抑制することができる。その結果、配線の焼損、周辺回路の誤動作、電圧変動などを抑制し、駆動信頼性を高めた駆動が可能である。

なお、実施の形態４〜８、およびそれらの変形例では、抵抗素子に代えてダイオードを備えたが、抵抗素子に対してダイオードを並列接続しても良い。この場合、ダイオードがオンするまでは、電流が抵抗素子のみを通過して、コンデンサを充電する。

今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて請求の範囲によって示され、請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。

１ａ 第１の半導体素子、１ｂ 第２の半導体素子、２ａ，２ｂ 駆動回路、３ａ，３ｂ，４ａ，４ｂ コンデンサ、５ 基準電位、６ 共通正電源、７ 共通負電源、１０，１０Ａ，１０Ｂ，１０Ｃ，１０Ｄ，１０Ｅ，１０Ｆ，１０Ｇ，１０Ｈ，１０Ｉ 半導体駆動装置、５１ 基準電源ライン、６１ 正電源ライン、７１ 負電源ライン、５２ａ，５２ｂ，６２ａ，６２ｂ，７２ａ，７２ｂ 抵抗、１００ａ 第１の駆動部、１００ｂ 第２の駆動部、１５２ａ，１５２ｂ，１６２ａ，１６２ｂ，１７２ａ，１７２ｂ インダクタ、２５２ａ，２５２ｂ，２６２ａ，２６２ｂ，２７２ａ，２７２ｂ ダイオード。

Claims (17)

1. 第１の半導体素子および第２の半導体素子を駆動する半導体駆動装置であって、
   前記第１の半導体素子の負極および制御電極に接続される第１の駆動部と、
   前記第２の半導体素子の負極および制御電極に接続される第２の駆動部と、
   基準電位に接続される第１端と、前記基準電位に対して正の電位を有する第２端とを含む共通正電源と、
   前記共通正電源の基準電位側と接続する基準電源ラインと、
   前記共通正電源の正電位側と接続する正電源ラインとを備え、
   前記第１の駆動部および前記第２の駆動部の各々は、
   前記第１の半導体素子または前記第２の半導体素子の制御電極の電位を制御する駆動回路と、
   前記正電源ラインと前記基準電源ラインとの間に接続される第１のコンデンサと、
   前記正電源ラインに介挿され、前記第１のコンデンサの正極と接続される第１端と、前記共通正電源の前記第２端と接続される第２端とを有する第１の素子と、
   前記基準電源ラインに介挿され、前記第１のコンデンサの負極と接続される第１端と、前記共通正電源の前記第１端と接続される第２端とを有する第２の素子とを備え、
   前記第１の半導体素子の負極と前記第２の半導体素子の負極は互いに接続され、
   前記第１の素子および前記第２の素子は、抵抗素子または前記共通正電源から前記第１のコンデンサに充電電流を流すことが可能な向きに接続されるダイオードであり、前記第１の素子および前記第２の素子のうちの少なくとも１つは、抵抗素子である、半導体駆動装置。
2. 前記第１の素子および前記第２の素子の両方が、抵抗素子である、請求項１記載の半導体駆動装置。
3. 前記第１の素子および前記第２の素子のうちの一方が、抵抗素子であり、
   前記第１の素子および前記第２の素子のうちの他方が、ダイオードである、請求項１記載の半導体駆動装置。
4. 前記第１の駆動部の前記第１の素子の抵抗成分と前記第２の駆動部の前記第１の素子の抵抗成分の合成抵抗の大きさが、１〜１００Ωの範囲内にある、請求項２記載の半導体駆動装置。
5. 前記第１の駆動部の前記第２の素子の抵抗成分と前記第２の駆動部の前記第２の素子の抵抗成分の合成抵抗の大きさが、１〜１００Ωの範囲内にある、請求項２記載の半導体駆動装置。
6. 前記第１の駆動部内の前記第１のコンデンサの充電時定数が、前記第１の半導体素子の駆動周期よりも小さい、請求項１記載の半導体駆動装置。
7. 前記第２の駆動部内の前記第１のコンデンサの充電時定数が、前記第２の半導体素子の駆動周期よりも小さい、請求項６記載の半導体駆動装置。
8. 前記第１の駆動部内の前記第１のコンデンサの充電時定数が、前記第１の半導体素子の駆動周期よりも大きく、
   前記第１の半導体素子が１回のターンオンするときに、前記第１の半導体素子の制御電極を充電する電荷量をＱｇａ［Ｃ］、前記第１の駆動部内の前記第１の素子の抵抗成分と前記第１の駆動部内の前記第２の素子の抵抗成分との合成抵抗をＲ１ａ[Ω]、前記第１の駆動部内の前記第１のコンデンサの静電容量をＣ１ａ[Ｆ]、前記第１の半導体素子の駆動周期をＴａ［ｓ］としたときに、以下の条件を満たす、
   

   

   請求項１記載の半導体駆動装置。
9. 前記第２の駆動部内の前記第１のコンデンサの充電時定数が、前記第２の半導体素子の駆動周期よりも大きく、
   前記第２の半導体素子が１回のターンオンするときに、前記第２の半導体素子の制御電極を充電する電荷量をＱｇｂ［Ｃ］、前記第２の駆動部内の前記第１の素子の抵抗成分と、前記第２の駆動部内の前記第２の素子の抵抗成分の合成抵抗をＲ１ｂ[Ω]、前記第２の駆動部内の前記第１のコンデンサの静電容量をＣ１ｂ[Ｆ]、前記第２の半導体素子の駆動周期をＴｂ［ｓ］としたときに、以下の条件を満たす、
   

   

   請求項８記載の半導体駆動装置。
10. 前記基準電位に接続される第１端と、前記基準電位に対して負の電位を有する第２端とを含む共通負電源と、
    前記共通負電源の負電位側と接続される負電源ラインとをさらに備え、
    前記第１の駆動部および前記第２の駆動部の各々は、さらに、
    前記基準電源ラインと前記負電源ラインとの間に接続される第２のコンデンサと、
    前記負電源ラインに介挿され、前記第２のコンデンサの負極と接続される第１端と、前記共通負電源の前記第２端と接続される第２端とを有する第３の素子とを含み、
    前記第３の素子は、抵抗素子またはダイオードであり、
    前記第１の素子、前記第２の素子、前記第３の素子のうちの少なくとも２つは、抵抗素子である、請求項１記載の半導体駆動装置。
11. 前記第１の素子、前記第２の素子および前記第３の素子は、抵抗素子である、請求項１０記載の半導体駆動装置。
12. 前記第１の素子、前記第２の素子および前記第３の素子のうち２つが抵抗素子であり、残りの１つがダイオードである、請求項１０記載の半導体駆動装置。
13. 前記第１の駆動部の前記第３の素子の抵抗成分と前記第２の駆動部の前記第３の素子の抵抗成分の合成抵抗の大きさは、１〜１００Ωの範囲内にある、請求項１１記載の半導体駆動装置。
14. 前記第１の駆動部内の前記第２のコンデンサの充電時定数が、前記第１の半導体素子の駆動周期よりも小さい、請求項１０記載の半導体駆動装置。
15. 前記第２の駆動部内の前記第２のコンデンサの充電時定数が、前記第２の半導体素子の駆動周期よりも小さい、請求項１４記載の半導体駆動装置。
16. 前記第１の駆動部内の前記第２のコンデンサの充電時定数が、前記第１の半導体素子の駆動周期よりも大きく、
    前記第１の半導体素子が１回のターンオンするときに、前記第１の半導体素子の制御電極を充電する電荷量をＱｇａ［Ｃ］、前記第１の駆動部内の前記第２の素子の抵抗成分と、前記第１の駆動部内の前記第３の素子の抵抗成分の合成抵抗をＲ２ａ[Ω]、前記第１の駆動部内の前記第２のコンデンサの静電容量をＣ２ａ[Ｆ]、前記第１の半導体素子の駆動周期をＴａ［ｓ］としたときに、以下の条件を満たす、
    

    

    請求項１０記載の半導体駆動装置。
17. 前記第２の駆動部内の前記第２のコンデンサの充電時定数が、前記第２の半導体素子の駆動周期よりも大きく、
    前記第２の半導体素子が１回のターンオンするときに、前記第２の半導体素子の制御電極を充電する電荷量をＱｇｂ［Ｃ］、前記第２の駆動部内の前記第２の素子の抵抗成分と、前記第２の駆動部内の前記第３の素子の抵抗成分の合成抵抗をＲ２ｂ[Ω]、前記第２の駆動部内の前記第２のコンデンサの静電容量をＣ２ｂ[Ｆ]、前記第２の半導体素子の駆動周期をＴｂ［ｓ］としたときに、以下の条件を満たす、
    

    

    請求項１６記載の半導体駆動装置。
    

Images