CN100525032C - 用于向半导体集成电路设备提供多个电源电压的电源电路 - Google Patents

用于向半导体集成电路设备提供多个电源电压的电源电路 Download PDF

Info

Publication number
CN100525032C
CN100525032C CNB200510077623XA CN200510077623A CN100525032C CN 100525032 C CN100525032 C CN 100525032C CN B200510077623X A CNB200510077623X A CN B200510077623XA CN 200510077623 A CN200510077623 A CN 200510077623A CN 100525032 C CN100525032 C CN 100525032C
Authority
CN
China
Prior art keywords
voltage
circuit
converter
power
control
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB200510077623XA
Other languages
English (en)
Other versions
CN1797916A (zh
Inventor
小泽秀清
伊藤秀信
土屋主税
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Socionext Inc
Original Assignee
Fujitsu Semiconductor Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Semiconductor Ltd filed Critical Fujitsu Semiconductor Ltd
Publication of CN1797916A publication Critical patent/CN1797916A/zh
Application granted granted Critical
Publication of CN100525032C publication Critical patent/CN100525032C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
    • H02J1/00—Circuit arrangements for dc mains or dc distribution networks
    • H02J1/08—Three-wire systems; Systems having more than three wires
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
    • H02J1/00—Circuit arrangements for dc mains or dc distribution networks
    • H02J1/08—Three-wire systems; Systems having more than three wires
    • H02J1/082—Plural DC voltage, e.g. DC supply voltage with at least two different DC voltage levels
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0003—Details of control, feedback or regulation circuits
    • H02M1/0016—Control circuits providing compensation of output voltage deviations using feedforward of disturbance parameters
    • H02M1/0022—Control circuits providing compensation of output voltage deviations using feedforward of disturbance parameters the disturbance parameters being input voltage fluctuations
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0083—Converters characterised by their input or output configuration
    • H02M1/009—Converters characterised by their input or output configuration having two or more independently controlled outputs

Abstract

本发明提供了一种DC-DC变换器，用于控制向半导体集成电路设备提供多个电源电压的顺序。开关控制电路基于第一电压和参考电压的比较结果，以及提供到开关控制电路的通知信号，来控制开关电路的晶体管的激活和禁止。当第一电压高于参考电压，并且通知信号指示出其他半导体集成电路设备准备好工作时，开关控制电路产生高于第一电压的第二电压。

Description

用于向半导体集成电路设备提供多个电源电压的电源电路
技术领域
本发明涉及电源电路，更具体地涉及用于向半导体集成电路设备提供多个电源电压的电源电路。
背景技术
在现有技术中，在提高半导体集成电路设备(LSI)的速度和集成度方面有了进步。而且，为了满足对消耗更少功率的半导体设备的需求，半导体设备的电压降低了。电子设备包括多种类型的半导体设备，其中每种都被提供以具有适用于该半导体设备的电压的电源。由于半导体设备是由电源以一定顺序供电的，因此取决于所述顺序，半导体设备的操作可能变得不稳定。因此，日本专利申请早期公开第8-95652、11-143559和2004-129333号提出了用于控制向半导体设备提供多个不同的电源电压的顺序的电源电路。
而且，当单个半导体设备具有多个工作在不同电源电压下的电路时，取决于提供所述不同电压的顺序，所述电路的操作可能而变得不稳定。例如，作为半导体设备而工作的专用集成电路(ASIC)包括工作在标准电压(与连接到该ASIC的设备共同的电压)下的输入/输出电路(I/O电路或接口)，以及工作在低于所述标准电压的电压下的内部电路(核心单元)。在此情况下，I/O电路单元必须在内部电路之后被供电，以防止在I/O电路单元中产生错误信号。图1是示出用于控制供电的电源电路10的电路示意图。电源电路10例如是DC-DC变换器(DC电压变换器电路)。
电源电路10包括变换器电路(DC-DC变换器)12，其用于向半导体电路11提供通过对输入电压Vin进行降压而产生的第一电压V1和基本等于输入电压Vin的第二电压V2。半导体电路11包括利用第一电压V1工作的内部电路11a和利用第二电压V2工作的I/O电路11b。变换器电路12包括比较器22和PWM控制电路23，所述比较器22比较第一电压V1和参考电压Vr1，所述PWM控制电路23将比较器22的比较输出信号和振荡器21的振荡输出信号比较，以基于比较结果控制第一和第二晶体管T1和T2的激活和禁止，以便通过对输入电压Vin进行降压而产生第一电压V1。电源电路10还包括由晶体管TS构成的开关电路13和控制开关电路13的开关控制电路(SW控制部分)14。开关控制电路14包括比较器25，其比较第一电压V1和参考电压Vr2，并基于比较结果控制晶体管TS的激活和禁止。具体而言，当第一电压V1变得高于参考电压Vr2时，比较器25激活晶体管TS以产生基本等于所产生的输入电压Vin的第二电压V2。
如图2所示，电子设备具有多个半导体集成电路31。所述半导体集成电路31中的每一个都具有内部电路和I/O电路。当提供给内部电路的电源电压波动时，每个半导体设备错误地工作。因此，电源电压必须准确(接近希望的值)。因此，每个半导体设备都包含电源电路10。
发明内容
然而，向每个半导体集成电路31的电源电路10提供电源电压的定时存在差异。这造成了下述问题：参照图3，在半导体集成电路31之间传送信号的I/O电路11b中出现闩锁(latch-up)。这造成了流过I/O电路11b的穿通电流(through current)。这个问题也出现在例如位于内部电路与I/O电路之间的单个半导体设备中。
本发明提供了一种用于在防止出现穿通电流的同时控制电源提供顺序的电源电路。
本发明的一个方面是一种电源电路，其用于利用输入电压产生包括第一和第二电压在内的多个电压。所述电源电路包括用于将输入电压变换成第一电压的变换器电路。开关电路将输入电压作为第二电压而输出。连接到变换器电路和开关电路的开关控制电路将第一电压与参考电压相比较，并基于比较结果和指示出第一电压状态的通知信号来控制开关电路。
本发明的另一方面是一种电源电路，其用于利用输入电压产生包括第一和第二电压在内的多个电压。所述电源电路包括用于将输入电压变换成第一电压的变换器电路。开关电路将输入电压作为第二电压而输出。所述开关电路具有电阻值。连接到变换器电路和开关电路的开关控制电路控制开关电路的电阻值，以使得与第一电压成比例地产生第二电压。
本发明的又一方面是一种电源电路，其用于利用输入电压产生包括第一和第二电压在内的多个电压。所述电源电路包括用于基于第一电压与参考电压和软起动信号电压中较低者之间的电压差来执行脉宽调制，从而将输入电压变换成第一电压的变换器电路。开关电路将输入电压作为第二电压而输出。所述开关电路具有电阻值。连接到变换器电路和开关电路的开关控制电路控制开关电路的电阻值，以使得与第一电压和软起动信号的电压中的任一电压成比例地产生所述第二电压。
本发明的另一方面是一种半导体集成电路设备，其包括用于利用输入电压来产生第一和第二电压的电源电路。所述电源电路包括用于将输入电压变换成第一电压的变换器电路。开关电路将输入电压作为第二电压而输出。连接到变换器电路和开关电路的开关控制电路将第一电压与参考电压相比较，以基于比较结果和指示出第一电压状态的通知信号来控制开关电路。连接到电源电路的半导体电路接收第一和第二电压。
本发明的又一方面是一种半导体集成电路设备，其包括用于利用输入电压来产生第一和第二电压的电源电路。所述电源电路包括用于将输入电压变换成第一电压的变换器电路。开关电路将输入电压作为第二电压而输出。所述开关电路具有电阻值。连接到变换器电路和开关电路的开关控制电路控制开关电路的电阻值，以使得与第一电压成比例地产生第二电压。连接到电源电路的半导体电路接收第一和第二电压。
本发明的另一方面是一种半导体集成电路设备，其包括用于利用输入电压来产生第一和第二电压的电源电路。所述电源电路包括用于基于第一电压与参考电压和软起动信号电压中较低者之间的电压差来执行脉宽调制，从而将输入电压变换成第一电压的变换器电路。开关电路将输入电压作为第二电压而输出。所述开关电路具有电阻值。连接到变换器电路和开关电路的开关控制电路控制开关电路的电阻值，以使得与第一电压和软起动信号的电压中的任一电压成比例地产生所述第二电压。连接到电源电路的半导体电路接收第一和第二电压。
本发明的又一方面是一种电子设备，其包括多个电源电路，每个电源电路都利用输入电压来产生第一和第二电压。每个电源电路包括用于将输入电压变换成第一电压的变换器电路。开关电路将输入电压作为第二电压而输出。连接到变换器电路和开关电路的开关控制电路将第一电压与参考电压相比较，以基于比较结果和指示出第一电压状态的通知信号来控制开关电路。将通知信号提供到每个电源电路。
本发明的另一方面是一种电子设备，其包括多个电源电路，每个电源电路都利用输入电压来产生第一和第二电压。每个电源电路包括用于基于第一电压与参考电压和软起动信号电压中较低者之间的电压差来执行脉宽调制，从而将输入电压变换成第一电压的变换器电路。开关电路将输入电压作为第二电压而输出。所述开关电路具有电阻值。连接到变换器电路和开关电路的开关控制电路控制开关电路的电阻值，以使得与第一电压和软起动信号的电压中的任一电压成比例地产生所述第二电压。将软起动信号提供到每个电源电路。
本发明的又一方面是一种电子设备，其包括多个半导体集成电路设备。每个半导体集成电路设备都包括用于利用输入电压来产生包括第一和第二电压在内的多个电压的电源电路。所述电源电路包括用于将输入电压变换成第一电压的变换器电路。开关电路将输入电压作为第二电压而输出。连接到变换器电路和开关电路的开关控制电路将第一电压与参考电压相比较，以基于比较结果和指示出第一电压状态的通知信号来控制开关电路。连接到电源电路的半导体电路接收第一和第二电压。将通知信号提供到每个半导体集成电路设备的电源电路。
本发明的另一方面是一种电子设备，其包括多个半导体集成电路设备。每个半导体集成电路设备都包括用于利用输入电压来产生包括第一和第二电压在内的多个电压的电源电路。所述电源电路包括用于基于第一电压与参考电压和软起动信号电压中较低者之间的电压差来执行脉宽调制，从而将输入电压变换成第一电压的变换器电路。开关电路将输入电压作为第二电压而输出。所述开关电路具有电阻值。连接到变换器电路和开关电路的开关控制电路控制开关电路的电阻值，以使得与第一电压和软起动信号的电压中的任一电压成比例地产生所述第二电压。半导体电路连接到电源电路，以接收第一和第二电压。将软起动信号提供到每个半导体集成电路设备的电源电路。
本发明的又一方面是一种用于控制电源电路的方法，所述电源电路包括用于将输入电压变换成第一电压的变换器电路，以及用于将输入电压作为第二电压而输出的开关电路。所述方法包括将第一电压与参考电压相比较，提供指示第一电压状态的通知信号，以及基于比较结果和指示第一电压状态的通知信号来控制开关电路。
本发明的另一方面是一种用于控制电源电路的方法，所述电源电路包括用于将输入电压变换成第一电压的变换器电路，以及用于将输入电压作为第二电压而输出的开关电路。所述开关电路具有电阻值。所述方法包括检测第一电压，以及控制开关电路的电阻值，以使得与第一电压成比例地产生第二电压。
本发明的又一方面是一种用于控制电源电路的方法，所述电源电路包括用于基于第一电压与参考电压和软起动信号电压中较低者之间的电压差来执行脉宽调制，从而将输入电压变换成第一电压的变换器电路，以及用于将输入电压作为第二电压而输出的开关电路。所述开关电路具有电阻值。所述方法包括检测第一电压和软起动信号电压中的任一电压，以及控制开关电路的电阻值，以使得与第一电压和软起动信号电压中的任一电压成比例地产生第二电压。
结合附图，从以下描述中，本发明的其他方面和优点将会变得清楚，附图示例性地说明了本发明的原理。
附图说明
通过参照以下对当前优选实施例的描述以及附图，可以获得对本发明及其目的和优点的最佳理解，在附图中：
图1是示出现有技术半导体集成电路设备的电路示意图；
图2是示出现有技术电子设备的示意方框图；
图3是示出半导体集成电路设备的I/O电路之间连接关系的电路示意图；
图4是示出根据本发明第一实施例的半导体集成电路设备的电路示意图；
图5是示出包括多个图4所示的半导体集成电路设备的电子设备的示意方框图；
图6是示出用于图5所示的多个半导体集成电路设备的DC-DC变换器的操作的波形图；
图7是示出根据本发明第二实施例的半导体集成电路设备的电路示意图；
图8是示出用于图7的半导体集成电路设备的DC-DC变换器的操作的波形图；
图9是示出根据本发明第三实施例的半导体集成电路设备的电路示意图；
图10是示出包括多个图9所示的半导体集成电路设备的电子设备的示意方框图；
图11是示出用于图10所示的多个半导体集成电路设备的DC-DC变换器的操作的波形图；
图12是示出包含DC-DC变换器的第一种修改的半导体集成电路设备的电路示意图；
图13是示出包含DC-DC变换器的第二种修改的半导体集成电路设备的电路示意图；
图14是示出包含DC-DC变换器的第三种修改的半导体集成电路设备的电路示意图；并且
图15是示出包含DC-DC变换器的第四种修改的半导体集成电路设备的电路示意图。
具体实施方式
在所有附图中，相同的标号用于相同的元件。
现在将参照图4至图6，描述根据本发明第一实施例的半导体集成电路设备(下文简称为“半导体设备”)40。
半导体设备40包括半导体电路41和用于向半导体电路41提供多个电源电压的电源电路42(DC-DC变换器)。电路41和42被构造在单个半导体集成电路衬底上。半导体电路41包括多个工作在不同电源电压下的电路。在本实施例中，所述多个电路包括内部电路41a(核心逻辑)和I/O电路41b(接口逻辑)。内部电路41a工作在第一电压，而I/O电路41b工作在第二电压。
电源电路42基于输入电压Vin，产生半导体电路41所需的多个电源电压。本实施例中的电源电路42是产生第一电压V1和第二电压V2的DC-DC变换器，所述第一电压V1作为第一DC电压，其是通过对输入电压Vin进行降压而产生的；所述第二电压V2作为基本等于输入电压Vin的第二DC电压。
电源电路42包括变换器电路43、开关电路44和开关控制电路(SW控制部分)45。
变换器电路43将输入电压Vin变换成第一电压V1，所述输入电压Vin和所述第一电压V1都是DC电压。开关电路44连接在输入电压Vin和半导体电路41之间。开关控制电路45接收第一电压V1和通知信号ST，以基于第一电压V1和通知信号ST来控制开关电路44的激活和禁止。当开关电路44激活(闭合)时，将输入电压Vin作为第二电压V2提供到半导体电路41。
变换器电路43包括误差放大电路51、用于提供参考电压Vr1的参考电源e1、振荡器52、PWM控制电路53、第一晶体管T1和第二晶体管T2。变换器电路43根据第一电压V1和参考电压Vr1之间的差产生脉宽调制信号，并根据所述脉宽调制信号来控制第一和第二晶体管T1和T2，以产生第一电压V1。
误差放大电路51的正相输入端连接到参考电压Vr1，反相输入端连接到第一电压V1。误差放大电路51将参考电压Vr1和第一电压V1之间的差放大，以产生放大信号S1。振荡器52是三角波振荡器，其产生具有预定频率的三角波信号OSC1。PWM控制电路53将误差放大电路51的放大信号S1的电压与三角波信号OSC1的电压相比较，以产生具有与比较结果对应的脉宽的第一控制信号SG1和第二控制信号SG2。
第一晶体管T1优选地是p沟道MOS晶体管，其源极连接到输入电压Vin，漏极连接到第二晶体管T2，栅极响应于第一控制信号SG1。第二晶体管T2优选地是n沟道MOS晶体管，其源极连接到低电位电源(在本实施例中是地GND)，漏极连接到第一晶体管T1，栅极响应于第二控制信号SG2。第一和第二晶体管T1和T2之间的节点经由扼流线圈L1连接到半导体电路41。线圈L1和半导体电路41之间的节点经由平滑电容器C1连接到地GND。
第一和第二晶体管T1和T2由第一和第二控制信号SG1和SG2以基本互补的方式激活和禁止。通过对输入电压Vin进行降压而产生的第一电压V1通过晶体管T1和T2的激活和禁止提供到半导体电路41。第一电压V1由以放大信号S1和三角波信号OSC1的比较为依据的晶体管T1和T2的导通/关断比决定。即，变换器电路43将第一电压V1反馈，以控制第一控制信号SG1和第二控制信号SG2的脉宽(PWM控制)。这控制了晶体管T1的激活时间与禁止时间之比(导通/关断比)，以控制第一电压V1。
开关电路44优选地是p沟道MOS晶体管TS，其具有用于接收输入电压Vin的第一端(例如源极端)、连接到半导体电路41的第二端(例如漏极端)，以及连接到开关控制电路45的控制端(栅极端)。
开关控制电路45包括参考电源e11和e12、比较器61和62，以及晶体管T11。第一比较器61是电压比较器，其反相输入端接收第一电压V1，正相输入端接收第一参考电源e11的第一参考电压Vr11，输出端连接到晶体管T11的栅极。第一参考电源e11的第一参考电压Vr11被设定得低于规定的第一电压V1。第一比较器61将第一电压V1与第一参考电压Vr11比较，以产生根据比较结果而具有高电平或低电平的比较信号S11。
本实施例中的晶体管T11是n沟道MOS晶体管，其源极连接到低电位电源(地GND)，漏极连接到外部端P1，栅极响应于比较信号S11。开关控制电路45从外部端P1输出通知信号ST，该通知信号ST对应于晶体管T11的状态。晶体管T11的状态(导通或关断)由第一比较器61的比较结果(即，第一电压V1与第一参考电压Vr11之间的关系，或第一电压V1是否高于第一参考电压Vr11)决定。因此，适当设定第一参考电压Vr11以产生通知信号ST，其指示第一电压V1是否基本达到预定电压。
可以假定在晶体管T1的激活和禁止期间，经由外部端P1将通知信号ST提供到开关控制电路45。晶体管T11的漏极连接到第二比较器62的反相输入端。因此，通知信号ST被提供到第二比较器62的反相输入端。换言之，对应于晶体管T11的激活或禁止状态的电压和通知信号ST的电压施加到第二比较器62的反相输入端。具体而言，第二比较器62的反相输入端在晶体管T11激活时被设定到地GND电平，而当晶体管T11禁止时被设定到通知信号ST的电平。
第二比较器62的正相输入端用于接收第二参考电源e12的第二参考电压Vr12。第二参考电源e12的第二参考电压Vr12被设定得低于输入电压Vin。第二比较器62将反相输入端的电压电平与第二参考电压Vr12比较，并生成根据比较结果而具有高电平或低电平的比较信号S12。比较信号S12施加到晶体管TS的栅极，所述晶体管TS充当开关电路44。
外部端P1经由电阻器R1连接到输入电压Vin。因此，外部端P1处的电压由电阻R1上拉至输入电压Vin的电平。
在开关控制电路45中，当第一电压V1低于第一参考电压Vr11时，第一比较器61产生高电平的比较信号S11，以利用比较信号S11激活晶体管T11。从而，第二比较器62反相输入端的电压电平变得低于第二参考电压Vr12。第二比较器62因而产生高电平的比较信号S12，并且开关电路44被该比较信号S12禁止(断开)。
当第一电压V1高于第一参考电压Vr11时，第一比较器61产生低电平的比较信号S11，并且晶体管T11被该比较信号S11禁止。从而，第二比较器62接收通知信号ST，根据通知信号ST和第二参考电压Vr12的电压电平的比较结果产生比较信号S12，并利用比较信号S12激活(闭合)或禁止(断开)开关电路44。
这样，当第一电压V1低于第一参考电压Vr11时，开关控制电路45禁止开关电路44。当第一电压V1高于第一参考电压Vr11时，开关控制电路45根据通知信号ST的电压电平(外部端P1处的电压电平)，激活或禁止开关电路44。
如图5所示，电子设备70包括图4所示的半导体设备40(称为半导体设备40a，以和其他半导体设备区分开)和多个(在本例中是两个)半导体设备40b和40c。以与半导体设备40a相同的方式，半导体设备40b和40c中的每个也都包括分别工作在第一电压V1b和第二电压V2的多个半导体电路(未示出)。半导体设备40a、40b和40c中的半导体电路经由I/O电路连接，以使得可以在彼此之间交换信号。
半导体设备40b和40c中的每个都包括与半导体设备40a的电源电路42类似的电源电路(未示出)。电源电路的外部端P1彼此连接。因此，电阻器R1将半导体设备40a、40b和40c的外部端P1上拉至输入电压Vin的电平。
输出第二电压V2的定时在半导体设备40a、40b和40c之间存在差别。该差别是由于第一电压V1升高的速度而产生的。例如，半导体设备40a、40b和40c的第一电压V1分别由V1a、V1b和V1c表示。第二电压V2分别由V2a、V2b和V2c表示。而且，如图6所示，假定半导体设备40b中的第一电压V1b的上升速度最快，而半导体设备40a中的第一电压V1a的上升速度最慢。
在以上情况下，半导体设备40a、40b和40c中每个的电源电路42都在相应的第一电压V1a、V1b和V1c低于参考电压Vr11时激活晶体管T11，以将外部端P1设定到地GND电平。这意味着在半导体设备40a、40b和40c的每一个中，当相应的第一电压V1a、V1b和V1c低于参考电压Vr11时，电源电路42从外部端P1输出低电平的通知信号ST。换言之，如果在所述多个半导体设备40a、40b和40c中的至少一个当中，第一电压低于参考电压Vr11，则生成低电平的通知信号ST。因此，如图6所示，当电压上升速度最慢的半导体设备40a的第一电压V1a变得高于参考电压Vr11时，通知信号ST变高。
半导体设备40a、40b和40c的每个中的电源电路42都响应于高的通知信号ST而激活开关电路44。因此，半导体设备40a、40b和40c产生第二电压V2的定时基本同步。因此，将第二电压V2提供到半导体设备40a、40b和40c的I/O电路41b的定时也基本同步。从而，在任何I/O电路41b中都不产生闩锁现象。
第一实施例的半导体设备40具有以下优点。
(1)开关控制电路45基于所提供的通知信号ST以及第一电压V1与参考电压Vr11的比较结果，来控制开关电路44中的晶体管TS的激活和禁止。如果第一电压V1高于参考电压Vr11，并且通知信号ST指示出其他设备已准备好工作，则产生第二电压V2。因此，控制了提供多个电压V1和V2的顺序。而且，防止了在被提供以第一电压V1的内部电路41a和被提供以第二电压V2的I/O电路41b之间流过穿通电流。
(2)开关控制电路45产生与第一电压V1和参考电压Vr11的比较结果相对应的信号。因此，通过将多个电源电路42彼此连接以使得每个电源电路42接收通知信号ST，当每个电源电路42的第一电压V1变得高于参考电压Vr11并且通知信号ST指示出其他设备准备好工作时，产生第二电压V2。因此，可以在多个半导体设备中控制电压V1和V2的提供顺序。而且，防止了在被提供以第二电压V2的I/O电路41b之间流过穿通电流。
现在将参照图7和图8，描述根据本发明第二实施例的半导体集成电路设备(半导体设备)80。半导体设备80包括半导体电路41和利用多个电源对半导体电路41供电的电源电路81(DC-DC变换器)。这些电路41和81被构造在单个半导体衬底上。
电源电路81包括变换器电路43、开关电路44和开关控制电路(SW控制部分)82。开关控制电路82包括分压电路83、误差放大器84、晶体管T21和电阻器R13。
分压电路83包括多个(本实施例中是两个)串联连接的电阻器R11和R12。第一电阻器R11的第一端连接到开关电路44的输出端(晶体管TS的第二端)，第二端连接到第二电阻器R12的第一端。第二电阻器R12的第二端连接到地GND。第一电阻器R11和第二电阻器R12之间的节点连接到误差放大器84的反相输入端。分压电路83根据第一电阻器R11和第二电阻器R12的电阻值之比对第二电压V2进行分压，以产生分压电压V21。
误差放大器84的反相输入端用于接收分压电路83的分压电压，正相输入端用于接收第一电压V1，输出端连接到晶体管T21。误差放大器84将第一电压V1和分压电压V21之间的差放大，以产生放大信号S21。
晶体管T21优选地是p沟道MOS晶体管，其源极连接到电阻器R13的第一端，漏极连接到低电位电源(地GND)，栅极响应于放大信号S21。电阻器R13的第二端接收输入电压Vin。晶体管T21和电阻器R13之间的节点连接到晶体管TS的栅极。
在上述的电源电路81中，如果分压电压V21低于第一电压V1，则晶体管T21的导通电阻值被误差放大器84的放大信号S21降低。这降低了施加到晶体管TS的的栅极上的信号S22的电压，并且降低了晶体管TS的导通电阻值。因此，随着晶体管TS的导通电阻值降低，第二电压V2升高。
随着第二电压V2的升高，分压电压V21也升高以接近第一电压V1。当第一电压V1与分压电压V21之差变得接近于零时，误差放大器84所产生的放大信号S21的电压降低，并且晶体管T21的导通电阻值升高。因此，施加到晶体管TS的栅极上的信号S22的电压升高，并且晶体管TS的导通电阻值升高。因此，第二电压V2降低。
在接通电源之后，变换器电路43的操作逐渐升高第一电压V1。结果，误差放大器84的正相输入端处的电压升高，并且第二电压V2相应地升高。具体而言，如图8所示，电源电路81作为线性调压器进行操作，以将第二电压V2与第一电压V1的升高成比例地升高。如果第一电压V1保持在固定电压，则开关控制电路82根据提供到误差放大器84的正相输入端的电压，将开关电路44所输出的第二电压V2保持在固定电压。
电源电路81防止在半导体电路41的内部电路41a中产生穿通电流。具体而言，电源电路81与提供到内部电路41a的第一电压V1的升高成比例地升高提供到I/O电路41b的第二电压V2。结果，稳定了从I/O电路41b提供到内部电路的输入门电路的信号的电压，并且防止了穿通电流的产生。内部电路41a和I/O电路41b由不同的电源供电。因此，如果在未向I/O电路41b提供第二电压V2时就向内部电路41a提供第一电压V1，则从I/O电路41b提供到内部电路41a的输入门电路的信号的电压会变得不稳定，并可能产生穿通电流。
第二实施例的半导体设备80具有以下优点。电源电路81与提供到内部电路41a的第一电压V1的升高成比例地升高提供到I/O电路41b的第二电压V2。因此，稳定了从I/O电路41b提供到内部电路的输入门电路的信号的电压，并可以防止穿通电流的产生。
现在将参照图9至图11，描述根据本发明第三实施例的半导体集成电路设备(半导体设备)90。半导体设备90包括半导体电路41和用于向半导体电路41提供多个电源电压的电源电路91(DC-DC变换器)。电路41和91被构造在单个半导体衬底上。
电源电路91包括变换器电路92、开关电路44和开关控制电路(SW控制部分)82。
变换器电路92包括误差放大器93、参考电源e1、PWM控制电路53、振荡器52、第一晶体管T1和第二晶体管T2。向变换器电路92提供软起动(soft-start)信号SS。变换器电路92基于第一电压V1与软起动信号SS和参考电源e1的参考电压Vr1中较低者之间的差，产生脉宽调制信号。然后，变换器电路92利用所述脉宽调制信号控制第一和第二晶体管T1和T2以产生第一电压V1。
误差放大器93的第一正相输入端用于接收参考电压Vr1，第二正相输入端连接到用于提供软起动信号SS的外部端P2，反相输入端用于接收第一电压V1。电容器C2连接在外部端P2和地GND之间。外部端P2连接到恒流电路94。向误差放大器93的第二正相输入端提供软起动信号SS，该软起动信号SS具有电容器C2两端之间的电压，该电压随着电容器C2被恒流电路94充电而升高。误差放大器93将第一电压V1与参考电压Vr1和软起动信号SS中较低者之间的差放大，以产生放大信号S31。
在变换器电路92中，当接通电源时(当激活电源电路91时)，连接到外部端P2的电容器C2处于放电状态。因此，软起动信号SS所具有的电压是零伏(0V)。因此，变换器电路92产生0V的第一电压V1。随着电容器C2被从恒流电路94提供来的电流I1充电，软起动信号SS的电压逐渐从0V升高。在软起动信号SS的电压低于参考电压Vr1期间，变换器电路92根据软起动信号SS的电压与第一电压V1之间的差来控制晶体管T1和T2。因此，随着软起动信号SS的电压逐渐升高，变换器电路92根据软起动信号SS的电压逐渐升高第一电压V1。当软起动信号SS的电压超过参考电压Vr1时，变换器电路92根据参考电压Vr1与第一电压V1之间的差来控制晶体管T1和T2。因此，变换器电路92进行操作以利用参考电压Vr1控制第一电压V1，并将第一电压V1保持在固定电压。
如图10所示，电子设备100包括图9所示的半导体设备90(称为半导体设备90a，以和其他半导体设备区分开)和多个(在本实施例中是两个)半导体设备90b和90c。和半导体设备90a一样，半导体设备90b包括分别工作在第一电压V1b和第二电压V2的多个半导体电路(未示出)。和半导体设备90a一样，半导体设备90c也包括分别工作在第一电压V1b和第二电压V2的多个半导体电路(未示出)。在第三实施例中，半导体设备90a、90b和90c的内部电路41a所需的第一电压具有不同的值，分别由V1a、V1b和V1c表示。半导体设备90a、90b和90c的半导体电路41通过I/O电路41b彼此连接，以便彼此交换信号。半导体设备90b和90c中的每个都包括与半导体设备90a的电源电路91类似的电源电路(未示出)，并且这些电源电路的外部端P2彼此连接。因此，向半导体设备90a、90b和90c中的每个提供软起动信号SS，所述软起动信号SS所具有的电压对应于连接到外部端P2的电容器C2的充电状态。因此，如图11所示，半导体设备90a、90b和90c的电源电路91与第一电压V1a、V1b和V1c同时地升高第二电压V2，并与第一电压V1a、V1b和V1c的升高成比例地升高第二电压V2。
电源电路91与提供到I/O电路41b的第一电压V1的升高成比例地升高提供到内部电路41a的第二电压V2。因此，稳定了从I/O电路41b提供到内部电路41a的输入门电路的信号的电压，并且防止了穿通电流的产生。半导体设备90a、90b和90c中每一个的电源电路91根据软起动信号SS来升高第一电压V1(V1a、V1b和V1c)，所述软起动信号SS的电压对应于电容器C2的充电状态。因此，在所有半导体设备90a、90b和90c中，第二电压V2同时升高。结果，第二电压V2以相同的定时被提供到半导体设备90a、90b和90c的I/O电路41b。因此，在任何I/O电路41b中都不产生闩锁现象。
第三实施例的半导体设备90具有以下优点。
电源电路91与提供到内部电路41a的第一电压V1的升高成比例地升高提供到I/O电路41b的第二电压V2。因此，稳定了从I/O电路41b提供到内部电路41a的输入门电路的信号的电压。从而，防止了穿通电流的产生。而且，半导体设备90a、90b和90c中每一个的电源电路91根据软起动信号SS来升高第一电压V1(V1a、V1b和V1c)，所述软起动信号SS的电压对应于电容器C2的充电状态。因此，在所有半导体设备90a、90b和90c中，第二电压V2同时升高。从而，在相同的定时将第二电压V2提供到半导体设备90a、90b和90c中的I/O电路41b。结果，防止了在半导体设备90a、90b和90c的I/O电路41b中产生闩锁现象。
对本领域技术人员来说很清楚的是，本发明可以以很多其他具体形式实现，而不会偏离本发明的精神和范围。尤其是应当理解到，本发明可以以下述形式实现。
如图12所示，在第三实施例中，可以向开关控制电路82的误差放大器84提供软起动信号SS，而非第一电压V1。
在上述实施例的每一个中，第一电压V1和第二电压V2可以根据需要修改。例如如图13所示，半导体集成电路设备110包括用于通过对输入电压Vin进行升压而产生第一电压V1的电源电路111。电源电路111包括具有晶体管T1和T2的变换器电路112，并且晶体管T1和T2之间的节点经由线圈L2接收输入电压Vin。输入电压Vin的升压电压(第一电压)V1产生在第一晶体管T1的源极处。
如图14所示，半导体集成电路设备120包括用于产生负电压的电源电路121。在此情况下，电源电路121具有变换器电路122，其中第二晶体管T2的源极连接到半导体电路41，并且负参考电压Vr31被提供到误差放大电路51的正相输入端。在电源电路121中，在第二晶体管T2的源极处产生负的第二电压V2。
如图15所示，半导体集成电路设备130包括半导体电路131和电源电路132。半导体电路131包括利用多个第一电源Va和Vb而工作的内部电路131a。电源电路132产生升压电压和负电压。电源电路132的变换器电路133包括串联连接的第一和第二晶体管T1和T2，以及串联连接的第三和第四晶体管T3和T4。第一晶体管T1是p沟道MOS晶体管，其源极连接到半导体电路131，漏极连接到第二晶体管T2的漏极，栅极连接到PWM控制电路134。PWM控制电路134以与PWM控制电路53相同的方式工作。第二晶体管T2是n沟道MOS晶体管，其源极连接到地GND，漏极连接到第一晶体管T1，栅极连接到PWM控制电路134。平滑电容器C1a连接在第一晶体管T1的源极和地GND之间。
第三晶体管T3是p沟道MOS晶体管，其源极用于接收输入电压Vin，漏极连接到第四晶体管T4，栅极连接到PWM控制电路134。第四晶体管T4是n沟道MOS晶体管，其源极连接到半导体电路41，漏极连接到第三晶体管T3，栅极连接到PWM控制电路134。平滑电容器C1b连接在第四晶体管T4的源极和地GND之间。
扼流线圈L2连接在第一和第二晶体管T1和T2的节点N1以及第三和第四晶体管T3和T4的节点N2之间。
电源电路132利用第一和第二晶体管T1和T2对输入电压Vin进行升压，并从第一晶体管T1的源极将升压电压Va提供到半导体电路131的内部电路131a。电源电路132还利用第三和第四晶体管T3和T4，从第四晶体管T4的源极将负电压Vb提供到半导体电路131的内部电路131a。
上述扼流线圈L2的连接与分别设置升压扼流线圈和负电压扼流线圈的情况相比，防止了电源电路132所占面积的扩大。
在以上实施例中，半导体电路和电源电路形成在单个半导体衬底上，以将半导体集成电路设备构造在单个芯片中。然而，半导体集成电路设备可以由多个芯片形成，这些芯片可以被合并在单个封装中。而且，半导体电路和电源电路可以由分开的芯片和封装分别形成，并可以通过将这些芯片或封装安装在印刷电路板上来形成半导体集成电路设备。当电源电路形成在单个半导体衬底上时，扼流线圈L1和平滑电容器C1优选地从外部连接到电路板。在此情况下，形成在半导体衬底上的设备(例如图4中实线所包围的元件)构成了DC-DC变换器的控制电路。而且，所述DC-DC变换器的控制电路可以由除了第一和第二晶体管T1和T2以外的设备形成。
所提出的示例和实施例应被认为是说明性而非限制性的，并且本发明不应局限于这里所给出的细节，而是可在所附权利要求书的范围及其等同物之内进行修改。

Claims (11)

1.一种电源电路(42)，利用输入电压(Vin)产生包括第一和第二电压在内的多个电压，所述电源电路包括：
变换器电路(43)，用于将所述输入电压变换成所述第一电压(V1)；
开关电路(44)，用于将所述输入电压作为所述第二电压(V2)而输出；以及
开关控制电路，该开关控制电路连接到所述变换器电路和所述开关电路，用于将所述第一电压与参考电压(Vr11)相比较，并基于该比较结果和通知信号来控制所述开关电路以导通或关断所述第二电压的输出，所述通知信号指示所述第一电压是否达到预定电压。
2.如权利要求1所述的电源电路，其中所述开关控制电路产生与所述第一电压和所述参考电压的比较结果相对应的信号(S11)。
3.如权利要求1所述的电源电路，其中所述开关控制电路包括：
第一比较器(61)，该第一比较器连接到所述变换器电路，用于将所述第一电压与所述参考电压(Vr11)相比较，以产生比较信号(S11)；
晶体管(T1)，该晶体管连接到所述第一比较器，用于响应于所述比较信号而产生通知信号；以及
第二比较器(62)，该第二比较器连接到所述晶体管和所述开关电路，用于将所述通知信号与另一参考电压(Vrr12)相比较，以产生用于控制所述开关电路的控制信号(S12)。
4.如权利要求1所述的电源电路，其中所述变换器电路是降压DC-DC变换器，用于对所述输入电压进行降压以产生所述第一电压。
5.如权利要求1所述的电源电路，其中所述变换器电路是升压DC-DC变换器，用于对所述输入电压进行升压以产生所述第一电压。
6.如权利要求1所述的电源电路，其中所述变换器电路是负电压DC-DC变换器，用于基于所述输入电压来产生负的第一电压。
7.如权利要求1所述的电源电路，其中所述变换器电路是DC-DC变换器，用于对所述输入电压进行升压以产生升压电压作为所述第一电压，并基于所述输入电压产生负的第三电压。
8.一种半导体集成电路设备，包括：
电源电路(42)，利用输入电压(Vin)来产生第一和第二电压，其中所述电源电路包括：
变换器电路，用于将所述输入电压变换成所述第一电压(V1)；
开关电路(44)，用于将所述输入电压作为所述第二电压(V2)而输出；和
开关控制电路(45)，该开关控制电路连接到所述变换器电路和所述开关电路，用于将所述第一电压与参考电压(Vr11)相比较，以基于该比较结果和通知信号(ST)来控制所述开关电路以导通或关断所述第二电压的输出，所述通知信号指示所述第一电压是否达到预定电压；以及
半导体电路(41)，该半导体电路连接到所述电源电路，用于接收所述第一和第二电压。
9.一种电子设备，包括：
多个电源电路，其中每个电源电路都利用输入电压(Vin)来产生第一和第二电压，其中所述每个电源电路包括：
变换器电路(43)，用于将所述输入电压变换成所述第一电压(V1)；
开关电路(44)，用于将所述输入电压作为所述第二电压(V2)而输出；和
开关控制电路(45)，该开关控制电路连接到所述变换器电路和所述开关电路，用于将所述第一电压与参考电压(Vr11)相比较，以基于该比较结果和通知信号(ST)来控制所述开关电路以导通或关断所述第二电压的输出，所述通知信号指示所述第一电压是否达到预定电压，所述通知信号被提供到所述每个电源电路。
10.一种电子设备，包括：
多个半导体集成电路设备，其中每个半导体集成电路设备都包括：
电源电路(42)，利用输入电压(Vin)来产生包括第一和第二电压在内的多个电压，所述电源电路包括：
变换器电路(43)，用于将所述输入电压变换成所述第一电压(V1)；
开关电路(44)，用于将所述输入电压作为所述第二电压(V2)而输出；和
开关控制电路(45)，该开关控制电路连接到所述变换器电路和所述开关电路，用于将所述第一电压与参考电压(Vr11)相比较，并基于该比较结果和通知信号(ST)来控制所述开关电路以导通或关断所述第二电压的输出，所述通知信号指示所述第一电压是否达到预定电压；以及
半导体电路(41)，该半导体电路连接到所述电源电路，用于接收所述第一和第二电压，所述通知信号被提供到所述每个半导体集成电路设备的电源电路。
11.一种用于控制电源电路的方法，所述电源电路包括用于将输入电压变换成第一电压的变换器电路和用于将所述输入电压作为第二电压而输出的开关电路，所述方法包括：
将所述第一电压与参考电压相比较；
提供指示所述第一电压是否达到预定电压的通知信号；以及
基于所述比较的结果和指示所述第一电压是否达到预定电压的所述通知信号来控制所述开关电路以导通或关断所述第二电压的输出。
CNB200510077623XA 2004-12-28 2005-06-17 用于向半导体集成电路设备提供多个电源电压的电源电路 Expired - Fee Related CN100525032C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2004379718A JP4328290B2 (ja) 2004-12-28 2004-12-28 電源回路、半導体集積回路装置、電子機器及び電源回路の制御方法
JP379718/2004 2004-12-28

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN2009101427963A Division CN101577491B (zh) 2004-12-28 2005-06-17 用于向半导体集成电路器件提供多个电源电压的电源电路

Publications (2)

Publication Number Publication Date
CN1797916A CN1797916A (zh) 2006-07-05
CN100525032C true CN100525032C (zh) 2009-08-05

Family

ID=36611196

Family Applications (2)

Application Number Title Priority Date Filing Date
CN2009101427963A Expired - Fee Related CN101577491B (zh) 2004-12-28 2005-06-17 用于向半导体集成电路器件提供多个电源电压的电源电路
CNB200510077623XA Expired - Fee Related CN100525032C (zh) 2004-12-28 2005-06-17 用于向半导体集成电路设备提供多个电源电压的电源电路

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN2009101427963A Expired - Fee Related CN101577491B (zh) 2004-12-28 2005-06-17 用于向半导体集成电路器件提供多个电源电压的电源电路

Country Status (4)

Country Link
US (1) US7928601B2 (zh)
JP (1) JP4328290B2 (zh)
CN (2) CN101577491B (zh)
TW (1) TWI295525B (zh)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4673046B2 (ja) * 2004-11-26 2011-04-20 ザインエレクトロニクス株式会社 スイッチング電源
JP4716895B2 (ja) * 2006-02-22 2011-07-06 富士通セミコンダクター株式会社 Ｄｃ−ｄｃコンバータ制御回路、ｄｃ−ｄｃコンバータおよびｄｃ−ｄｃコンバータ制御方法
JP5057350B2 (ja) * 2008-02-27 2012-10-24 パナソニック株式会社 半導体集積回路、およびこれを備えた各種装置
JP4387439B2 (ja) 2008-03-31 2009-12-16 株式会社東芝 光ディスク装置および電源供給方法
JP5512139B2 (ja) * 2009-01-30 2014-06-04 ラピスセミコンダクタ株式会社 半導体集積回路装置及び電源供給回路
KR101692868B1 (ko) * 2010-06-17 2017-01-18 학교법인 두원학원 병렬전원이 연결된 전동압축기용 인버터 및 그 구동 방법
JP5997456B2 (ja) * 2012-02-17 2016-09-28 学校法人慶應義塾 無線給電装置
CN104104248B (zh) * 2014-06-20 2016-10-12 郑州大学 双电源光伏逆变器及其控制方法
US10128738B2 (en) * 2016-07-08 2018-11-13 Infineon Technologies Ag Determination of entering and exiting safe mode
CN110071571A (zh) * 2019-04-12 2019-07-30 无锡龙翼智能科技有限公司 一种双路直流电源供电的驱动电路
TWI717838B (zh) * 2019-09-18 2021-02-01 宏碁股份有限公司 電源供應器
CN114552564B (zh) * 2022-04-27 2022-07-08 深圳市爱图仕影像器材有限公司 一种多通道供电切换电路和照明装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004129333A (ja) * 2002-09-30 2004-04-22 Seiko Epson Corp 電源回路及び電圧生成回路

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5999203U (ja) 1982-12-24 1984-07-05 株式会社東芝 電源供給回路
JPH01173809U (zh) 1988-05-12 1989-12-11
JP3157991B2 (ja) 1994-09-29 2001-04-23 京セラ株式会社 電源回路
JPH11143559A (ja) 1997-11-04 1999-05-28 Nec Corp 電源装置
JPH11353040A (ja) 1998-04-10 1999-12-24 Matsushita Electric Ind Co Ltd 電源装置
US6342737B1 (en) * 1998-11-10 2002-01-29 Lester R. Brodeur Binary demand feedback DC/DC converter
JP3696470B2 (ja) * 2000-02-22 2005-09-21 富士通株式会社 Ｄｃ−ｄｃ変換回路、電源選択回路、および機器装置
US6480367B2 (en) * 2001-01-09 2002-11-12 Winbond Electronics Corp. Dual-switching and dual-linear power controller chip
JP3872331B2 (ja) * 2001-03-07 2007-01-24 富士通株式会社 Ｄｃ−ｄｃコンバータ及び電源回路
TW564587B (en) 2001-09-27 2003-12-01 Tai-He Yang Charging circuit of charge/discharge apparatus for plural voltage difference power source
JP3905005B2 (ja) * 2002-09-18 2007-04-18 富士通株式会社 携帯型機器及び半導体集積回路装置
JP3688257B2 (ja) * 2002-09-27 2005-08-24 株式会社リコー 電源装置及び携帯電話器
JP3696588B2 (ja) * 2002-10-18 2005-09-21 株式会社日立製作所 電源装置
TW591862B (en) 2002-11-19 2004-06-11 Umax Data Systems Inc Multiple power module scanning device and operating method
TWI286872B (en) 2002-12-20 2007-09-11 Tyan Computer Corp Adjustable power supply device with multiple input voltage levels
JP3490711B2 (ja) 2003-01-14 2004-01-26 富士通株式会社 直流−直流変換制御回路および直流−直流変換装置
JP4080396B2 (ja) * 2003-08-08 2008-04-23 富士通株式会社 Ｄｃ／ｄｃコンバータ、半導体装置、電子機器、及びバッテリパック
TWI234339B (en) * 2004-03-25 2005-06-11 Richtek Techohnology Corp High-efficiency voltage transformer
JP2006187153A (ja) * 2004-12-28 2006-07-13 Fujitsu Ltd 半導体集積回路装置、半導体回路、ｄｃ−ｄｃコンバータ、ｄｃ−ｄｃコンバータの制御回路及びｄｃ−ｄｃコンバータの制御方法
JP4266012B2 (ja) * 2005-01-31 2009-05-20 富士通マイクロエレクトロニクス株式会社 Ｄｃ−ｄｃコンバータ及びｄｃ−ｄｃコンバータの制御回路
JP4347249B2 (ja) * 2005-03-31 2009-10-21 富士通マイクロエレクトロニクス株式会社 Ｄｃ−ｄｃコンバータ、ｄｃ−ｄｃコンバータの制御回路、及びｄｃ−ｄｃコンバータの制御方法
JP2007097326A (ja) * 2005-09-29 2007-04-12 Fujitsu Ltd Ｄｃ−ｄｃコンバータ、ｄｃ−ｄｃコンバータの制御回路及びｄｃ−ｄｃコンバータの制御方法
JP4440869B2 (ja) * 2005-10-25 2010-03-24 富士通マイクロエレクトロニクス株式会社 Ｄｃ−ｄｃコンバータ、ｄｃ−ｄｃコンバータの制御回路及びｄｃ−ｄｃコンバータの制御方法
JP4640985B2 (ja) * 2005-12-20 2011-03-02 富士通セミコンダクター株式会社 Ｄｃ−ｄｃコンバータの制御回路および制御方法
JP4753723B2 (ja) * 2006-01-09 2011-08-24 富士通セミコンダクター株式会社 Ｄｃ―ｄｃコンバータの制御回路及びその制御方法
JP4876624B2 (ja) * 2006-02-22 2012-02-15 富士通セミコンダクター株式会社 電源装置の制御回路、電源装置及びその制御方法
JP4887841B2 (ja) * 2006-03-06 2012-02-29 富士通セミコンダクター株式会社 Ｄｃ−ｄｃコンバータ制御回路、ｄｃ−ｄｃコンバータ、半導体装置およびｄｃ−ｄｃコンバータ制御方法
JP4899624B2 (ja) * 2006-05-11 2012-03-21 富士通セミコンダクター株式会社 Ｄｃ−ｄｃコンバータ及びｄｃ−ｄｃコンバータの制御回路

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004129333A (ja) * 2002-09-30 2004-04-22 Seiko Epson Corp 電源回路及び電圧生成回路

Also Published As

Publication number Publication date
CN101577491A (zh) 2009-11-11
US20060139828A1 (en) 2006-06-29
JP4328290B2 (ja) 2009-09-09
JP2006187152A (ja) 2006-07-13
US7928601B2 (en) 2011-04-19
CN101577491B (zh) 2012-03-28
TWI295525B (en) 2008-04-01
TW200623595A (en) 2006-07-01
CN1797916A (zh) 2006-07-05

Similar Documents

Publication Publication Date Title
CN100525032C (zh) 用于向半导体集成电路设备提供多个电源电压的电源电路
US9831780B2 (en) Buck-boost converter and method for controlling buck-boost converter
US8120338B2 (en) Dropper-type regulator
US8193793B2 (en) DC-DC converter
CN102594100B (zh) 用于驱动开关晶体管的系统和方法
CN106664020A (zh) 用于多相位降压转换器电路的共享式自举电容器及方法
US20040263231A1 (en) Reconfigurable topology for switching and charge pump negative polarity regulators
US20120293244A1 (en) Charge pump circuits and methods
US11349383B2 (en) Fault protection method used in multiphase switching converters with daisy chain configuration
EP3334024B1 (en) Voltage regulator having boost and charge pump functionality
JP2012134690A (ja) レベルシフト回路およびスイッチング電源装置
US6972973B2 (en) Voltage booster having noise reducing structure
US10075079B2 (en) Driver for low emission switching regulator
US10234881B1 (en) Digitally-assisted capless voltage regulator
US6998829B2 (en) Soft start precharge circuit for DC power supply
CN109845081B (zh) 用于dc/dc转换器的自举电路
US8207715B2 (en) Soft-start circuit and power supply circuit including same
JP5778688B2 (ja) 高耐圧反転型チャージポンプ
US10122258B2 (en) DC-DC converter with pull-up or pull-down current and associated control method
CN108336913B (zh) 半导体装置、电源装置、电子设备及电源装置的控制方法
US11949333B2 (en) Peak current limit management for high frequency buck converter
EP3200334A1 (en) Dc-dc converter and associated control method
JP2009110550A (ja) 電源回路、電子機器、半導体集積回路装置及び電源回路の制御方法
CN117833661A (zh) Buck型变换器及其上管驱动单元
CN117882286A (zh) Dc-dc转换器电路

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: FUJITSU MICROELECTRONICS CO., LTD.

Free format text: FORMER OWNER: FUJITSU LIMITED

Effective date: 20081024

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20081024

Address after: Tokyo, Japan

Applicant after: Fujitsu Microelectronics Ltd.

Address before: Kanagawa

Applicant before: Fujitsu Ltd.

C14 Grant of patent or utility model
GR01 Patent grant
C56 Change in the name or address of the patentee

Owner name: FUJITSU SEMICONDUCTORS CO., LTD

Free format text: FORMER NAME: FUJITSU MICROELECTRON CO., LTD.

CP03 Change of name, title or address

Address after: Kanagawa

Patentee after: Fujitsu Semiconductor Co., Ltd.

Address before: Tokyo, Japan

Patentee before: Fujitsu Microelectronics Ltd.

ASS Succession or assignment of patent right

Owner name: SUOSI FUTURE CO., LTD.

Free format text: FORMER OWNER: FUJITSU SEMICONDUCTOR CO., LTD.

Effective date: 20150513

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20150513

Address after: Kanagawa

Patentee after: Co., Ltd. Suo Si future

Address before: Kanagawa

Patentee before: Fujitsu Semiconductor Co., Ltd.

CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20090805

Termination date: 20210617