JP3490711B2 - 直流−直流変換制御回路および直流−直流変換装置 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は，各種電子機器など
の電源として用いられる直流−直流変換制御回路および
直流−直流変換装置に関する。

【０００２】いわゆるノートパソコン等の携帯型電子機
器においては，装置用の電源として電池が搭載されてい
るが，一般的に電池の電圧は放電が進むに従って低下し
ていくため，電子機器内部で使用する電圧を一定に保つ
ために直流−直流変換（以下，ＤＣ−ＤＣという）装置
により電池出力の定電圧化を計っている。

【０００３】また，電子機器内で使用する電圧は通常１
種類ではなく複数の電圧が必要とされており，装置が必
要とする電圧の種類と同数のＤＣ−ＤＣ装置が用意され
ている。

【０００４】ところで，電子機器内の電源として複数の
電源を使用している場合，各電源の投入・切断のシーケ
ンスを考慮しないと，半導体デバイスがラッチアップを
起こして焼損することがある。電源間の投入・切断シー
ケンスを制御するには，通常はシーケンス制御のための
論理回路を必要とするため，回路規模も大きく複雑な制
御回路を必要とする。

【０００５】本発明は，電源の投入・切断のシーケンス
を実現するに当って，特別な回路を必要とせずに簡単に
シーケンス制御を実現することを可能としたものであ
る。

【０００６】

【従来の技術】図１８は，一般的なノートパソコン等に
おける降圧型ＤＣ−ＤＣ装置の回路図である。

【０００７】図１８（Ａ）において，ＤＣ−ＤＣ制御回
路３０へ入力されるＯＮ信号は，ＤＣ−ＤＣの動作の開
始・停止を指示するための制御信号であり，ＯＮ信号が
Ｈｉｇｈ状態のときＤＣ−ＤＣは動作し，Ｌｏｗ状態の
とき停止する。

【０００８】Ｔｒ₃₁は，スイッチング用のメイン・トラ
ンジスタであり，ＤＣ−ＤＣ制御回路３０によりＯＮ／
ＯＦＦの制御が行われる。Ｌ₃₁は，電圧を変換するため
のチョークコイルであり，Ｄ₃₁は，メイン・トランジス
タＴｒ₃₁がＯＦＦである期間にチョークコイルＬ₃₁に蓄
えられたエネルギーを放出するためのフライホィール・
ダイオードである。Ｃ₃₁は，出力の平滑用コンデンサで
ある。Ｃ₃₂は，ＤＣ−ＤＣの動作開始時に，入力Ｖｉか
ら突入電流が流れるのを防止するソフトスタート制御用
のコンデンサである。

【０００９】図１８（Ｂ）は，図１８（Ａ）に示すＰＷ
Ｍ制御方式のＤＣ−ＤＣ制御回路３０の詳細を示す図で
ある。

【００１０】電源部３５は，外部からのＯＮ信号に従っ
て，この制御回路全体の電源の供給のＯＮ／ＯＦＦを制
御することで，制御回路全体のＯＮ／ＯＦＦ制御，言い
換えれば，ＤＣ−ＤＣのＯＮ／ＯＦＦの制御を行う。

【００１１】Ｒ₃₁／Ｒ₃₂は，ＤＣ−ＤＣの出力電圧Ｖｏ
₁ を分圧するための電圧分割抵抗であり，Ｖｏ₁ の電圧
が規格値のとき分割結果が基準電圧ｅ₁ と同じになるよ
うに設定される。抵抗Ｒ₃₁／Ｒ₃₂により分割された電圧
は，誤差増幅器３１の反転入力として加えられる。誤差
増幅器３１は，ＤＣ−ＤＣの出力電圧Ｖｏ₁ と基準電圧
ｅ₃₁との差を増幅するための増幅器である。

【００１２】ＰＷＭ比較器３３は，１つの反転入力と２
つの非反転入力を持つ電圧比較器で，誤差増幅器３１か
らの入力電圧に応じて出力パルス幅のＯＮ時間を制御す
る電圧パルス幅変換器である。三角波発振器３２からの
三角波の電圧を，誤差増幅器３１からの出力電圧とＳＳ
端子に接続されるコンデンサＣ₃₂に印加される電圧と比
較し，三角波の電圧が前記２つの入力電圧のいずれより
も低い期間のときＯＮ状態となり，ドライブ回路３４を
ＯＮさせ，これにより出力用のメイン・トランジスタＴ
ｒ₃₁をＯＮさせる。

【００１３】ドライブ回路３４は，メイン・トランジス
タＴｒ₃₁を駆動するための回路であり，ＰＷＭ比較器３
３の出力がＯＮである期間，メイン・トランジスタＴｒ
₃₁をドライブしてＯＮさせる。

【００１４】三角波発振器３２は，誤差増幅器３１の出
力電圧をＰＷＭ比較器３３でパルス幅に変換するための
変換用三角波を一定の周波数で発振させるための発振器
である。

【００１５】ＦＥＴ₃₁は，ＤＣ−ＤＣ停止時にソフトス
タート用コンデンサＣ₃₂の電荷を放電させて，その電位
を零ボルト（０Ｖ）に設定するためのクイック・スター
ト用スイッチ回路である。定電流回路ｉ₃₁は，スイッチ
回路ＦＥＴ₃₁がＯＦＦ時にソフトスタート用コンデンサ
Ｃ₃₂を充電して，一定の時間でコンデンサＣ₃₂の電位を
上昇させるための充電回路である。

【００１６】図１８において，ダイオードＤ₃₁は，メイ
ン・トランジスタＴｒ₃₁がＯＦＦの間，チョークコイル
Ｌ₃₁の電流経路を形成している。メイン・トランジスタ
Ｔｒ ₃₁は出力を一定電圧に保つように周波数によって
（ＰＷＭ制御によって）コントロールされ，スイッチン
グ動作を行っている。メイン・トランジスタＴｒ₃₁がＯ
Ｎしている間，スイッチング素子は飽和状態となり，Ｏ
ＦＦしている間は遮断状態となる。

【００１７】メイン・トランジスタＴｒ₃₁が導通してい
る間，入力電圧ＶｉはＬ₃₁／Ｃ₃₁回路に供給され，メイ
ン・トランジスタＴｒ₃₁がＯＦＦされると，チョークコ
イル（インダクタンス）Ｌ₃₁に蓄えられたエネルギー
は，ダイオードＤ₃₁を通して負荷に供給される。そし
て，平滑用コンデンサＣ₃₁は入力を平滑して出力電圧を
供給する。

【００１８】ここで，メイン・トランジスタＴｒ₃₁がＯ
Ｎの時間をＴ_ON，ＯＦＦの時間をＴ _OFF とすると，出力
電圧Ｖｏ₁ は次式で与えられる。

【００１９】Ｖｏ₁ ＝｛Ｔ_ON／（Ｔ_ON＋Ｔ_OFF ）｝×Ｖ
ｉ＝（Ｔ_ON／Ｔ）×Ｖｉ また，チョークコイルＬ₃₁に流れる電流は，メイン・ト
ランジスタＴｒ₃₁がＯＮの間は入力より出力に流れ，Ｏ
ＦＦの間は，ダイオードＤ₃₁を通して供給される。従っ
て，平均入力電流Ｉinは，出力電流Ｉo とメイン・トラ
ンジスタＴｒ₃₁のデューティとの積に等しく，以下の式
であらわされる。

【００２０】Ｉin＝（Ｔ_ON／Ｔ）×Ｉｏ 上式より，入力電圧の変動はデューティサイクルをコン
トロールすることにより補償できる。同様に負荷の変動
によりＶｏ₁ が変動を受けるときは，Ｖｏ₁ の電圧をセ
ンスしてデューティサイクルをコントロールすれば，Ｖ
ｏ₁ を一定に補償することが可能である。

【００２１】図１９は，図１８（Ｂ）に示すＤＣ−ＤＣ
制御回路３０の動作を説明するためのタイムチャートで
ある。

【００２２】説明を簡単にするために，最初に，図１８
（Ｂ）に示す回路においてソフトスタート用コンデンサ
Ｃ₃₂がないものとして動作を説明する。

【００２３】抵抗Ｒ₃₁，Ｒ₃₂により出力電圧Ｖｏ₁ を測
定して，その電圧を誤差増幅器３１により増幅し，ＰＷ
Ｍ比較器３３へと入力する。ＰＷＭ比較器３３には，三
角波発振器３２より三角波が加えられており，誤差増幅
器３１の出力電圧が大きくなるとＰＷＭ比較器３３の出
力パルス幅が大きくなる。一方，誤差増幅器３１の出力
電圧が小さくなると，ＰＷＭ比較器３３の出力パルス幅
も小さくなる。従って，Ｖｏ₁ の電位が低くなると基準
電圧との差が大きくなり誤差増幅器３１の出力電圧が高
くなるため，ＰＷＭ比較器３３の出力パルス幅が広くな
り，Ｔ_ONタイムが長くなる。Ｖｏ₁ の電位が高くなると
基準電圧との差が小さくなり，誤差増幅器３１の出力電
圧が低くなるためＰＷＭ比較器３３の出力パルス幅は狭
くなり，Ｔ_ONタイムが短くなる。

【００２４】これにより上式に示す通り，出力電圧が制
御される。

【００２５】このように，ＰＷＭ制御方式のＤＣ−ＤＣ
装置では，スイッチング用メイン・トランジスタＴｒ₃₁
のＯＮ／ＯＦＦ比（Ｔ_ONとＴ_OFF の比）を制御すること
により，出力電圧を制御することが可能となる。

【００２６】ところで，ＤＣ−ＤＣ起動時には出力電圧
Ｖｏ₁ は０Ｖであるため，入力電圧Ｖｉと出力電圧Ｖｏ
₁ との差が最大となり，誤差増幅器３１の出力電圧も最
大となる。誤差増幅器３１の出力電圧が最大となるた
め，ＰＷＭ比較器３３の出力パルス幅も最大となり，メ
イン・トランジスタＴｒ₃₁のＯＮ時間が最大となる。

【００２７】また，チョークコイルＬ₃₁に流れる最大電
流Ｉ_PEAKは，チョークコイルＬ₃₁のインダクタンスと入
力電圧Ｖｉと出力電圧Ｖｏ₁ ，および，メイン・スイッ
チング・トランジスタのＯＮ時間Ｔ_ONにより決まり，以
下のようになる。

【００２８】Ｉ_PEAK＝｛（Ｖｉ−Ｖｏ₁ ）／Ｌ｝×Ｔ_ON （Ｌ：チョークコイルのインダクタンス） 上式より，ＤＣ−ＤＣ起動時は出力電圧Ｖｏ₁ が０Ｖで
あるため，チョークコイルＬ₃₁に印加される電圧が最大
となると共に，メイン・トランジスタＴｒ₃₁のＯＮ時間
Ｔ_ONも最大となるため，チョークコイルＬ₃₁やメイン・
トランジスタＴｒ₃₁に過大な突入電流が発生することが
判る。

【００２９】これを防止するには，ＤＣ−ＤＣ起動時に
一時的にＴ_ONタイムを短くするような制御方法があり，
これをソフトスタートと呼ぶ。

【００３０】図１８（Ｂ）に示すように，コンデンサＣ
₃₂を追加することによりＤＣ−ＤＣの起動時には，ＰＷ
Ｍ比較器３３に入力される複数の非反転入力のうち，１
個の入力電圧を下げることで強制的にＴ_ONタイムを短く
して突入電流を防止する。

【００３１】ＰＷＭ比較器３３は，三角波発振器３２の
出力電圧値と，誤差増幅器３１の出力電圧値と，ソフト
スタート用コンデンサＣ₃₂の両端の電圧とを比較し，三
角波発振器３２の出力電圧値が，誤差増幅器３１の出力
電圧値とソフトスタート用コンデンサＣ₃₂の両端の電圧
値のいずれよりも低いときのみ，パルスを出力してスイ
ッチング用のメイン・トランジスタＴｒ₃₁をＯＮさせ
る。ＤＣ−ＤＣ起動時，誤差増幅器３１の出力電圧値は
最大であるが，ソフトスタート用コンデンサＣ₃₂の両端
の電圧値は概ね０Ｖに近いため，ＰＷＭ比較器３３の出
力パルス幅は，ソフトスタート用コンデンサＣ₃₂の両端
の電圧値で制御され，誤差増幅器３１の出力電圧値に制
御されない。その結果，ＰＷＭ比較器３３の出力パルス
幅は，非常に短くなる。

【００３２】上式で示したように，ＤＣ−ＤＣの出力電
圧が低くても，メイン・トランジスタＴｒ₃₁のＯＮ時間
Ｔ_ONタイムが短くなることで，チョークコイルＬ₃₁に流
入する電流値を制限することができる。ソフトスタート
用コンデンサＣ₃₂の両端の電圧は，定電流回路ｉ₃₁によ
り充電されるため，ＰＷＭ比較器３３の出力パルス幅は
ソフトスタート用コンデンサＣ₃₂の両端の電圧値の上昇
に従って徐々に広がるが，ＤＣ−ＤＣの出力電圧も徐々
に上昇しているため，チョークコイルＬ₃₁に流入する電
流値が大きくなることはない。

【００３３】そして，一定時間後にソフトスタート用コ
ンデンサＣ₃₂の両端の電圧値が誤差増幅器３１の出力電
圧以上になると，以後は誤差増幅器３１の出力電圧によ
り決まるパルス幅でＤＣ−ＤＣは制御される。

【００３４】このように，コンデンサＣ₃₂の充電時定数
に合わせて徐々にＴ_ONタイムを長くしていくことで，突
入電流を制御することができる。図１９は，以上の各回
路の出力波形の例を示している。

【００３５】以上述べたように，ＰＷＭ比較器３３の入
力として，誤差増幅器３１以外にもう一つの電圧を入力
して，ＰＷＭ比較器３３の出力であるパルスの幅を強制
的に狭くすることで，ＤＣ−ＤＣ起動時の突入電流を防
止することができる。

【００３６】次に，ＤＣ−ＤＣ起動時の出力電圧の立ち
上がり特性と負荷の関係について説明する。

【００３７】前述したように，メイン・トランジスタＴ
ｒ₃₁のＯＮ時間Ｔ_ONは，ＰＷＭ比較器３３に入力される
２つの非反転入力である誤差増幅器３１の出力電圧とソ
フトスタート用コンデンサＣ₃₂の電圧のうち，電圧の低
い方の入力により決まる。

【００３８】図２０は，ＰＷＭ比較器３３の入力波形の
例を示す図であり，この図における（Ａ），（Ｂ）は，
誤差増幅器３１の出力電圧，ソフトスタート用コンデン
サＣ ₃₂の電圧，三角波発振器３２の出力電圧との負荷に
応じたタイミング関係を示している。

【００３９】ＤＣ−ＤＣ装置を起動した瞬間ｔ₀ は，誤
差増幅器３１の出力電圧は最大であるのに対し，ソフト
スタート用コンデンサＣ₃₂の電圧は０Ｖであるため，ソ
フトスタート用コンデンサＣ₃₂の電圧値によってのみ，
メイン・トランジスタＴｒ₃₁のＯＮ時間Ｔ_ONが決まる。

【００４０】しかし，時間の経過と共にソフトスタート
用コンデンサＣ₃₂の電圧値は，コンデンサＣ₃₂の容量値
で決まる傾きで徐々に上昇していく。一方，誤差増幅器
３１の出力電圧もＤＣ−ＤＣの動作に伴ってＤＣ−ＤＣ
の出力電圧値が上昇するため，徐々に低下していく。こ
のため，ある時間経過後にはソフトスタート用コンデン
サＣ₃₂の電圧値が誤差増幅器３１の出力電圧値を越え
る。

【００４１】ソフトスタート用コンデンサＣ₃₂の電圧値
が誤差増幅器３１の出力電圧値を越えた時間以降，メイ
ン・トランジスタＴｒ₃₁のＯＮ時間Ｔ_ONは誤差増幅器３
１の出力電圧によって制御されることとなる。

【００４２】前述したように，ＤＣ−ＤＣの出力電圧
は， Ｖｏ₁ ＝｛Ｔ_ON／（Ｔ_ON＋Ｔ_OFF ）｝×Ｖｉ＝（Ｔ_ON／
Ｔ）×Ｖｉ で制御されるため，ソフトスタート用コンデンサＣ₃₂の
電圧値と誤差増幅器３１の出力電圧値がクロスした時間
が，ＤＣ−ＤＣの出力電圧が定格値に達した時間とな
る。

【００４３】このクロス・ポイントの時刻以前には，Ｄ
Ｃ−ＤＣの出力電圧に関係なくソフトスタート用コンデ
ンサＣ₃₂の電圧値のみで，スイッチング用メイン・トラ
ンジスタＴｒ₃₁のＯＮ時間が制御されるため，ＤＣ−Ｄ
Ｃの出力側に供給される電流値は略一定である。従っ
て，ＤＣ−ＤＣの負荷が軽いときは，ＤＣ−ＤＣの出力
電圧値Ｖｏ₁ は短時間ｔ₁ で上昇しようとするが，ＤＣ
−ＤＣの負荷が重いときには，ＤＣ−ＤＣの出力電圧値
Ｖｏ₁ が上昇するのにｔ₁ より遅い時刻のｔ₂ まで時間
がかかる。誤差増幅器３１の出力電圧は基準電圧値ｅ₁
とＤＣ−ＤＣの出力電圧値の差を増幅しているため，ク
ロス・ポイント時刻以前の時間におけるある時間ｔ_x で
の誤差増幅器３１の電圧値を比較すると，ＤＣ−ＤＣの
負荷が軽いほど誤差増幅器３１の出力電圧値は低いとこ
ろにあり，ＤＣ−ＤＣの負荷が重いほど誤差増幅器３１
の出力電圧値は高いところにある。

【００４４】言い換えれば，ＤＣ−ＤＣの負荷が軽いほ
どクロス・ポイントの時間が早く，ＤＣ−ＤＣの負荷が
重いほどクロス・ポイントの時間が遅くなる。これは，
クロス・ポイントの時間がＤＣ−ＤＣの出力電圧が定格
値に達する時間であるため，ＤＣ−ＤＣの立ち上がり特
性は，ＤＣ−ＤＣの負荷の軽重によって異なり，負荷が
軽いほど早く，負荷が重いほど遅くなることを意味して
いる。

【００４５】以上のことを図２１に従って説明すると，
時間Ｔ₀ にＯＮ信号がＨｉｇｈになるとＤＣ−ＤＣの電
源が投入される。ここで，ＤＣ−ＤＣの負荷が軽いと仮
定すると，ＤＣ−ＤＣの出力電圧が徐々に上昇し，時間
Ｔ₁ に規定の電圧値Ｖｏ₁ に達する。

【００４６】しかし，ＤＣ−ＤＣの負荷が重いと仮定す
ると，ＤＣ−ＤＣの出力電圧が徐々に上昇するが，負荷
が重いため時間Ｔ₁ にはまだ規定の電圧値Ｖｏ₁ に達せ
ず，ＤＣ−ＤＣの出力電圧が規定の出力電圧Ｖｏ₁ に達
するのに時間Ｔ₂ までかかることになる。

【００４７】次に，ＤＣ−ＤＣを停止させたときの出力
電圧の状況について，図２２に従って説明する。

【００４８】ＤＣ−ＤＣを停止させたときの出力電圧の
状況は，ＤＣ−ＤＣの負荷容量である平滑コンデンサＣ
₃₁に蓄えられた電荷が負荷によって放電される時間によ
り決まる。この様子を図２２で説明すると，時間Ｔ₀ に
ＯＮ信号がＨｉｇｈからＬｏｗになると，ＤＣ−ＤＣの
電源が切断される。ここで，ＤＣ−ＤＣの負荷が重いと
仮定すると，ＤＣ−ＤＣの出力電圧が徐々に低下し，時
間Ｔ₁ に全ての電荷が放電され０Ｖに達する。

【００４９】しかし，ＤＣ−ＤＣの負荷が軽いと仮定す
ると，ＤＣ−ＤＣの出力電圧が徐々に低下するが，負荷
が軽いため時間Ｔ₁ にはまだ全ての電荷が放電されな
い。このため出力電圧は０Ｖに達せず，ＤＣ−ＤＣの出
力電圧が０Ｖに達するのにＴ₁より遅いＴ₂ の時間まで
かかることになる。

【００５０】以上説明したように，従来方式ではＤＣ−
ＤＣの負荷が重いときは，ＰＷＭ比較器３１に接続され
るソフトスタート用コンデンサＣ₃₂にチャージされる電
圧に比例して，ＤＣ−ＤＣの出力電圧が上昇していくた
め，このコンデンサＣ₃₂の容量で決まる時定数に依存し
た立ち上がり特性となるが，ＤＣ−ＤＣの負荷が軽い場
合にはソフトスタート用コンデンサＣ₃₂で決まる時定数
より短い時間でＤＣ−ＤＣの出力電圧が上昇していくこ
ととなる。

【００５１】従って，従来のソフトスタート制御用の回
路は，ＤＣ−ＤＣへの突入電流を防止するための回路で
あり，ＤＣ−ＤＣ出力電圧の立ち上がり特性を制御する
機能は持っていなかったと言える。

【００５２】ところで，電子機器内の電源として複数の
電源を使用している場合，各電源の投入，切断のシーケ
ンスを考慮しないと，半導体デバイスがラッチアップを
起こして焼損することがある。前述したように，電源投
入時のＤＣ−ＤＣの出力電圧の立ち上がり特性はＤＣ−
ＤＣの負荷に依存しており，ソフトスタート制御用のコ
ンデンサの容量等で立ち上がり特性を制御することは不
可能であることを示した。

【００５３】従って，複数の電源間で投入シーケンスを
制御するには，シーケンス制御のための論理回路を必要
とする。

【００５４】図２３は，２個の電源，ＤＣ／ＤＣ−１０
とＤＣ／ＤＣ−２０との間で投入シーケンスを制御する
場合の回路例を示した図である。また，図２４は，図２
３の回路構成における出力電圧の立ち上がり特性を説明
する図である。

【００５５】ここで，ＤＣ／ＤＣ−１０およびＤＣ／Ｄ
Ｃ−２０は，図１８で説明したものと同じものであるの
で，この部分についての説明は省略し，ＤＣ／ＤＣ−１
０およびＤＣ／ＤＣ−２０の電源投入シーケンスを制御
している部分についてのみ説明する。

【００５６】図２３において，ＩＣ₃₁₁ はＤＣ／ＤＣ−
１０の出力電圧Ｖｏ₁ と基準電圧ｅ ₃₁₁ を比較するため
の電圧比較器であり，ＤＣ／ＤＣ−１０の出力電圧Ｖｏ
₁ が基準電圧ｅ₃₁₁ よりも高いときＨｉｇｈレベルを出
力し，そうでないときはＬｏｗレベルを出力する。同様
にＩＣ₃₁₂ もＤＣ／ＤＣ−２０の出力電圧Ｖｏ₂ と基準
電圧ｅ₃₁₂ を比較するための電圧比較器であり，ＤＣ／
ＤＣ−２０の出力電圧Ｖｏ₂ が基準電圧ｅ₃₁₂ よりも高
いときＨｉｇｈレベルを出力し，そうでないときはＬｏ
ｗレベルを出力する。

【００５７】ＯＲ₁₁はＤＣ−ＤＣのＯＮ／ＯＦＦを制御
するＯＮ信号と電圧比較器ＩＣ₃₁₂のいずれかの信号が
Ｈｉｇｈであるとき，ＤＣ／ＤＣ−１０にＨｉｇｈ信号
を送出してＤＣ／ＤＣ−１０の動作を開始させるための
オア回路である。ＡＮＤ₁₂はＤＣ−ＤＣのＯＮ信号とＩ
Ｃ₃₁₁ の両方の信号がＨｉｇｈであるとき，ＤＣ／ＤＣ
−２０にＨｉｇｈ信号を送出してＤＣ／ＤＣ−２０の動
作を開始させるためのアンド回路である。

【００５８】ＤＣ−ＤＣのＯＮ信号がＬｏｗ状態のと
き，ＤＣ／ＤＣ−１０およびＤＣ／ＤＣ−２０の両方は
停止しているため，電圧比較器ＩＣ₃₁₁ およびＩＣ₃₁₂
はＬｏｗを出力している。

【００５９】ＤＣ−ＤＣのＯＮ信号がＨｉｇｈ状態とな
りＤＣ−ＤＣの電源投入が指示されると，オア回路ＯＲ
₁₁は，電圧比較器ＩＣ₃₁₂ の出力レベルに依存せずにＤ
Ｃ／ＤＣ−１０に対してＨｉｇｈ信号を送出し，ＤＣ／
ＤＣ−１０の動作を開始させる。一方，アンド回路ＡＮ
Ｄ₁₂は電圧比較器ＩＣ₃₁₁ の出力がＬｏｗレベルのた
め，ＤＣ／ＤＣ−２０に対してＬｏｗレベルを出力し続
ける。そのため，ＤＣ／ＤＣ−２０は停止状態のままに
いる。この結果，ＤＣ／ＤＣ−１０のほうだけに電源が
投入されることとなる。

【００６０】ＤＣ／ＤＣ−１０の電源投入シーケンスが
終了して，Ｖｏ₁ が基準電圧ｅ₃₁₁の電圧値以上の値と
なると，電圧比較器ＩＣ₃₁₁ はＨｉｇｈレベルを出力す
る。電圧比較器ＩＣ₃₁₁ の出力がＨｉｇｈレベルとなる
と，アンド回路ＡＮＤ₁₂の出力もＨｉｇｈレベルを出力
することとなり，ＤＣ／ＤＣ−２０の動作を開始させ
る。

【００６１】ＤＣ／ＤＣ−２０の電源投入シーケンスが
終了して，Ｖｏ₂ が基準電圧ｅ₃₁₂の電圧値以上の値と
なると，電圧比較器ＩＣ₃₁₂ はＨｉｇｈレベルを出力す
る。オア回路ＯＲ₁₁はＤＣ−ＤＣのＯＮ信号と電圧比較
器ＩＣ₃₁₂ のいずれかの信号がＨｉｇｈレベルのとき，
ＤＣ／ＤＣ−１０に対してＨｉｇｈ信号を送出するた
め，引続きＨｉｇｈレベル信号を出力し続ける。従っ
て，以後ＤＣ−ＤＣのＯＮ信号がＨｉｇｈ状態のとき，
ＤＣ／ＤＣ−１０およびＤＣ／ＤＣ−２０の両方は動作
を継続する。このため，電圧比較器ＩＣ₃₁₁ およびＩＣ
₃₁₂ はＨｉｇｈを出力し続ける。

【００６２】次に，上記状態においてＤＣ−ＤＣのＯＮ
信号がＬｏｗ状態となり，ＤＣ−ＤＣの電源切断が指示
されると，アンド回路ＡＮＤ₁₂は，ＤＣ／ＤＣ−２０に
対してＬｏｗ信号を出力することとなり，ＤＣ／ＤＣ−
２０に対して停止を指示する。一方，オア回路ＯＲ
₁₁は，ＤＣ−ＤＣのＯＮ信号がＬｏｗ状態となっても，
電圧比較器ＩＣ₃₁₂ の信号がＨｉｇｈレベルを送出して
いる間はＤＣ／ＤＣ−１０に対してＨｉｇｈ信号を出力
し続けることとなり，ＤＣ／ＤＣ−１０を動作状態に維
持する。その結果，ＤＣ／ＤＣ−２０のほうだけ電源が
切断されることとなる。

【００６３】ＤＣ／ＤＣ−２０の電源切断シーケンスが
終了して，Ｖｏ₂ が基準電圧ｅ₃₁₂の電圧値以下の値と
なると，電圧比較器ＩＣ₃₁₂ はＬｏｗレベルを出力す
る。電圧比較器ＩＣ₃₁₂ の出力がＬｏｗレベルになる
と，オア回路ＯＲ₁₁も初めてＬｏｗレベルを出力するこ
ととなり，ＤＣ／ＤＣ−１０の動作を停止させる。ＤＣ
／ＤＣ−１０の電源切断シーケンスが終了して，Ｖｏ₁
が基準電圧ｅ₃₁₁ の電圧値以下の値となると，電圧比較
器ＩＣ₃₁₁ はＬｏｗレベルを出力する。アンド回路ＡＮ
Ｄ₁₂は，ＤＣ−ＤＣのＯＮ信号と電圧比較器ＩＣ₃₁₂ の
いずれかの信号がＬｏｗレベルのときＤＣ／ＤＣ−２０
に対してＬｏｗ信号を送出するため，引続きＬｏｗレベ
ル信号を出力し続ける。従って，以後ＤＣ−ＤＣのＯＮ
信号がＬｏｗ状態のとき，ＤＣ／ＤＣ−１０およびＤＣ
／ＤＣ−２０の両方は停止している。このため，電圧比
較器ＩＣ₃₁₁ およびＩＣ₃₁₂ の出力は，Ｌｏｗ状態のま
まとなる。

【００６４】以上のことを図２４を参照して説明する
と，時間Ｔ₀ にＯＮ信号がＨｉｇｈになると，ＤＣ／Ｄ
Ｃ−１０の電源が投入され出力電圧が徐々に上昇し，時
間Ｔ₁に規定の電圧値Ｖｏ₁ に達する。ＤＣ／ＤＣ−１
０の出力電圧が規定値に達するまでは，アンド回路ＡＮ
Ｄ₁₂によりＤＣ／ＤＣ−２０の電源の投入は抑止され
る。

【００６５】ＤＣ／ＤＣ−１０の電圧が時間Ｔ₁ に規定
の電圧値Ｖｏ₁ に達すると，アンド回路ＡＮＤ₁₂により
ＤＣ／ＤＣ−２０の電源投入が許可され，ＤＣ／ＤＣ−
２０の出力電圧が徐々に上昇し，時間Ｔ₂ に規定の電圧
値Ｖｏ₂ に達する。これにより，ＤＣ／ＤＣ−１０とＤ
Ｃ／ＤＣ−２０の電源投入時の出力電圧の順序制御が行
われる。

【００６６】電源停止時には，時間Ｔ₃ にＯＮ信号がＬ
ｏｗになるとアンド回路ＡＮＤ₁₂によりＤＣ／ＤＣ−２
０の電源切断が指示され，出力電圧が徐々に下降し，時
間Ｔ ₄ に０Ｖになる。この間，ＤＣ／ＤＣ−１０の電源
切断は，ＤＣ／ＤＣ−２０の出力電圧が０Ｖになるまで
は，オア回路ＯＲ₁₁により抑止される。

【００６７】ＤＣ／ＤＣ−２０の電圧が時間Ｔ₄ に０Ｖ
になると，オア回路ＯＲ₁₁によりＤＣ／ＤＣ−１０の電
源切断が許可され，出力電圧が徐々に下降して時間Ｔ₅
に０Ｖになる。これにより，ＤＣ／ＤＣ−１０とＤＣ／
ＤＣ−２０の電源切断時の順序制御が行われる。

【００６８】以上説明したように，ＤＣ／ＤＣ−１０と
ＤＣ／ＤＣ−２０のＯＮ／ＯＦＦ制御回路部に，図２３
に示すような外部論理回路を接続することで，電源投入
時には，最初にＤＣ／ＤＣ−１０，次にＤＣ／ＤＣ−２
０の順で電源を投入し，電源切断時には，最初にＤＣ／
ＤＣ−２０，次にＤＣ／ＤＣ−１０の順で切断すること
ができる。

【００６９】しかし，図２３に示す回路のように電源投
入シーケンスを制御するための専用のロジック回路とし
て，ＡＮＤ₁₂／ＯＲ₁₁／ＩＣ₃₁₁ ／ＩＣ₃₁₂ ／ｅ₃₁₁ ／
ｅ_{31 2} を必要とし，また，ここには図示してないがこれ
らのロジック回路用の別の電源を必要とし，ＤＣ／ＤＣ
−１０とＤＣ／ＤＣ−２０だけでは相互の電源投入シー
ケンスを制御することが不可能な構成になっている。

【００７０】図２５は，２個の電源，ＤＣ／ＤＣ−３０
とＤＣ／ＤＣ−４０の両方を同時に投入する場合の回路
例を示した図である。図２６は，図２５の回路構成にお
ける出力電圧の立ち上がり特性を説明する図である。

【００７１】ここでＤＣ／ＤＣ−３０およびＤＣ／ＤＣ
−４０は，図１８で説明したものと同じものであるの
で，この部分についての説明は省略する。

【００７２】図２５では，ＤＣ／ＤＣ−３０とＤＣ／Ｄ
Ｃ−４０の両方の電源を同時に投入するために，ＤＣ−
ＤＣのＯＮ／ＯＦＦを制御するＯＮ信号がＤＣ／ＤＣ−
３０とＤＣ／ＤＣ−４０の両方に共通に接続される。

【００７３】ＤＣ−ＤＣのＯＮ／ＯＦＦを制御するＯＮ
信号がＬｏｗ状態のとき，ＤＣ／ＤＣ−３０とＤＣ／Ｄ
Ｃ−４０の両方は停止状態である。ＤＣ−ＤＣのＯＮ信
号がＬｏｗ状態からＨｉｇｈ状態に変化すると，ＤＣ／
ＤＣ−３０およびＤＣ／ＤＣ−４０は，同時に電源投入
シーケンスに入る。しかし，既に図１８ないし図２０で
説明したように，ＤＣ／ＤＣ−３０の出力電圧Ｖｏ₁ お
よびＤＣ／ＤＣ−４０の出力電圧Ｖｏ₂ の立ち上がり特
性は，各々の負荷に依存しており，同時に立ち上がる保
証はない。

【００７４】上記のことを図２６で説明する。時間Ｔ₀
にＯＮ信号がＨｉｇｈになるとＤＣ／ＤＣ−３０および
ＤＣ／ＤＣ−４０の両方の電源が投入される。ここで，
ＤＣ／ＤＣ−３０側の負荷が重く，ＤＣ／ＤＣ−４０側
の負荷が軽いと仮定すると，ＤＣ／ＤＣ−４０の出力電
圧が徐々に上昇し，時間Ｔ₁ に規定の電圧値Ｖｏ₂ に達
する。しかし，ＤＣ／ＤＣ−４０側の負荷は重いため時
間Ｔ₁ にはまだ規定の電圧値Ｖｏ₁ に達せず，ＤＣ／Ｄ
Ｃ−３０が規定の出力電圧Ｖｏ₁ に達するのは時間Ｔ₂
である。

【００７５】以上説明したように，複数のＤＣ−ＤＣを
同時に電源投入する場合，従来方式では，各々のＤＣ−
ＤＣの出力電圧の立ち上がり特性は，各々のＤＣ−ＤＣ
に接続されている負荷の軽重に依存する。このため，そ
の立ち上がり特性を制御することが不可能であり，複数
電源で動作するシステムにおいては，半導体デバイスの
ラッチアップによる焼損の危険性があった。また，ＤＣ
−ＤＣ停止時にも同様の危険性があった。

【００７６】

【発明が解決しようとする課題】電子機器内の電源とし
て複数の電源を使用している場合，各電源の投入・切断
のシーケンスを考慮しないと，半導体デバイスがラッチ
アップを起こして焼損することがある。電源間の投入・
切断シーケンスを制御する場合，従来方式では，シーケ
ンス制御のための論理回路が必要になるため，回路規模
も大きく複雑な制御回路が必要になるという問題があっ
た。

【００７７】本発明は，電源の投入・切断のシーケンス
を実現するに当って，特別な回路を必要とせずに，簡単
にシーケンス制御を実現できるようにする手段を提供す
ることを目的とする。

【００７８】

【課題を解決するための手段】そこで，本発明において
は上記問題点に鑑み，電子機器内の電源として複数の電
源を使用している装置において，複数のＰＷＭ制御方式
のＤＣ−ＤＣ装置間の電源の投入・切断のシーケンスを
実現するにあたって，電圧制御用誤差増幅器に複数の基
準電圧を入力可能とし，電源投入時の出力電圧立ち上が
り特性が負荷に依存しないようにしたことを最も主要な
特徴とする。

【００７９】すなわち，本発明は，ＰＷＭ制御方式のＤ
Ｃ−ＤＣ制御回路において，ソフトスタート用コンデン
サ回路の接続方式を工夫することで，ＤＣ−ＤＣの負荷
に依存せずに出力電圧の立ち上がり特性を制御できるよ
うにしたものである。

【００８０】従来のソフトスタート制御方式では，最大
負荷を想定してしか設計できないため，負荷が軽い場合
には出力電圧の立ち上がりが早くなり，そのため，ソフ
トスタート制御方式だけでＤＣ−ＤＣの出力電圧の立ち
上がりシーケンスを制御することは難しかった。しか
し，本発明によれば，複数の電圧を生成するＰＷＭ制御
方式のＤＣ−ＤＣにおいて，ソフトスタート用コンデン
サ回路の定数変更だけで，ＤＣ−ＤＣの負荷に依存せず
電源投入時の投入シーケンスを制御することが可能とな
る。

【００８１】また，ＤＣ−ＤＣの停止時に，負荷容量と
負荷の軽重により出力電圧が零ボルト（０Ｖ）になるま
でには時間差がある。このときも電源のシーケンスが守
られていないと半導体デバイスがラッチアップを起こし
てしまう。全ての電荷が放電しデバイスのラッチアップ
状態が解除される前に次の電源投入シーケンスが始まる
と，ラッチアップによるデバイスの焼損が発生する危険
がある。

【００８２】そこで，本発明は，ＤＣ−ＤＣ停止時に同
期整流用トランジスタ（ＦＥＴ）を強制的にＯＮ状態と
して，負荷容量を放電させることにより複数の電源間で
ＯＦＦタイムが異なる問題を回避する。

【００８３】 図１は，本発明の原理説明図，図２は，
本発明の関連技術の説明図である。

【００８４】図１において，１０はパルス幅変調（ＰＷ
Ｍ）制御方式による直流−直流変換の制御を行う直流−
直流変換（ＤＣ−ＤＣ）制御回路，１１は電圧制御用の
誤差増幅器，１２は三角波を発振する三角波発振器，１
３は誤差増幅器１１と三角波発振器１２の出力電圧を比
較するパルス幅変調制御のためのＰＷＭ比較器，１４は
スイッチング用のメイン・トランジスタを駆動するドラ
イブ回路，１５はソフトスタート用コンデンサ，１６，
１７は誤差増幅器１１に基準電圧を入力するための基準
電圧回路，１８はＤＣ−ＤＣ停止時に強制的に負荷容量
を放電させる負荷容量放電回路，ＤＳＣＨＧは負荷容量
放電の有効／無効を制御する信号を表す。

【００８５】また，第２図において，２０は同期整流方
式の直流−直流変換（ＤＣ−ＤＣ）制御回路，２１は電
圧制御用の誤差増幅器，２２は三角波を発振する三角波
発振器，２３は誤差増幅器２１と三角波発振器２２の出
力電圧を比較するパルス幅変調制御のためのＰＷＭ比較
器，２４はスイッチング用メイン・トランジスタＴｒ ₂₁
を駆動するドライブ回路，２５は同期整流制御回路，２
６は同期整流用トランジスタＴｒ₂₂を駆動するドライブ
回路，２７はＤＣ−ＤＣ停止時に負荷容量の放電の制御
を行う負荷容量放電制御回路を表す。

【００８６】第１の発明は，直流−直流変換制御回路１
０の誤差増幅器１１に，直流−直流変換結果の出力電圧
から得られる電圧の信号を入力する第１の入力部１１１
と，所定の基準電圧を加えるための第２の入力部１１２
と，電源投入時にソフトスタート用信号として使用する
基準電圧を加えるための第３の入力部１１３とを設け，
第１の入力部１１１からの入力信号と第２の入力部１１
２および第３の入力部１１３からの入力信号のうち低電
位側の入力信号との誤差を増幅してＰＷＭ比較器１３に
入力し，電圧制御を行うことを特徴とする。

【００８７】これにより，ＤＣ−ＤＣの電源投入時の立
ち上がり特性を負荷の軽重に依存しないようにすること
ができる。

【００８８】第２の発明は，直流−直流変換制御回路１
０を用いた直流−直流変換装置であって，誤差増幅器１
１の第３の入力部１１３への基準電圧入力に基準電圧回
路１６を介してソフトスタート用コンデンサ１５を接続
し，第３の入力部１１３への基準電圧を定格電圧まで連
続的に変化させるようにしたことを特徴とする。

【００８９】基準電圧を定格電圧まで連続的に変化させ
ることにより，出力電圧のオーバー・シュート発生を抑
止することができる。

【００９０】第３の発明は，複数の電源としての直流−
直流変換を行う直流−直流変換装置において，直流−直
流変換制御回路１０を複数備え，これらの各誤差増幅器
１１の第３の入力部１１３への基準電圧入力にそれぞれ
ソフトスタート用コンデンサ１５を接続し，これらの各
ソフトスタート用コンデンサ１５間の容量値を変えるこ
とにより，複数の電源間の投入シーケンスを制御するこ
とを特徴とする。

【００９１】各ソフトスタート用コンデンサ１５の容量
値を変えるだけで，電源投入シーケンス制御用の専用ロ
ジック回路を用いることなく，簡単に電源投入シーケン
スを制御することが可能になる。

【００９２】 本発明において，さらに切断シーケンス
の問題を解決するために，例えば図２に示すような同期
整流用トランジスタＴｒ₂₂を備えた降圧型直流−直流変
換装置において，ＤＣ−ＤＣ停止時に同期整流用トラン
ジスタＴｒ₂₂を強制的にＯＮさせることにより，直流−
直流変換結果の出力電圧を強制的に零ボルトにする負荷
容量放電制御回路２７を設けることもできる。

【００９３】ＤＣ−ＤＣ停止時に同期整流用トランジス
タＴｒ₂₂を強制的にＯＮさせることにより，同期整流方
式の複数の電源間でＯＦＦタイムを同一にすることが可
能になる。

【００９４】

【発明の実施の形態】以下，図面を用いて本発明の実施
の形態について説明する。

【００９５】図３は，本発明によるＰＭＷ制御方式の直
流−直流変換装置の例を示す図である。

【００９６】図３（Ａ）に示す装置全体の構成は，図１
８（Ａ）で説明した従来方式によるＰＷＭ制御方式のＤ
Ｃ−ＤＣと同じであり，特に異なるところはなく，従来
方式と違うのは直流−直流変換（ＤＣ−ＤＣ）制御回路
１００の部分である。

【００９７】従って，図３（Ａ）の構成についてはここ
では説明を省略し，図３（Ｂ）に示す直流−直流変換
（ＤＣ−ＤＣ）制御回路１００の部分について詳細に説
明する。

【００９８】図３（Ｂ）において，電源部１９は外部か
らのＯＮ信号に従って，制御回路全体に対する電源の供
給のＯＮ／ＯＦＦを制御することで，制御回路全体のＯ
Ｎ／ＯＦＦ制御（言い換えれば，ＤＣ−ＤＣのＯＮ／Ｏ
ＦＦ制御）を行う部分である。誤差増幅器１１は，ＤＣ
−ＤＣの出力電圧と複数の基準電圧との差を増幅するた
めの増幅器である。三角波発振器１２は，誤差増幅器１
１の出力電圧をＰＷＭ比較器１３でパルス幅に変換する
ための変換用三角波を一定の周波数で発振させるための
発振器である。

【００９９】ＰＷＭ比較器１３は，誤差増幅器１１の出
力と三角波発振器１２の出力を比較する電圧比較器であ
って，入力電圧に応じて出力パルス幅のＯＮ時間を制御
する電圧パルス幅変換器である。三角波発振器１２から
の三角波の電圧を誤差増幅器１１からの出力電圧と比較
し，三角波の電圧が誤差増幅器１１の出力電圧より低い
ときＰＷＭ比較器１３の出力がＯＮとなり，ドライブ回
路１４を介してスイッチング用メイン・トランジスタＴ
ｒ₁₁をＯＮさせる。

【０１００】ドライブ回路１４は，スイッチング用メイ
ン・トランジスタＴｒ₁₁を駆動するための駆動回路（Ｄ
ｒｉｖｅｒ）であり，ＰＷＭ比較器１３の出力がＯＮで
ある期間，メイン・トランジスタＴｒ₁₁をドライブして
ＯＮさせる。

【０１０１】ＦＥＴ₁ はＤＣ−ＤＣ停止時にソフトスタ
ート用コンデンサ（Ｃ₁₂）１５の電荷を放電させてその
電位を０Ｖに設定するためのクイック・スタート用スイ
ッチ回路である。定電流回路ｉ₁ は，スイッチ回路ＦＥ
Ｔ₁ がＯＦＦ時にソフトスタート用コンデンサＣ₁₂を充
電して，一定の時間でソフトスタート用コンデンサＣ ₁₂
の電位を上昇させるための充電回路である。

【０１０２】図１８（Ｂ）の従来方式の制御回路と図３
（Ｂ）に示す本方式による制御回路とは，ほとんど同じ
構成である。異なるのはソフトスタート用コンデンサＣ
₁₂／Ｃ₃₂が，図１８（Ｂ）の従来方式ではＰＷＭ比較器
３３の非反転入力に接続されているのに対し，図３
（Ｂ）の本方式では電圧制御用誤差増幅器１１の非反転
入力に基準電圧ｅ₁ と同様に接続されていることであ
る。

【０１０３】図３（Ｂ）において，誤差増幅器１１は，
抵抗Ｒ₁ ／Ｒ₂ によって分圧された電圧（ＤＣ−ＤＣの
出力電圧Ｖｏ₁ ＝ＦＢ）と，基準電圧ｅ₁ とソフトスタ
ート用コンデンサＣ₁₂の電圧のうちの低い方の電圧値と
の差を増幅して，その出力をＰＷＭ比較器１３へと出力
する。

【０１０４】ＤＣ−ＤＣのＯＮ／ＯＦＦを制御するＯＮ
信号がＬｏｗ状態であるとき，電源部１９は，制御回路
全体を停止状態にすると共に，スイッチ回路ＦＥＴ₁ を
ＯＮとして，ソフトスタート用コンデンサＣ₁₂の電圧を
０Ｖ状態にする。ＤＣ−ＤＣのＯＮ信号がＨｉｇｈ状態
となり，ＤＣ−ＤＣの電源投入が指示されると，制御回
路内の電源がＯＮ状態となり，制御回路全体を動作させ
ると共にスイッチ回路ＦＥＴ₁ をＯＦＦとする。制御回
路が動作を開始すると，定電流回路ｉ₁ によりソフトス
タート用コンデンサＣ₁₂の充電が開始され，ソフトスタ
ート用コンデンサＣ₁₂の電位が０Ｖから徐々に上昇し，
ソフトスタート用コンデンサＣ₁₂の容量値と定電流回路
ｉ₁ による充電電流値との時定数で決まる時間後に，ソ
フトスタート用コンデンサＣ₁₂の電位が誤差増幅器１１
の基準電圧ｅ₁ と同じ電位に達する。

【０１０５】誤差増幅器１１は，第１の入力部１１１か
らの反転入力の電圧と，第２および第３の入力部からの
複数の非反転入力の電圧のうち，最も低い電圧との差を
増幅し，その結果をＰＷＭ比較器１３へ出力する。従っ
て，誤差増幅器１１は，ソフトスタート用コンデンサＣ
₁₂の電位が基準電圧ｅ₁ より低いときは，ＤＣ−ＤＣの
出力電圧Ｖｏ₁ とソフトスタート用コンデンサＣ₁₂の電
圧差を増幅してＰＷＭ比較器１３の入力とするが，ソフ
トスタート用コンデンサＣ₁₂の電位が基準電圧ｅ₁ より
高いときは，ＤＣ−ＤＣの出力電圧Ｖｏ₁ と基準電圧ｅ
₁ の電圧差を増幅してＰＷＭ比較器１３の入力とする。

【０１０６】図４は，図３に示す誤差増幅器１１の構成
例を示す。

【０１０７】比較器１１４は，第２および第３の入力部
１１２，１１３からの入力Ａ，Ｂを比較し，低いほうの
電圧をそのままＱとして出力する。例えば，Ａ＝５Ｖ，
Ｂ＝３Ｖであった場合には，Ｑには３Ｖが出力される。
差動増幅器１１５は，第１の入力部１１１からの反転入
力の電圧Ｒと，比較器１１４の出力電圧Ｑとを入力し，
（Ｑ−Ｒ）×Ｘ倍の電圧をＺに出力する。この出力Ｚが
誤差増幅器１１の出力となり，図３に示すＰＷＭ比較器
１３の入力となる。

【０１０８】本方式では，ＤＣ−ＤＣの出力電圧を決め
る基準電圧値を徐々に上昇させ，一定時間後に正規の電
圧値を出力するように制御するため，ＤＣ−ＤＣの出力
電圧はＤＣ−ＤＣの負荷に依存せず，ソフトスタート用
コンデンサＣ₁₂の容量で決まる時定数により制御される
こととなる。言い換えれば，ソフトスタート用コンデン
サＣ₁₂の容量値を小さくすればＤＣ−ＤＣの出力電圧立
ち上がり時間が早くなり，容量値を大きくすればＤＣ−
ＤＣの出力電圧立ち上がり時間を遅くできるため，ソフ
トスタート用コンデンサＣ₁₂の容量値により自由にＤＣ
−ＤＣの出力電圧立ち上がり特性を制御することが可能
となる。

【０１０９】また，従来方式では，ＤＣ−ＤＣ制御回路
の誤差増幅器は起動開始直後から出力電圧Ｖｏ₁ を基準
電圧値まで上昇させるように動作する結果，誤差増幅器
の出力電圧として大きな値を出力するためにＰＷＭ比較
器の出力パルス幅は最大となり突入電流の発生の原因と
なる。

【０１１０】さらに，出力電圧を０Ｖから定格電圧まで
急激に立ち上げるため，出力電圧オーバー・シュートが
発生し易い。

【０１１１】しかし，本方式によるＤＣ−ＤＣ制御回路
１００では，ＤＣ−ＤＣの起動直後の誤差増幅器１１は
出力電圧として０Ｖを要求しているため，誤差増幅器１
１の出力電圧は最低値となり，スイッチング用メイン・
トランジスタＴｒ₁₁のＯＮタイムは最小となり入力から
の電流の突入を防止する。その後，時間と共に徐々に出
力電圧を上昇させ，一定時間をかけて基準電圧値まで上
昇させていくため，突入電流が発生することがなく，出
力電圧の急激な立ち上がりが存在しないため出力電圧の
オーバー・シュート発生も抑制される。

【０１１２】上記のことを図５で説明すると，時間Ｔ₀
にＯＮ信号がＨｉｇｈになるとＤＣ−ＤＣの動作が開始
し，ソフトスタート用コンデンサＣ₁₂の両端の電圧が０
Ｖから徐々に上昇し，時間Ｔ₁ に基準電圧ｅ₁ の値にな
る。

【０１１３】それにつれてＤＣ−ＤＣの出力電圧も０Ｖ
から徐々に上昇していき，時間Ｔ₁に規定電圧Ｖｏ₁ に
なる。このとき，ＤＣ−ＤＣの出力電圧値が時間Ｔ₀ に
０Ｖが指示され，時間Ｔ₁ にＶｏ₁ になるように指示さ
れる。すなわち，誤差増幅器１１は，時間Ｔ₀ から時間
Ｔ₁ までは，ソフトスタート用コンデンサＣ₁₂の電圧と
ＤＣ−ＤＣの出力電圧を分圧した値（ＦＢの分割電圧）
との差を増幅して，ＰＷＭ比較器１３に出力し，時間Ｔ
₁ 以降は，基準電圧ｅ₁ とＦＢの分割電圧との差を増幅
して，ＰＷＭ比較器１３に出力する。

【０１１４】図６は，ＰＷＭ比較器１３の動作を説明す
る図である。

【０１１５】ＰＷＭ比較器１３は，図６に示すように，
誤差増幅器１１の出力が三角波発振器１２の出力より大
きいときにＨｉｇｈを出力し，誤差増幅器１１の出力が
三角波発振器１２の出力より小さいときにＬｏｗを出力
する。誤差増幅器１１の出力は，上述のようにＤＣ−Ｄ
Ｃの出力電圧値がＶｏ₁ になるまで，ソフトスタート用
コンデンサＣ₁₂の電圧を基準電圧として誤差出力を行う
ので，ＤＣ−ＤＣの出力電圧は，ＤＣ−ＤＣの負荷の軽
重に依存せずに時間Ｔ₀ に０Ｖを出力し，時間経過と共
に徐々に上昇し，時間Ｔ₁ に規定電圧Ｖｏ₁ に達する。

【０１１６】図７は，ＤＣ／ＤＣ−１とＤＣ／ＤＣ−２
との間で，電源の投入シーケンスを制御したい場合の本
方式を用いた接続例を示す。

【０１１７】図７において，ＤＣ／ＤＣ−１およびＤＣ
／ＤＣ−２は，図３（Ａ）に示すＤＣ−ＤＣ装置と同じ
ものである。ＤＣ／ＤＣ−１の出力電圧立ち上がり特性
は負荷の軽重に依存することなく，前述したようにソフ
トスタート用コンデンサＣ_{12 1} の容量値によって決ま
る。同様にＤＣ／ＤＣ−２の出力電圧立ち上がり特性も
負荷の軽重に依存することなく，前述したようにソフト
スタート用コンデンサＣ ₁₂₂ の容量値によって決まる。

【０１１８】従って，ＤＣ／ＤＣ−１を先に立ち上げ，
ＤＣ／ＤＣ−２を後から立ち上げる場合には，ＤＣ−Ｄ
Ｃ−１とＤＣ／ＤＣ−２との間で，先に立ち上げるＤＣ
／ＤＣ−１のソフトスタート用コンデンサＣ₁₂₁ の容量
値をＤＣ／ＤＣ−２のソフトスタート用コンデンサＣ
₁₂₂ の容量値よりも小さく設定することで実現が可能と
なる。

【０１１９】この様子を図８に示す。

【０１２０】ＤＣ／ＤＣ−１とＤＣ／ＤＣ−２の両方の
電源を同時に投入するために，ＤＣ−ＤＣのＯＮ／ＯＦ
Ｆを制御するＯＮ信号がＤＣ／ＤＣ−１とＤＣ／ＤＣ−
２の両方に共通に接続される。ＤＣ／ＤＣ−１のソフト
スタート用コンデンサＣ₁₂₁の値は，ＤＣ／ＤＣ−１の
出力電圧がＴ₁ 時間で立ち上がるような値に設定され
る。一方，ＤＣ／ＤＣ−２のソフトスタート用コンデン
サＣ₁₂₂ の値は，ＤＣ／ＤＣ−２の出力電圧がＴ₂ 時間
で立ち上がるような値に設定される。

【０１２１】ＤＣ−ＤＣのＯＮ／ＯＦＦを制御するＯＮ
信号がＬｏｗ状態のとき，ＤＣ／ＤＣ−１とＤＣ／ＤＣ
−２の両方は停止状態である。ＤＣ−ＤＣのＯＮ／ＯＦ
Ｆを制御するＯＮ信号が時間Ｔ₀ においてＬｏｗ状態か
らＨｉｇｈ状態に変化すると，ＤＣ／ＤＣ−１およびＤ
Ｃ／ＤＣ−２は同時に電源投入シーケンスに入る。ＤＣ
／ＤＣ−１は，ソフトスタート用コンデンサＣ₁₂₁ の値
に従って時間Ｔ₁ に定格出力電圧Ｖｏ₁ に達する。同様
に，ＤＣ／ＤＣ−２もソフトスタート用コンデンサＣ
₁₂₂ の値に従って時間Ｔ₂ に定格出力電圧Ｖｏ₂ に達す
る。

【０１２２】このため，各々のＤＣ−ＤＣの出力電圧立
ち上がり特性をソフトスタート用コンデンサの値だけで
制御できることとなる。

【０１２３】図９は，ＤＣ／ＤＣ−１とＤＣ／ＤＣ−２
の間で，電源を同時に投入して立ち上げる場合のソフト
スタート用コンデンサの接続例を示す図である。

【０１２４】図９において，ＤＣ／ＤＣ−３とＤＣ／Ｄ
Ｃ−４の両方の電源を同時に投入するために，ＤＣ−Ｄ
ＣのＯＮ／ＯＦＦを制御するＯＮ信号がＤＣ／ＤＣ−３
とＤＣ／ＤＣ−４の両方に共通に接続される。

【０１２５】ＤＣ−ＤＣのＯＮ／ＯＦＦを制御するＯＮ
信号がＬｏｗ状態のとき，ＤＣ／ＤＣ−３とＤＣ／ＤＣ
−４の両方は停止状態である。ＤＣ−ＤＣのＯＮ信号が
Ｌｏｗ状態からＨｉｇｈ状態に変化すると，ＤＣ／ＤＣ
−３およびＤＣ／ＤＣ−４は同時に電源投入シーケンス
に入る。このときソフトスタート用コンデンサＣ
₁₂₃は，ＤＣ／ＤＣ−３とＤＣ／ＤＣ−４の両方に共通
接続されているため，ＤＣ／ＤＣ−３の基準電圧とＤＣ
／ＤＣ−４の基準電圧は同時に０Ｖからスタートし，徐
々に上昇しながら同時に基準電圧ｅ₁ の値に達する。従
って，ＤＣ／ＤＣ−３およびＤＣ／ＤＣ−４の出力電圧
が基準電圧Ｖｏ₃ またはＶｏ₄ に達するのも同時刻とな
る。

【０１２６】上記のことを図１０で説明する。時間Ｔ₀
にＯＮ信号がＨｉｇｈになるとＤＣ／ＤＣ−３およびＤ
Ｃ／ＤＣ−４の両方の動作が開始し，ソフトスタート用
コンデンサＣ₁₂₃ の両端の電圧が０Ｖから徐々に上昇
し，時間Ｔ₁ に基準電圧ｅ₁ の値になる。

【０１２７】それにつれてＤＣ／ＤＣ−３の出力電圧も
０Ｖから徐々に上昇していき，時間Ｔ₁ に規定電圧Ｖｏ
₃ になる。同様に，ＤＣ／ＤＣ−４の出力電圧も０Ｖか
ら徐々に上昇していき，時間Ｔ₁ に規定電圧Ｖｏ₄ にな
る。

【０１２８】このとき，ＤＣ／ＤＣ−３の出力電圧値が
時間Ｔ₀ に０Ｖが指示され，時間Ｔ ₁ にＶｏ₃ になるよ
うに指示される。従って，ＤＣ／ＤＣ−３の出力電圧
は，ＤＣ−ＤＣの負荷の軽重に依存せずに時間Ｔ₀ に０
Ｖを出力し，時間経過と共に徐々に上昇し時間Ｔ₁ に規
定電圧Ｖｏ₃ に達する。同じく，ＤＣ／ＤＣ−４の出力
電圧値が時間Ｔ₀ に０Ｖが指示され，時間Ｔ₁ にＶｏ₄
になるように指示される。従って，ＤＣ／ＤＣ−４の出
力電圧はＤＣ−ＤＣの負荷の軽重に依存せずに時間Ｔ₀
に０Ｖを出力し，時間経過と共に徐々に上昇し時間Ｔ₁
に規定電圧Ｖｏ₄に達する。

【０１２９】以上説明したように，本方式によれば複数
の電源間で投入シーケンスを考慮する必要がある場合に
は，図７に示すように先に立ち上がるべきＤＣ−ＤＣの
ソフトスタート用コンデンサＣ₁₂₁ の容量値を，遅く立
ち上がるべきＤＣ−ＤＣのソフトスタート用コンデンサ
Ｃ₁₂₂ の容量値より小さくすることで，自由に投入シー
ケンスを制御することができる。このため，従来方式で
必要としていた電源投入シーケンス制御用の外部回路が
不要となる。

【０１３０】さらに，複数の電源間の投入シーケンスを
同一にしたい場合，従来方式では，個々のＤＣ−ＤＣの
出力電圧の立ち上がり特性がＤＣ−ＤＣの負荷の軽重に
依存して一定しないため，同時立上は不可能であった
が，本方式によれば，複数の電源間で各々の負荷の軽重
が異なっても，図９に示すようにＤＣ−ＤＣ間でソフト
スタート用コンデンサＣ₁₂₃ を共通接続することで，同
一立ち上がり特性を実現することができるようになる。

【０１３１】以上，電源投入時の複数の電源間での電源
投入シーケンスの制御方式について説明した。次に，電
源切断時のシーケンスについて，本方式による実現例を
説明する。

【０１３２】図１１は，本方式による電源切断シーケン
スを制御するＤＣ−ＤＣ装置の実現例を示す図である。

【０１３３】図１１（Ａ）に示すＤＣ−ＤＣ制御回路１
０５の周辺回路部分は，ＤＣ−ＤＣ制御回路１０５に負
荷容量放電の有効／無効を制御するＤＳＣＨＧ信号が入
力されるようになっていること以外は，前述した図３
（Ａ）と同様である。

【０１３４】ＤＣ−ＤＣ制御回路１０５の内部は，図１
１（Ｂ）に示すようになっており，内部に負荷容量放電
回路１８が設けられている。負荷容量放電回路１８の他
の部分は，図３（Ｂ）に示すＤＣ−ＤＣ制御回路１００
と同様であるので，その部分の説明については省略す
る。

【０１３５】図１１（Ｂ）に示すＮＯＴ₁ は，ＤＣ−Ｄ
ＣのＯＮ信号がＨｉｇｈレベルのときＬｏｗレベルを出
力し，ＤＣ−ＤＣのＯＮ信号がＬｏｗレベルのときＨｉ
ｇｈレベルを出力するノット回路である。ＡＮＤ₁ は，
ノット回路ＮＯＴ₁ の出力と負荷容量放電の有効／無効
を制御するＤＳＣＨＧ信号の両方がＨｉｇｈレベルを出
力しているとき，Ｈｉｇｈレベルを出力するアンド回路
である。ＦＥＴ₂ は，アンド回路ＡＮＤ₁ の出力がＨｉ
ｇｈレベルを出力しているときＯＮ状態となり，ＤＣ−
ＤＣの出力とグランド間を短絡して，ＤＣ−ＤＣの出力
負荷容量を強制的に放電する負荷容量放電用スイッチ回
路である。

【０１３６】ＤＣ−ＤＣのＯＮ／ＯＦＦを制御するＯＮ
信号がＨｉｇｈの場合，または負荷容量放電の有効／無
効を制御するＤＳＣＨＧ信号がＬｏｗ（無効）の場合，
アンド回路ＡＮＤ₁ の出力はＬｏｗとなり，スイッチ回
路ＦＥＴ₂ は切断状態となる。したがって，この場合の
ＤＣ−ＤＣ制御回路１０５の動作は，負荷容量放電回路
１８がない場合と同じである。

【０１３７】一方，負荷容量放電の有効／無効を制御す
るＤＳＣＨＧ信号がＨｉｇｈ（有効）であり，電源の切
断時にＯＮ／ＯＦＦを制御するＯＮ信号がＬｏｗとなる
と，アンド回路ＡＮＤ₁ の出力が直ちにＨｉｇｈになる
ため，スイッチ回路ＦＥＴ₂は導通状態となる。したが
って，ＤＣ−ＤＣの出力（ＦＢ）がスイッチ回路ＦＥＴ
₂ を通して放電し，ＤＣ−ＤＣの負荷に依存することな
く，急速に０Ｖになる。

【０１３８】図１２は，図１１に示すＤＣ−ＤＣの立ち
上がり立ち下がり特性を示す図である。

【０１３９】上記について図１２で説明すると，時間Ｔ
₀ にＤＣ−ＤＣのＯＮ／ＯＦＦを制御するＯＮ信号がＨ
ｉｇｈになるとＤＣ−ＤＣの動作が開始し，ソフトスタ
ート用コンデンサＣ₁₂₅ の両端の電圧が０Ｖから徐々に
上昇し，時間Ｔ₁ に基準電圧ｅ₁ の値になる。それにつ
れてＤＣ−ＤＣの出力電圧も０Ｖから徐々に上昇してい
き，時間Ｔ₁ に規定電圧Ｖｏ₁ になる。

【０１４０】次に，時間Ｔ₂ にＤＣ−ＤＣＯＮ／ＯＦＦ
を制御するＯＮ信号がＬｏｗになると，ＤＣ−ＤＣの動
作が停止すると同時に，スイッチ回路ＦＥＴ₂ によって
ＤＣ−ＤＣの出力側をグランド電位に短絡することで，
ＤＣ−ＤＣの負荷側の容量を強制的に放電する。このた
め，時間Ｔ₃ に０Ｖ状態になる。

【０１４１】これに対し，従来方式の場合には，負荷容
量放電回路１８がないため，図１２に点線で示すよう
に，ＤＣ−ＤＣの軽負荷時と重負荷時とで，ＤＣ−ＤＣ
の出力電圧が０ＶになるまでのＯＦＦタイムが変わって
くることになる。本方式によれば，ＯＦＦタイムはＤＣ
−ＤＣの負荷に関係なく一定であり，複数の電源間でＯ
ＦＦタイムが異なる問題が解決される。

【０１４２】同期整流方式のＤＣ−ＤＣ装置において
は，同期整流用トランジスタに図１１（Ｂ）に示すスイ
ッチ回路ＦＥＴ₂ と同等な機能を持たせることができ
る。

【０１４３】図１３は，その同期整流方式の降圧型ＤＣ
−ＤＣ装置による実現例を示す。

【０１４４】図１３（Ａ）において，Ｔｒ₂₁はスイッチ
ング用メイン・トランジスタ（ＦＥＴ）であり，ＤＣ−
ＤＣ制御回路２００によりＯＮ／ＯＦＦの制御が行われ
る。Ｌ₂₁は電圧変換用のチョーク・コイルである。Ｄ₂₁
はスイッチング用メイン・トランジスタＴｒ₂₁がＯＦＦ
である期間に，チョークコイルＬ₂₁に蓄積されたエネル
ギーを出力側に放出するためのフライホィール・ダイオ
ードである。

【０１４５】Ｔｒ₂₂もダイオードＤ₂₁と同様にスイッチ
ング用メイン・トランジスタＴｒ₂₁がＯＦＦである期間
に，チョークコイルＬ₂₁に蓄積されたエネルギーを出力
側に放出するためのフライホィール用のスイッチ回路で
あり，ダイオードＤ₂₁に印加される電圧が順方向のとき
ＯＮ状態となり，逆方向のときＯＦＦ状態となること
で，ダイオードＤ₂₁の順方向電圧降下（Ｖｆ）を低減さ
せる同期整流用のＦＥＴであり，ＤＣ−ＤＣ制御回路２
００によりＯＮ／ＯＦＦの制御が行われる。

【０１４６】抵抗Ｒ₂₁は本ＤＣ−ＤＣ装置から負荷に供
給される電流を測定するためのセンス抵抗であり，Ｃ₂₁
は平滑用コンデンサである。

【０１４７】ＤＣ−ＤＣ制御回路２００は，ＰＷＭ制御
方式ＤＣ−ＤＣの制御部であり，ＤＣ−ＤＣ装置の出力
電圧を検出してスイッチング用メイン・トランジスタＴ
ｒ₂₁および同期整流用トランジスタＴｒ₂₂のＯＮ／ＯＦ
Ｆ比の制御を行う。

【０１４８】図１３（Ｂ）は，図１３（Ａ）に示すＤＣ
−ＤＣ制御回路２００の詳細図である。

【０１４９】図１３（Ｂ）において，電源部２９は，Ｄ
Ｃ−ＤＣ制御回路２００全体の動作のＯＮ／ＯＦＦをす
るための電源であり，外部からのＯＮ／ＯＦＦを制御す
るＯＮ信号により動作の開始停止を行う。Ｒ₃ ／Ｒ
₄ は，ＤＣ−ＤＣの出力電圧をセンスするための分割抵
抗であり，ｅ₂ はＤＣ−ＤＣの出力電圧を比較するため
の基準電圧である。誤差増幅器２１は，分割抵抗Ｒ₃ ／
Ｒ₄ により得られるＤＣ−ＤＣの出力電圧と複数の基準
電圧との差を増幅する増幅器である。

【０１５０】ＰＷＭ比較器２３は，反転入力と非反転入
力を持つ電圧比較器であって，入力電圧に応じて出力パ
ルスのＯＮ時間を制御する電圧パルス幅変換器である。
三角波発振器２２からの三角波が誤差増幅器２１の出力
電圧よりも低い期間にドライブ回路２４をＯＮさせるこ
とにより，スイッチング用メイン・トランジスタＴｒ ₂₁
をＯＮさせる。三角波発振器２２は，電圧をパルス幅に
変換するための変換用三角波を一定の周波数で発振させ
るための発振器である。

【０１５１】ＥＲＡ₂ は，電流センス抵抗Ｒ₂₁の電圧を
測定するための誤差増幅器である。同期整流制御回路２
５は，同期整流を行うための制御回路であり，ＰＷＭ比
較器２３の出力がＯＦＦ状態であることと，誤差増幅器
ＥＲＡ₂ の出力が一定値以下であることを検出して，Ｈ
ｉｇｈレベルを出力することで，チョーク・コイルＬ ₂₁
に蓄積されたエネルギーがフライホィール・ダイオード
Ｄ₂₁を介して出力側に放出されている期間，同期整流用
トランジスタＴｒ₂₂をＯＮにする。

【０１５２】チャージポンプ回路２８は，スイッチング
用メイン・トランジスタＴｒ₂₁および同期整流用トラン
ジスタＴｒ₂₂をＯＮさせるのに必要な電圧を，ドライブ
回路２４／ドライブ回路２６に与えるための電源回路で
ある。

【０１５３】ドライブ回路２４は，スイッチング用メイ
ン・トランジスタＴｒ₂₁を駆動するための駆動回路であ
り，ＰＷＭ比較器２３の出力がＯＮである期間，メイン
・トランジスタＴｒ₂₁をドライブしてＯＮさせる。

【０１５４】ドライブ回路２６は，同期整流用トランジ
スタＴｒ₂₂を駆動するための駆動回路であり，スイッチ
ング用メイン・トランジスタＴｒ₂₁がＯＦＦである期間
に，チョークコイルＬ₂₁に蓄積されたエネルギーがフラ
イホィール・ダイオードＤ₂₁を介して出力側に放出され
ている期間，同期整流用トランジスタＴｒ₂₂をドライブ
してＯＮさせる。

【０１５５】ＦＥＴ₃ は，ＤＣ−ＤＣの停止時にソフト
スタート用コンデンサＣ₂₂の電荷を放電させて，その両
端の電位を０Ｖに設定するためのクイック・スタート用
スイッチ回路である。定電流回路ｉ₂ は，スイッチ回路
ＦＥＴ₃ がＯＦＦ時にソフトスタート用コンデンサＣ₂₂
を充電して，一定の時間でコンデンサＣ₂₂の電位を上昇
させるための充電回路である。

【０１５６】同期整流型ＤＣ−ＤＣの制御については，
ごく一般的なＰＷＭ制御方式のＤＣ−ＤＣであるため，
ＤＣ−ＤＣの動作そのものについての詳細な説明は省略
し，ここでは，本方式の目的であるＤＣ−ＤＣ切断時の
シーケンス制御に関する部分についてのみ説明する。ま
た，誤差増幅器２１に接続されるソフトスタート用コン
デンサＣ₂₂と定電流回路ｉ₂ およびスイッチ回路ＦＥＴ
₃ については，図３等で既に説明した本発明の構成に関
する部分と同様であるため，詳細な説明は省略する。

【０１５７】ここでは，本方式の特徴であるノット回路
ＮＯＴ₂ ，アンド回路ＡＮＤ₂ およびオア回路ＯＲ₁ か
ら構成される負荷容量放電制御回路の部分についてのみ
説明する。

【０１５８】図１３（Ｂ）において，ＤＣ−ＤＣ制御回
路２００に入力されるＯＮ信号は，この制御回路全体の
動作のＯＮ／ＯＦＦを外部から制御するための制御信号
であり，この信号がＨｉｇｈレベルであるときＤＣ−Ｄ
Ｃ制御回路２００は動作し，ＬｏｗレベルのときＤＣ−
ＤＣ制御回路２００は停止する。

【０１５９】また，同様にＤＣ−ＤＣ制御回路２００に
入力されるＤＳＣＨＧ信号は，ＤＣ−ＤＣの停止時にＤ
Ｃ−ＤＣの出力電圧を強制的に零ボルト（０Ｖ）にして
負荷容量を放電させる回路の有効／無効を指示するため
の外部制御信号であり，この信号がＨｉｇｈレベルであ
るとき負荷容量放電機能は有効であり，Ｌｏｗレベルの
とき負荷容量放電機能が無効であることを指示する。

【０１６０】ノット回路ＮＯＴ₂ は，ＤＣ−ＤＣのＯＮ
信号がＨｉｇｈレベルのときＬｏｗレベルを出力し，Ｄ
Ｃ−ＤＣのＯＮ信号がＬｏｗレベルのときＨｉｇｈレベ
ルを出力する回路である。アンド回路ＡＮＤ₂ は，ノッ
ト回路ＮＯＴ₂ の出力とＤＳＣＨＧ信号の両方がＨｉｇ
ｈレベルを出力しているときＨｉｇｈレベルを出力する
回路である。オア回路ＯＲ₁ は，アンド回路ＡＮＤ₂ の
出力と同期整流制御回路２５の出力のいずれかがＨｉｇ
ｈレベルを出力しているときＨｉｇｈレベルを出力する
回路である。

【０１６１】ＤＣ−ＤＣのＯＮ／ＯＦＦを制御するＯＮ
信号がＨｉｇｈレベルを出力しているとき，ノット回路
ＮＯＴ₂ はＬｏｗレベルを出力するため，アンド回路Ａ
ＮＤ ₂ もＬｏｗレベルを出力する。従って，オア回路Ｏ
Ｒ₁ は同期制御回路２５の出力をそのままドライブ回路
２６に出力する。このため，回路全体の動作に影響を与
えない。

【０１６２】また，ＤＣ−ＤＣのＯＮ／ＯＦＦを制御す
るＯＮ信号が，Ｌｏｗレベルを出力しているとき，ノッ
ト回路ＮＯＴ₂ はＨｉｇｈレベルを出力するが，ＤＳＣ
ＨＧ信号がＬｏｗレベルを出力しているときは，アンド
回路ＡＮＤ₂ はＬｏｗレベルを出力するため，オア回路
ＯＲ₁ は同期制御回路２５の出力をそのままドライブ回
路２６に出力することとなり，回路全体の動作に影響を
与えない。

【０１６３】一方，ＤＣ−ＤＣのＯＮ／ＯＦＦを制御す
るＯＮ信号がＬｏｗレベルを出力し，かつＤＳＣＨＧ信
号がＨｉｇｈレベルを出力しているときは，アンド回路
ＡＮＤ₂ もＨｉｇｈレベルを出力するため，オア回路Ｏ
Ｒ₁ は常にＨｉｇｈレベルを出力し，ドライブ回路２６
を介して同期整流用トランジスタＴｒ₂₂を常にＯＮ状態
とする。その結果，ＤＣ−ＤＣの出力回路は同期整流用
トランジスタＴｒ₂₂によってグランド側に短絡されるた
め，０Ｖを出力することとなる。

【０１６４】従って，ＤＣ−ＤＣのＯＮ信号がＨｉｇｈ
で，かつＤＳＣＨＧ信号がＬｏｗレベルを出力している
ときは，アンド回路ＡＮＤ₂ は常にＬｏｗレベルを出力
しているため，ＤＣ−ＤＣの動作は従来と変わらない。
ＤＳＣＨＧ信号をＨｉｇｈレベルにしておくと，ＤＣ−
ＤＣのＯＮ信号がＨｉｇｈのときは，従来通りのＤＣ−
ＤＣ動作を行うが，ＤＣ−ＤＣのＯＮ信号をＬｏｗにす
ると，従来はＤＣ−ＤＣが停止するだけであるが，本方
式ではＤＣ−ＤＣが停止すると同時に同期整流用トラン
ジスタＴｒ₂₂によってＤＣ−ＤＣの出力側をグランド電
位に短絡することで，ＤＣ−ＤＣの負荷側の容量を強制
的に放電する。このため，ＤＣ−ＤＣに接続される負荷
の軽重によらず，概ね一定の時間でＤＣ−ＤＣの出力電
圧を０Ｖに設定することが可能となる。

【０１６５】このＤＣ−ＤＣの立ち上がり立ち下がり特
性は，前述した図１２に示す特性と同様である。

【０１６６】以上説明したように，従来方式では，ＤＣ
−ＤＣを停止させた直後のＤＣ−ＤＣの出力電圧の状態
は，負荷容量と負荷の軽重により出力電圧が０Ｖになる
までには時間差があり，このときも電源のシーケンスが
守られていないと半導体デバイスがラッチアップを起こ
してしまうという問題点があったが，本方式によれば，
ＤＣ−ＤＣ停止時に同期整流用トランジスタＴｒ₂₂（Ｆ
ＥＴ）を強制的にＯＮ状態として負荷容量を放電させる
ので，複数の電源間でＯＦＦタイムが異なる問題を回避
することが可能となる。

【０１６７】図１４は，ＤＣ／ＤＣ−１とＤＣ／ＤＣ−
２の間で，電源の投入・切断シーケンスを制御したい場
合の本方式による実現例を示す。

【０１６８】図１４においてＤＣ／ＤＣ−１およびＤＣ
／ＤＣ−２は，図１３に示すＤＣ−ＤＣと同じものであ
る。電源投入時のシーケンス制御については，図７で既
に説明した通り，ＤＣ／ＤＣ−１の出力電圧立ち上がり
特性は負荷の軽重に依存することなくソフトスタート用
コンデンサＣ₂₂₁ の容量値によって決まる。同様に，Ｄ
Ｃ／ＤＣ−２の出力電圧立ち上がり特性も負荷の軽重に
依存することなく，ソフトスタート用コンデンサＣ₂₂₂
の容量値によって決まる。従って，ＤＣ／ＤＣ−１を先
に立ち上げ，ＤＣ／ＤＣ−２を後から立ち上げる場合に
は，先に立ち上げるＤＣ／ＤＣ−１のソフトスタート用
コンデンサＣ₂₂₁ の容量値を，後から立ち上げるＤＣ／
ＤＣ−２のソフトスタート用コンデンサＣ₂₂₂ の容量値
よりも小さく設定することで実現が可能となる。

【０１６９】また，ＤＣ／ＤＣ−１およびＤＣ／ＤＣ−
２の停止直後の動作についても，図１３で既に説明した
通りである。

【０１７０】この様子を図１５に示す。

【０１７１】図１５において，ＤＣ／ＤＣ−１とＤＣ／
ＤＣ−２の両方の電源を同時に投入するために，ＤＣ−
ＤＣのＯＮ／ＯＦＦを制御するＯＮ信号がＤＣ／ＤＣ−
１とＤＣ／ＤＣ−２の両方に共通に接続される。また，
ＤＣ−ＤＣ出力容量放電機能を有効にするためのＤＳＣ
ＨＧ信号も，ＤＣ／ＤＣ−１とＤＣ／ＤＣ−２の両方に
共通に接続され，Ｈｉｇｈレベル信号が印加される。

【０１７２】ＤＣ／ＤＣ−１のソフトスタート用コンデ
ンサＣ₂₂₁ の値は，ＤＣ／ＤＣ−１の出力電圧がＴ₁ 時
間で立ち上がるような値に設定される。同様にＤＣ／Ｄ
Ｃ−２のソフトスタート用コンデンサＣ₂₂₂ の値もＤＣ
／ＤＣ−２の出力電圧がＴ₂時間で立ち上がるような値
に設定される。

【０１７３】ＤＣ−ＤＣのＯＮ／ＯＦＦを制御するＯＮ
信号がＬｏｗ状態のとき，ＤＣ／ＤＣ−１とＤＣ／ＤＣ
−２の両方は停止状態である。ＤＣ−ＤＣのＯＮ信号が
時間Ｔ₀ においてＬｏｗ状態からＨｉｇｈ状態に変化す
ると，ＤＣ／ＤＣ−１およびＤＣ／ＤＣ−２は同時に電
源投入シーケンスに入る。

【０１７４】ＤＣ／ＤＣ−１はソフトスタート用コンデ
ンサＣ₂₂₁ の値に従って，時間Ｔ₁に定格出力電圧Ｖｏ
₁ に達する。同様に，ＤＣ／ＤＣ−２もソフトスタート
用コンデンサＣ₂₂₂ の値に従って，時間Ｔ₂ に定格出力
電圧Ｖｏ₂ に達する。

【０１７５】次に，時間Ｔ₃ にＤＣ−ＤＣのＯＮ／ＯＦ
Ｆを制御するＯＮ信号がＨｉｇｈ状態からＬｏｗ状態に
変化すると，ＤＣ／ＤＣ−１は動作を停止するが，ＤＳ
ＣＨＧ信号にＨｉｇｈレベルが印加されているために，
ＤＣ／ＤＣ−１は同期整流用トランジスタＴｒ₂₂₁ をＯ
Ｎとして強制的に負荷容量を放電し，時間Ｔ₄ にＤＣ／
ＤＣ−１の出力電圧は０Ｖに達する。同様に，ＤＣ／Ｄ
Ｃ−２は動作を停止するが，ＤＳＣＨＧ信号にＨｉｇｈ
レベルが印加されているために，ＤＣ／ＤＣ−１は同期
整流用トランジスタＴｒ₂₂₁ をＯＮとして強制的に負荷
容量を放電し，時間Ｔ₄ にＤＣ／ＤＣ−２の出力電圧も
０Ｖに達する。

【０１７６】従って，各々のＤＣ−ＤＣの出力電圧立ち
下がり時間を概ね同時刻とすることができる。

【０１７７】図１６は，ＤＣ／ＤＣ−３とＤＣ／ＤＣ−
４の間で，電源を同時に投入・切断する場合のソフトス
タート用コンデンサの接続例を示す図である。

【０１７８】図１６において，ＤＣ／ＤＣ−３とＤＣ／
ＤＣ−４の両方の電源を同時に投入するために，ＤＣ−
ＤＣのＯＮ／ＯＦＦを制御するＯＮ信号がＤＣ／ＤＣ−
３とＤＣ／ＤＣ−４の両方に共通に接続される。また，
ＤＣ−ＤＣ出力容量放電機能を有効にするためのＤＳＣ
ＨＧ信号も，ＤＣ／ＤＣ−３とＤＣ／ＤＣ−４の両方に
共通に接続され，Ｈｉｇｈレベル信号が印加される。

【０１７９】ＤＣ−ＤＣのＯＮ／ＯＦＦを制御するＯＮ
信号がＬｏｗ状態のとき，ＤＣ／ＤＣ−３とＤＣ／ＤＣ
−４の両方は停止状態である。ＤＣ−ＤＣのＯＮ信号が
Ｌｏｗ状態からＨｉｇｈ状態に変化すると，ＤＣ／ＤＣ
−３およびＤＣ／ＤＣ−４は同時に電源投入シーケンス
に入る。このとき，ソフトスタート用コンデンサＣ_{22 3}
はＤＣ／ＤＣ−３とＤＣ／ＤＣ−４の両方に共通接続さ
れているため，ＤＣ／ＤＣ−３の基準電圧とＤＣ／ＤＣ
−４の基準電圧は同時に０Ｖからスタートし，徐々に上
昇しながら同時に基準電圧ｅ₂ の値に達する。

【０１８０】上記のことを図１７で説明すると，時間Ｔ
₀ にＯＮ信号がＨｉｇｈになると，ＤＣ／ＤＣ−３およ
びＤＣ／ＤＣ−４の両方の動作が開始し，ソフトスター
ト用コンデンサＣ₂₂₃ の両端の電圧が０Ｖから徐々に上
昇して，時間Ｔ₁ に基準電圧ｅ₂ の値になる。

【０１８１】それにつれて，ＤＣ／ＤＣ−３の出力電圧
も０Ｖから徐々に上昇していき，時間Ｔ₁ に規定電圧Ｖ
ｏ₃ になる。同様に，ＤＣ／ＤＣ−４の出力電圧も０Ｖ
から徐々に上昇していき，時間Ｔ₁ に規定電圧Ｖｏ₄ に
なる。このとき，ＤＣ／ＤＣ−３の出力電圧値が時間Ｔ
₀ に０Ｖが指示され，時間Ｔ₁ にＶｏ₃ になるように指
示される。従って，ＤＣ／ＤＣ−３の出力電圧はＤＣ−
ＤＣの負荷の軽重に依存せずに時間Ｔ₀ に０Ｖを出力
し，時間経過と共に徐々に上昇し時間Ｔ₁ に規定電圧Ｖ
ｏ₃ に達する。

【０１８２】同じく，ＤＣ／ＤＣ−４の出力電圧値が時
間Ｔ₀ に０Ｖが指示され，時間Ｔ₁にＶｏ₄ になるよう
に指示される。従って，ＤＣ／ＤＣ−４の出力電圧はＤ
Ｃ−ＤＣの負荷の軽重に依存せずに時間Ｔ₀ に０Ｖを出
力し，時間経過と共に徐々に上昇し時間Ｔ₁ に規定電圧
Ｖｏ₄ に達する。

【０１８３】次に，時間Ｔ₂ にＤＣ−ＤＣのＯＮ／ＯＦ
Ｆを制御するＯＮ信号がＨｉｇｈ状態からＬｏｗ状態に
変化すると，ＤＣ／ＤＣ−３は動作を停止する。このと
き，ＤＳＣＨＧ信号にＨｉｇｈレベルが印加されている
ために，ＤＣ／ＤＣ−３は同期整流用トランジスタＴｒ
₂₂₃ をＯＮとして強制的に負荷容量を放電し，時間Ｔ ₃
にＤＣ／ＤＣ−３の出力電圧は０Ｖに達する。同様に，
ＤＣ／ＤＣ−４は動作を停止するが，ＤＳＣＨＧ信号に
Ｈｉｇｈレベルが印加されているために，ＤＣ／ＤＣ−
４は同期整流用トランジスタＴｒ₂₂₄ をＯＮとして強制
的に負荷容量を放電し，時間Ｔ₃ にＤＣ／ＤＣ−４の出
力電圧も０Ｖに達する。

【０１８４】従って，各々のＤＣ−ＤＣの出力電圧立ち
下がり時間を概ね同時刻とすることができる。

【０１８５】以上のように同期整流方式の降圧型ＤＣ−
ＤＣにおいて，ＤＣ−ＤＣ停止時に同期整流用トランジ
スタ（ＦＥＴ）を強制的に導通状態に制御する回路を設
け，ＤＣ−ＤＣ出力負荷容量を強制放電させるようにし
たことで，ＤＣ−ＤＣ停止時に出力電圧が０Ｖに達する
までの遷移時間を制御することが可能となった。

【０１８６】

【発明の効果】以上説明したように，本発明によれば，
電源の投入のシーケンスを実現するに当たって，特別な
回路を必要とせずに簡単にシーケンス制御を実現するこ
とが可能となり，以下の効果がある。

【０１８７】 ＰＷＭ制御方式のＤＣ−ＤＣ制御回路に
おいて，ソフトスタート用コンデンサ回路の接続方式を
工夫することで，ＤＣ−ＤＣの負荷に依存せずに出力電
圧の立ち上がり特性が制御できるようになる。従来のソ
フトスタート制御方式では，最大負荷を想定してしか設
計できないため，負荷が軽い場合には出力電圧の立ち上
がりが早くなる。このため，ソフトスタート制御方式だ
けでＤＣ−ＤＣの出力電圧の立ち上げシーケンスを制御
することは難しかった。しかし，本方式を用いることに
より，複数の電圧を生成するＰＷＭ制御方式のＤＣ−Ｄ
Ｃにおいて，ソフトスタート用コンデンサ回路の定数変
更だけで，ＤＣ−ＤＣの負荷に依存せず電源投入時の投
入シーケンスを制御することができる。

【０１８８】

【０１８９】

【図面の簡単な説明】

【図１】本発明の原理説明図である。

【図２】本発明の関連技術の説明図である。

【図３】本発明による直流−直流変換装置の例を示す図
である。

【図４】図３に示す誤差増幅器の構成例を示す図であ
る。

【図５】誤差増幅器の動作説明図である。

【図６】ＰＷＭ比較器の動作説明図である。

【図７】複数の電源間で電源の投入シーケンスを制御す
る場合の実現例を示す図である。

【図８】シーケンス制御時のＤＣ−ＤＣの立ち上がり特
性を示す図である。

【図９】複数の電源間で電源を同時に立ち上げる場合の
実現例を示す図である。

【図１０】同時立上時のＤＣ−ＤＣの立ち上がり特性を
示す図である。

【図１１】本方式による電源切断シーケンスを制御する
ＤＣ−ＤＣ装置の実現例を示す図である。

【図１２】図１１に示すＤＣ−ＤＣの立ち上がり立ち下
がり特性を示す図である。

【図１３】同期整流方式の降圧型ＤＣ−ＤＣ装置による
実現例を示す図である。

【図１４】複数の電源間で電源の投入・切断シーケンス
を制御する場合の実現例を示す図である。

【図１５】図１４に示すＤＣ−ＤＣのシーケンス制御時
の立ち上がり立ち下がり特性を示す図である。

【図１６】複数の電源間で電源を同時に投入・切断する
場合のソフトスタート用コンデンサの接続例を示す図で
ある。

【図１７】図１６に示すＤＣ−ＤＣの立ち上がり立ち下
がり特性を示す図である。

【図１８】一般的なノートパソコン等における降圧型Ｄ
Ｃ−ＤＣ装置の回路図である。

【図１９】図１８（Ｂ）に示すＤＣ−ＤＣ制御回路の動
作を説明するための出力波形の例を示す図である。

【図２０】ＰＷＭ比較器の入力波形の例を示す図であ
る。

【図２１】従来方式によるＤＣ−ＤＣの立ち上がり特性
を説明する図である。

【図２２】従来方式によるＤＣ−ＤＣの立ち下がり特性
を説明する図である。

【図２３】従来方式による２個の電源の間で投入シーケ
ンスを制御する場合の回路例を示す図である。

【図２４】図２３の回路構成における出力電圧の立ち上
がり特性を説明する図である。

【図２５】従来方式による２個の電源を同時に投入する
場合の回路例を示す図である。

【図２６】図２５の回路構成における出力電圧の立ち上
がり特性を説明する図である。

【符号の説明】

１０ 直流−直流変換制御回路 １１ 誤差増幅器 １２ 三角波発振器 １３ ＰＷＭ比較器 １４ ドライブ回路 １５ ソフトスタート用コンデンサ １６ 基準電圧回路 １７ 基準電圧回路 １８ 負荷容量放電回路 １１１ 第１の入力部 １１２ 第２の入力部 １１３ 第３の入力部 ２０ 直流−直流変換制御回路 ２１ 誤差増幅器 ２２ 三角波発振器 ２３ ＰＷＭ比較器 ２４ ドライブ回路 ２５ 同期整流制御回路 ２６ ドライブ回路 ２７ 負荷容量放電制御回路 Ｔｒ₂₁ スイッチング用メイン・トランジスタ Ｔｒ₂₂ 同期整流用トランジスタ

フロントページの続き (72)発明者 小澤 秀清 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 (72)発明者 喜多川 聖也 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 (72)発明者 松山 俊幸 愛知県春日井市高蔵寺町二丁目1844番２ 富士通ヴィエルエスアイ株式会社内 (72)発明者 松本 敬史 愛知県春日井市高蔵寺町二丁目1844番２ 富士通ヴィエルエスアイ株式会社内 (72)発明者 滝本 久市 愛知県春日井市高蔵寺町二丁目1844番２ 富士通ヴィエルエスアイ株式会社内 (72)発明者 佐野 芳昭 愛知県春日井市高蔵寺町二丁目1844番２ 富士通ヴィエルエスアイ株式会社内 (56)参考文献 特開 平６−178532（ＪＰ，Ａ) 特開 平６−284721（ＪＰ，Ａ) 特開 平５−122930（ＪＰ，Ａ) 特開 平６−343262（ＪＰ，Ａ) 特開 平６−250747（ＪＰ，Ａ) 特開 平７−154965（ＪＰ，Ａ) 特開 平７−312866（ＪＰ，Ａ) (58)調査した分野(Int.Cl.⁷，ＤＢ名) H02M 3/155

Claims (9)

(57)【特許請求の範囲】
1. 【請求項１】 電圧制御用誤差増幅器を備え，この誤差
   増幅器の出力を用いてパルス幅変調制御方式による直流
   −直流変換の制御を行う直流−直流変換制御回路におい
   て， 前記電圧制御用誤差増幅器は， 直流−直流変換結果の出力電圧から得られる電圧の信号
   を入力する第１の入力部と， 所定の基準電圧を加えるための第２の入力部と， 電源投入時に電圧が徐々に上昇するソフトスタート用信
   号を加えるための第３の入力部と， 前記第１の入力部からの入力信号と前記第２および第３
   の入力部からの入力信号のうち選択した低電位側の入力
   信号との誤差を増幅する回路とを備え， 該回路の出力に基づいてパルス幅変調による電圧制御を
   行うようにしたことを特徴とする直流−直流変換制御回
   路。
2. 【請求項２】 前記誤差を増幅する回路は，前記第２お
   よび第３の入力部からの入力信号のうち低電位側を選択
   する選択回路を備えることを特徴とする請求項１記載の
   直流−直流変換制御回路。
3. 【請求項３】 請求項１記載の直流−直流変換制御回路
   を用い，パルス幅変調制御方式により直流−直流変換を
   行う直流−直流変換装置であって， 前記電圧制御用誤差増幅器の第３の入力部への基準電圧
   入力にソフトスタート用コンデンサを接続し，第３の入
   力部への基準電圧を定格電圧まで連続的に変化させるよ
   うにしたことを特徴とする直流−直流変換装置。
4. 【請求項４】 請求項１記載の直流−直流変換制御回路
   を複数備え，複数の電源としての直流−直流変換を行う
   直流−直流変換装置であって， 前記複数の直流−直流変換制御回路における各電圧制御
   用誤差増幅器の第３の入力部への基準電圧入力にそれぞ
   れソフトスタート用コンデンサを接続し，これらのソフ
   トスタート用コンデンサ間の容量値を変えることによ
   り，複数の電源間の投入シーケンスを制御するようにし
   たことを特徴とする直流−直流変換装置。
5. 【請求項５】 請求項１記載の直流−直流変換制御回路
   を複数備え， 複数の電源としての直流−直流変換を行うことを特徴と
   する直流−直流変換装置。
6. 【請求項６】 請求項１記載の直流−直流変換制御回路
   を複数備え， 複数の電源としての直流−直流変換を行い，前記各直流
   −直流変換制御回路の増幅する回路で使用する基準値
   の，一定値となる時間が異なり，複数の電源間の投入シ
   ーケンスを制御することを特徴とする直流−直流変換制
   御回路。
7. 【請求項７】 第ｌの直流−直流変換結果の第１の出力
   電圧から得られる電圧の信号を入力する第１の入力部
   と，第１の直流−直流変換制御の開始時に，徐々に上昇
   し一定時間後に一定値となる基準値と，前記第１の入力
   部からの入力信号との差を増幅する回路とを有する第１
   の電圧制御用誤差増幅器の出力に基づいてパルス幅変調
   による制御を行うようにしたことを特徴とする第１の直
   流−直流変換制御回路と， 第２の直流−直流変換結果の第２の出力電圧から得られ
   る電圧の信号を入力する第２の入力部と，第２の直流−
   直流変換制御の開始時に，徐々に上昇し一定時間後に一
   定値となる基準値と，前記第２の入力部からの入力信号
   との差を増幅する回路とを有する第２の電圧制御用誤差
   増幅器の出力に基づいてパルス幅変調による制御を行う
   ようにしたことを特徴とする第２の直流−直流変換制御
   回路とを有し， 前記各直流−直流変換制御回路の増幅する回路で使用す
   る基準値の，一定値となる時間が異なり，複数の電源間
   の投入シーケンスを制御することを特徴とする直流−直
   流変換制御回路。
8. 【請求項８】 前記第１および第２の直流−直流変換制
   御回路は， 零ボルトから規定の電圧まで連続的に変化するソフトス
   タート用信号を出力するソフトスタート用信号出力部
   と， 前記ソフトスタート信号を受けて，直流−直流変換制御
   の開始時に，徐々に上昇し一定時間後に一定値となる基
   準信号を，前記ソフトスタート用信号から作成する基準
   信号出力部を有することを特徴とする請求項７記載の直
   流−直流変換制御回路。
9. 【請求項９】 前記ソフトスタート用信号出力部はコン
   デンサであることを特徴とする請求項８記載の直流−直
   流変換制御回路。