JPH0928087A - パルス電源装置 - Google Patents
パルス電源装置Info
- Publication number
- JPH0928087A JPH0928087A JP7175290A JP17529095A JPH0928087A JP H0928087 A JPH0928087 A JP H0928087A JP 7175290 A JP7175290 A JP 7175290A JP 17529095 A JP17529095 A JP 17529095A JP H0928087 A JPH0928087 A JP H0928087A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- capacitor
- power supply
- discharge
- load
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Microwave Tubes (AREA)
- Generation Of Surge Voltage And Current (AREA)
Abstract
(57)【要約】
【課題】 簡単な構成で、平坦なパルス波形が得られる
パルス電源装置を提供する。 【解決手段】 放電キャパシタ３に充電された電荷をス
イッチング素子４のオンにより負荷５を通して放電し、
負荷５にパルス電圧を印加するようにしたパルス電源装
置において、負荷５に直列に接続された補償用キャパシ
タ１３に直流電源１１により予め充電した電荷をスイッ
チング素子１４を介して放電することにより、負荷５の
サグ電圧を補償するようにした。
パルス電源装置を提供する。 【解決手段】 放電キャパシタ３に充電された電荷をス
イッチング素子４のオンにより負荷５を通して放電し、
負荷５にパルス電圧を印加するようにしたパルス電源装
置において、負荷５に直列に接続された補償用キャパシ
タ１３に直流電源１１により予め充電した電荷をスイッ
チング素子１４を介して放電することにより、負荷５の
サグ電圧を補償するようにした。
Description
【０００１】
【産業上の利用分野】この発明はクライストロン用パル
ス電源等として使用される大出力パルス電源に関するも
のである。
ス電源等として使用される大出力パルス電源に関するも
のである。
【０００２】
【従来の技術】クライストロンパルス電源等の大出力電
源では、ピーク電力１０〜１００ＭＷの大出力ととも
に、パルス波形の中に１０〜１００μｓのパルス幅で１
〜０．１％の平坦な部分が存在することが要求される。
このようなパルス波形を実現するため、従来の第一の方
法としては、例えば特開昭４８−１５４４６号公報に開
示されているＰＦＮ回路が用いられていた。図１０はこ
の回路の原理を示す回路図である。この回路において、
２２は誘導電圧調整器、２３は変圧器と整流器、２４は
充電回路、２５はＤｅ’Ｑｉｎｇ回路、２６はシャント
ダイオード、２７はパルス成形回路網、２８はパルスト
ランス、２９はクライストロン、４は例えばサイラトロ
ンからなるスイッチイング素子である。
源では、ピーク電力１０〜１００ＭＷの大出力ととも
に、パルス波形の中に１０〜１００μｓのパルス幅で１
〜０．１％の平坦な部分が存在することが要求される。
このようなパルス波形を実現するため、従来の第一の方
法としては、例えば特開昭４８−１５４４６号公報に開
示されているＰＦＮ回路が用いられていた。図１０はこ
の回路の原理を示す回路図である。この回路において、
２２は誘導電圧調整器、２３は変圧器と整流器、２４は
充電回路、２５はＤｅ’Ｑｉｎｇ回路、２６はシャント
ダイオード、２７はパルス成形回路網、２８はパルスト
ランス、２９はクライストロン、４は例えばサイラトロ
ンからなるスイッチイング素子である。
【０００３】図１０に示すこの回路では、先ず、誘導電
圧調整器２２、変圧器と整流器２３、充電回路２４によ
り、パルス成形回路網２７の中のキャパシタが充電され
る。Ｄｅ’Ｑｉｎｇ回路２５は、パルス成形回路網２７
の中のキャパシタの充電電圧が所定の値になったときに
充電を停止するものである。次に、パルス成形回路網２
７の負荷側に接続されたスイッチ素子４、例えばサイラ
トロンをオフからオン状態にすると、負荷パルストラン
ス２８に電流が流れ、昇圧されてクライストロン２９に
高電圧パルスが印加される。パルス成形回路網２７の段
数が少ない場合は出力波形が正弦波に近くなり、パルス
波形の平坦性が悪くなるので、段数を１０〜２０段と多
くとる必要がある。
圧調整器２２、変圧器と整流器２３、充電回路２４によ
り、パルス成形回路網２７の中のキャパシタが充電され
る。Ｄｅ’Ｑｉｎｇ回路２５は、パルス成形回路網２７
の中のキャパシタの充電電圧が所定の値になったときに
充電を停止するものである。次に、パルス成形回路網２
７の負荷側に接続されたスイッチ素子４、例えばサイラ
トロンをオフからオン状態にすると、負荷パルストラン
ス２８に電流が流れ、昇圧されてクライストロン２９に
高電圧パルスが印加される。パルス成形回路網２７の段
数が少ない場合は出力波形が正弦波に近くなり、パルス
波形の平坦性が悪くなるので、段数を１０〜２０段と多
くとる必要がある。
【０００４】また、従来の第二の方法としては、例えば
特開平３−１７４７９４号公報に開示されている単純な
キャパシタの放電回路が用いられていた。図１１に示す
この回路において、３０はコンバータ、３１はインバー
タ、３２は充電抵抗である。図１１に示すこの回路で
は、先ず、コンバータ３０、インバータ３１、変圧器と
整流器２３、充電抵抗３２により、大容量の放電キャパ
シタ３が充電される。次に、放電キャパシタ３の負荷側
に接続された、通電中のオン／オフ動作が可能なスイッ
チング素子４、例えばＩＧＢＴスイッチをオフからオン
状態にすると、負荷のパルストランス２８に電流が流
れ、昇圧されてクライストロン２９に高電圧パルスが印
加される。所定のパルス幅が得られた時点でスイッチン
グ素子４をオフする。
特開平３−１７４７９４号公報に開示されている単純な
キャパシタの放電回路が用いられていた。図１１に示す
この回路において、３０はコンバータ、３１はインバー
タ、３２は充電抵抗である。図１１に示すこの回路で
は、先ず、コンバータ３０、インバータ３１、変圧器と
整流器２３、充電抵抗３２により、大容量の放電キャパ
シタ３が充電される。次に、放電キャパシタ３の負荷側
に接続された、通電中のオン／オフ動作が可能なスイッ
チング素子４、例えばＩＧＢＴスイッチをオフからオン
状態にすると、負荷のパルストランス２８に電流が流
れ、昇圧されてクライストロン２９に高電圧パルスが印
加される。所定のパルス幅が得られた時点でスイッチン
グ素子４をオフする。
【０００５】
【発明が解決しようとする課題】ところで、上記のよう
な従来のパルス電源では、次のような問題点があった。
先ず、第一の方法では、パルス成形回路網２７が多数の
キャパシタとインダクタで構成されるため、電源装置が
大型化し、高価になるという欠点があった。特に、パル
ス成形回路網２７は高電圧で充電されているため、大型
化は絶縁破壊に対する信頼性の低下を招くなどの欠点が
あった。また、第二の方法では、放電キャパシタ３の放
電に伴い出力電圧が低下するいわゆるサグ電圧が発生す
るため、極めて大容量のキャパシタを用いる必要があ
り、電源装置が大型化し、高価になるという欠点があっ
た。
な従来のパルス電源では、次のような問題点があった。
先ず、第一の方法では、パルス成形回路網２７が多数の
キャパシタとインダクタで構成されるため、電源装置が
大型化し、高価になるという欠点があった。特に、パル
ス成形回路網２７は高電圧で充電されているため、大型
化は絶縁破壊に対する信頼性の低下を招くなどの欠点が
あった。また、第二の方法では、放電キャパシタ３の放
電に伴い出力電圧が低下するいわゆるサグ電圧が発生す
るため、極めて大容量のキャパシタを用いる必要があ
り、電源装置が大型化し、高価になるという欠点があっ
た。
【０００６】この発明は上記のような問題点を解決する
ためになされたもので、パルス成形回路網を用いず、単
一の放電キャパシタを用いるとともに、放電キャパシタ
の放電に伴う電圧の低下（以下サグ電圧という）を補償
して平坦なパルス波形を得るパルス電源装置を提供する
ものである。
ためになされたもので、パルス成形回路網を用いず、単
一の放電キャパシタを用いるとともに、放電キャパシタ
の放電に伴う電圧の低下（以下サグ電圧という）を補償
して平坦なパルス波形を得るパルス電源装置を提供する
ものである。
【０００７】
【課題を解決するための手段】この発明に係るパルス電
源装置は、放電キャパシタに充電された電荷をスイッチ
ング素子のオンにより負荷を通して放電し、負荷にパル
ス電圧を印加するようにしたパルス電源装置において、
負荷に直列に接続された補償用キャパシタを有する電圧
補償手段により、負荷に印加される電圧が一定になるよ
う補償するようにしている。
源装置は、放電キャパシタに充電された電荷をスイッチ
ング素子のオンにより負荷を通して放電し、負荷にパル
ス電圧を印加するようにしたパルス電源装置において、
負荷に直列に接続された補償用キャパシタを有する電圧
補償手段により、負荷に印加される電圧が一定になるよ
う補償するようにしている。
【０００８】また、上記構成において、電圧補償手段
は、補償用キャパシタに充電した電荷を放電することに
より補償電圧を得るようにしている。
は、補償用キャパシタに充電した電荷を放電することに
より補償電圧を得るようにしている。
【０００９】また、電圧補償手段は、補償用キャパシタ
に電荷を充電することにより補償電圧を得るようにして
いる。
に電荷を充電することにより補償電圧を得るようにして
いる。
【００１０】また、電圧補償手段は、補償用キャパシタ
の放電または充電回路に挿入され、放電または充電電流
値を制御する制御素子を備えている。
の放電または充電回路に挿入され、放電または充電電流
値を制御する制御素子を備えている。
【００１１】また、放電キャパシタに充電された電荷を
スイッチング素子のオンにより負荷を通して放電し、負
荷にパルス電圧を印加するようにしたパルス電源装置に
おいて、負荷に直列に接続された補償用キャパシタによ
り負荷に印加される電圧が一定になるよう補償する電圧
補償手段、上記補償用キャパシタの放電回路に直列に接
続され、放電用キャパシタの放電エネルギーを蓄積する
放電エネルギー吸収用キャパシタ、及びこの放電エネル
ギー吸収用キャパシタの蓄積エネルギーを上記補償用キ
ャパシタまたは上記放電キャパシタに帰還する帰還手段
を備えている。
スイッチング素子のオンにより負荷を通して放電し、負
荷にパルス電圧を印加するようにしたパルス電源装置に
おいて、負荷に直列に接続された補償用キャパシタによ
り負荷に印加される電圧が一定になるよう補償する電圧
補償手段、上記補償用キャパシタの放電回路に直列に接
続され、放電用キャパシタの放電エネルギーを蓄積する
放電エネルギー吸収用キャパシタ、及びこの放電エネル
ギー吸収用キャパシタの蓄積エネルギーを上記補償用キ
ャパシタまたは上記放電キャパシタに帰還する帰還手段
を備えている。
【００１２】また、上記構成において、帰還手段は、コ
ンバータ・インバータ回路からなるものである。
ンバータ・インバータ回路からなるものである。
【００１３】また、帰還手段は、倍電圧回路からなるも
のである。
のである。
【００１４】また、電圧補償手段は、周波数特性の異な
る複数のキャパシタにより構成している。
る複数のキャパシタにより構成している。
【００１５】また、電圧補償手段は、放電キャパシタの
電圧低下分検出手段により制御されるようなされてい
る。
電圧低下分検出手段により制御されるようなされてい
る。
【００１６】
【作用】この発明におけるパルス電源装置は、放電キャ
パシタに充電された電荷をスイッチング素子のオンによ
り負荷を通して放電し、負荷にパルス電圧を印加するよ
うにしたパルス電源装置において、負荷に直列に接続さ
れた補償用キャパシタからなる電圧補償手段により、負
荷に印加される電圧が一定になるよう補償するようにし
ており、補償用キャパシタへの充電または放電を利用し
て、負荷に生じるサグ電圧を補償し、平坦なパルス波形
を得る。
パシタに充電された電荷をスイッチング素子のオンによ
り負荷を通して放電し、負荷にパルス電圧を印加するよ
うにしたパルス電源装置において、負荷に直列に接続さ
れた補償用キャパシタからなる電圧補償手段により、負
荷に印加される電圧が一定になるよう補償するようにし
ており、補償用キャパシタへの充電または放電を利用し
て、負荷に生じるサグ電圧を補償し、平坦なパルス波形
を得る。
【００１７】また、補償用キャパシタの放電電荷を放電
エネルギー吸収用キャパシタに蓄積し、これを補償用キ
ャパシタまたは放電キャパシタに帰還させることによ
り、エネルギー回収を行う。
エネルギー吸収用キャパシタに蓄積し、これを補償用キ
ャパシタまたは放電キャパシタに帰還させることによ
り、エネルギー回収を行う。
【００１８】
実施例１．図１はこの発明の実施例１を示す回路構成図
である。図において、１は第１の直流電源、２は充電リ
アクトル、３は充電キャパシタ、４はＩＧＢＴ等オン／
オフ可能な第１のスイッチング素子、５は負荷、６は放
電キャパシタ３の電圧をモニタする分圧抵抗器、７はシ
ャント抵抗、８は基準電圧、９は誤差アンプ、１０は第
２のスイッチング素子１４のドライブ回路、１１は第２
の直流電源、１３は負荷５と直列に接続された補償用キ
ャパシタ、１４は第２のスイッチング素子、１５は放電
抵抗である。
である。図において、１は第１の直流電源、２は充電リ
アクトル、３は充電キャパシタ、４はＩＧＢＴ等オン／
オフ可能な第１のスイッチング素子、５は負荷、６は放
電キャパシタ３の電圧をモニタする分圧抵抗器、７はシ
ャント抵抗、８は基準電圧、９は誤差アンプ、１０は第
２のスイッチング素子１４のドライブ回路、１１は第２
の直流電源、１３は負荷５と直列に接続された補償用キ
ャパシタ、１４は第２のスイッチング素子、１５は放電
抵抗である。
【００１９】図２は図１の回路の各部の電圧及び電流波
形で、Ｖ0（ｔ）は放電キャパシタ３の両端の電圧、Ｖ1
（ｔ）は負荷５にかかる電圧、△Ｖ1（ｔ）は負荷５の
サグ電圧、Ｖ2（ｔ）は補償用キャパシタ１３の電圧、
ｉC（ｔ）は負荷電流、Ｖ3（ｔ）は負荷５の両端にかか
る電圧、△Ｖ2（ｔ）は補償用キャパシタ１３のサグ電
圧である。
形で、Ｖ0（ｔ）は放電キャパシタ３の両端の電圧、Ｖ1
（ｔ）は負荷５にかかる電圧、△Ｖ1（ｔ）は負荷５の
サグ電圧、Ｖ2（ｔ）は補償用キャパシタ１３の電圧、
ｉC（ｔ）は負荷電流、Ｖ3（ｔ）は負荷５の両端にかか
る電圧、△Ｖ2（ｔ）は補償用キャパシタ１３のサグ電
圧である。
【００２０】上記のように構成された回路では、先ず、
放電キャパシタ３が充電リアクトル２を介して直流電源
１より充電される。次に、スイッチング素子４がオフ状
態からオン状態になると、放電キャパシタ３が放電し、
負荷５に電圧Ｖ1（ｔ）がかかり電流が流れる。放電キ
ャパシタ３の電圧Ｖ0（ｔ）は、分圧抵抗器６でモニタ
されており、基準電圧８と誤差アンプ９で比較され、誤
差電圧ｖ1（ｔ）を発生する。誤差電圧ｖ1（ｔ）は、ド
ライブ回路１０に入力され、補償用キャパシタ１３の補
償電圧Ｖ2（ｔ）の初期値を与える直流電源１１の電圧
を設定する。スイッチング素子４がオンになると同時
に、スイッチング素子１４がオンとなり、補償用キャパ
シタ１３に充電されていた電荷がスイッチング素子１４
及び放電抵抗１５を通して放電され、補償用キャパシタ
１３の電圧Ｖ2（ｔ）は時間とともに低下する。
放電キャパシタ３が充電リアクトル２を介して直流電源
１より充電される。次に、スイッチング素子４がオフ状
態からオン状態になると、放電キャパシタ３が放電し、
負荷５に電圧Ｖ1（ｔ）がかかり電流が流れる。放電キ
ャパシタ３の電圧Ｖ0（ｔ）は、分圧抵抗器６でモニタ
されており、基準電圧８と誤差アンプ９で比較され、誤
差電圧ｖ1（ｔ）を発生する。誤差電圧ｖ1（ｔ）は、ド
ライブ回路１０に入力され、補償用キャパシタ１３の補
償電圧Ｖ2（ｔ）の初期値を与える直流電源１１の電圧
を設定する。スイッチング素子４がオンになると同時
に、スイッチング素子１４がオンとなり、補償用キャパ
シタ１３に充電されていた電荷がスイッチング素子１４
及び放電抵抗１５を通して放電され、補償用キャパシタ
１３の電圧Ｖ2（ｔ）は時間とともに低下する。
【００２１】放電キャパシタ３の容量をＣ0、補償用キ
ャパシタ１３の容量をＣC、このキャパシタ１３の初期
充電電圧をＶC0、負荷５に流れる電流をｉL（＝ｉｃ）
とすると、負荷インピーダンスＺLと放電キャパシタ３
の時定数及び補償用キャパシタ１３と放電抵抗１５の時
定数がパルス幅に比べて大きく、かつ次の式が成り立て
ば、補償用キャパシタ１３のサグ電圧△Ｖ2（ｔ）も負
荷５のサグ電圧△Ｖ1（ｔ）とほぼ等しくなり、負荷５
の両端にかかる電圧Ｖ3（ｔ）は一定に保たれる。 この回路の動作は、通常の負帰還回路のように連続的に
行われてもよいが、帰還ループの応答性が悪い場合には
系の発振等の悪影響が現れる。この場合は補償電圧の初
期値のみを決めるような方法でサグの補償を行うので、
あまり高い系の応答性を要求しない。
ャパシタ１３の容量をＣC、このキャパシタ１３の初期
充電電圧をＶC0、負荷５に流れる電流をｉL（＝ｉｃ）
とすると、負荷インピーダンスＺLと放電キャパシタ３
の時定数及び補償用キャパシタ１３と放電抵抗１５の時
定数がパルス幅に比べて大きく、かつ次の式が成り立て
ば、補償用キャパシタ１３のサグ電圧△Ｖ2（ｔ）も負
荷５のサグ電圧△Ｖ1（ｔ）とほぼ等しくなり、負荷５
の両端にかかる電圧Ｖ3（ｔ）は一定に保たれる。 この回路の動作は、通常の負帰還回路のように連続的に
行われてもよいが、帰還ループの応答性が悪い場合には
系の発振等の悪影響が現れる。この場合は補償電圧の初
期値のみを決めるような方法でサグの補償を行うので、
あまり高い系の応答性を要求しない。
【００２２】実施例２．図３はこの発明の実施例２を示
す回路構成図である。図において、１６は補償用キャパ
シタ１３とは周波数特性の異なる補償用キャパシタで、
補償用キャパシタ１３に並列に接続されている。その他
の構成は図１と同様である。上記複数の補償用キャパシ
タ１３、１６で、全体として周波数特性のよい補償用キ
ャパシタを構成し、スイッチング素子１４のスイッチン
グ特性に追随するようにしたものであり、サグ電圧を補
償し負荷５の両端の電圧を一定に保つとともに、パルス
電圧の立ち上がり特性を改善するものである。
す回路構成図である。図において、１６は補償用キャパ
シタ１３とは周波数特性の異なる補償用キャパシタで、
補償用キャパシタ１３に並列に接続されている。その他
の構成は図１と同様である。上記複数の補償用キャパシ
タ１３、１６で、全体として周波数特性のよい補償用キ
ャパシタを構成し、スイッチング素子１４のスイッチン
グ特性に追随するようにしたものであり、サグ電圧を補
償し負荷５の両端の電圧を一定に保つとともに、パルス
電圧の立ち上がり特性を改善するものである。
【００２３】実施例３．図４はこの発明の実施例３を示
す回路構成図である。図において、１７は図１のスイッ
チング素子１４と放電抵抗１５の代わりに設けられた制
御機能のある制御素子、例えばトランジスタであり、ス
イッチング素子と放電抵抗との２つの機能を備えたもの
である。その他の構成は図１と同様である。
す回路構成図である。図において、１７は図１のスイッ
チング素子１４と放電抵抗１５の代わりに設けられた制
御機能のある制御素子、例えばトランジスタであり、ス
イッチング素子と放電抵抗との２つの機能を備えたもの
である。その他の構成は図１と同様である。
【００２４】放電キャパシタ３の電圧は分圧抵抗６でモ
ニタされ、基準電圧８と誤差アンプ９とで比較され、誤
差電圧ｖ1（ｔ）を発生する。誤差電圧はドライブ回路
１０に入力され、補償用キャパシタ１３の充電電圧ＶC0
を設定すると同時に、制御素子１７の動作点を設定し、
放電回路に流れる電流値を制御する。制御素子１７に流
れる電流をｉｃとすると、 ｉｃ＝（１／Ｃ0 ＋１／Ｃｃ ）ｉL を満たす放電電流をこの素子１７に流すように負帰還が
かかり、負荷５の両端電圧を一定に保つ。
ニタされ、基準電圧８と誤差アンプ９とで比較され、誤
差電圧ｖ1（ｔ）を発生する。誤差電圧はドライブ回路
１０に入力され、補償用キャパシタ１３の充電電圧ＶC0
を設定すると同時に、制御素子１７の動作点を設定し、
放電回路に流れる電流値を制御する。制御素子１７に流
れる電流をｉｃとすると、 ｉｃ＝（１／Ｃ0 ＋１／Ｃｃ ）ｉL を満たす放電電流をこの素子１７に流すように負帰還が
かかり、負荷５の両端電圧を一定に保つ。
【００２５】実施例４．図５はこの発明の実施例４を示
す回路構成図である。１７は実施例３の直流電源と補償
用キャパシタの極性を反転したものであり、１２は直流
電源１１と逆曲性の直流電源、１８はスイッチング素子
である。
す回路構成図である。１７は実施例３の直流電源と補償
用キャパシタの極性を反転したものであり、１２は直流
電源１１と逆曲性の直流電源、１８はスイッチング素子
である。
【００２６】図６に図５の回路の動作状態を示す。スイ
ッチング素子４がオフ、制御素子１７もオフの状態で、
補償用キャパシタ１３の電圧は０とする。次にスイッチ
イング素子４をオンにして負荷５に電圧を加えると同時
に、制御素子１７もオンにして、直流電源１２から補償
用キャパシタ１３に負荷５にかかる電圧のサグを補償す
るような電流を流し、負荷５の両端電圧を一定に保つよ
うにする。このとき補償用キャパシタ１３に流れ込む電
流△ｉｃは、負荷５に流れる電流ｉLと直流電源１２か
ら補償用キャパシタ１３に流れ込む電流ｉｃｃとの差に
なる。スイッチング素子４がオンからオフになると、誤
差アンプ９の出力が増加し、ドライブ回路１０の出力に
より制御素子１７をオンからオフに、スイッチング素子
１８をオフからオンにし、補償用キャパシタ１３に蓄え
られた電荷を放電させ、電圧０の状態に戻す。
ッチング素子４がオフ、制御素子１７もオフの状態で、
補償用キャパシタ１３の電圧は０とする。次にスイッチ
イング素子４をオンにして負荷５に電圧を加えると同時
に、制御素子１７もオンにして、直流電源１２から補償
用キャパシタ１３に負荷５にかかる電圧のサグを補償す
るような電流を流し、負荷５の両端電圧を一定に保つよ
うにする。このとき補償用キャパシタ１３に流れ込む電
流△ｉｃは、負荷５に流れる電流ｉLと直流電源１２か
ら補償用キャパシタ１３に流れ込む電流ｉｃｃとの差に
なる。スイッチング素子４がオンからオフになると、誤
差アンプ９の出力が増加し、ドライブ回路１０の出力に
より制御素子１７をオンからオフに、スイッチング素子
１８をオフからオンにし、補償用キャパシタ１３に蓄え
られた電荷を放電させ、電圧０の状態に戻す。
【００２７】負荷５にかかるサグ電圧を△Ｖ1（ｔ）、
負荷５に流れる電流をｉL、直流電源１２より補償用キ
ャパシタ１３に流れ込む電流をｉｃｃ、放電キャパシタ
３の容量をＣ0、補償用キャパシタ１３の電圧を△Ｖ
2（ｔ）、補償用キャパシタの容量をＣｃとすると、 △Ｖ1 （ｔ）＝ （ｉL／Ｃ0）ｔ △Ｖ2 （ｔ）＝ △ｉｃ／Ｃｃ △ｉｃ＝ｉｃｃ−ｉL となる。従って△Ｖ1（ｔ）＝△Ｖ2（ｔ）となるようｉ
ｃｃを流すことによって、サグ電圧を補償し、負荷５の
両端の電圧を一定に保つことができる。
負荷５に流れる電流をｉL、直流電源１２より補償用キ
ャパシタ１３に流れ込む電流をｉｃｃ、放電キャパシタ
３の容量をＣ0、補償用キャパシタ１３の電圧を△Ｖ
2（ｔ）、補償用キャパシタの容量をＣｃとすると、 △Ｖ1 （ｔ）＝ （ｉL／Ｃ0）ｔ △Ｖ2 （ｔ）＝ △ｉｃ／Ｃｃ △ｉｃ＝ｉｃｃ−ｉL となる。従って△Ｖ1（ｔ）＝△Ｖ2（ｔ）となるようｉ
ｃｃを流すことによって、サグ電圧を補償し、負荷５の
両端の電圧を一定に保つことができる。
【００２８】実施例５．図７はこの発明の実施例５を示
す回路構成図である。図において、２２は実施例３の制
御素子１７と直列に接続された放電エネルギー吸収用キ
ャパシタ、１９はインバータ・コンバータ、２０はスイ
ッチング素子である。
す回路構成図である。図において、２２は実施例３の制
御素子１７と直列に接続された放電エネルギー吸収用キ
ャパシタ、１９はインバータ・コンバータ、２０はスイ
ッチング素子である。
【００２９】スイッチング素子４がオンの状態で負荷５
のサグ電圧を補償し、負荷５の両端電圧を一定に保つ動
作は実施例３と同じである。負荷５のサグ電圧の補償で
消費されたエネルギーの一部が、放電エネルギー吸収用
キャパシタ２２に制御素子１７を通して移し替えられ
る。キャパシタ２２に移し替えられた電荷が持つエネル
ギーは、パルス終了後制御素子１７をオフにし、スイッ
チング素子２０をオンにし、インバータ・コンバータ１
９で補償用キャパシタ１３に還流させる。補償用キャパ
シタ１３に還流されたエネルギーは再び負荷５のサグ電
圧の補償に使われる。
のサグ電圧を補償し、負荷５の両端電圧を一定に保つ動
作は実施例３と同じである。負荷５のサグ電圧の補償で
消費されたエネルギーの一部が、放電エネルギー吸収用
キャパシタ２２に制御素子１７を通して移し替えられ
る。キャパシタ２２に移し替えられた電荷が持つエネル
ギーは、パルス終了後制御素子１７をオフにし、スイッ
チング素子２０をオンにし、インバータ・コンバータ１
９で補償用キャパシタ１３に還流させる。補償用キャパ
シタ１３に還流されたエネルギーは再び負荷５のサグ電
圧の補償に使われる。
【００３０】実施例６．図８はこの発明の実施例６を示
す回路構成図である。実施例５で示した負荷５のサグ電
圧の補償時に、放電エネルギー吸収用キャパシタ２２に
蓄えられたエネルギーは、インバータ・コンバータ１９
からスイッチング素子２０を介して放電キャパシタ３に
還流され、次のパルスのエネルギーとして使われるよう
になされている。
す回路構成図である。実施例５で示した負荷５のサグ電
圧の補償時に、放電エネルギー吸収用キャパシタ２２に
蓄えられたエネルギーは、インバータ・コンバータ１９
からスイッチング素子２０を介して放電キャパシタ３に
還流され、次のパルスのエネルギーとして使われるよう
になされている。
【００３１】実施例７．図９はこの発明の実施例７を示
す回路構成図である。実施例５で示したエネルギー回収
回路に使用したインバータ・コンバータの代わりに倍電
圧回路を用いたものであり、２０ａ、２０ｂ、２０ｃは
スイッチング素子、２１はダイオードである。制御素子
１７が動作中はスイッチング素子２０ｃのみがオンして
おり、２個の放電エネルギー吸収用キャパシタ２２に補
償用キャパシタ１３からの電荷が充電される。負荷５へ
の通電が終わると、スイッチング素子４、１７がオフに
なるが、同時にスイッチング素子２０ｃをオフ、スイッ
チング素子２０ａ、２０ｂをオンにすると、キャパシタ
２２は２個が直列に接続され、スイッチング素子２０ａ
を通して各々の充電電圧の２倍が補償用キャパシタ１３
に印加され、これを充電する。
す回路構成図である。実施例５で示したエネルギー回収
回路に使用したインバータ・コンバータの代わりに倍電
圧回路を用いたものであり、２０ａ、２０ｂ、２０ｃは
スイッチング素子、２１はダイオードである。制御素子
１７が動作中はスイッチング素子２０ｃのみがオンして
おり、２個の放電エネルギー吸収用キャパシタ２２に補
償用キャパシタ１３からの電荷が充電される。負荷５へ
の通電が終わると、スイッチング素子４、１７がオフに
なるが、同時にスイッチング素子２０ｃをオフ、スイッ
チング素子２０ａ、２０ｂをオンにすると、キャパシタ
２２は２個が直列に接続され、スイッチング素子２０ａ
を通して各々の充電電圧の２倍が補償用キャパシタ１３
に印加され、これを充電する。
【００３２】
【発明の効果】以上のようにこの発明によれば、パルス
成形回路網を用いないため、高電圧部の電圧がパルス成
形回路網の電圧に比べて１／２となること及び高電圧部
のキャパシタの数を少なくでき、電源装置が小形、低コ
ストとなり、かつ高電圧部が耐電圧を１／２にすること
ができるため、絶縁破壊に対する信頼性が向上する。ま
た、オン、オフできるスイッチング素子で直接パルスを
作っているので、出力パルス幅を任意に変えることがで
きる。
成形回路網を用いないため、高電圧部の電圧がパルス成
形回路網の電圧に比べて１／２となること及び高電圧部
のキャパシタの数を少なくでき、電源装置が小形、低コ
ストとなり、かつ高電圧部が耐電圧を１／２にすること
ができるため、絶縁破壊に対する信頼性が向上する。ま
た、オン、オフできるスイッチング素子で直接パルスを
作っているので、出力パルス幅を任意に変えることがで
きる。
【００３３】さらに、サグ電圧の補償に使われるエネル
ギーの一部を回収することができるので、エネルギー効
率が良く、ランニングコストを低く抑えることができ
る。
ギーの一部を回収することができるので、エネルギー効
率が良く、ランニングコストを低く抑えることができ
る。
【図１】 この発明の実施例１に係るパルス電源装置を
示す回路構成図である。
示す回路構成図である。
【図２】 実施例１の動作を示す各部の電圧、電流波形
を示す図である。
を示す図である。
【図３】 この発明の実施例２に係るパルス電源装置を
示す回路構成図である。
示す回路構成図である。
【図４】 この発明の実施例３に係るパルス電源装置を
示す回路構成図である。
示す回路構成図である。
【図５】 この発明の実施例４に係るパルス電源装置を
示す回路構成図である。
示す回路構成図である。
【図６】 実施例４の動作を示す各部の電圧、電流波形
を示す図である。
を示す図である。
【図７】 この発明の実施例５に係るパルス電源装置を
示す回路構成図である。
示す回路構成図である。
【図８】 この発明の実施例６に係るパルス電源装置を
示す回路構成図である。
示す回路構成図である。
【図９】 この発明の実施例７に係るパルス電源装置を
示す回路構成図である。
示す回路構成図である。
【図１０】 従来のパルス電源装置を示す回路構成図で
ある。
ある。
【図１１】 従来のパルス電源装置を示す回路構成図で
ある。
ある。
１、１１、１２ 直流電源、２ 充電リアクトル、３
放電キャパシタ、４、１４、１８、２０、２０ａ、２０
ｂ、２０ｃ スイッチング素子、５ 負荷、６ 分圧抵
抗、７ シャント抵抗、８ 基準電圧電源、９ 誤差ア
ンプ、１０ ドライブ回路、１３、１６ 補償用キャパ
シタ、１５ 補電抵抗、１７ 電流制御素子、１９ イ
ンバータ・コンバータ、２１ ダイオード、２２ 放電
エネルギー吸収用キャパシタ。
放電キャパシタ、４、１４、１８、２０、２０ａ、２０
ｂ、２０ｃ スイッチング素子、５ 負荷、６ 分圧抵
抗、７ シャント抵抗、８ 基準電圧電源、９ 誤差ア
ンプ、１０ ドライブ回路、１３、１６ 補償用キャパ
シタ、１５ 補電抵抗、１７ 電流制御素子、１９ イ
ンバータ・コンバータ、２１ ダイオード、２２ 放電
エネルギー吸収用キャパシタ。
Claims (9)
- 【請求項１】 放電キャパシタに充電された電荷をスイ
ッチング素子のオンにより負荷を通して放電し、負荷に
パルス電圧を印加するようにしたパルス電源装置におい
て、負荷に直列に接続された補償用キャパシタを有する
電圧補償手段により、負荷に印加される電圧が一定にな
るよう補償することを特徴とするパルス電源装置。 - 【請求項２】 電圧補償手段は、補償用キャパシタに充
電した電荷を放電することにより補償電圧を得るように
したことを特徴とする請求項１記載のパルス電源装置。 - 【請求項３】 電圧補償手段は、補償用キャパシタに電
荷を充電することにより補償電圧を得るようにしたこと
を特徴とする請求項１記載のパルス電源装置。 - 【請求項４】 電圧補償手段は、補償用キャパシタの放
電または充電回路に挿入され、放電または充電電流値を
制御する制御素子を備えたことを特徴とする請求項２ま
たは３記載のパルス電源装置。 - 【請求項５】 放電キャパシタに充電された電荷をスイ
ッチング素子のオンにより負荷を通して放電し、負荷に
パルス電圧を印加するようにしたパルス電源装置におい
て、負荷に直列に接続された補償用キャパシタにより負
荷に印加される電圧が一定になるよう補償する電圧補償
手段、上記補償用キャパシタの放電回路に直列に接続さ
れ、放電用キャパシタの放電エネルギーを蓄積する放電
エネルギー吸収用キャパシタ、及びこの放電エネルギー
吸収用キャパシタの蓄積エネルギーを上記補償用キャパ
シタまたは上記放電キャパシタに帰還する帰還手段を備
えたことを特徴とするパルス電源装置。 - 【請求項６】 帰還手段は、コンバータ・インバータ回
路からなることを特徴とする請求項５記載のパルス電源
装置。 - 【請求項７】 帰還手段は、倍電圧回路からなることを
特徴とする請求項５記載のパルス電源装置。 - 【請求項８】 電圧補償手段は、周波数特性の異なる複
数のキャパシタを有することを特徴とする請求項１乃至
請求項７のいずれか一項記載のパルス電源装置。 - 【請求項９】 電圧補償手段は、放電キャパシタの電圧
低下分検出手段により制御されるようなされていること
を特徴とする請求項１乃至請求項８のいずれか一項記載
のパルス電源装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7175290A JPH0928087A (ja) | 1995-07-11 | 1995-07-11 | パルス電源装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7175290A JPH0928087A (ja) | 1995-07-11 | 1995-07-11 | パルス電源装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0928087A true JPH0928087A (ja) | 1997-01-28 |
Family
ID=15993535
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7175290A Pending JPH0928087A (ja) | 1995-07-11 | 1995-07-11 | パルス電源装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0928087A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20040006626A (ko) * | 2002-07-13 | 2004-01-24 | 주식회사 다산 씨.앤드.아이 | 냉각장치의 열전모듈용 전원제어장치 및 제어방법 |
| KR100717365B1 (ko) * | 2005-10-19 | 2007-05-10 | 정규점 | 펄스파워시스템 |
| KR101444734B1 (ko) * | 2012-11-26 | 2014-09-26 | 한국전기연구원 | 능동 전압 드룹 제어형 펄스 전원 시스템 |
-
1995
- 1995-07-11 JP JP7175290A patent/JPH0928087A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20040006626A (ko) * | 2002-07-13 | 2004-01-24 | 주식회사 다산 씨.앤드.아이 | 냉각장치의 열전모듈용 전원제어장치 및 제어방법 |
| KR100717365B1 (ko) * | 2005-10-19 | 2007-05-10 | 정규점 | 펄스파워시스템 |
| KR101444734B1 (ko) * | 2012-11-26 | 2014-09-26 | 한국전기연구원 | 능동 전압 드룹 제어형 펄스 전원 시스템 |
| US8964419B2 (en) | 2012-11-26 | 2015-02-24 | Korea Electrotechnology Research Institute | Active voltage droop control-type pulse power generator |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP3537585B1 (en) | Switched-capacitor converter with interleaved half bridges | |
| US10389237B1 (en) | Light-load efficiency improvement of hybrid switched capacitor converter | |
| US5666041A (en) | Battery equalization circuit with ramp converter | |
| US6922044B2 (en) | Synchronization of multiphase synthetic ripple voltage regulator | |
| US5440179A (en) | UPS with bi-directional power flow | |
| KR100201704B1 (ko) | 스위칭회로와 이것을 이용한 변환장치 및 역률개선 전원장치 | |
| US6946820B2 (en) | Multiple output DC-DC converter for providing controlled voltages | |
| CN101981794B (zh) | 用于调节输出电压的方法 | |
| JPS6359764A (ja) | 直流−直流変換器及び直流−直流変換方法 | |
| JPH09154275A (ja) | 直流−直流変換制御回路および直流−直流変換装置 | |
| JPH09107684A (ja) | 圧電トランス駆動回路 | |
| CN111245403B (zh) | 一种脉冲高压发生器 | |
| JP2002209376A (ja) | 電圧安定化器の制御装置、及び電圧安定化器を制御する方法 | |
| US7586759B2 (en) | Power source apparatus | |
| US10284089B2 (en) | Integrated bi-directional driver with modulated signals | |
| EP0588635A1 (en) | Gate power supply circuit | |
| US20050141251A1 (en) | Switching power supply utilizing oscillator frequency tuner to enhance load driving capability under peak load condition | |
| US6778411B2 (en) | Start-up circuit for power converters with controller power supply connected at output side | |
| JPH08130871A (ja) | Ｄｃ−ｄｃコンバータ | |
| JP3303573B2 (ja) | パルス電源装置 | |
| JP3127979B2 (ja) | 直流電源装置 | |
| JPH0928087A (ja) | パルス電源装置 | |
| JP3757219B2 (ja) | チャージポンプ回路 | |
| US6111365A (en) | Fast starting, surge limited, electronic ballast | |
| US20240136927A1 (en) | Power conversion circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |