JP2007236071A

JP2007236071A - 電圧変換装置および方法

Info

Publication number: JP2007236071A
Application number: JP2006052827A
Authority: JP
Inventors: Susumu Suzuki; 将鈴木; Toshiya Nakabayashi; 俊也中林
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 2006-02-28
Filing date: 2006-02-28
Publication date: 2007-09-13

Abstract

【課題】起動時の突入電流や過大電圧の発生や出力電圧の発振を抑制することができるようにする。
【解決手段】曲線１７２に示されるように、出力電圧Voのソフトスタートが行われると、スロープ補償電流Ｉ_slopeの値は、点線１８１で示される出力電圧Voのソフトスタートが開始タイミング以前において最大値をとり、点線１８１と点線１８２の間のソフトスタート中において徐々に値が低下し、点線１８２で示されるソフトスタートの終了タイミング以降において最小値をとるように制御される。本発明は、電圧変換装置に適用することができる。
【選択図】図８

Description

本発明は、電圧変換装置および方法に関し、特に、起動時の突入電流の発生や出力電圧の発振を抑制することができるようにした電圧変換装置および方法に関する。

従来、半導体回路等で構成された電子機器の電源回路において直流電圧を変換する場合、電圧制御方式DC/DCコンバータが用いられていた。起動時においては、突入電流や出力電圧の発振等が発生する恐れがあるが、電圧制御方式DC/DCコンバータの場合、起動時に基準電圧をコンデンサによって徐々に上昇させるソフトスタートを行うことにより、突入電流や出力電圧の発振等を抑制させていた（例えば、特許文献１参照）。

図１は、従来の電圧制御方式DC/DCコンバータの構成例を示す図である。

直流電圧の電圧値を変換する電圧制御方式DC/DCコンバータ１は、制御回路１１、チョークコイルＬ１、およびコンデンサＣ１により構成される。チョークコイルＬ１の一方の端は、制御回路１１のLX端子に接続され、他方の端はコンデンサＣ１を介して接地される。このチョークコイルＬ１とコンデンサＣ１の間の電圧が出力電圧Voである。また、この出力電圧Voは、制御回路１１のIN端子にフィードバックされる。

制御回路１１内部では、IN端子にフィードバックされた出力電圧Voが抵抗Ｒ１および抵抗Ｒ２により抵抗分割された電圧と、可変の基準電圧源２２により生じる基準電圧VREFが比較器２１（以下、ErrAmp２１と称する）により比較される。その比較結果VFB、すなわち２入力の差を増幅したものは、比較器２３（以下、VCTComp２３と称する）において、三角波発振器２４より供給される三角波VCTと比較される。その比較結果、すなわちVFBとVCTの差を増幅したものは、制御信号としてPWM（Pulse Wide Modulation）制御FET（Field Effect Transistor）ドライブ回路２５に供給される。PWM制御FETドライブ回路２５は、その制御信号に基づくパルス幅のパルス波を出力する。このパルス波は、チョークコイルＬ１やコンデンサＣ１への電圧印加を制御するスイッチングFET（スイッチＮ１およびスイッチＮ２）のゲートに供給される。すなわち、PWM制御FETドライブ回路２５の出力パルスにより、スイッチＮ１およびスイッチＮ２のスイッチング動作が制御され、それにより、チョークコイルＬ１やコンデンサＣ１への電圧印加のデューティ値、すなわち出力電圧Voが制御される。

つまり、このような電圧制御方式DC/DCコンバータ１では、起動時に基準電圧VREFを下げておくことにより、VFBの値が低レベルに抑えられ、PWM制御FETドライブ回路２５の出力パルス幅も狭くなり、電圧印加のデューティ値、すなわち、出力電圧Voも低くなる。

従って、電圧制御方式DC/DCコンバータ１の場合、起動時において、基準電圧源２２が、基準電圧VREFを、図２に示される曲線３１のように時間をかけて徐々に上昇させるようにすると（基準電圧源２２がソフトスタートを行うことにより）、出力電圧Voも徐々に上昇するように制御され、起動時の突入電流や出力電圧の発振等を抑制することができた。

ところで、近年、半導体回路の製造プロセスの微細化が進み、動作周波数が向上しており、DC/DCコンバータもより高速な応答特性が求められるようになってきた。しかしながら、電圧制御方式DC/DCコンバータでは、周波数特性が狭く、フィードバック制御における位相補償の制御が困難であるので、応答特性の向上には限界があった。また、仮に実現することができたとしてもコストが増大する恐れがあった。

そこで、電圧制御方式DC/DCコンバータの代わりに、電流制御方式DC/DCコンバータを用いる方法がある。電流制御方式DC/DCコンバータの方が、電圧制御方式DC/DCコンバータより応答特性がよく、かつ、周波数特性も広いので、容易かつ安価に、高速に動作する電流制御方式DC/DCコンバータを実現することができる。

図３は、従来の電流制御方式DC/DCコンバータの構成例を示す図である。

図３に示されるように、電流制御方式DC/DCコンバータ５１は、電圧制御方式DC/DCコンバータ１と同様に、制御回路６１、チョークコイルＬ１、およびコンデンサＣ１により構成される。

この制御回路６１の場合、抵抗分割された出力電圧Voと基準電圧VREFの比較結果VFBが、制御回路１においては三角波VCTと比較されたのに対して、スイッチＮ１を流れる電流に基づく電圧VRSと比較される。つまり、スイッチＮ１のドレインに接続された抵抗Ｒ３を流れる電流が電流検出アンプ７１によって検出され、その電流検出アンプ７１の出力電流が抵抗RSを流れ電圧VRSが発生する。比較器７０（以下、IComp７０と称する）は、この電圧VRSと比較結果VFBを比較し、その比較結果をRSフリップフロップ７２のリセット端子に供給する。RSフリップフロップ７２のセット端子にはクロック信号発生器７３より所定のクロック信号CLKが供給される。RSフリップフロップ７２は、これらの信号に基づいて、制御信号をPWM制御FETドライブ回路２５に供給する。

つまり、出力電圧Voが低くなるとき、抵抗Ｒ３を流れる電流の量が減り、電圧VRSが下がり、IComp７０の出力はLowレベルとなるので、PWM制御FETドライブ回路２５の出力パルス幅が広くなり、チョークコイルＬ１およびコンデンサＣ１への電圧印加のデューティ値が上昇する（出力電圧Voが上昇する）。逆に、出力電圧Voの電位が高くなると、基準電圧VREFとの差が小さくなり、ErrAmp２１出力VFBの値が低くなり、IComp７０の出力がHighレベルとなるので、PWM制御FETドライブ回路２５の出力パルス幅が狭くなり、チョークコイルＬ１およびコンデンサＣ１への電圧印加のデューティ値が低下する（出力電圧Voが低下する）。
特開２００３−２２４９６７号公報

しかしながら、このような電流制御方式DC/DCコンバータの場合、起動直後においては、スイッチＮ１に電流が流れず、電圧VRSの値が小さくなる。従って、比較器２３の比較結果の値はLowレベルに固定されてしまい、PWM制御FETドライブ回路２５の出力パルス幅が最大となってしまう。これにより、基準電圧VREFがソフトスタートされても、チョークコイルＬ１等に過大な突入電流が流れたり、図４に示される曲線８１のように、出力電圧Voが規定以上の値になったり、発振したりしてしまう恐れがあった。

図４の例の場合、出力電圧Voは、曲線８１に示されるように、ソフトスタートが行われているにも関わらず、起動直後の区間９１において過大電圧が発生している。制御部６１は、その課題電圧に対して、抑制しようと制御を行うが、今度は抑制が強く働きすぎ、出力電圧Voが下がりすぎてしまう。そうすると、制御部６１は、今度は電圧印加を増大させるように制御し、再度過大な電圧印加が発生してしまう。このように、制御部６１のデューティ値の制御が出力電圧の急激な変化に追いつかず、区間９２において出力電圧Voが発振してしまっている。

本発明は、このような状況に鑑みてなされたものであり、起動時の突入電流や過大電圧の発生や出力電圧の発振を抑制することができるようにするものである。

本発明の一側面は、一方の端が電圧出力端子に接続されるコイルおよびコンデンサを有し、コイルの他方の端がコイルに印加される電圧を制御する制御部に接続され、コンデンサの他方の端が接地される、直流電圧のレベルを変換する電流制御方式の電圧変換装置において、制御部において、スイッチング動作により、コイルへの電圧印加を制御するスイッチング手段と、スイッチング手段に流れ込む第１の電流を検出するスイッチ電流検出手段と、スイッチ電流検出手段により検出された第１の電流の波形に対して傾斜を補償する第２の電流を生成する電流生成手段と、電圧出力端子より出力される出力電圧、および、電流生成手段により生成された第２の電流が付加された第１の電流に基づいて、スイッチング手段のスイッチング動作を制御するスイッチ制御手段とを備える。

前記スイッチ制御手段は、電圧出力端子より出力される出力電圧を分圧する出力電圧分圧手段と、起動後、所定の時間をかけて所定の電圧まで昇圧する基準電圧を供給する基準電圧供給手段と、出力電圧分圧手段により出力電圧が分圧された第１の電圧と、基準電圧供給手段により供給される基準電圧とを比較する第１の比較手段と、第１の比較手段による第１の比較結果、および、電流生成手段により生成された第２の電流が付加された第１の電流により生じる第２の電圧とを比較する第２の比較手段と、第２の比較手段による第２の比較結果、および、所定のパルス波に基づいて、スイッチング手段を駆動させる駆動手段とを備えるようにすることができる。

前記電流生成手段は、起動直後に最大となり、基準電圧の昇圧に応じて下降し、基準電圧が所定の電圧に達したときに最小となるように電流値が変動する第２の電流を生成することができる。

本発明の一側面は、一方の端が電圧出力端子に接続されるコイルおよびコンデンサを有し、コイルの他方の端がコイルに印加される電圧を制御する制御部に接続され、コンデンサの他方の端が接地される、直流電圧のレベルを変換する電流制御方式の電圧変換装置の電圧変換方法において、制御部のスイッチ部のスイッチング動作により、コイルへの電圧印加を制御し、スイッチング部に流れ込む電流を検出し、検出された第１の電流の波形に対して傾斜を補償する第２の電流を生成し、電圧出力端子より出力される出力電圧、および、第２の電流が付加された第１の電流に基づいて、スイッチング部のスイッチング動作を制御するステップを実行する。

本発明の一側面においては、制御部のスイッチ部のスイッチング動作により、コイルへの電圧印加が制御され、スイッチング部に流れ込む電流が検出され、検出された第１の電流の波形に対して傾斜を補償する第２の電流が生成され、電圧出力端子より出力される出力電圧、および、第２の電流が付加された第１の電流に基づいて、スイッチング部のスイッチング動作が制御される。

本発明の側面によれば、直流電圧の電圧値を変換することができる。特に、起動時の突入電流や過大電圧の発生や出力電圧の発振を抑制することができ、周辺回路の破壊を抑制することができる。

以下に本発明の実施の形態を説明するが、本発明の構成要件と、発明の詳細な説明に記載の実施の形態との対応関係を例示すると、次のようになる。この記載は、本発明をサポートする実施の形態が、発明の詳細な説明に記載されていることを確認するためのものである。従って、発明の詳細な説明中には記載されているが、本発明の構成要件に対応する実施の形態として、ここには記載されていない実施の形態があったとしても、そのことは、その実施の形態が、その構成要件に対応するものではないことを意味するものではない。逆に、実施の形態が構成要件に対応するものとしてここに記載されていたとしても、そのことは、その実施の形態が、その構成要件以外の構成要件には対応しないものであることを意味するものでもない。

さらに、この記載は、本明細書に記載されている発明の全てを意味するものではない。換言すれば、この記載は、本明細書に記載されている発明であって、この出願では請求されていない発明の存在、すなわち、将来、分割出願されたり、補正により追加されたりする発明の存在を否定するものではない。

本発明の一側面は、一方の端が電圧出力端子に接続されるコイル（例えば、図５のチョークコイルＬ１）およびコンデンサ（例えば、図５のコンデンサＣ１）を有し、コイルの他方の端がコイルに印加される電圧を制御する制御部（例えば、図５の制御回路１１１）に接続され、コンデンサの他方の端が接地される、直流電圧のレベルを変換する電流制御方式の電圧変換装置（例えば、図５の電流制御方式DC/DCコンバータ）において、制御部において、スイッチング動作により、コイルへの電圧印加を制御するスイッチング手段（例えば、図５のスイッチＮ１およびスイッチＮ２）と、スイッチング手段に流れ込む第１の電流を検出するスイッチ電流検出手段（例えば、図５の電流検出アンプ１２４）と、スイッチ電流検出手段により検出された第１の電流の波形に対して傾斜を補償する第２の電流（例えば、図５のスロープ補償電流Ｉ_slope）を生成する電流生成手段（例えば、図５のスロープ補償回路１２５）と、電圧出力端子より出力される出力電圧（例えば、図５の出力電圧Vo）、および、電流生成手段により生成された第２の電流が付加された第１の電流に基づいて、スイッチング手段のスイッチング動作を制御するスイッチ制御手段（例えば、図５のErrAmp１２１、IComp１２３、RSフリップフロップ１２７、およびPWM制御FETドライブ回路１２９）とを備える。

前記スイッチ制御手段は、電圧出力端子より出力される出力電圧を分圧する出力電圧分圧手段（例えば、図５の抵抗Ｒ１および抵抗Ｒ２）と、起動後、所定の時間をかけて所定の電圧まで昇圧する基準電圧（例えば、図５の基準電圧VREF）を供給する基準電圧供給手段（例えば、図５の可変型基準電圧源１２２）と、出力電圧分圧手段により出力電圧が分圧された第１の電圧と、基準電圧供給手段により供給される基準電圧とを比較する第１の比較手段（例えば、図５のErrAmp１２１）と、第１の比較手段による第１の比較結果、および、電流生成手段により生成された第２の電流が付加された第１の電流により生じる第２の電圧（例えば、図５の電圧VRS）とを比較する第２の比較手段（例えば、図５のIComp１２３）と、第２の比較手段による第２の比較結果、および、所定のパルス波（例えば、図５のクロック信号CLK）に基づいて、スイッチング手段を駆動させる駆動手段（例えば、図５のRSフリップフロップ１２７およびPWM制御FETドライブ回路１２９）とを備えるようにすることができる。

前記電流生成手段は、起動直後に最大となり、基準電圧の昇圧に応じて下降し、基準電圧が所定の電圧に達したときに最小となるように電流値が変動する（例えば、図８の曲線１７１）第２の電流を生成することができる。

本発明の一側面は、一方の端が電圧出力端子に接続されるコイルおよびコンデンサを有し、コイルの他方の端がコイルに印加される電圧を制御する制御部に接続され、コンデンサの他方の端が接地される、直流電圧のレベルを変換する電流制御方式の電圧変換装置の電圧変換方法において、制御部のスイッチ部のスイッチング動作により、コイルへの電圧印加を制御し（例えば、図９のステップＳ８）、スイッチング部に流れ込む電流を検出し（例えば、図９のステップＳ３）、検出された第１の電流の波形に対して傾斜を補償する第２の電流を生成し（例えば、図９のステップＳ４）、電圧出力端子より出力される出力電圧、および、第２の電流が付加された第１の電流に基づいて、スイッチング部のスイッチング動作を制御する（例えば、図９のステップＳ５乃至ステップＳ７）ステップを実行する。

次に、本発明を適用した実施の形態について、図面を参照して説明する。

図５は、本発明を適用した電流制御方式DC/DCコンバータの構成例を示す回路図である。

図５において、電流制御方式DC/DCコンバータ１０１は、制御回路１１１、チョークコイルＬ１、およびコンデンサＣ１により構成される。チョークコイルＬ１の一方の端は、制御回路１１のLX端子に接続され、他方の端は、出力端子に接続される。この出力端子は、また、コンデンサＣ１を介して接地されている。この出力端子からの出力電圧Voが図示せぬ負荷に供給される。また、この出力端子は、制御回路１１１のIN端子にも接続されている。なお、チョークコイルＬ１は、一例としてチョークコイルを用いるように説明したが、それ以外の種類のコイルを適用することも可能である。また、コンデンサＣ１として使用されるコンデンサの種類も、同様に、限定されない。

制御回路１１１内部において、IN端子は、直列に繋がる抵抗Ｒ１および抵抗Ｒ２を介して接地されている。抵抗Ｒ１および抵抗Ｒ２の接続点は、入力された２つの電圧を比較する比較器１２１（以下、ErrAmp１２１と称する）の反転入力端子に接続される。

ErrAmp１２１の非反転入力端子には、基準電圧VREFを供給する可変型基準電圧源１２２の正側端子が接続される。可変型電圧源１２２の負側端子は接地されている。ErrAmp１２１の出力端子は、比較器１２３（以下、IComp１２３と称する）の反転入力端子に接続されている。

IComp１２３の非反転入力端子は、抵抗RSを介して接地されるとともに、加算器１２６の出力に接続されている。加算器１２６の２入力は、それぞれ、スイッチＮ１に接続された抵抗RSに流れる電流を検出する電流検出アンプ１２４の出力端子、または、基準電圧VREFの値に応じてスロープ補償電流Ｉ_slopeを出力するスロープ補償回路１２５の出力端子に接続されている。

スロープ補償回路１２５は、その詳細については後述するが、電流検出アンプ１２４の出力電流が少ない場合であっても、IComp１２３の非反転入力端子に印加される電圧のパルス波形を維持するための回路である。

IComp１２３の出力端子は、RSフリップフロップ１２７のリセット端子（Ｒ）に接続されている。

RSフリップフロップ１２７のセット端子（Ｓ）には、パルス波のクロック信号を出力するクロック信号発生器の出力端子が接続されている。RSフリップフロップ１２７の出力端子（Ｑ）は、スイッチングFET（Field Effect Transistor）を駆動させるPWM（Pulse Wide Modulation）制御FETドライブ回路１２９の入力端子に接続される。

PWM制御FETドライブ回路１２９は、スイッチングFET（スイッチＮ１およびスイッチＮ２）の駆動信号を出力する回路であり、RSフリップフロップ１２７からの制御信号のパルス幅に基づいて、スイッチングFETのスイッチング動作（ONまたはOFFの切り換え）を制御することにより、LX端子より出力される出力パルスのデューティ値を制御する。PWM制御FETドライブ回路１２９の出力端子は、スイッチＮ１およびスイッチＮ２の各ゲートに接続される。スイッチＮ１のドレインは、抵抗Ｒ３を介して制御回路１１１のUNREG端子に接続され、ソースは、スイッチＮ２のドレインとともに、制御回路１１１のLX端子に接続される。また、スイッチＮ２のソースは、制御回路１１１のGND端子を介して接地されている。

次に、この制御回路１１１の動作について説明する。

IN端子にフィードバックされた出力電圧Voは、抵抗Ｒ１および抵抗Ｒ２によって抵抗分割され、ErrAmp１２１において、基準電圧VREFと比較される。この比較結果VFBは、IComp１２３の反転入力端子に供給される。

電流検出アンプ１２４は、抵抗Ｒ３に流れる電流、すなわち、スイッチＮ１のドレインに流れる電流を検出し、出力する。スロープ補償回路１２５は、基準電圧VREFに応じたスロープ補償電流Ｉ_slopeを出力する。加算器１２６は、電流検出アンプ１２４の出力電流と、スロープ補償回路１２５が出力したスロープ補償電流Ｉ_slopeを加算する。この加算された電流は、抵抗RSに流れ、電圧VRSが発生する。この電圧VRSは、IComp１２３の非反転入力端子に印加される。

例えば、起動直後の場合、抵抗Ｒ３に流れる電流は小さいので、電流検出アンプ１２４の出力電流も小さく、その出力電流によって電圧VRSはほとんど変化しない。従って、そのままではIComp１２３の非反転入力端子に印加される電圧がLowレベルで固定されてしまい、チョークコイルＬ１に突入電流が発生してしまう恐れがある。そこで、スロープ補償回路１２５は、基準電圧VREFの値に基づいてスロープ補償電流Ｉ_slopeを出力し、起動直後の状態であっても、仮想的に抵抗Ｒ３に電流が流れているようにみせかけ、電圧VRSのパルス波形に対して、直線状の傾斜（スロープ）を補償し、波形整形を行う。つまり、スロープ補償回路１２５は、抵抗Ｒ３に流れる電流の大小に関わらず、IComp１２３の非反転入力端子にパルス波形の電圧が印加されるようにするための回路である。

詳細については後述するが、スロープ補償回路１２５は、基準電圧VREFの値に基づいて、例えば起動直後等において電流検出アンプ１２４の出力電流が小さいときは、印加電圧に傾斜が現れるように、大きなスロープ補償電流Ｉ_slopeを出力し、例えば通常動作時等において電流検出アンプ１２４の出力電流が大きいときは、印加電圧がダイナミックレンジを越えないように、小さなスロープ補償電流Ｉ_slopeを出力する（場合によっては出力を停止する）。

IComp１２３は、ErrAmp１２１の比較結果VFBと、電圧VRSとを比較し、その比較結果、すなわち、差分を増幅したものをRSフリップフロップ１２７のリセット端子（Ｒ）に供給する。また、クロック信号発生器１２８は、所定のクロック信号をRSフリップフロップ１２７のセット端子（Ｓ）に供給する。RSフリップフロップ１２７は、これらの信号に基づいて、制御信号を生成し、出力端子（Ｑ）より出力してPWM制御FETドライブ回路１２９に供給する。

PWM制御FETドライブ回路１２９は、この制御信号に基づいてパルス波を出力し、そのパルス幅によってスイッチＮ１およびスイッチＮ２のスイッチング動作を制御する。つまり、PWM制御FETドライブ回路１２９は、出力パルスのパルス幅の大小によって、チョークコイルＬ１およびコンデンサＣ１への電圧印加量、すなわち、デューティ値を調整し、出力電圧Voの値を制御する。

起動時において、スイッチＮ１のドレインに流れる電流値が微少となるので、電流検出アンプ１２４の出力が小さくなる。このとき、スロープ補償回路１２５は、上述したように、電圧VRSの変動レベルを維持するように（電圧VRSの波形を整形するように）、基準電圧VREFの値に応じた所定の大きさのスロープ補償電流Ｉ_slopeを出力する。これにより、PWM制御FETドライブ回路１２９の出力のパルス幅の広さは、適度な広さに制限される。すなわち、出力電圧Voの値は適切に制御され、過大電圧や突入電流の発生が抑制される。これにより、その後の出力電圧Voの発振も抑制されるので、制御回路１１１は、レベルが安定した出力電圧Voを実現することができる。

なお、スロープ補償回路１２５は、基準電圧VREFの大きさに応じて、スロープ補償電流Ｉ_slopeの出力レベルを制御する。つまり、スロープ補償回路１２５は、起動直後が最大となり、その後、基準電圧VREFのスロースタートに合わせて、徐々に下げ、基準電圧VREFが最大時において最小となるように、スロープ補償電流Ｉ_slopeの出力レベルを制御する。

図６は、図５のスロープ補償回路１２５の詳細な構成例を示す回路図である。

図６において、可変型基準電圧源１２２の正端子は、抵抗Ｒ_STを介してnpn型のトランジスタＱ１のコレクタとベースに接続される。トランジスタＱ１は、そのエミッタが接地され、npn型のトランジスタＱ２とカレントミラー回路を形成している。つまり、このトランジスタＱ２のエミッタは接地され、ベースは、トランジスタＱ１のベース（およびコレクタ）に接続されている。また、トランジスタＱ２のコレクタには、抵抗Ｒ_SLが接続されている。

この抵抗Ｒ_SLの他方は、pnp型のトランジスタＱ３のコレクタおよびベースに接続されている。このトランジスタＱ３のエミッタは、電圧Ｖ_slopeが供給される端子に接続されており、pnp型のトランジスタＱ４とカレントミラー回路を形成している。トランジスタＱ４のコレクタに接続されている。つまり、このトランジスタＱ４のエミッタはトランジスタＱ３のエミッタ（電圧Ｖ_slopeが供給される端子）に接続されており、ベースは、トランジスタＱ３のベース（およびコレクタ）に接続されている。また、トランジスタＱ４のコレクタは、論理回路により構成される反転部１４１に接続されている。

反転部１４１は、後述するように、出力電流（スロープ補償電流Ｉ_slope）の変動（傾斜）を反転させる回路である。つまり、反転部１４１は、出力電流として、スロープ補償電流Ｉ_slopeを図５の加算器１２６に供給する。

このスロープ補償回路１２５の動作について説明する。

基準電圧VREFがランプ関数状に変化するのに応じてトランジスタＱ１のコレクタに流れる電流i_RSTの変動量Δi_RSTは、以下の式（１）で示される。

Δｉ_RST＝（ΔVREF−Δvf１）／Ｒ_ST ・・・（１）

なお、式（１）において、ΔVREFは、基準電圧VREFの変動量を示し、Δvf１は、トランジスタＱ１のエミッタ・コレクタ間の電圧vf１の変動量を示し、Ｒ_STは、抵抗Ｒ_STの抵抗値を示している。

トランジスタＱ１とトランジスタＱ２はカレントミラー回路を構成しているため、トランジスタＱ２のコレクタに流れる電流i_c2の変動量Δi_c2は、以下の式（２）で示される。

Δｉ_c2＝Δｉ_RSL＝Δｉ_RST ・・・（２）

なお、式（２）において、Δｉ_RSLは、抵抗Ｒ_SLを流れる電流（すなわち、トランジスタＱ３のコレクタとベースを流れる電流の合計）の変動量である。

ここで、トランジスタＱ３とトランジスタＱ４もカレントミラー回路を構成しているため、反転部１４１に流れ込む電流の変動量もΔｉ_RSLと等しくなる。つまり、反転部１４１の入力電流は、基準電圧VREFの変化に応じた（例えば基準電圧に比例した）ランプ電流が流れる。

なお、基準電圧VREFが最大値をとるとき、トランジスタＱ１のコレクタに流れる電流i_RSTも、以下の式（３）に示されるような最大値ｉ_RSTＭＡＸをとる。

ｉ_RSTＭＡＸ＝（VREF−vf１）／Ｒ_ST ・・・（３）

ところで、トランジスタＱ２のコレクタ電流ｉ_c2は、通常は上述したようにｉ_RSTに同期するが、その最大値ｉ_RSLＭＡＸは、以下の式（４）のように制限される。

ｉ_RSLＭＡＸ＝（Ｖ_slope−vf３−ｖsat２）／Ｒ_SL ・・・（４）
で制限される。

図７に例を示す。図７の最上段のグラフの曲線１５１は、基準電圧VREFの変動の様子を示し、中段のグラフの曲線１５２は、電流i_RSTの変動の様子を示し、最下段のグラフの曲線１５３は、電流i_RSLの変動の様子を示している。

例えば、点線１６１のタイミングにおいて基準電圧VREFの変動が開始されると、電流i_RSTと電流i_RSLの変動も開始し、所定の時間をかけて所定の電圧まで昇圧する基準電圧VREFの上昇（ソフトスタート）に合わせて、電流i_RSTと電流i_RSLの値も上昇する。ところが、電流i_RSTは、基準電圧VREFの波形に合わせて、点線１６３のタイミングまで増大していくが、電流i_RSLは、曲線１５３に示されるように、点線１６３の前の点線１６２のタイミングで値の上昇が停止し、定常値となる。つまり、この場合、電流i_RSLは、点線１６２のタイミングで、式（４）に示されるように、その最大値ｉ_RSLＭＡＸに達している。

このようなとき、電流ｉ_RSTＭＡＸと電流ｉ_RSLＭＡＸのうち、いずれか小さい方が反転部１４１に入力される。反転部１４１は、上述したような入力電流の変動量の正負を反転させる。すなわち、スロープ補償電流Ｉ_slopeの値は、その初期値が最大となり、基準電圧VREFが増大するのに従って徐々に小さくなり、基準電圧VREFが最大値をとるときに、最小となる。つまり、スロープ補償電流Ｉ_slopeの値は、例えば、図７に示されるように基準電圧VREFが直線的に増大するのに反比例して、直線的に減少する。

図８にスロープ補償電流Ｉ_slopeの変動の例を示す。図８の上段のグラフの曲線１７１が、スロープ補償電流Ｉ_slopeの変動の例を示しており、下段のグラフの曲線１７２が、出力電圧Voの変動の例を示している。

基準電圧VREFが図７に示されるように制御され、図８の曲線１７２に示されるように、出力電圧Voのソフトスタートが行われると、上述したようなスロープ補償回路１２５の制御により、スロープ補償電流Ｉ_slopeの値は、図８の曲線１７１に示されるように変動する。つまり、スロープ補償電流Ｉ_slopeの値は、点線１８１で示される出力電圧Voのソフトスタートが開始タイミング以前において最大値をとり、点線１８１と点線１８２の間のソフトスタート中において徐々に値が低下し、点線１８２で示されるソフトスタートの終了タイミング以降において最小値をとるように変化する。

すなわち、スロープ補償電流Ｉ_slopeの値は、例えば、図８に示されるように基準電圧VREFが直線的に増大するのに比例して増大する出力電圧Voに反比例して、直線的に減少する。もちろん、スロープ補償電流Ｉ_slopeの値は、スロースタート前において最大値をとり、スロースタート後に最小値をとればよく、基準電圧VREFや出力電圧Voの変動に反比例して変動しなくてもよい。ただし、スロープ補償電流Ｉ_slopeの値を急激に変動させると、出力電圧の波形に影響を及ぼす恐れがある。つまり、上述したように、スロープ補償電流Ｉ_slopeの値を、基準電圧VREFや出力電圧Voの変動に反比例して直線的に変動させることにより、出力電圧に対するスロープ補償電流Ｉ_slopeによる影響を少なくすることができる。

このようなスロープ補償電流Ｉ_slopeが図５の加算器１２６において電流検出アンプ１２４の出力電流に加算されることにより、IComp１２３の非反転入力端子に印加される電圧VRSのパルス波形が保たれ、IComp１２３の出力がLowレベルに固定されてしまうことを抑制することができる。

図５の制御回路１１１の、以上のような制御処理の流れの例を図９のフローチャートを参照して説明する。

電流制御方式DC/DCコンバータ１０１に電源が投入され、制御処理が開始されると、可変型基準電圧源１２２は、ステップＳ１において、基準電圧VREFを図７の最上段のグラフに示されるように、ソフトスタートさせる。ステップＳ２において、ErrAmp１２１は、出力電圧を抵抗Ｒ１および抵抗Ｒ２により抵抗分割したものと、基準電圧VREFとを比較し、第１の比較結果VFBを生成する。

ステップＳ３において、電流検出アンプ１２４は、スイッチングFETの電流（スイッチＮ１のドレインを流れる電流）を検出する。ステップＳ４において、スロープ補償回路１２５は、基準電圧VREFに応じて、スロープ補償電流Ｉ_slopeを生成し、加算器１２６に供給する。ステップＳ５において、抵抗ＲＳは、加算器１２６より出力される電流検出アンプ１２４の出力とスロープ補償電流Ｉ_slopeの加算結果の電流から、電圧VRSを求める。

ステップＳ６において、IComp１２３は、第１の比較結果VFBと電圧VRSを比較し、第２の比較結果を生成する。ステップＳ７において、RSフリップフロップ１２７は、第２の比較結果とクロック信号CLKに応じて、PWM制御FETドライブ回路１２９の制御信号のパルス幅を調整する。ステップＳ８において、そのPWM制御FETドライブ回路１２９は、その制御信号に応じてスイッチングFET（スイッチＮ１およびスイッチＮ２）を駆動させる。

ステップＳ９において、制御回路１１１は、制御処理を終了するか否かを判定し、終了しないと判定した場合、処理をステップＳ２に戻し、それ以降の処理を繰り返す。また、ステップＳ９において、例えば電源を切断するようなときに、制御処理を終了すると判定した場合、制御回路１１１は、制御処理を終了する。

以上のように、制御回路１１１は、例えば起動直後に、電圧供給先への突入電流の発生を抑制し、出力電圧が規定電圧を超えないように制御することができる。また、起動後、ソフトスタート中に、スロープ補償電流Ｉ_slopeが直線状に低下されるので、制御回路１１１は、出力電圧を、発振を抑え、直線状に変化させるように制御することができる。さらに、ソフトスタート終了後通常時において、スロープ補償電流Ｉ_slopeが最小値をとるので、制御回路１１１は、デューティ値の制御を十分な広さのダイナミックレンジにおいて行うことができる。

図１０に例を示す。図１０Ａは、従来の電流制御方式DC/DCコンバータにおけるソフトスタート時の波形の例を示すグラフである。図１０Ａの上段は、スイッチングFETの出力波形、すなわち、LX端子における波形を示しており、下段は、出力電圧Voの波形を示している。図１０Ａに示されるように、ソフトスタートが開始され、チョークコイルＬ１への入力波形のデューティ値が増大するとともに、出力電圧Voの値は上昇するが、その間、出力電圧Voは、発振しており、直線状に変化しない。

これに対して、図１０Ｂは、図５に示される電流制御方式DC/DCコンバータ１０１におけるソフトスタート時の波形の例を示すグラフである。図１０Ｂの上段は、電流制御方式DC/DCコンバータ１０１の起動信号を示しており、下段は、出力電圧Voの波形を示している。図１０Ｂに示されるように、この場合、起動信号がHighレベルになり、ソフトスタートが開始されると、出力電圧Voの値は発振せずに直線状に上昇していく。

以上のような制御により、電流制御方式DC/DCコンバータ１０１は、起動時における周辺回路部品の破壊を抑制することができる。

なお、突入電流や過大電圧を抑制する方法として、クロック信号発生器１２８が発生するクロック信号の周波数を上げる方法も考えられるが、その場合、RSフリップフロップ１２７やPWM制御FETドライブ回路１２９の動作周波数も向上させなければならず、開発が困難になったり、コストの増大に繋がったりする恐れがある。つまり、以上のような制御により、電流制御方式DC/DCコンバータ１０１は、容易かつ安価に、起動時における周辺回路部品の破壊を抑制することができる。

なお、以上においては、電流検出アンプ１２４の出力電流に対して、直線状にスロープ補償を行う（出力電流のパルス部分に対して、直線上の傾斜をつける）ように説明したが、これに限らず、非直線状に制御するようにしてもよい。

図１１に例を示す。図１１Ａは、直線上のスロープ補償の例を示すグラフであり、直線２０１は比較結果VFBを示し、曲線２０２は電圧VRS（１パルス分）を示している。図１１Ａの場合、電圧VRSは、直線上のスロープ補償により、そのパルス部分に直線上の傾斜が補償されているが、この場合、パルス部分全体に傾斜が形成されるので、電流検出アンプ１２４の出力電流が多いときでも、比較結果VFBと電圧VRSの比較によって生成されるパルスを細くすることが出来ないので、ダイナミックレンジが低下してしまう恐れがある。

図１１Ｂは、デューティ値等に基づいて、直線上のスロープ補償を、パルスの途中で切り替える場合の例を示すグラフであり、曲線２０３は電圧VRS（１パルス分）を示している。図１１Ｂの場合、電圧VRSは、スロープ補償の切り替えによって、コンデンサＣ１へのチャージが行われる等するため、電圧VRSの低下が発生する。この低下により、出力電圧Voが発振してしまう恐れがある。また、切り替え後の電流勾配が少ないと、比較結果VFBと電圧VRSの比較が正しく行われず、出力電圧Voが発振してしまう恐れがある。

図１１Ｃは、曲線的に（連続的かつ非直線的に）スロープ補償を行う場合の例を示すグラフであり、曲線２０４は電圧VRS（１パルス分）を示している。図１１Ｃのように曲線的にスロープ補償を行うことにより、制御回路１１１は、電流検出アンプ１２４の出力電流が少ないときは、比較結果VFBと電圧VRSの比較によって生成されるパルスを太くし、電流検出アンプ１２４の出力電流が多いときは、比較結果VFBと電圧VRSの比較によって生成されるパルスを非常に細くすることができ、補償の切り替えを必要とせず、安定的にダイナミックレンジの低下を抑制することができる。

なお、本明細書において、上述したステップは、記載された順序に沿って時系列的に行われる処理はもちろん、必ずしも時系列的に処理されなくとも、並列的あるいは個別に実行される処理をも含むものである。

また、本明細書において、システムとは、複数のデバイス（装置）により構成される装置全体を表すものである。

なお、以上において、一つの装置として説明した構成を分割し、複数の装置として構成するようにしてもよい。逆に、以上において複数の装置として説明した構成をまとめて一つの装置として構成されるようにしてもよい。また、各装置の構成に上述した以外の構成を付加するようにしてももちろんよい。さらに、システム全体としての構成や動作が実質的に同じであれば、ある装置の構成の一部を他の装置の構成に含めるようにしてもよい。つまり、本発明の実施の形態は、上述した実施の形態に限定されるものではなく、本発明の要旨を逸脱しない範囲において種々の変更が可能である。

本発明は、電子機器の電源回路に適用することが可能である。

従来の電圧制御方式DC/DCコンバータの例を示す回路図である。ソフトスタート時の基準電圧の遷移例を示すグラフである。従来の電流制御方式DC/DCコンバータの例を示す回路図である。ソフトスタート時の出力電圧の遷移例を示すグラフである。本発明を適用した電流制御方式DC/DCコンバータの構成例を示す回路図である。図５のスロープ補償回路の詳細な構成例を示す回路図である。基準電圧とスロープ補償回路内電流との関係を示すグラフである。スロープ補償電流と出力電圧との関係を示すグラフである。制御処理の流れの例を示すフローチャートである。出力波形の例を示すグラフである。スロープ補償の例を示すグラフである。

符号の説明

１０１電流制御方式DC/DCコンバータ，１１１制御回路，１２１比較器，１２２基準電圧源，１２３比較器，１２４電流検出アンプ，１２５スロープ補償回路，１２６加算器，１２７フリップフロップ，１２８クロック信号発生器，１２９ PWM制御FETドライブ回路，１４１反転部

Claims

一方の端が電圧出力端子に接続されるコイルおよびコンデンサを有し、前記コイルの他方の端が前記コイルに印加される電圧を制御する制御部に接続され、前記コンデンサの他方の端が接地される、直流電圧のレベルを変換する電流制御方式の電圧変換装置において、
前記制御部において、スイッチング動作により、前記コイルへの電圧印加を制御するスイッチング手段と、
前記スイッチング手段に流れ込む第１の電流を検出するスイッチ電流検出手段と、
前記スイッチ電流検出手段により検出された前記第１の電流の波形に対して傾斜を補償する第２の電流を生成する電流生成手段と、
前記電圧出力端子より出力される出力電圧、および、前記電流生成手段により生成された前記第２の電流が付加された前記第１の電流に基づいて、前記スイッチング手段のスイッチング動作を制御するスイッチ制御手段と
を備える電圧変換装置。
前記スイッチ制御手段は、
前記電圧出力端子より出力される出力電圧を分圧する出力電圧分圧手段と、
起動後、所定の時間をかけて所定の電圧まで昇圧する基準電圧を供給する基準電圧供給手段と、
前記出力電圧分圧手段により前記出力電圧が分圧された第１の電圧と、前記基準電圧供給手段により供給される前記基準電圧とを比較する第１の比較手段と、
前記第１の比較手段による第１の比較結果、および、前記電流生成手段により生成された前記第２の電流が付加された前記第１の電流により生じる第２の電圧とを比較する第２の比較手段と、
前記第２の比較手段による第２の比較結果、および、所定のパルス波に基づいて、前記スイッチング手段を駆動させる駆動手段と
を備える請求項１に記載の電圧変換装置。
前記電流生成手段は、起動直後に最大となり、前記基準電圧の昇圧に応じて下降し、前記基準電圧が前記所定の電圧に達したときに最小となるように電流値が変動する前記第２の電流を生成する
請求項２に記載の電圧変換装置。
一方の端が電圧出力端子に接続されるコイルおよびコンデンサを有し、前記コイルの他方の端が前記コイルに印加される電圧を制御する制御部に接続され、前記コンデンサの他方の端が接地される、直流電圧のレベルを変換する電流制御方式の電圧変換装置の電圧変換方法において、
前記制御部のスイッチ部のスイッチング動作により、前記コイルへの電圧印加を制御し、
前記スイッチング部に流れ込む電流を検出し、
検出された前記第１の電流の波形に対して傾斜を補償する第２の電流を生成し、
前記電圧出力端子より出力される出力電圧、および、前記第２の電流が付加された前記第１の電流に基づいて、前記スイッチング部のスイッチング動作を制御する
ステップを実行する電圧変換方法。