JP6239266B2

JP6239266B2 - Ｄｃ−ｄｃコンバータ制御回路およびｄｃ−ｄｃコンバータ

Info

Publication number: JP6239266B2
Application number: JP2013105539A
Authority: JP
Inventors: 野武司上
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 2013-05-17
Filing date: 2013-05-17
Publication date: 2017-11-29
Anticipated expiration: 2033-05-17
Also published as: US20140340061A1; US9236798B2; JP2014230300A

Description

本発明の実施形態は、ＤＣ−ＤＣコンバータ制御回路およびＤＣ−ＤＣコンバータに関する。

半導体素子の微細化に伴い、ＩＣの電源電圧は低下している。その一方で、半導体素子の回路規模は増大する傾向にあり、動作電流は増加している。また、バッテリで駆動される機器では、バッテリ駆動時間を延ばすために回路の動作および停止を頻繁に繰り返す制御が行われ、動作電流の変動は大きくなりつつある。

この種の機器に電力を供給するＤＣ−ＤＣコンバータでは、出力電流が変化しても、出力電圧を一定にしなければならず、所望の出力電圧を維持可能な出力電流範囲をできるだけ広くする必要がある。

ＤＣ−ＤＣコンバータの出力電圧を維持する上で重要な指標の一つとして、出力電流変化に対する応答速度が挙げられる。すなわち、ＤＣ−ＤＣコンバータにとって負荷となるＩＣの動作電流が急変してもＤＣ−ＤＣコンバータの制御を高速に行い、出力電圧を所望の電圧値に維持する性能が求められる。

出力電流の変動に対する応答の速いＤＣ−ＤＣコンバータとして、リップル制御ＤＣ−ＤＣコンバータが知られている。リップル制御ＤＣ−ＤＣコンバータは、パワー段における電圧リップルを元にスイッチ駆動信号を生成する方式であり、スイッチングは自励動作である。したがって外部からクロックを与える必要が無く、クロック周波数により動作速度が制限されないことから負荷変動に対する応答が速い。
リップル制御を行う場合、リップル制御用の信号と、出力電圧を基準電圧と比較した誤差信号とを差動入力コンパレータに入力するのが一般的であるが、差動入力コンパレータで消費する電力が大きいため、ＤＣ−ＤＣコンバータの出力電流が小さい場合、すなわち軽負荷時の変換効率が低下してしまうという問題がある。

特許第４８１１８５０号公報特開２０１２−２０５３５２号公報

本発明が解決しようとする課題は、負荷電流の大小によらず、出力電圧を一定に維持でき、かつ消費電力を削減可能なＤＣ−ＤＣコンバータ制御回路およびＤＣ−ＤＣコンバータを提供することである。

本実施形態に係るＤＣ−ＤＣコンバータ制御回路は、第１の直流電圧または第２の直流電圧のいずれかに設定される第１ノードと、所定の直流電圧レベルの出力電圧を出力する第２ノードと、の間に介装されるインダクタと、
前記出力電圧に相関する電圧と基準電圧との電圧差に応じた誤差信号を生成する誤差信号生成器と、
前記第１ノードの電圧に含まれるリップル成分を抽出して出力するリップル抽出器と、
前記誤差信号と前記リップル抽出器の出力信号とに基づいて単相信号を生成する単相信号生成器と、
前記単相信号に基づいて、前記第１ノードを前記第１の直流電圧または前記第２の直流電圧に設定するスイッチ回路を駆動制御するスイッチ駆動部と、を備える。

第１の実施形態に係るＤＣ−ＤＣコンバータ１の概略構成を示すブロック図。第２の実施形態に係るＤＣ−ＤＣコンバータ１の回路図。図２のスイッチ駆動回路８の内部構成の第１例を示す回路図。図３の単相増幅器７から出力される単相信号とパルス幅変換部１１の出力信号との信号波形図。図２のスイッチ駆動回路８の内部構成の第２例を示す回路図。図５の単相増幅器７から出力される単相信号とパルス幅変換部１１の出力信号との信号波形図。

以下、図面を参照しながら本発明の実施形態について説明する。

（第１の実施形態）
図１は第１の実施形態に係るＤＣ−ＤＣコンバータ１の概略構成を示すブロック図である。図１のＤＣ−ＤＣコンバータ１は、直流の入力電圧Ｖinを用いて、負荷１０を駆動するための直流電圧（出力電圧）Ｖoutを生成するものであり、負荷１０を流れる電流が変動しても、出力電圧Ｖoutの電圧レベルを一定に維持する制御を行うことを特徴とする。

図１のＤＣ−ＤＣコンバータ１は、パワー段部２と制御部３とを備えている。パワー段部２は、ハイサイドスイッチＳＷＨおよびローサイドスイッチＳＷＬと、インダクタＬと、キャパシタＣとを有する。ハイサイドスイッチＳＷＨおよびローサイドスイッチＳＷＬは、入力電圧（第１の直流電圧）Ｖinノードと、接地電圧（第２の直流電圧）Ｖssノードとの間に直列接続されており、相補的にオンまたはオフすることで、中間ノード（第１ノード）ｎ１を入力電圧Ｖinまたは接地電圧Ｖssに設定する。インダクタＬは、中間ノードｎ１と出力電圧Ｖoutノード（第２ノード）との間に介装されている。キャパシタＣは、出力電圧Ｖoutノードと接地電圧Ｖssノードとの間に介装されている。

制御部３は、インピーダンス素子Ｒ１，Ｒ２と、誤差増幅器（誤差信号生成部）４と、ローパスフィルタ（リップル抽出器）５と、加算器６と、単相増幅器７と、スイッチ駆動回路（スイッチ駆動部）８とを有する。インピーダンス素子Ｒ１，Ｒ２は、接地電圧Ｖssノードと出力電圧Ｖoutノードとの間に直列接続されており、これらインピーダンス素子Ｒ１，Ｒ２の中間ノードｎ２から出力電圧Ｖoutの分圧電圧Ｖfbが出力される。誤差増幅器４は、分圧電圧Ｖfbと基準電圧Ｖrefとの電圧差（Ｖfb−Ｖref）に応じた誤差信号を生成する。ローパスフィルタ５は、ハイサイドスイッチＳＷＨおよびローサイドスイッチＳＷＬの中間ノードｎ１の電圧に含まれるリップル成分を抽出する。加算器６は、誤差信号とローパスフィルタ５の出力信号とを加算した信号を生成する。単相増幅器７は、加算器６の出力信号をバッファリングしてスイッチ駆動回路８に供給する。スイッチ駆動回路８は、単相増幅器７の出力信号に基づいて、ハイサイドスイッチＳＷＨとローサイドスイッチＳＷＬのオンまたはオフを切り替えるための制御信号を生成する。加算器６と単相増幅器７は、単相信号生成器に対応する。

パワー段部２におけるハイサイドスイッチＳＷＨとローサイドスイッチＳＷＬは、相補的に動作する。すなわち、ハイサイドスイッチＳＷＨがオンのときはローサイドスイッチＳＷＬはオフであり、このとき、中間ノードｎ１の電圧ＶLXは入力電圧Ｖinに等しくなり、インダクタＬ電流ＩLは増大する。また、ハイサイドスイッチＳＷＨがオフのときはローサイドスイッチＳＷＬはオンであり、このとき、中間ノードｎ１の電圧ＶLXは接地電圧Ｖss＝０Ｖに等しくなり、インダクタＬ電流ＩLは減少する。

中間電圧ＶLXノードと接地電圧Ｖssとの間に直列接続されたインダクタＬおよびキャパシタＣは、中間電圧ＶLXを平滑化し、インダクタＬおよびキャパシタＣの中間ノードVoutから出力電圧Ｖoutが出力される。

制御部３は、出力電圧Ｖoutの分圧電圧Ｖfb＝Ｖout×Ｒ１／（Ｒ１＋Ｒ２）が基準電圧Ｖrefに一致するように帰還制御を行うため、出力電圧Ｖoutは、以下の（１）式で表される。
Ｖout＝Ｖref（Ｒ１＋Ｒ２）／Ｒ１ …（１）

両スイッチＳＷＨ，ＳＷＬの中間電圧ＶLXは、入力電圧Ｖinまたは接地電圧Ｖssのいずれかになる矩形波電圧であるため、ローパスフィルタ５の時定数を最適化することで、ローパスフィルタ５の出力電圧Ｖrippleは、中間電圧ＶLX＝入力電圧Ｖinのときに上昇し、中間電圧ＶLX＝接地電圧Ｖssのときに下降する電圧になり、この電圧Ｖrippleの波形はインダクタＬを流れる電流ＩLの波形と相似になる。インダクタＬ電流ＩLは、出力電圧Ｖoutに対して９０度位相が進んでいる。そこで、本実施形態では、インダクタＬ電流ＩLに比例したリップル成分を帰還させることで、ＤＣ−ＤＣコンバータ１の制御ループの安定性確保を図っている。このような制御方式は、リップル制御と呼ばれている。

一方、出力電圧Ｖoutに相関する分圧電圧Ｖfbと基準電圧Ｖrefとの電圧差（誤差電圧）は、誤差増幅器４の利得分増幅されて帰還制御されるため、出力電圧Ｖoutに含まれる直流電圧誤差（ＤＣ誤差）は誤差増幅器４の利得に応じて抑圧される。

ローパスフィルタ５で抽出されたリップル成分は、加算器６にて、誤差増幅器４の出力信号と加算される。よって、誤差増幅器４は、直流電圧成分のみを十分に増幅できればよく、誤差増幅器４の帯域は狭くてもよい。よって、誤差増幅器４の動作電流を小さくすることができる。

加算器６の出力信号には、ローパスフィルタ５で抽出されたリップル成分と、誤差増幅器４で検出されたＤＣ誤差成分とが含まれている。したがって、単相増幅器７は、ローパスフィルタ５で抽出されたリップル成分と、誤差増幅器４で検出されたＤＣ誤差成分とを含む単相信号をバッファリングして出力することになる。単相増幅器７は、必要に応じて単相信号の利得調整や論理反転制御も行う。単相増幅器７から出力された単相信号は、スイッチ駆動回路８に入力される。

図１のＤＣ−ＤＣコンバータ１は、その内部構成のすべての部品を一つの半導体基板上に実装してもよいし、少なくとも一部の部品を別基板に実装してもよい。例えば、ハイサイドスイッチＳＷＨとローサイドスイッチＳＷＬを別基板に実装し、それ以外の部品を一つの半導体基板上に実装してもよい。この場合、ハイサイドスイッチＳＷＨとローサイドスイッチＳＷＬを除く他の部品を一つの半導体基板上に実装して得られる半導体チップは、ＤＣ−ＤＣコンバータ制御回路を構成する。

このように、本実施形態では、ローパスフィルタ５で抽出されたリップル成分と、誤差増幅器４で検出されたＤＣ誤差成分とを加算器６で単相信号にまとめてから単相増幅器７でバッファリングを行うため、リップル成分の信号とＤＣ誤差成分の信号とを差動入力コンパレータ等の差動回路に入力しなくて済み、消費電力を抑制できる。特に、本実施形態によれば、軽負荷時のＤＣ−ＤＣ変換効率を向上できる。

（第２の実施形態）
以下に説明する第２の実施形態は、第１の実施形態をより具体化したものである。

図２は第２の実施形態に係るＤＣ−ＤＣコンバータ１の回路図である。図２のＤＣ−ＤＣコンバータ１の基本的な構成は図１と同じであり、パワー段部２と制御部３とを備えている。パワー段部２内のハイサイドスイッチＳＷＨはＰＭＯＳトランジスタであり、ローサイドスイッチＳＷＬはＮＭＯＳトランジスタである。

図２の制御部３内のローパスフィルタ５は、ハイサイドスイッチＳＷＨおよびローサイドスイッチＳＷＬの中間ノードｎ１の電圧ＶLXと出力電圧Ｖoutノードとの間に直列接続されるインピーダンス素子ＲlpfおよびキャパシタＣlpfを有し、これらＲlpfとＣlpfの中間ノードｎ３がローパスフィルタ５の出力ノードである。なお、キャパシタＣlpfの他端側は、出力電圧Ｖoutノードではなく、接地電圧Ｖssノードに接続してもよい。

誤差増幅器４は、差動入力かつ単相出力の電流出力型増幅器である。加算器６は、ローパスフィルタ５の出力ノードと誤差増幅器４の出力ノードとの間に介装されるキャパシタＣaddで構成されている。キャパシタＣにて加算動作を行うため、加算器６では電力消費は生じない。ローパスフィルタ５の出力ノードから出力されるリップル電圧Ｖrippleは、キャパシタＣaddの作用によりＤＣ成分が除去される。一方、誤差増幅器４から出力された電流は、キャパシタＣaddにより積分されて、電圧成分に変換される。このように、キャパシタＣaddは、ローパスフィルタ５の出力からＤＣ成分を除去したリップル成分と、誤差増幅器４から出力された電流に対応する電圧成分とを合成した信号を単相増幅器７に供給する。

単相増幅器７は、例えば簡易な回路で実現可能なソース接地回路で構成される。図２の単相増幅器７は、入力電圧Ｖinノードと接地電圧Ｖssノードとの間に直列接続される電流源９とＮＭＯＳトランジスタＱ１とを有し、ＮＭＯＳトランジスタＱ１のドレインから、バッファリングされた単相信号が出力される。

図３は図２のスイッチ駆動回路８の内部構成の第１例を示す回路図である。図３のスイッチ駆動回路８は、単相増幅器７から出力された単相信号をバッファリングするインバータＩＶ１，ＩＶ２と、後段のインバータＩＶ２から出力された単相信号の立ち上がりに同期して予め定めた所定長さのパルス幅を持つパルス信号を生成するパルス幅変換部１１と、このパルス幅変換部１１の出力信号をバッファリングするインバータＩＶ３とを有する。パルス幅変換部１１は、予め定めたオン期間を持つパルス信号を生成するため、コンスタントオン回路とも呼ばれる。

図４は図３の単相増幅器７から出力される単相信号とパルス幅変換部１１の出力信号との信号波形図である。図示のように、パルス幅変換部１１は、単相信号の立ち上がりエッジから所定期間Ｔonハイになるパルス信号を生成する。

なお、パルス幅変換部１１は、単相信号の立ち上がりエッジから所定期間ローになるパルス信号を生成してもよいし、単相信号の立ち下がりエッジから所定期間ハイまたはローになるパルス信号を生成してもよい。すなわち、パルス幅変換部１１は、単相信号が所定の論理に変化した時点を起点として、予め設定されたパルス幅の制御信号を生成する。

このように、パルス幅変換部１１は、予め定めた所定期間ハイまたはローになるパルス信号を生成する。必要に応じて、予めハイまたはローに設定するパルス幅を調整することで、ハイサイドスイッチＳＷＨとローサイドスイッチＳＷＬのオン期間を最適化できる。

スイッチ駆動回路８の内部構成は図３に示したものに限定されない。図５は図２のスイッチ駆動回路８の内部構成の第２例を示す回路図である。図５のスイッチ駆動回路８は、図４のパルス幅変換部１１の代わりに遅延部１２を有する。遅延部１２は、図６に示すように、単相信号を所定期間Ｔd遅延したパルス信号を生成する。

なお、遅延部１２は、単相信号を遅延する際に、論理を反転した遅延信号を生成してもよい。遅延部１２は、単相信号が所定の論理に変化した時点から予め設定した遅延時間だけ遅延された制御信号を生成する。

このように、第２の実施形態では、誤差増幅器４を電流出力型にして、加算器６をキャパシタＣで構成するため、加算器６でリップル成分と誤差電圧成分を加算する際に電力を消費しなくて済み、消費電力の削減が図れる。また、単相増幅器７は、簡易な回路構成のソース接地回路で構成するため、回路規模を削減できる。

なお、本発明は上記実施形態そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できる。また、上記実施形態に開示されている複数の構成要素の適宜な組み合わせにより、種々の発明を形成できる。例えば、実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。さらに、異なる実施形態にわたる構成要素を適宜組み合わせてもよい。

１ＤＣ−ＤＣコンバータ、２パワー段部、３制御部、４誤差増幅器、５ローパスフィルタ、６加算器、７単相増幅器、８スイッチ駆動回路、９電流源、１０負荷、１１パルス幅変換部、１２遅延部

Claims

第１の直流電圧または第２の直流電圧のいずれかに設定される第１ノードと、所定の直流電圧レベルの出力電圧を出力する第２ノードと、の間に介装されるインダクタと、
前記出力電圧に相関する電圧と基準電圧との電圧差に応じた誤差信号を生成する誤差信号生成器と、
前記第１ノードの電圧に含まれるリップル成分を抽出して出力するリップル抽出器と、
前記誤差信号生成器の出力信号と前記リップル抽出器の出力信号とを加算する加算器と、
前記加算器の出力信号をバッファリングして単相信号を生成する単相信号生成器と、
前記単相信号に基づいて、前記第１ノードを前記第１の直流電圧または前記第２の直流電圧に設定するスイッチ回路を駆動制御するスイッチ駆動部と、を備えるＤＣ−ＤＣコンバータ制御回路。
前記加算器は、前記リップル抽出器の出力信号に含まれる直流電圧成分を除去するとともに前記誤差信号に対応する電流信号を積分して電圧信号に変換するキャパシタを有する請求項１に記載のＤＣ−ＤＣコンバータ制御回路。
前記単相信号生成器は、ソース接地回路である請求項１または２に記載のＤＣ−ＤＣコンバータ制御回路。
前記スイッチ駆動部は、前記単相信号が所定の論理に変化した時点を起点として、予め設定されたパルス幅の制御信号を生成し、
前記スイッチ回路は、前記制御信号に基づいてオンまたはオフ制御される請求項１乃至３のいずれかに記載のＤＣ−ＤＣコンバータ制御回路。
前記スイッチ駆動部は、前記単相信号が所定の論理に変化した時点から予め設定された遅延時間遅延された制御信号を生成し、
前記スイッチ回路は、前記制御信号に基づいてオンまたはオフ制御される請求項１乃至３のいずれかに記載のＤＣ−ＤＣコンバータ制御回路。
第１ノードを第１の直流電圧または第２の直流電圧に設定するスイッチ回路と、
前記第１ノードと、所定の直流電圧レベルの出力電圧を出力する第２ノードと、の間に介装されるインダクタと、
前記出力電圧に相関する電圧と基準電圧との電圧差に応じた誤差信号を生成する誤差信号生成器と、
前記第１ノードの電圧に含まれるリップル成分を抽出して出力するリップル抽出器と、
前記誤差信号生成器の出力信号と前記リップル抽出器の出力信号とを加算する加算器と、
前記加算器の出力信号をバッファリングして単相信号を生成する単相信号生成器と、
前記単相信号に基づいて前記スイッチ回路を駆動制御するスイッチ駆動部と、を備えるＤＣ−ＤＣコンバータ。