JP5315982B2 - Ｄｃ−ｄｃコンバータの制御回路、ｄｃ−ｄｃコンバータ及び電子機器 - Google Patents

Description

ＤＣ−ＤＣコンバータの制御回路、ＤＣ−ＤＣコンバータ及び電子機器に関するものである。

従来、各種電子機器には、ＤＣ−ＤＣコンバータが搭載されている。ＤＣ−ＤＣコンバータは、入力電圧を昇圧変換又は降圧変換して所望の電圧レベルの出力電圧を生成し、その出力電圧を電源として電子機器内の各半導体装置などの電子部品（負荷）に供給する。

この種のＤＣ−ＤＣコンバータとしては、そのＤＣ−ＤＣコンバータの制御回路がクロック信号に同期して動作するデジタル回路にて構成されるデジタル制御ＤＣ−ＤＣコンバータが知られている。

デジタル制御ＤＣ−ＤＣコンバータは、スイッチング素子をオン・オフ制御して入力電圧から昇圧・降圧して所望の出力電圧を生成するために、ＰＩＤ（Ｐｒｏｐｏｒｔｉｏｎａｌ Ｉｎｔｅｇｒａｌ Ｄｅｒｉｖａｔｉｖｅ）補償器、ＤＰＷＭを備えている。そして、デジタル制御ＤＣ−ＤＣコンバータは、これらＰＩＤ補償器、ＤＰＷＭにて出力電圧が所望の電圧レベルに保持されているか判定し、出力電圧が予め設定された目標電圧になるようにスイッチング素子のオン時間・オフ時間を設定して、スイッチング素子をオン・オフ制御している。

また、デジタル制御ＤＣ−ＤＣコンバータは、ＣＰＵ等の外部からの制御により目標電圧の電圧レベル等の各種設定を設定することが可能である。これに対して、アナログ制御ＤＣ−ＤＣコンバータでは、目標電圧の電圧レベル等の各種設定を設定するために、外部部品にて調整している。従って、デジタル制御ＤＣ−ＤＣコンバータは、アナログ制御ＤＣ−ＤＣコンバータと比較して、外部部品を削減でき、さらに、省スペース化が可能になる。

しかし、デジタル制御ＤＣ−ＤＣコンバータは、アナログ制御ＤＣ−ＤＣコンバータと比較して、回路規模が大きく、また消費電流が大きいという問題があった。
上記の問題の対策として、従来、デジタル制御ＤＣ−ＤＣコンバータは、ＤＰＷＭの代わりに、アナログ回路にて構成されるＰＷＭコンパレータ回路を備えている。ＰＷＭコンパレータ回路は、クロック信号と同期した同じ周波数の三角波信号に基づいて動作する。これにより、デジタル制御ＤＣ−ＤＣコンバータは、ＤＰＷＭをＰＷＭコンパレータ回路に変更することによって、回路規模の小さくし、消費電流を削減していた（例えば、特許文献１）。
特開平１０−１４２３４号公報

ところで、上記のデジタル制御ＤＣ−ＤＣコンバータでは、出力電圧を目標電圧にするために、ＰＩＤ補償器にて、クロック信号に同期して出力電圧と目標電圧との差電圧に基づいて制御信号を生成する。そして、ＰＷＭコンパレータ回路にて、その制御信号の電圧レベルに応じて、クロック信号と同期した三角波信号の周期毎にスイッチング素子のオン時間・オフ時間を設定するようにしていた。

つまり、デジタル制御ＤＣ−ＤＣコンバータは、クロック信号及び三角波信号に同期し、出力電圧と目標電圧との差電圧に応じて、出力電圧の操作量を制御して出力電圧を目標電圧に近づけている。

ところで、出力電圧と目標電圧との差電圧に対する出力電圧の操作量の比率（ゲイン）が小さいほど、デジタル制御ＤＣ−ＤＣコンバータのフィードバック制御が行われる制御系（フィードバックループ）が安定する、つまり、出力電圧が安定して発振しにくくなる。しかし、出力電圧が急峻に変化すると、デジタル制御ＤＣ−ＤＣコンバータが正常に動作しない、つまり、周波数帯域が狭くなり、応答特性が悪くなってしまう。

反対に、出力電圧と目標電圧との差電圧に対する出力電圧の操作量の比率（ゲイン）が大きいほど、デジタル制御ＤＣ−ＤＣコンバータのフィードバック制御が行われる制御系（フィードバックループ）が安定しなくなる、つまり、出力電圧が安定しなくなって発振しやすくなる。しかし、出力電圧が急峻に変化すると、デジタル制御ＤＣ−ＤＣコンバータが正常に動作する、つまり、周波数帯域が広くなり、応答特性が良くなる。

従って、デジタル制御ＤＣ−ＤＣコンバータは、出力電圧の安定性を保ちつつ、応答特性が良くなるような出力電圧と目標電圧との差電圧に対する出力電圧の操作量の比率（ゲイン）に設定していた。

このＤＣ−ＤＣコンバータの制御回路、ＤＣ−ＤＣコンバータ及び電子機器は、応答特性を向上することを目的とする。

このＤＣ−ＤＣコンバータの制御回路は、スイッチング回路をスイッチング動作させて入力電圧を平滑回路に供給させ、前記入力電圧を電圧変換させた出力電圧を生成するＤＣ−ＤＣコンバータの制御回路であって、前記出力電圧をデジタル変換した出力電圧値と目標出力電圧値とを比較して差分値を算出し、第１周波数を有するクロック信号の１周期毎に前記差分値に基づいた制御電圧値を出力するデジタル回路と、前記制御電圧値を制御電圧にアナログ変換し、該制御電圧と前記第１周波数より高い第２周波数を有する第１の三角波信号とを比較し、該比較結果に基づいたデューティー比の駆動信号にて前記スイッチング回路を制御するアナログ回路とを備えるようにした。
また、前記第１の三角波信号と前記第２周波数を有する基本クロック信号を出力する発振器と、前記基本クロック信号を分周して、前記クロック信号を生成する分周回路とを備え、前記デジタル回路は、前記クロック信号の１周期毎にＰＩＤ制御の演算をして前記制御電圧値を出力し、前記ＰＩＤ制御における比例係数、積分係数、微分係数を足し合わせた値の逆数を、前記分周回路の分周比とするようにしてもよい。
また、前記クロック信号と前記第１周波数を有する第２の三角波信号を出力する発振器と、前記第２の三角波信号を逓倍して、前記第１の三角波信号を生成する逓倍回路とを備え、前記デジタル回路は、前記クロック信号の１周期毎にＰＩＤ制御の演算をして前記制御電圧値を出力し、前記ＰＩＤ制御における比例係数、積分係数、微分係数を足し合わせた値の逆数を、前記逓倍回路の逓倍比とするようにしてもよい。

このＤＣ−ＤＣコンバータの制御回路によれば、デジタル回路は、制御電圧値を出力し、その制御電圧値をアナログ回路に出力する。アナログ回路は、第１周波数を有するクロック信号の１周期毎に入力される制御電圧値を制御電圧にアナログ変換し、その制御電圧と第１周波数より高い第２周波数を有する第１の三角波信号とに基づいて駆動信号を生成する。アナログ回路は、この駆動信号にてスイッチング回路を制御する。

このため、第１周波数を有するクロック信号の１周期毎に、アナログ回路は制御電圧値を複数回第１の三角波信号にて比較し、駆動信号を複数個生成して、その都度スイッチング回路を制御している。これにより、デジタル回路が制御電圧値を１回算出する間に、アナログ回路も駆動信号を１回生成してスイッチング回路を制御するより、ＤＣ−ＤＣコンバータの制御回路は、出力電圧を目標値に近づけることができ、応答特性を向上することができる。

開示されたＤＣ−ＤＣコンバータの制御回路、ＤＣ−ＤＣコンバータ及び電子機器は、応答特性を向上することができる。

以下、実施形態を図１に従って説明する。
図１に示すＤＣ−ＤＣコンバータ１０はデジタル制御ＤＣ−ＤＣコンバータであって、入力電源Ｂから入力される入力電圧Ｖｃｃを降圧変換して負荷Ｒｏに供給する出力電圧Ｖｏを生成する。

ＤＣ−ＤＣコンバータ１０は、制御回路１１、スイッチング回路１４、平滑回路１５を備えている。
制御回路１１は、負荷Ｒｏの負荷状態に応じてデューティー制御してスイッチング回路１４の出力トランジスタＴ１をオン・オフさせてスイッチング回路１４にてスイッチング電圧Ｖｓｗを生成する。そして、スイッチング回路１４にて生成されたスイッチング電圧Ｖｓｗは、チョークコイルＬ１と平滑コンデンサＣ１とからなる平滑回路１５にて平滑されて出力電圧Ｖｏとして出力端子Ｔｏから負荷Ｒｏに出力される。

制御回路１１は、発振器２０、分周回路２１、デジタル部２２、アナログ部２３を有している。
発振器２０は周知な回路にて構成され、第２周波数としての周波数ｆ１の基本クロック信号Ｃｋ及び三角波信号Ｓｔを生成する。なお、共に周期が同じ基本クロック信号Ｃｋ及び三角波信号Ｓｔは同期して発振器２０から出力される。そして、発振器２０は、生成した基本クロック信号Ｃｋを周知なバイナリーカウンタにて構成される分周回路２１に出力する。

分周回路２１は、入力した周波数ｆ１の基本クロック信号Ｃｋを、Ｎ分周して、第１周波数としての周波数ｆ２（＝ｆ１／Ｎ）の分周クロック信号Ｃｋｄにしてデジタル部２２に出力する。この分周回路２１は、その分周比Ｎが後記するデジタル部２２からの分周比Ｎをデジタル信号化したデジタル分周信号ＤＳｖにより、その時々で変更されるようになっている。

一方、発振器２０は、生成した周波数ｆ１の三角波信号Ｓｔをアナログ部２３に出力する。従って、分周回路２１から周波数ｆ２（＝ｆ１／Ｎ）の分周クロック信号Ｃｋｄが出力され次に分周クロック信号Ｃｋｄが出力される間に、Ｎ周期分の三角波信号Ｓｔが発振器２０からアナログ部２３に出力される。

デジタル部２２は、Ａ／Ｄ変換器２５、比較器２６、ＰＩＤ補償器２７を有している。
Ａ／Ｄ変換器２５は出力電圧Ｖｏ、及び、分周回路２１から周波数ｆ２の分周クロック信号Ｃｋｄが入力される。Ａ／Ｄ変換器２５は、分周クロック信号ＣｋｄのＨレベルへ立ち上がる毎に（分周クロック信号Ｃｋｄに同期して）、この出力電圧Ｖｏをデジタル信号化して、出力電圧値としてのデジタル出力電圧信号ＤＶｏとして比較器２６に出力する。

比較器２６は、分周クロック信号Ｃｋｄに同期してＡ／Ｄ変換器２５から入力されるデジタル出力電圧信号ＤＶｏ、及び、出力電圧Ｖｏが予め設定された目標電圧Ｖｋをデジタル信号化した目標出力電圧値としてのデジタル目標電圧信号ＤＶｋが入力される。比較器２６は、入力されたデジタル出力電圧信号ＤＶｏ及びデジタル目標電圧信号ＤＶｋの差分値としての差電圧を、デジタル信号化したデジタル誤差信号ＤＳｇとしてＰＩＤ補償器２７に分周クロック信号Ｃｋｄに同期して出力する。

比較器２６は、デジタル出力電圧信号ＤＶｏがデジタル目標電圧信号ＤＶｋと一致するとき、０Ｖの差電圧をデジタル信号化したデジタル誤差信号ＤＳｇを出力する。そして、出力電圧Ｖｏが目標電圧Ｖｋより小さくなればなるほど、その小ささに相対した大きな負の差電圧をデジタル信号化したデジタル誤差信号ＤＳｇをＰＩＤ補償器２７に出力する。反対に、出力電圧Ｖｏが目標電圧Ｖｋより大きくなればなるほど、その大きさに相対した大きな正の差電圧をデジタル信号化したデジタル誤差信号ＤＳｇをＰＩＤ補償器２７に出力する。

ＰＩＤ補償器２７は、分周クロック信号Ｃｋｄと同期して比較器２６から入力されるデジタル誤差信号ＤＳｇ、及び、分周回路２１から周波数ｆ２の分周クロック信号Ｃｋｄが入力される。このＰＩＤ補償器２７は、入力されたデジタル誤差信号ＤＳｇをＰＩＤ制御してデジタル信号である制御電圧値としてのデジタル制御信号ＤＳｃを生成してアナログ部２３に出力する。そして、ＰＩＤ補償器２７は、入力される分周クロック信号ＣｋｄのＨレベルへ立ち上がる毎に（分周クロック信号Ｃｋｄに同期して）、ＰＩＤ制御して生成したデジタル制御信号ＤＳｃの電圧レベルを変更してアナログ部２３に出力する。

ＰＩＤ制御は、第１にデジタル誤差信号ＤＳｇを抑制するための比例制御を実行するための比例動作、第２に積分制御を実行するための積分動作、及び、第３に微分制御を実行するための微分動作の３つの要素からデジタル制御信号ＤＳｃを生成している。

比例動作は、デジタル誤差信号ＤＳｇに比例した出力電圧Ｖｏの操作量Ｏｐを働かす動作をいう。
積分動作は、デジタル誤差信号ＤＳｇと、１回前の分周クロック信号ＣｋｄのＨレベルへの立ち上がりにおけるデジタル誤差信号ＤＳｇとを足し合わせたもの、つまり分周クロック信号Ｃｋｄの周期においてデジタル誤差信号ＤＳｇを積分したものに比例した出力電圧Ｖｏの操作量Ｏｉを働かす動作をいう。

微分動作は、デジタル誤差信号ＤＳｇと、１回前の分周クロック信号ＣｋｄのＨレベルへの立ち上がりにおけるデジタル誤差信号ＤＳｇとを引き算したもの、つまり分周クロック信号Ｃｋｄの周期においてデジタル誤差信号ＤＳｇを微分したものに比例した出力電圧Ｖｏの操作量Ｏｄを働かす動作をいう。

ＰＩＤ制御により、生成されるデジタル制御信号ＤＳｃは以下の式で表される。
ＤＳｃ＝Ｏｐ（ｔ）＋Ｏｉ（ｔ）＋Ｏｄ（ｔ）
Ｏｐ（ｔ）＝Ｇｐ×Ｓｇ（ｔ）
Ｏｉ（ｔ）＝Ｇｉ｛Ｓｇ（ｔ）＋Ｓｇ（ｔ−１）｝
Ｏｄ（ｔ）＝Ｇｄ｛Ｓｇ（ｔ）−Ｓｇ（ｔ−１）｝
なお、「Ｏｐ（ｔ）」、「Ｏｉ（ｔ）」、「Ｏｄ（ｔ）」は、それぞれ比例動作、積分動作、微分動作の操作量Ｏｐ，Ｏｉ，Ｏｄを示す。また、「Ｓｉ（ｔ−１）」、「Ｓｄ（ｔ−１）」は、それぞれ１回前のＰＩＤ制御における積分動作の操作量及び微分動作の操作量を示す。さらに、「Ｇｐ」、「Ｇｉ」、「Ｇｄ」は、それぞれ比例動作、積分動作、微分動作の比例係数Ｇｐ，Ｇｉ，Ｇｄを示す。

このとき、この比例動作、積分動作、微分動作の比例係数Ｇｐ，Ｇｉ，Ｇｄに基づいて、分周回路２１の分周比Ｎは設定され、以下の式で表される。
Ｎ＝１／（Ｇｐ＋Ｇｉ＋Ｇｄ）
なお、「Ｎ」は分周回路２１の分周比Ｎを示す。

つまり、ＰＩＤ補償器２７は、設定された比例動作、積分動作、微分動作の比例係数Ｇｐ，Ｇｉ，Ｇｄに基づいて、上記の式から分周回路２１の分周比Ｎを算出する。そして、ＰＩＤ補償器２７は、算出した分周比Ｎのデジタル信号であるデジタル分周信号ＤＳｖを分周回路２１に出力する。そして、分周回路２１はデジタル分周信号ＤＳｖが入力され、この入力されたデジタル分周信号ＤＳｖに応じて分周比を変更する。

また、本実施形態では、比例動作、積分動作、微分動作の比例係数Ｇｐ，Ｇｉ，Ｇｄは、足し合わせても１以下になるように設定されている。さらに、ＰＩＤ制御では、出力電圧Ｖｏを安定的にして、出力電圧Ｖｏが発振しないための目標電圧Ｖｋ及び出力電圧Ｖｏの差電圧（デジタル誤差信号ＤＳｇ）と出力電圧Ｖｏの操作量との比率（ゲイン）にする必要がある。そして、出力電圧Ｖｏの操作量は、デジタル制御信号ＤＳｃに応じて変動する。

上記より、デジタル制御信号ＤＳｃは比例動作、積分動作、微分動作の比例係数Ｇｐ，Ｇｉ，Ｇｄに応じて変動するため、比例動作、積分動作、微分動作の比例係数Ｇｐ，Ｇｉ，Ｇｄは、出力電圧Ｖｏが発振しないためのデジタル制御信号ＤＳｃになるように設定されている。

つまり、出力電圧Ｖｏが発振しないように比例動作、積分動作、微分動作の比例係数Ｇｐ，Ｇｉ，Ｇｄを足し合わせて１以上にしないため分周比Ｎは１以上になり、ＰＩＤ補償器２７は、周波数ｆ１の基本クロック信号Ｃｋより低い周波数ｆ２（＝ｆ１／Ｎ）の分周クロック信号Ｃｋｄが入力される。

また、比例動作、積分動作、微分動作の比例係数Ｇｐ，Ｇｉ，Ｇｄを小さく、つまり、フィードバックループを安定的にするほど、分周比Ｎは大きくなり、反対に、比例動作、積分動作、微分動作の比例係数Ｇｐ，Ｇｉ，Ｇｄを大きく、つまり、応答特性を良くすると、分周比Ｎは小さくなる。

ＰＩＤ補償器２７は、生成したデジタル制御信号ＤＳｃをアナログ部２３に出力する。
つまり、ＰＩＤ補償器２７は、分周クロック信号Ｃｋｄに同期して、比較器２６から入力されるデジタル誤差信号ＤＳｇをＰＩＤ制御して、素早く出力電圧Ｖｏを目標電圧Ｖｋと一致させるようなデジタル制御信号ＤＳｃを生成してアナログ部２３に出力する。

アナログ部２３は、Ｄ／Ａ変換器３１、ＰＷＭコンパレータ回路３２、駆動回路３３を有している。
Ｄ／Ａ変換器３１は、ＰＩＤ補償器２７から入力されるデジタル制御信号ＤＳｃが入力され、このデジタル制御信号ＤＳｃをＤ／Ａ変換して、アナログ信号である制御電圧としての制御信号ＳｃをＰＷＭコンパレータ回路３２に出力する。

ＰＷＭコンパレータ回路３２は、マイナス入力端子に発振器２０から周波数ｆ１の三角波信号Ｓｔが入力されるとともに、プラス入力端子にＤ／Ａ変換器３１から制御信号Ｓｃが入力される。そして、ＰＷＭコンパレータ回路３２は、三角波信号Ｓｔの１周期中において、制御信号Ｓｃが三角波信号Ｓｔ以上になったとき、Ｌレベルの判定信号Ｓｊを、反対に、制御信号Ｓｃが三角波信号Ｓｔより小さくなったとき、Ｈレベルの判定信号Ｓｊを出力する。

すなわち、制御信号Ｓｃが高くなるほど、三角波信号Ｓｔの１周期中において、制御信号Ｓｃが三角波信号Ｓｔより高くなる時間が長く、制御信号Ｓｃが三角波信号Ｓｔより低くなる時間が短くなる。反対に、制御信号Ｓｃが低くなるほど、三角波信号Ｓｔの１周期中において、制御信号Ｓｃが三角波信号Ｓｔより高くなる時間が短く、制御信号Ｓｃが三角波信号Ｓｔより低くなる時間が長くなる。

つまり、ＰＷＭコンパレータ回路３２は、制御信号Ｓｃが高くなるほど、三角波信号Ｓｔの１周期中において、判定信号Ｓｊのデューティー比が低くなり、反対に、制御信号Ｓｃが低くなるほど、三角波信号Ｓｔの１周期中において、判定信号Ｓｊのデューティー比が高くなる。

言い換えると、ＰＷＭコンパレータ回路３２は、出力電圧Ｖｏが高くなるほど、三角波信号Ｓｔの１周期中において、判定信号Ｓｊのデューティー比が低くなり、反対に、出力電圧Ｖｏが低くなるほど、三角波信号Ｓｔの１周期中において、判定信号Ｓｊのデューティー比が高くなる。

さらに、詳述すると、出力電圧Ｖｏが目標電圧Ｖｋに近い値のとき、本実施形態では、出力電圧Ｖｏは、三角波信号Ｓｔの振幅電圧のほぼ中間電圧になる。その結果、ＰＷＭコンパレータ回路３２から出力される判定信号Ｓｊのデューティー比はほぼ５０％になる。

また、出力電圧Ｖｏが目標電圧Ｖｋより小さくなればなるほど、制御信号Ｓｃは、三角波信号Ｓｔの振幅電圧の中間より低くなる。その結果、ＰＷＭコンパレータ回路３２から出力される判定信号Ｓｊのデューティー比は５０％以上になる。

さらに、出力電圧Ｖｏが目標電圧Ｖｋより大きくなればなるほど、制御信号Ｓｃは、三角波信号Ｓｔの振幅電圧の中間より高くなる。その結果、ＰＷＭコンパレータ回路３２から出力される判定信号Ｓｊのデューティー比は５０％未満になる。

出力電圧Ｖｏに基づいて、デューティー比が変更されるＰＷＭコンパレータ回路３２の判定信号Ｓｊは駆動回路３３に出力される。
ところで、ＰＷＭコンパレータ回路３２は、ＰＩＤ補償器２７に入力される分周クロック信号Ｃｋｄの周波数ｆ２（＝ｆ１／Ｎ）より高い周波数ｆ１の三角波信号Ｓｔに基づいて、判定信号Ｓｊのデューティー比を設定している。つまり、ＰＩＤ補償器２７における１回のＰＩＤ制御の間に、ＰＷＭコンパレータ回路３２は、複数周期（Ｎ周期）の三角波信号Ｓｔを入力し、その都度判定信号Ｓｊを出力している。

従って、１回のＰＩＤ制御中にスイッチング回路１４が複数回（Ｎ回）スイッチングするため、１回のＰＩＤ制御中にスイッチング回路１４が１回スイッチングするより、出力電圧Ｖｏがより目標電圧Ｖｋに近づくことができる。

駆動回路３３は、判定信号ＳｊがＬレベルのとき、出力トランジスタＴ１のゲートに、Ｌレベルの駆動信号Ｓｄを出力する。反対に、駆動信号Ｓｄは、判定信号ＳｊがＨレベルのとき、出力トランジスタＴ１のゲートに、Ｈレベルの駆動信号Ｓｄを出力する。従って、駆動回路３３は、判定信号Ｓｊと同じデューティー比の駆動信号Ｓｄを出力トランジスタＴ１に出力する。

スイッチング回路１４は、出力トランジスタＴ１及びダイオードＤ１を有している。
出力トランジスタＴ１は、ＰチャネルＭＯＳトランジスタであり、ゲートに駆動信号Ｓｄが入力され、ソースに入力電圧Ｖｃｃが供給されている。出力トランジスタＴ１のドレインは、ダイオードＤ１のカソードに接続され、ダイオードＤ１のアノードがグランドに接続されている。また、出力トランジスタＴ１とダイオードＤ１のアノードとの接続点（ノードＮ１）は、平滑回路１５のチョークコイルＬ１を介して出力端子Ｔｏ（負荷Ｒｏ）に接続されている。

また、出力トランジスタＴ１とダイオードＤ１との接続点（ノードＮ１）は、チョークコイルＬ１を介して出力端子Ｔｏに接続されている。この出力端子Ｔｏは、平滑化容量Ｃ１を介してグランドに接続されている。この平滑化容量Ｃ１とチョークコイルＬ１とによって、ノードＮ１の電位であるスイッチング電圧Ｖｓｗを平滑化して出力電圧Ｖｏを生成する平滑回路１５が構成されている。

そして、スイッチング回路１４は、駆動回路３３からＬレベルの駆動信号Ｓｄを入力すると、出力トランジスタＴ１がオンし、反対に、駆動回路３３からＨレベルの駆動信号Ｓｄを入力すると、出力トランジスタＴ１がオフする。このとき、ダイオードＤ１は、出力端子Ｔｏからグランドへの出力電流Ｉｏの逆流を防止している。

この出力トランジスタＴ１のオン・オフ動作（デューティー制御）に基づいて、スイッチング回路１４は、入力電圧Ｖｃｃからスイッチング電圧Ｖｓｗを生成して、このスイッチング電圧Ｖｓｗを平滑回路１５に出力する。つまり、スイッチング回路１４は、駆動信号Ｓｄと同じデューティー比のスイッチング電圧Ｖｓｗを平滑回路１５に出力する。平滑回路１５は、入力されたスイッチング電圧Ｖｓｗを平滑化して出力電圧Ｖｏを生成して出力端子Ｔｏを介して負荷Ｒｏに供給するようになっている。

すなわち、実際に負荷Ｒｏに供給している出力電圧Ｖｏが、予め設定された負荷Ｒｏに供給する目標電圧Ｖｋ以下のとき、駆動回路３３は、Ｌレベルの時間が長い駆動信号Ｓｄを出力し、出力トランジスタＴ１をオンさせて、目標電圧Ｖｋになるように出力電圧Ｖｏを上げて負荷Ｒｏに供給するようになっている。

反対に、実際に負荷Ｒｏに供給している出力電圧Ｖｏが、予め設定された負荷Ｒｏに供給する目標電圧Ｖｋより大きいとき、駆動回路３３は、Ｈレベルの時間が長い駆動信号Ｓｄを出力し、出力トランジスタＴ１をオフさせて、目標電圧Ｖｋになるように出力電圧Ｖｏを下げて負荷Ｒｏに供給するようになっている。

以上記述したように、本実施の形態によれば、以下の効果を奏する。
（１）ＰＷＭコンパレータ回路３２は、ＰＩＤ補償器２７に入力される分周クロック信号Ｃｋｄの周波数ｆ２（＝ｆ１／Ｎ）より高い周波数ｆ１の三角波信号Ｓｔを入力し、その三角波信号Ｓｔに基づいて判定信号Ｓｊを生成している。つまり、ＰＷＭコンパレータ回路３２は、ＰＩＤ補償器２７における１回のＰＩＤ制御中に、複数周期（Ｎ周期）の三角波信号Ｓｔにおいて生成された判定信号Ｓｊを生成している。

このため、ＰＷＭコンパレータ回路３２が分周クロック信号Ｃｋｄと同じ周波数ｆ２の三角波信号Ｓｔを入力する従来の場合より、ＤＣ−ＤＣコンバータ１０は、出力電圧Ｖｏを目標電圧Ｖｋにより近づけることができ、応答特性を向上することができる。

（２）ＰＩＤ補償器２７は、設定された比例動作、積分動作、微分動作の比例係数Ｇｐ，Ｇｉ，Ｇｄに基づいて、上記の式より分周回路２１の分周比Ｎを算出する。このため、比例動作、積分動作、微分動作の比例係数Ｇｐ，Ｇｉ，Ｇｄが小さい係数に設定されるほど、つまり、出力電圧Ｖｏが安定するほど、分周比Ｎは大きくなって三角波信号Ｓｔの周波数ｆ１の分周クロック信号Ｃｋｄの周波数ｆ２に対する比率が大きくなり、ＤＣ−ＤＣコンバータ１０の応答特性を良くすることができる。従って、比例動作、積分動作、微分動作の比例係数Ｇｐ，Ｇｉ，Ｇｄを小さい係数に設定しても、ＤＣ−ＤＣコンバータ１０の応答特性の悪化を、ＰＷＭコンパレータ回路３２における動作により補完するようになっている。

尚、上記実施の形態は、以下の態様で実施してもよい。
・上記実施形態において、発振器２０から出力される周波数ｆ１の基本クロック信号Ｃｋを分周回路２１にて分周して周波数ｆ２（＝ｆ１／Ｎ）の分周クロック信号Ｃｋｄを生成して、デジタル部２２に出力していた。

これに限らず、図２に示すように、発振器２０から出力される基本クロック信号Ｃｋを周波数ｆ２にし、その基本クロック信号ＣｋをＰＩＤ補償器２７に出力する。そして、周波数ｆ２（＝ｆ１／Ｎ）の三角波信号Ｓｔを逓倍回路４０に介して周波数ｆ１の逓倍三角波信号Ｓｔｔにして、ＰＷＭコンパレータ回路３２に出力してもよい。

本実施形態のＤＣ−ＤＣコンバータの電気ブロック回路図である。 別例のＤＣ−ＤＣコンバータの電気ブロック回路図である。

符号の説明

１０ ＤＣ−ＤＣコンバータ
１１ 制御回路
１４ スイッチング回路
２１ 分周回路
２２ デジタル回路
２３ アナログ回路
４０ 逓倍回路
Ｃｋｄ 分周クロック信号
Ｇｐ，Ｇｉ，Ｇｄ 比例係数
Ｎ 分周比、逓倍比
Ｓｔ 三角波信号
Ｖｋ 目標電圧
Ｖｏ 出力電圧

Claims (4)

1. スイッチング回路をスイッチング動作させて入力電圧を平滑回路に供給させ、前記入力電圧を電圧変換させた出力電圧を生成するＤＣ−ＤＣコンバータの制御回路であって、
   前記出力電圧をデジタル変換した出力電圧値と目標出力電圧値とを比較して差分値を算出し、第１周波数を有するクロック信号の１周期毎に前記差分値に基づいた制御電圧値を出力するデジタル回路と、
   前記制御電圧値を制御電圧にアナログ変換し、該制御電圧と前記第１周波数より高い第２周波数を有する第１の三角波信号とを比較し、該比較結果に基づいたデューティー比の駆動信号にて前記スイッチング回路を制御するアナログ回路と、
   前記第１の三角波信号と前記第２周波数を有する基本クロック信号を出力する発振器と、
   前記基本クロック信号を分周して、前記クロック信号を生成する分周回路とを備え、
   前記デジタル回路は、前記クロック信号の１周期毎にＰＩＤ制御の演算をして前記制御電圧値を出力し、
   前記ＰＩＤ制御における比例係数、積分係数、微分係数を足し合わせた値の逆数を、前記分周回路の分周比とすることを特徴とするＤＣ−ＤＣコンバータの制御回路。
2. スイッチング回路をスイッチング動作させて入力電圧を平滑回路に供給させ、前記入力電圧を電圧変換させた出力電圧を生成するＤＣ−ＤＣコンバータの制御回路であって、
   前記出力電圧をデジタル変換した出力電圧値と目標出力電圧値とを比較して差分値を算出し、第１周波数を有するクロック信号の１周期毎に前記差分値に基づいた制御電圧値を出力するデジタル回路と、
   前記制御電圧値を制御電圧にアナログ変換し、該制御電圧と前記第１周波数より高い第２周波数を有する第１の三角波信号とを比較し、該比較結果に基づいたデューティー比の駆動信号にて前記スイッチング回路を制御するアナログ回路と、
   前記クロック信号と前記第１周波数を有する第２の三角波信号を出力する発振器と、
   前記第２の三角波信号を逓倍して、前記第１の三角波信号を生成する逓倍回路とを備え、
   前記デジタル回路は、前記クロック信号の１周期毎にＰＩＤ制御の演算をして前記制御電圧値を出力し、
   前記ＰＩＤ制御における比例係数、積分係数、微分係数を足し合わせた値の逆数を、前記逓倍回路の逓倍比とすることを特徴とするＤＣ−ＤＣコンバータの制御回路。
3. 請求項１又は２に記載のＤＣ−ＤＣコンバータの制御回路を備えたＤＣ−ＤＣコンバータ。
4. 請求項３に記載のＤＣ−ＤＣコンバータを備えた電子機器。

Images