JP2006295802A

JP2006295802A - パルス制御装置

Info

Publication number: JP2006295802A
Application number: JP2005117041A
Authority: JP
Inventors: Eiji Takegami; 栄治竹上
Original assignee: TDK Lambda Corp
Current assignee: TDK Lambda Corp
Priority date: 2005-04-14
Filing date: 2005-04-14
Publication date: 2006-10-26

Abstract

【課題】スイッチング周波数を落とさずにＰＦＭ制御することができるパルス制御装置を提供する。
【解決手段】ＰＦＭ制御部27では、帰還トランス21のフィードバック信号をＡ／Ｄ変換してサンプリングし、当該サンプリング情報に基づいてＰＦＭ演算を行う、という一連の制御処理が所定の制御周期毎に繰り返し行われることにより、ＰＦＭパルス周波数が逐次決定され、パルス駆動信号生成部26に設定される。また、ＰＦＭ演算が終了した後、パルス駆動信号生成部26からフィードバックされたＰＦＭパルスが１パルス入力され終わった時点から、次の制御周期に移行するよう構成されている。これにより、スイッチング周波数が上がっても、制御周期はＰＦＭ演算に最低限必要な時間に確保される。
【選択図】図２

Description

制御周期毎に出力パルスに対して例えばＰＷＭ（Pulse Width Modulation）制御やＰＦＭ（Pulse Frequency Modulation）制御などを行なうパルス制御装置に関する。

近年、スイッチング電源のディジタル制御化の開発が進んでいる。一般に、スイッチング電源装置などでは、スイッチング素子にパルス駆動信号を供給してスイッチング動作させることにより、入力電力から所望の出力電力を取り出して負荷に供給する。このスイッチング動作の制御には、出力電圧を安定化させるために例えばＰＷＭ制御ＩＣなどのパルス制御装置が広く使用されている。このパルス制御装置は、所定の制御周期毎に出力電力（出力電圧，出力電流）をサンプリングしてディジタル演算処理を行うことにより、安定した出力が得られるように、出力パルスとしてのパルス駆動信号に対してＰＷＭ制御若しくはＰＦＭ制御などの周知のパルス制御を行なう。

しかしながら、スイッチング電源は非常に高速に動作するため、前記パルス制御装置に安価な（低速な）ディジタルＩＣを使用した場合には、スイッチング周波数が上げられないという問題があった。

図４の（ａ）制御系周波数は、ＰＷＭ制御ＩＣで行なわれる制御処理を示したものであるが、当該ＰＷＭ制御ＩＣでは、スイッチング電源の出力電力をＡ／Ｄ変換してサンプリングし、当該出力電力が所定の電圧又は所定の電流となるようにＰＷＭ演算を行う、という一連の制御処理が所定の制御周期毎に繰り返し行われることにより、ＰＷＭパルス幅が逐次決定される。また、（ｂ）スイッチング周波数で表されるように、（ａ）制御系周波数と同じ周波数（周期）を有する三角波の電圧レベルと比較値とを比較することにより、（ｃ）ＰＷＭパルスとして図示された前記パルス駆動信号が生成される。このとき、当該三角波の電圧レベルが比較値以上となる時間が、そのまま（ｃ）ＰＷＭパルスのパルス幅となる。つまり、前記ＰＷＭ演算では、サンプリングした出力電力の情報に基づいて前記比較値が算出される。なお、ＰＷＭ演算により決定されたＰＷＭパルス幅（比較値）は、次の制御区間に出力される（ｃ）ＰＷＭパルスに反映される。

このように、（ａ）制御系周波数と（ｂ）スイッチング周波数とが同一のタイマーで動作しているため、必然的にその周期が同じになる。ディジタル制御には必ず演算時間が発生するが、１周期内でＰＷＭ演算が終わらないとＰＷＭパルス幅が決定できないため、演算速度の遅いデバイスだと制御処理の周波数が上げられない。この結果、スイッチング周波数が上げられなくなってしまう。

そこで、特許文献１では、スイッチング周波数に相当するＰＷＭキャリア信号と、制御系周波数に相当し、ＰＷＭ制御手段の起動トリガとなる同期用パルスのタイマーを分けることで、各々の周波数が独立的に最適化できるよう構成している。このような、制御系周波数とスイッチング周波数のタイマーを分けたパルス制御装置の制御処理を示しものが図５である。同図において、（ａ）制御系周波数では、従来と同様に、一連のＰＷＭ制御処理が所定の制御周期毎に繰り返し行われることにより、ＰＷＭパルス幅が逐次決定されるが、その制御周期は（ｂ）スイッチング周波数の周期の２倍に設定されている。これにより、パルス制御装置の演算速度による制約を受けずにスイッチング周波数を上げることができる。
特開２００４−９６８１５号公報

しかし、上記従来のパルス制御装置では、制御系周波数の周期をスイッチング周波数の周期の所定倍としているため、これをＰＦＭ制御にそのまま適用することができないという問題があった。ＰＦＭ制御では、サンプリングした出力電力に関する情報に基づいて、スイッチング周波数が制御されるため、これに追従して制御系周波数も変動してしまう。従って、制御系周波数が高くなりすぎると、１周期内で当該ＰＦＭ演算が終わらず、出力パルスのＰＦＭ周波数が決定できなくなってしまう虞がある。

そこで本発明は上記問題点に鑑み、スイッチング周波数を落とさずにＰＦＭ制御することができるパルス制御装置を提供することを目的とする。

本発明における請求項１のパルス制御装置では、パルス周波数の周期と制御周期とが異なるパルス制御装置において、前記制御周期が、当該制御に必要な演算時間より大きく、かつ前記パルス周波数の周期の整数倍となるよう逐次調整し、この制御周期毎に前記パルス周波数をＰＦＭ制御するＰＦＭ制御手段を備えている。

このようにすると、ＰＦＭ制御によりパルス周波数が高くなっても、制御周期は、当該制御に必要な演算時間が確保された長さに調整されるため、演算処理を確実に１周期内で終わらせることができる。また、制御周期をパルス周波数の周期の整数倍とすることにより、両者の同期が取られ、サンプリングタイミングがばらついたり、パルス周波数がパルス出力の途中で変更されたりすることがなく、安定した制御を行なうことができる。

本発明における請求項２のパルス制御装置では、前記ＰＦＭ制御手段は、前記制御周期が最小となるよう制御するものである。

このようにすると、制御周期が、演算に最低限必要な時間を確保しつつ、最短の時間に制御されるため、出力パルスの応答特性を向上させることができる。

本発明の請求項１によると、スイッチング周波数を落とさずにＰＦＭ制御することができるパルス制御装置を提供することができる。

本発明の請求項２によると、出力パルスの応答特性を向上させることができる。

以下、添付図面を参照しながら、本発明におけるパルス制御装置の好ましい実施例を説明する。なお、従来例と同一箇所には同一符号を付し、共通する部分の説明は重複するため極力省略する。

図１は、一般的なスイッチング電源の一例としてフォワードコンバータの回路構成を示した回路図である。２はフォワードコンバータ１に入力電圧Ｖｉを入力する直流電源であり、パルストランス４の一次巻線４ａと例えばＭＯＳＦＥＴなどのスイッチング素子５のドレイン−ソースとからなる直列回路が接続されている。スイッチング素子５のゲートには、スイッチング素子５のスイッチング動作（オン・オフ動作）を制御するパルス駆動信号を供給するパルス制御装置６が接続されている。パルス制御装置６は、出力電圧Ｖｏを安定化させるために、出力電圧Ｖｏの変動に応じてスイッチング素子５に供給するパルス駆動信号を例えば周知のＰＷＭ制御やＰＦＭ制御などにより可変制御するものであるが、その詳細については後程説明する。もちろん、負荷電流を安定化させるよう構成してもよい。３は入力電圧Ｖｉの脈流を除去するためのコンデンサであり、直流電源２に並列接続される。

パルストランス４の二次巻線４ｂには、該二次巻線４ｂに誘起された誘起電圧を整流平滑するための、整流ダイオード13と、フライホイールダイオード14と、チョークコイル15と、平滑コンデンサ16とからなる整流平滑回路が接続される。より詳細には、二次巻線４ｂのドット側に整流ダイオード13のアノードが接続され、二次巻線４ｂの非ドット側にフライホイールダイオード14のアノードが接続され、そして整流ダイオード13のカソードとフライホイールダイオード14のカソードとが接続されている。フライホイールダイオード14の両端間には、チョークコイル15と平滑コンデンサ16とが逆Ｌ形に接続されており、この平滑コンデンサ16の両端間に、図示しない負荷に出力電圧Ｖｏを供給するための一対の出力端子17，17が設けられている。

フォワードコンバータ１では、パルス制御装置６がパルス駆動信号をスイッチング素子５のゲートに供給し、スイッチング素子５をスイッチング動作させることにより、直流電源２から入力電圧Ｖｉがパルストランス４の一次巻線４ａに断続的に印加される。そして、パルストランス４の二次巻線４ｂに誘起された電圧は、整流ダイオード13，フライホイールダイオード14，チョークコイル15，平滑コンデンサ16により整流平滑され、出力端子17，17間に直流出力電圧Ｖｏとして出力される。この出力端子17，17には、二次側制御回路20が接続されており、二次側制御回路20，帰還トランス21，パルス制御装置６が、出力電圧Ｖｏを安定化させる帰還ループを形成する。

二次側制御回路20は、出力電圧Ｖｏを検出し、その内容をフィードバック信号として帰還トランス21を通じてパルス制御装置６に伝送する。このフィードバック信号に基づいて、スイッチング制御回路６が前記パルス駆動信号を制御することで、出力電圧Ｖｏの安定化を図るようにしている。なお、帰還トランス21は一次巻線21ａと二次巻線21ｂとを備えており、一次巻線21ａの一端が二次側制御回路20、他端がグランドにそれぞれ接続される一方、二次巻線21ｂの一端がパルス制御装置６、他端がグランドにそれぞれ接続される。

図２は、パルス制御装置６の具体的な構成を示したものであるが、パルス制御装置６は、クロックジェネレータ25と、パルス駆動信号生成部26と、ＰＦＭ制御部27とから構成される。同図では、ＰＦＭ制御に関する構成のみ図示しており、パルス制御装置６に必要に応じて設けられる例えばＰＷＭ制御部などの他の構成は省略している。クロックジェネレータ25は、例えば水晶発振器やオシレータなどの発振器（図示せず）から出力される、安定した周波数を有するパルスから任意の周波数を有するクロック信号を生成してパルス駆動信号生成部26に供給する。もちろん、前記発信器から出力されるパルスをそのままクロック信号としてパルス駆動信号生成部26に供給してもよい。パルス駆動信号生成部26は、入力されたクロック信号から、ＰＦＭ制御部27により設定されたスイッチング周波数を有するパルス駆動信号を生成し、スイッチング素子５へ出力する。ＰＦＭ制御部27は、制御周期毎に、帰還トランス21の二次巻線21ｂに誘起されるフィードバック信号をサンプリングしてディジタル演算処理たるＰＦＭ演算を行い、算出したスイッチング周波数をパルス駆動信号生成部26へ設定する。本実施例においても、上記特許文献１と同様に、制御系周波数とスイッチング周波数とが独立するよう、パルス駆動信号生成部26とＰＦＭ制御部27のタイマーを分けて構成しており、これらの同期をとるため、パルス駆動信号がＰＦＭ制御部27にフィードバックされる。

次に、パルス制御装置６の動作について図３を参照しながら説明する。

（ａ）制御系周波数は、ＰＦＭ制御部27で行なわれる制御処理を示したものであるが、ＰＦＭ制御部27では、前記フィードバック信号をＡ／Ｄ変換してサンプリングし、サンプリングした出力電力の情報に基づいて、（ｃ）ＰＦＭパルスのパルス周波数を表す（ｂ）スイッチング周波数に対してＰＦＭ演算を行う、という一連の制御処理が所定の制御周期毎に繰り返し行われることにより、ＰＦＭパルス周波数が逐次決定され、パルス駆動信号生成部26に設定される。前記パルス駆動信号は、同図においては（ｃ）ＰＦＭパルスとして図示されており、パルス駆動信号生成部26がクロック信号のカウント数に応じて適宜出力信号レベルを立ち上げ又は立ち下げることにより生成される。このとき、パルス駆動信号生成部26では、（ｃ）ＰＦＭパルスのオン幅を一定とし、ＰＦＭ制御部27により設定されたＰＦＭパルス周波数に合わせてオフ幅を可変することにより、（ｃ）ＰＦＭパルスの周波数変調が行われる。もちろん、オフ幅を一定としてオン幅を可変したり、オン幅とオフ幅の両方を可変したりしてもよい。

ＰＦＭ制御部27の制御周期を示す（ａ）制御系周波数は、当該制御処理に必要な演算時間より大きく、かつ（ｂ）スイッチング周波数ひいては（ｃ）ＰＦＭパルスの周期のｎ倍（ｎは任意の整数）となるよう逐次調整されている。

具体的には、ＰＦＭ制御部27は、例えば、ＰＦＭ演算が終了した後、パルス駆動信号生成部26からフィードバックされたＰＦＭパルスが１パルス入力され終わった時点から、次の制御周期に移行するよう構成されている。この場合、ＰＦＭ制御部27は、当該制御周期がＰＦＭ演算時間より大きく、かつ（ｃ）ＰＦＭパルスの周期の最小倍となるよう制御することとなる。図中では、（ａ）制御系周波数の制御区間が移行するに従って、制御周期の長さが（ｃ）ＰＦＭパルスの周期の３倍→１倍→４倍と順次変化しているのがわかる。このようにすると、制御周期が、ＰＦＭ演算に最低限必要な時間を確保しつつ、最短の時間に制御されるため、ＰＦＭパルスの応答特性を向上させることができる。

又は、ＰＦＭ制御部27におけるＰＦＭ演算に掛かる最大演算時間が予め分かっている場合には、例えば、ｎ＝整数部（最大演算時間／ＰＦＭパルス周期）＋１＝整数部（最大演算時間＊ＰＦＭパルス周波数）＋１で決定される整数ｎを用いて、当該制御周期をＰＦＭパルス周波数の周期のｎ倍としてもよい。この場合、制御周期の長さを演算により算出することができるため、ＰＦＭ制御部27にＰＦＭパルスをフィードバックしなくても、（ａ）制御系周波数と（ｂ）スイッチング周波数を同期させることができる。

以上のように本実施例では、パルス周波数の周期と制御周期とが異なるパルス制御装置６において、前記制御周期が、当該制御に必要なＰＦＭ演算時間より大きく、かつ前記パルス周波数の周期の整数倍となるよう逐次調整し、この制御周期毎に前記パルス周波数をＰＦＭ制御するＰＦＭ制御手段としてのＰＦＭ制御部27を備えている。

このようにすると、ＰＦＭ制御によりパルス周波数が高くなっても、制御周期は、当該制御に必要なＰＦＭ演算時間が確保された長さに調整されるため、ＰＦＭ演算処理を確実に１周期内で終わらせることができる。また、制御周期をパルス周波数の周期の整数倍とすることにより、両者の同期が取られ、サンプリングタイミングがばらついたり、パルス周波数が周期の途中で変更されたりすることがなく、安定した制御を行なうことができる。以上より、スイッチング周波数を落とさずにＰＦＭ制御することができるパルス制御装置６を提供することができる。

また本実施例のパルス制御装置６では、ＰＦＭ制御部27は、前記制御周期が最小となるよう制御するものである。

このようにすると、制御周期が、ＰＦＭ演算に最低限必要な時間を確保しつつ、最短の時間に制御されるため、出力パルスの応答特性を向上させることができる。

なお、本発明は、上記実施例に限定されるものではなく、本発明の趣旨を逸脱しない範囲で変更可能である。パルス制御装置６は、例えばマイクロコンピュータやシステムＬＳＩなどを用いて１つの部品（ワンチップ）で構成することができ、スイッチング電源装置以外の種々の電子機器に使用することも可能である。

本発明の第１実施例におけるパルス制御装置を用いたスイッチング電源装置の回路図である。同上、パルス制御装置の構成を示すブロック図である。同上、パルス制御装置の制御処理と出力パルスとの相関関係を示す説明図である。従来例におけるパルス制御装置の制御処理と出力パルスとの相関関係を示す説明図である。従来例における別のパルス制御装置の制御処理と出力パルスとの相関関係を示す説明図である。

符号の説明

６パルス制御装置
27 ＰＦＭ制御部（ＰＦＭ制御手段）

Claims

パルス周波数の周期と制御周期とが異なるパルス制御装置において、前記制御周期が、当該制御に必要な演算時間より大きく、かつ前記パルス周波数の周期の整数倍となるよう逐次調整し、この制御周期毎に前記パルス周波数をＰＦＭ制御するＰＦＭ制御手段を備えたことを特徴とするパルス制御装置。
前記ＰＦＭ制御手段は、前記制御周期が最小となるよう制御するものであることを特徴とするパルス制御装置。