JP4605538B2 - ドライブ回路 - Google Patents

Description

本発明は、スイッチング電源装置の主スイッチング素子を駆動し、当該スイッチング周波数の高周波化に対応可能なドライブ回路に関する。

近年、電子機器の小型化が進み、これに搭載されるスイッチング電源においても小型化，高効率化の要求が高まっている。スイッチング電源装置を小型化，高効率化するには、スイッチング周波数の高周波化が不可欠である。スイッチング周波数の高周波化は、スイッチング電源装置の主スイッチング素子を駆動するドライブ回路を高速化することにより実現され、特許文献１のように、広帯域伝送が可能なパルストランスを用いたドライブ回路が広く用いられている。

図３は、このようなドライブ回路の構成を示した回路図である。２はドライブ回路１に入力電圧Ｖｉを入力する直流電源であり、パルストランス４の一次巻線４ａと例えばＭＯＳＦＥＴなどのスイッチング素子５のドレイン−ソースとからなる直列回路が接続されている。４ｃはパルストランス４のリーケージインダクタンス（漏れインダクタンス）であり、５ａはスイッチング素子５の寄生容量であるが、これらは等価的に存在する回路要素である。スイッチング素子５のゲートには、スイッチング素子５のスイッチング動作（オン・オフ動作）を制御する制御パルスを供給するスイッチング制御回路６が接続されている。スイッチング制御回路６は、スイッチング素子５に供給する制御パルスを例えば周知のＰＷＭ制御などにより可変制御するものである。３は入力電圧Ｖｉの脈流を除去するためのコンデンサであり、直流電源２に並列接続される。

パルストランス４の二次巻線４ｂの両端間には、図示しない主スイッチング素子にドライブ信号としてのドライブ電圧Ｖｄを供給するための一対の出力端子17，17が設けられている。また、二次巻線４ｂの両端間には、抵抗11とダイオード12との直列回路からなるリセット回路10が接続され、パルストランス４のコアが磁気飽和しないよう、所謂フライバック電圧発生時にダイオード12を介して抵抗11に電流を流すことにより、当該コアの励磁エネルギーをジュール熱として消費するようにしている。

ドライブ回路１では、スイッチング制御回路６が制御パルスをスイッチング素子５のゲートに供給し、スイッチング素子５をスイッチング動作させることにより、直流電源２から入力電圧Ｖｉがパルストランス４の一次巻線４ａに断続的に印加される。そして、パルストランス４の二次巻線４ｂに誘起されたドライブ電圧Ｖｄは、出力端子17，17から主スイッチング素子へ出力される。スイッチング制御回路６には、スイッチング電源装置の出力電圧を安定化させる帰還ループとして、特許文献２に開示されるようなフィードバック回路が接続され、前記出力電圧と基準電圧との誤差を検出して得られた誤差フィードバック信号に基づいて、スイッチング制御回路６が前記制御パルスを制御することで、前記出力電圧の安定化を図るようにしている。
特開２００４−７８５７号公報 特願２００１−２２０２６５号公報

しかし、上記従来の回路構成では、パルストランス４の能力的には、立上り・立下り時間の短いパルス信号を確実に伝送することができても、一次巻線４ａのリーケージインダクタンス４ｃとスイッチング素子５の寄生容量５ａとの共振現象によって、スイッチング素子５がターンオフした後も短い時間ではあるが一次巻線４ａに電流が流れ続け、二次巻線４ｂの誘起電圧となるドライブ電圧Ｖｄの立下りが遅くなってしまうという問題があった。

図４は、スイッチング素子５のゲート−ソース間電圧Ｖｇｓと、スイッチング素子５のドレイン−ソース間電圧Ｖｄｓと、二次巻線４ｂのドライブ電圧Ｖｄの時間変化を示した波形図である。スイッチング素子５の制御パルスを表すゲート−ソース間電圧Ｖｇｓは、所定の周期を有する矩形波であるため、その立下りは急峻となる。このゲート−ソース間電圧ＶｇｓがＨレベルからＬレベルになる（立下がる）と、スイッチング素子５がターンオフするが、リーケージインダクタンス４ｃと寄生容量５ａとからＬＣ共振回路が構成されるため、その共振現象により緩やかにドレイン−ソース間電圧Ｖｄｓが上昇し、当該ドレイン−ソース間が完全にターンオフするまで若干の時間を要する。すなわち、寄生容量５ａが充電されてドレイン−ソース間電圧ＶｄｓがＶｉｎに達するまで、一次巻線４ａには励磁電流が残留するように流れ続け、僅かな時間ではあるがスイッチング素子５がターンオフした後も二次巻線４ｂにドライブ電圧Ｖｄが誘起されてしまう。

ここで、ドライブ電圧Ｖｄは、一次巻線４ａと二次巻線４ｂの巻数をそれぞれＮ１，Ｎ２とすると、Ｖｄ＝（Ｖｉｎ−Ｖｄｓ）Ｎ２／Ｎ１であり、ゲート−ソース間電圧Ｖｇｓが立ち下がった時点での初期値がＶｉｎ＞０，Ｖｄｓ＝０であるため、Ｖｄｓ＝ＶｉｎとなるまでＶｄ＞０となる。従って、当該励磁電流の残留により、ドライブ電圧Ｖｄの立下り時間に遅れ時間ｔが生じることとなる。このため、厳密なタイミングを要するアプリケーションには不適であった。なお、寄生容量５ａが大きい程、ドライブ電圧Ｖｄの立下がり遅れ時間ｔが大きくなる。

そこで本発明は上記問題点に鑑み、主スイッチング素子のスイッチング周波数の高周波化が可能なドライブ回路を提供することを目的とする。

本発明における請求項１では、スイッチング素子をスイッチング動作させることにより、トランスの一次巻線に入力電力を断続的に供給し、前記トランスの二次巻線からドライブ信号を取り出して、スイッチング電源装置の主スイッチング素子を駆動するドライブ回路において、前記スイッチング素子のスイッチング動作に同期したパルス状の電力を前記入力電力として供給する入力供給手段を設けている。

本発明は、二次巻線に誘起されるドライブ信号の立下がり遅れ時間が、スイッチング素子の寄生容量とトランスの漏れインダクタンスとの共振現象に起因することに着目し、一次巻線に供給される入力電力自体をスイッチング動作に同期してパルス状に供給することにより、スイッチング素子の寄生容量の影響がキャンセルされ、当該立下り遅れ時間を大幅に改善することができる。

本発明における請求項２では、前記入力供給手段は、前記スイッチング素子の制御パルスを前記入力電力として供給するものである。

このようにすると、スイッチング素子のスイッチング動作を制御する制御パルスが入力電力として一次巻線に供給されるため、簡単に入力電力をスイッチング動作に同期させることができる。

本発明の請求項１によると、トランスの伝送速度を改善し、主スイッチング素子のスイッチング周波数を高周波化することが可能となる。

本発明の請求項２によると、既存の構成を利用して、簡単に入力電力をスイッチング動作に同期させることができる。

以下、添付図面を参照しながら、本発明におけるドライブ回路の好ましい実施例を説明する。なお、従来例と同一箇所には同一符号を付し、共通する部分の説明は重複するため極力省略する。

図１は、本実施例におけるドライブ回路の構成を示した回路図である。ドライブ回路１は、パルストランス４の二次側の構成は上記従来例と同様である。すなわち、パルストランス４の二次巻線４ｂには、図示しない主スイッチング素子にドライブ電圧Ｖｄを供給するための一対の出力端子17，17が設けられると共に、抵抗11とダイオード12との直列回路からなるリセット回路10が接続されている。

パルストランス４の一次巻線４ａの非ドット側には、例えばＭＯＳＦＥＴなどのスイッチング素子５のドレインが接続され、そのソースは接地されている。一方、一次巻線４ａのドット側には、逆流防止用のダイオード７のカソードが接続され、そのアノードはスイッチング素子５のゲート及びスイッチング制御回路６に接続されている。すなわち、本実施例のドライブ回路１では、スイッチング制御回路６からスイッチング素子５に出力される制御パルスが入力電圧Ｖｉとして入力される。従来例におけるスイッチング制御回路６は、所定の周期でＨレベルとＬレベルを交互に出力して制御パルスを生成しているが、本実施例では、スイッチング素子５のオン時はＨレベルが出力される一方、オフ時はハイインピーダンス出力（出力開放状態）になるように構成している。なお、４ｃはパルストランス４のリーケージインダクタンスであり、５ａはスイッチング素子５の寄生容量である。

次に、上記構成の作用について説明する。

ドライブ回路１の動作自体は従来例のものと同様であり、スイッチング制御回路６が制御パルスをスイッチング素子５のゲートに供給し、スイッチング素子５をスイッチング動作させることにより、入力電圧Ｖｉがパルストランス４の一次巻線４ａに断続的に印加され、パルストランス４の二次巻線４ｂに誘起されたドライブ電圧Ｖｄが、出力端子17，17から図示しない主スイッチング素子へドライブ信号として出力される。スイッチング制御回路６は、フィードバック回路から出力される誤差フィードバック信号に基づいて、前記制御パルスを制御することで、スイッチング電源装置の出力電圧の安定化を図る。

前述のように、本実施例の入力電圧Ｖｉは、スイッチング素子５の制御パルスであるため、スイッチング素子５のスイッチング動作に同期したものとなる。図２は、本実施例における、スイッチング素子５のゲート−ソース間電圧Ｖｇｓと、スイッチング素子５のドレイン−ソース間電圧Ｖｄｓと、二次巻線４ｂに誘起されるドライブ電圧Ｖｄの時間変化を示した波形図であるが、ゲート−ソース間電圧Ｖｇｓの波形がそのまま入力電圧Ｖｉの波形を示すこととなる。入力電圧Ｖｉ及びスイッチング素子５の制御パルスを表すドレイン−ソース間電圧Ｖｄｓは、所定の周期を有する矩形波であるため、その立下りは急峻となる。スイッチング制御回路６の出力がＨレベル出力からハイインピーダンス出力になると、ゲート−ソース間電圧ＶｇｓがＨレベルからＬレベルになり、スイッチング素子５がターンオフするが、リーケージインダクタンス４ｃと寄生容量５ａとからＬＣ共振回路が構成されるため、その共振現象により緩やかにドレイン−ソース間電圧Ｖｄｓが上昇する。なお、入力電圧Ｖｉはゲート−ソース間電圧Ｖｇｓと共にＬレベルになっており、リーケージインダクタンス４ｃに発生する逆起電力のみで寄生容量５ａが充電されることとなると共に、ダイオード７の作用によりスイッチング制御回路６側への逆流が防止されるため、スイッチング素子５のオフ時におけるドレイン−ソース間電圧Ｖｄｓは従来と比べて低い電圧レベルに保たれる。

ここで、ドライブ電圧Ｖｄは、一次巻線４ａと二次巻線４ｂの巻数をそれぞれＮ１，Ｎ２とすると、Ｖｄ＝（Ｖｉｎ−Ｖｄｓ）Ｎ２／Ｎ１であり、ゲート−ソース間電圧Ｖｇｓが立ち下がった時点での初期値がＶｉ＝Ｖｇｓ＝０，Ｖｄｓ＝０であるためＶｄ＝０となり、ドライブ電圧Ｖｄはこの時点で速やかに立ち下がることとなる。図２においても立ち下がり遅れ時間ｔが殆どなくなっているのがわかる。これにより、スイッチング素子５の寄生容量５ａの影響がキャンセルされ、スイッチング素子５のターンオフに対する、ドライブ電圧Ｖｄの立下り遅れ時間ｔを大きく改善できるので、例えば絶縁形コンバータの同期整流部など厳密なタイミングを要するアプリケーションにもパルストランスが使用可能になる。

以上のように本実施例では、スイッチング素子５をスイッチング動作させることにより、パルストランス４の一次巻線４ａに入力電力としての入力電圧Ｖｉを断続的に供給し、パルストランス４の二次巻線４ｂからドライブ信号としてのドライブ電圧Ｖｄを取り出して、スイッチング電源装置の主スイッチング素子を駆動するドライブ回路１において、スイッチング素子５のスイッチング動作に同期したパルス状の電力を入力電圧Ｖｉとして供給する入力供給手段としてのスイッチング制御回路６を設けている。

本発明は、二次巻線４ｂに誘起されるドライブ電圧Ｖｄの立下がり遅れ時間ｔが、スイッチング素子５の寄生容量５ａとパルストランス４のリーケージインダクタンス４ｃとの共振現象に起因することに着目し、一次巻線４ａに供給される入力電圧Ｖｉ自体をスイッチング動作に同期してパルス状に供給することにより、スイッチング素子５の寄生容量５ａの影響がキャンセルされ、当該立下り遅れ時間ｔを大幅に改善することができる。従って、パルストランス４の伝送速度を改善し、主スイッチング素子のスイッチング周波数を高周波化することが可能となる。

また本実施例では、スイッチング素子５の制御パルスを入力電圧Ｖｉとして供給している。

このようにすると、スイッチング素子５のスイッチング動作を制御する制御パルスが入力電圧Ｖｉとして一次巻線４ａに供給されるため、簡単に入力電圧Ｖｉをスイッチング動作に同期させることができる。従って、既存の構成を利用して、簡単に入力電圧Ｖｉをスイッチング動作に同期させることができる。

なお、本発明は、上記実施例に限定されるものではなく、本発明の趣旨を逸脱しない範囲で変更可能である。本発明のドライブ回路は、トランスを備えたドライブ回路であれば、あらゆる回路方式に適用でき、例えば、フォーワード方式，フライバック方式，ハーフブリッジ方式，フルブリッジ方式など種々のスイッチング電源装置を構成する主スイッチング素子のドライブ回路として使用可能である。また、ドライブ回路１の入力電力（入力電圧Ｖｉ）は、スイッチング素子５のスイッチング動作に同期するものであればどのようなものでもよい。

本発明の第１実施例におけるドライブ回路の回路図である。 同上、ドライブ回路の各部電圧の波形を示す波形図である。 従来例におけるドライブ回路の回路図である。 同上、ドライブ回路の各部電圧の波形を示す波形図である。

符号の説明

１ ドライブ回路
４ パルストランス
４ａ 一次巻線
４ｂ 二次巻線
５ スイッチング素子
６ スイッチング制御回路（入力供給手段）

Claims (2)

1. スイッチング素子をスイッチング動作させることにより、トランスの一次巻線に入力電力を断続的に供給し、前記トランスの二次巻線からドライブ信号を取り出して、スイッチング電源装置の主スイッチング素子を駆動するドライブ回路において、前記スイッチング素子のスイッチング動作に同期したパルス状の電力を前記入力電力として供給する入力供給手段を設けたことを特徴とするドライブ回路。
2. 前記入力供給手段は、前記スイッチング素子の制御パルスを前記入力電力として供給するものであることを特徴とする請求項１記載のドライブ回路。
   

Images