JP2006197673A

JP2006197673A - スイッチング電源装置

Info

Publication number: JP2006197673A
Application number: JP2005003997A
Authority: JP
Inventors: Motoharu Eguri; 基晴殖栗
Original assignee: TDK Lambda Corp
Current assignee: TDK Lambda Corp
Priority date: 2005-01-11
Filing date: 2005-01-11
Publication date: 2006-07-27

Abstract

【課題】簡単な構成でありながら、主スイッチング素子の動作停止後に同期整流素子を直ちに停止させることができるスイッチング電源装置を提供する。
【解決手段】主スイッチング素子２のスイッチング動作が停止し、転流ＦＥＴ６がオフしたときに、第１の駆動巻線35Ｂに発生する電圧は通常の動作時よりも低く、ツェナーダイオード38が設定した所定レベルを越えない。そのため、整流ＦＥＴ５は直ちにオフ状態に移行し、主トランス１の一次側にエネルギーを回生させることなく、整流ＦＥＴ５と転流ＦＥＴ６を共に停止させることができる。しかもこのような動作は、第１の駆動巻線35Ｂから整流ＦＥＴ５に至るラインに制御素子であるツェナーダイオード38を介在させるだけで実現できる。
【選択図】図１

Description

本発明は、入力電圧を所望の出力電圧に変換するスイッチング電源装置に関し、特に主トランスの一次側にある主スイッチング素子に同期して、主トランスの二次側にある整流素子や転流素子がオン，オフ動作する同期整流回路を備えたスイッチング電源装置に関する。

一般に、この種のスイッチング電源装置に組み込まれる同期整流回路は、低出力電圧の高効率化、及び装置の小型化のための内部損失低減に非常に効果的である。こうした同期整流回路を備えたものとして、例えば特許文献１には、パルス幅制御回路からの駆動信号によって主トランスの一次側にある主スイッチング素子をスイッチング動作させると共に、この駆動信号を絶縁トランスに二次側に伝送して、主トランスの二次側にある整流スイッチ素子としての整流ＦＥＴと、転流スイッチ素子としての転流ＦＥＴを、主スイッチング素子と同期してオン，オフ動作させるものが知られている。しかし、このような他励式の同期整流回路では、主トランスの一次側にあるパルス幅制御回路と、主トランスの二次側にある整流ＦＥＴや転流ＦＥＴとの間に、絶縁トランスのような絶縁手段を介在させなければならず、駆動方式が複雑になる欠点がある。

そこで、例えば図５に示すような、絶縁手段を介在させず駆動方式が簡単な自励式の同期整流回路を備えたフォワード型のスイッチング電源装置が提案されている。同図において、１は一次側と二次側とを絶縁する主トランス１は主トランスの一次巻線１Ａと直列回路をなすＭＯＳ型ＦＥＴなどの主スイッチング素子で、この主スイッチング素子２をスイッチング動作させることにより、入力端子３，４間の直流入力電圧Ｖｉが一次巻線１Ａに断続的に印加される。一方、主トランス１の二次側では、フォワード側整流素子としてＭＯＳ型ＦＥＴを用いた整流ＦＥＴ５と、フライホイール側転流素子としてＭＯＳ型ＦＥＴを用いた転流ＦＥＴ６と、チョークコイル７と、コンデンサ８とからなる整流平滑回路が、主トランス１の二次巻線１Ｂに接続される。すなわち、二次巻線１Ｂの一側すなわちドット側端子に、一方の出力端子９が直接接続され、二次巻線１Ｂの他側すなわち非ドット側端子に、整流ＦＥＴ５のドレインが接続され、この整流ＦＥＴ５のソースと他方の出力端子10との間にチョークコイル７が接続され、二次巻線１Ｂのドット側端子にドレインを接続した転流ＦＥＴ６のソースが、整流ＦＥＴ５とチョークコイル７との接続点に接続され、さらに出力端子９，10の両端にコンデンサ８が接続される。ここでは、整流ＦＥＴ５と転流ＦＥＴ６は後述する同期整流回路11によって、主スイッチング素子２のスイッチング動作に同期して、交互にオン，オフするようになっており、これにより得られた整流出力がチョークコイル７及びコンデンサ８により平滑されることで、出力端子９，10に接続する負荷（図示せず）に直流出力電圧Ｖｏを供給するようになっている。

11は、主スイッチング素子２に同期して整流ＦＥＴ５と転流ＦＥＴ６をオン，オフ動作させる同期整流回路であって、これは同期整流素子としての整流ＦＥＴ５及び転流ＦＥＴ６の他に、主スイッチング素子２がオンすると整流ＦＥＴ５をオンするのに必要なゲート駆動電圧を供給する整流ドライブ回路12と、主スイッチング素子２がオフすると転流ＦＥＴ６をオンするのに必要なゲート駆動電圧を供給する転流ドライブ回路13とを備えている。整流ドライブ回路12は、二次巻線１Ｂのドット側端子と整流ＦＥＴ５のゲートとの間にツェナーダイオード15と抵抗16との直列回路を介挿して構成される。すなわちこの回路例では、出力端子９，10を介して負荷にエネルギーを伝送する巻線（二次巻線１Ｂ）を利用して、この二次巻線１Ｂに誘起した電圧を整流ＦＥＴ５のゲートに供給する構成となっている。

一方、転流ドライブ回路13は、主トランス１のコア１Ｃに巻回した駆動巻線１Ｄの一端すなわち非ドット側端子に、スイッチ素子たるＭＯＳ型ＦＥＴ18のソースを接続し、このＦＥＴ18のドレインを抵抗25を介して転流ＦＥＴ６のゲートに接続すると共に、ＦＥＴ18のゲートを駆動巻線１Ｄの他端であるドット側端子に接続し、この駆動巻線１Ｄのドット側端子を転流ＦＥＴ６のソースに接続し、さらに、ＦＥＴ18のドレイン・ソース間に抵抗19を接続して構成される。なお20〜23は、それぞれのゲート電圧に関係なく、主スイッチング素子２，整流ＦＥＴ５，転流ＦＥＴ６，ＦＥＴ18のソースからドレインに向けての電流の流れを許容する内蔵のボディダイオードである。
特開２００２−２８１７５０号公報

上記構成のスイッチング電源では、主スイッチング素子２がスイッチング動作を停止した後も、転流ＦＥＴ６の導通と整流ＦＥＴ５の導通が繰り返され、いわば出力端子９，10が電源ソースとなって主トランス１の一次側にエネルギーが回生される現象が発生する。すなわち、無負荷又は軽負荷時などで主スイッチング素子２が停止すると、二次巻線１Ｂや駆動巻線１Ｄの非ドット側端子に正極性の電圧（リセット電圧）が発生し、特に転流ドライブ回路13では、ＦＥＴ18のボディダイオード23を介して転流ＦＥＴ６のゲート・ソース間に、この転流ＦＥＴ６をオンするに十分な電圧が印加される。すると、チョークコイル７に蓄えられたエネルギーによって、始めは転流ＦＥＴ６のソースからドレインに向けて電流が流れるが、やがてこのチョークコイル７のエネルギーがなくなると、今度は転流ＦＥＴ６のドレインからソースに電流の向きが変わって、チョークコイル７に再びエネルギーが蓄えられる。この状態で、転流ＦＥＴ６のゲート電圧が低下して転流ＦＥＴ６がオフすると、チョークコイル７にそれまで蓄えられていたエネルギーによって、転流ＦＥＴ６のソースを基準としたドレイン電圧が上昇し、この転流ＦＥＴ６のドレイン・ソース間電圧を駆動信号として、ツェナーダイオード15と抵抗16を介して整流ＦＥＴ５のゲートに、当該整流ＦＥＴ５をオンするに十分な電圧が印加される。こうなると、出力端子９から二次巻線１Ｂ，整流ＦＥＴ５，チョークコイル７，出力端子10に至る閉回路に電流が流れて、主トランス１の一次側にエネルギーが回生される。整流ＦＥＴ５はチョークコイル７に蓄えられたエネルギーがゼロになるとオフするが、ここで駆動巻線１Ｄに再び上述のようなリセット電圧が発生するので、結局は出力端子９，10間からのエネルギー供給が途絶えるまで、こうした現象が繰り返し継続することとなる。

上述したエネルギーの回生現象は、特に同期整流方式の電源装置を共通する負荷に複数台接続して並列運転を行なった場合、より深刻な影響を及ぼす。その理由は、複数台の並列運転時に自身の電源装置が動作停止しても、他の電源装置から出力端子９，10を介して電源ソースが供給されるため、停止した電源装置では主トランス１の一次側コンデンサ（図示せず）にエネルギーが供給され続けて、当該一次側コンデンサに過剰な電圧ストレスを加えるからである。

図６及び図７は、上記図５の回路構成において、主スイッチング素子２の動作停止前後における各部の波形を示したもので、各図中の符号Ｔ１は、主トランス１の一次側の動作を停止すなわち主スイッチング素子２のゲート駆動信号をＬ（ロー）レベルにした時点を示している。また図６は、上段から出力電圧Ｖｏ，整流ＦＥＴ５のゲート・ソース間電圧，主スイッチング素子２のドレイン・ソース間電圧をそれぞれ示している。さらに図７は、上段から出力電圧Ｖｏ，転流ＦＥＴ６のゲート・ソース間電圧，主スイッチング素子２のドレイン・ソース間電圧をそれぞれ示している。これらの各図からも明らかなように、主スイッチング素子２のゲート信号によるオン、オフ動作が停止した後も、整流ＦＥＴ５及び転流ＦＥＴ６がオン、オフ動作を繰り返し、主トランス１の一次側にエネルギーが回生されていることがわかる。

本発明は上記の課題に着目してなされたもので、簡単な構成でありながら、主スイッチング素子の動作停止後に同期整流素子を直ちに停止させることができるスイッチング電源装置を提供することをその目的とする。

請求項１の発明は、一次側と二次側とを絶縁する主トランスと、この主トランスの一次巻線に直流入力電圧を断続的に印加する主スイッチング素子と、前記主トランスの二次巻線に発生する電圧を同期整流する整流スイッチ素子及び転流スイッチ素子と、前記主トランスの二次側に設けた第１の駆動巻線に生じる電圧により、前記整流スイッチ素子をオン，オフ動作させる整流ドライブ回路と、前記主トランスの二次側に設けた第２の駆動巻線に生じる電圧により、前記転流スイッチ素子をオン，オフ動作させる転流ドライブ回路と、前記第１の駆動巻線に生じる電圧が所定レベル以下のときには、前記整流スイッチ素子の駆動信号を当該整流スイッチ素子がオンしないレベルにする制御素子とを備えたスイッチング電源装置により構成される。

この場合、通常の動作時には、主スイッチング素子のスイッチングにより主トランスの二次巻線や、主トランスの二次側にある第１の駆動巻線及び第２の駆動巻線にも電圧が発生するが、このとき第１の駆動巻線に生じる電圧は所定レベルを越えていて、整流スイッチ素子をオンするに十分な駆動信号が当該整流スイッチ素子に与えられる。したがって、主スイッチング素子のスイッチングに同期して、同期整流素子である整流スイッチ素子と転流スイッチ素子がオン，オフし、主トランスの二次巻線に発生する電圧を整流して、所望の出力電圧を取り出すことができる。

一方、主スイッチング素子のゲート信号によるスイッチング動作が停止した場合、転流素子がオフした後、電源装置の出力側からエネルギーが供給され続ける状態に陥っても、駆動信号源は整流スイッチ素子のドレインを一端とした主トランスとしているため、第１の駆動巻線に発生する電圧は通常の動作時よりも低く、制御素子が設定した所定レベルを越えないので、整流スイッチ素子はオフ状態を維持し、主トランスの一次側にエネルギーを回生させることなく、整流スイッチ素子及び転流スイッチ素子を停止させることができる。しかもこのような動作は、第１の駆動巻線から整流スイッチ素子に至るラインに制御素子を介在させるだけで実現できる。

請求項２の発明は、前記請求項１の構成に加えて、前記主トランスとは別個の駆動トランスを設け、この駆動トランスの一次巻線を前記主トランスの二次巻線に接続すると共に、前記駆動トランスの二次側に前記第１の駆動巻線と前記第２の駆動巻線とを設けている。

このようにすると、第１の駆動巻線や第２の駆動巻線が、主トランスとは別個の駆動トランスの二次側に設けられているので、負荷に電力伝送を行なう主トランスに一切手を加えずに済む上に、主トランスの一次巻線の巻数に依存することなく、駆動トランスの一次巻線と第１の駆動巻線や第２の駆動巻線との間で自由に巻数比を設定できるので、これらの第１の駆動巻線や第２の駆動巻線から所望の電圧を発生させて、整流スイッチ素子及び転流スイッチ素子をオン，オフ動作させることが可能になる。

請求項１の発明によれば、駆動巻線と制御素子を設けただけの簡単な構成でありながら、主スイッチング素子の動作停止後に同期整流素子を直ちに停止させることができる
請求項２の発明によれば、主トランスに一切手を加えることなく、第１の駆動巻線や第２の駆動巻線から所望の電圧を発生させて、整流スイッチ素子及び転流スイッチ素子をオン，オフ動作させることが可能になる。

以下、本発明におけるスイッチング電源装置の好ましい実施形態について、添付図面を参照しながら詳細に説明する。なお、前記従来例における図５と同一箇所には同一符号を付し、その共通する部分の説明は重複するため省略する。

回路構成を示す図１において、ここでも主スイッチング素子２のスイッチング動作に同期して、整流ＦＥＴ５と転流ＦＥＴ６を交互にオン，オフさせる整流平滑回路31が設けられているが、本実施例ではこの整流平滑回路31を構成する整流ドライブ回路32と転流ドライブ回路33が従来のものと異なっている。それ以外の構成は、従来例のものと一致している。

本実施例において、主トランス１には一次巻線１Ａと二次巻線１Ｂだけがコア１Ｃに巻回され、入力端子３，４間の入力電圧Ｖｉを出力端子９，10間に発生する出力電圧Ｖｏに変換する以外の巻線は、一切設けないようにしている。一方、主トランス１の二次巻線１Ｂの両端には、この主トランス１と別個に独立して設けた駆動トランス35の一次巻線35Ａの両端が接続される。また、この駆動トランス35の二次側には、整流ドライブ回路32の一部をなす第１の駆動巻線35Ｂと、転流ドライブ回路33の一部をなす第２の駆動巻線35Ｃがぞれぞれ設けられる。

整流ドライブ回路32は、前記第１の駆動巻線35Ｂと、抵抗16と、制御素子であるツェナーダイオード38とを備えて構成される。より具体的には、主スイッチング素子２がオンしたときに正極性の電圧が誘起される第１の駆動巻線35Ｂの一端（この場合はドット側端子）から、整流ＦＥＴ５のゲートに至るライン間に、ツェナーダイオード38及び抵抗16からなる直列回路が介挿され、第１の駆動巻線35Ｂの他端が、整流ＦＥＴ５のソースに直接接続される。このとき、主スイッチング素子２がスイッチング動作する際に、第１の駆動巻線35Ｂ間に発生する電圧により、整流ＦＥＴ５をオンするに十分なゲート電圧が整流ＦＥＴ５に与えられる一方で、主スイッチング素子２の動作が停止した場合に、第１の駆動巻線35Ｂ間に電圧が発生しても、整流ＦＥＴがオンしないようなゲート電圧のレベルとなるように、ツェナーダイオード38の特性（この場合はツェナー電圧）が設定される。つまり、ここで利用できる制御素子は、主スイッチング素子２の動作が停止した場合に、第１の駆動巻線35Ｂ間に電圧が発生しても、整流ＦＥＴをオンさせない機能を持っていればどのようなものでもよく、例えばツェナーダイオード38に代わって、第１の駆動巻線35間に発生する電圧をシフトさせる電圧シフト素子や、必要に応じて整流ＦＥＴのゲート電圧を遮断するＦＥＴなどのスイッチ素子を用いてもよい。

転流スイッチ素子33は、図５に示す駆動巻線１Ｄに代わって、駆動トランス35に設けた第２の駆動巻線35Ｃを用いる以外は、従来例のものと共通している。すなわち、第２の駆動巻線35Ｃの一端すなわち非ドット側端子に、スイッチ素子たるＭＯＳ型ＦＥＴ18のソースを接続し、このＦＥＴ18のドレインを抵抗25を介して転流ＦＥＴ６のゲートに接続すると共に、ＦＥＴ18のゲートを第２の駆動巻線35Ｃの他端であるドット側端子に接続し、この第２の駆動巻線35Ｃのドット側端子を転流ＦＥＴ６のソースに接続し、さらに、ＦＥＴ18のドレイン・ソース間に抵抗19を接続して構成される。

次に、上記構成についてその作用を説明すると、通常の動作時において、図示しないＰＷＭ制御手段からのパルス駆動信号により主スイッチング素子２をスイッチング動作させると、入力端子３，４間の直流入力電圧Ｖｉが主トランス１の一次巻線１Ａに断続的に印加される。ここで、主スイッチング素子２がオンした場合には、二次巻線１Ｂのドット側端子に正極性の電圧が発生するため、駆動トランス35を構成する第１の駆動巻線35Ｂ及び第２の駆動巻線35Ｃのドット側端子にも、一次巻線35Ａとの巻数比に見合う正極性の電圧が誘起される。整流ドライブ回路32では、第１の駆動巻線35Ｂ間に発生する電圧によってツェナーダイオード38が導通し、ツェナーダイオード38及び抵抗16を介して、整流ＦＥＴ５をオンするに十分な駆動電圧が整流ＦＥＴ５のゲート・ソース間に供給される。また転流ドライブ回路33では、第２の駆動巻線35Ｃ間に発生する電圧によってＦＥＴ18がオンするものの、転流ＦＥＴ６のゲート電位はソース電位よりも低くなるため、転流ＦＥＴ６はオフ状態になる。従ってこの期間中は、オン状態にある整流ＦＥＴ５を介して、チョークコイル７や出力端子９，10間に接続されたコンデンサ８や負荷にエネルギーが伝送される。

一方、主スイッチング素子２のオフ期間中は、二次巻線１Ｂの非ドット側端子に正極性の電圧が発生し、駆動トランス35を構成する第１の駆動巻線35Ｂ及び第２の駆動巻線35Ｃの非ドット側端子にも正極性の電圧が誘起される。このとき整流ドライブ回路32では、整流ＦＥＴ５のゲート電位がソース電位よりも低くなるため、整流ＦＥＴ５はオフ状態になる。また転流ドライブ回路33では、ＦＥＴ18のボディダイオードが導通して、転流ＦＥＴ６のゲート・ソース間にこの転流ＦＥＴ６をオンするに十分な駆動電圧が供給される。従ってこの期間中は、オン状態にある転流ＦＥＴ６を介して、チョークコイル７に蓄えられたエネルギーが出力側にエネルギー伝送される。こうした主スイッチング素子２のオン，オフ動作を繰り返すことで、出力端子９，10間に接続した負荷に所望の直流出力電圧Ｖｏが供給される。

次に、主スイッチング素子２へのパルス駆動信号が途絶えて、当該スイッチング素子２のスイッチング動作が停止したときの動作について説明する。この場合も、主トランス１には二次巻線１Ｂの非ドット側端子に正極性の電圧（リセット電圧）が発生し、転流ドライブ回路33において、ＦＥＴ18のボディダイオード23を介して転流ＦＥＴ６のゲートに、この転流ＦＥＴ６をオンするに十分な電圧が印加される。すると、チョークコイル７に蓄えられたエネルギーによって、始めは転流ＦＥＴ６のソースからドレインに向けて電流が流れるが、やがてこのチョークコイル７のエネルギーがなくなると、今度は転流ＦＥＴ６のドレインからソースに電流の向きが変わって、チョークコイル７に再びエネルギーが蓄えられる。この状態で、転流ＦＥＴ６のゲート電圧が低下して転流ＦＥＴ６がオフすると、チョークコイル７にそれまで蓄えられていたエネルギーによって、転流ＦＥＴ６のソースを基準としたドレイン電圧が上昇するものの、今度は主トランス１の二次巻線１Ｂには、（整流ＦＥＴ５がダイオードであった場合のオフ時に発生する）共振波形のみが発生する。しかも、このとき整流ドライブ回路32において、第１の駆動巻線35Ｂに発生する電圧は、二次巻線１Ｂを駆動信号源としているため、通常の主スイッチング素子２がスイッチング動作する場合よりも低くなっており、整流ＦＥＴ５のゲート・ソース間の電圧レベルは、ツェナーダイオード38によってこの整流ＦＥＴ５をオンする程に上昇していないので、整流ＦＥＴ５はオフ状態を維持する。そのため、出力端子９，10間から主トランス１の二次巻線１Ｂへのエネルギー伝送が遮断され、この二次巻線１Ｂにリセット電圧が発生することもないので、整流ＦＥＴ５のみならず転流ＦＥＴ６もオフ状態を維持できる。

ここで、図１の回路構成において、主スイッチング素子２の動作停止前後における各部の波形を、図２に示す。この図も前述の図６や図７と同様に、符号Ｔ１は主トランス１の一次側の動作を停止すなわち主スイッチング素子２のゲート駆動信号をＬ（ロー）レベルにした時点を示している。またこの図では、上段から転流ＦＥＴ６のドレイン電流（ソースからドレインに流れる向きが正），二次巻線１Ｂの両端間電圧，整流ＦＥＴ５のゲート・ソース間電圧をそれぞれ示している。この図でも示すように、駆動巻線35Ｂとツェナーダイオード38を介在させたことにより、主トランス１の二次巻線１Ｂにオフセットを加えた電圧が、整流ＦＥＴ５のゲート・ソース間に駆動信号として供給されるようになっている。また、主スイッチング素子２のスイッチング動作が停止した後に、整流ＦＥＴ５のゲート・ソース間電圧は略ゼロになってオフ状態を維持しており、二次巻線１Ｂの両端間にもリセット電圧が繰り返し発生するようなことはない。したがって、複数台の電源装置を共通の負荷に接続した並列運転時においても、停止した電源装置の一次側にエネルギーが回生されることはなく、従来のような並列運転時における問題を一掃することができる。

以上のように本実施例では、一次側と二次側とを絶縁する主トランス１と、この主トランス１の一次巻線１Ａに直流入力電圧Ｖｉを断続的に印加する主スイッチング素子２と、主トランス１の二次巻線１Ｂに発生する電圧を同期整流する整流スイッチ素子としての整流ＦＥＴ５及び転流スイッチ素子としての転流ＦＥＴ６と、主トランス１の二次側に設けた第１の駆動巻線35Ｂに生じる電圧により、整流ＦＥＴ５をオン，オフ動作させる整流ドライブ回路32と、主トランス１の二次側に設けた第２の駆動巻線35Ｃに生じる電圧により、転流ＦＥＴ６をオン，オフ動作させる転流ドライブ回路33と、第１の駆動巻線35Ｂに生じる電圧が通常の主スイッチング素子２がスイッチング動作するときよりも低い所定レベル以下のときには、整流ＦＥＴ５のゲートへの駆動信号を当該整流ＦＥＴ５がオンしないレベルにする制御素子としてのツェナーダイオード38を備えている。

この場合、通常の動作時には、主スイッチング素子２のスイッチングにより主トランス１の二次巻線１Ｂや、主トランス１の二次側にある第１の駆動巻線35Ｂ及び第２の駆動巻線35Ｃにも電圧が発生するが、このとき第１の駆動巻線35Ｂに生じる電圧は所定レベルを越えていて、整流ＦＥＴ５をオンするに十分な駆動信号が当該整流ＦＥＴ５のゲートに与えられる。したがって、主スイッチング素子２のスイッチングに同期して、同期整流素子である整流ＦＥＴ５と転流ＦＥＴ６がオン，オフし、主トランス１の二次巻線１Ｂに発生する電圧を整流して、所望の出力電圧Ｖｏを取り出すことができる。

一方、主スイッチング素子２のスイッチング動作が停止したときに、電源装置の出力側からエネルギーが供給され続ける状態に陥っても、転流ＦＥＴ６のオフ後に、第１の駆動巻線35Ｂに発生する電圧は通常の動作時よりも低く、ツェナーダイオード38が設定した所定レベルを越えないので、整流ＦＥＴ５はオフ状態を維持し、主トランス１の一次側にエネルギーを回生させることなく、整流ＦＥＴ５と転流ＦＥＴ６を共に停止させることができる。しかもこのような動作は、第１の駆動巻線35Ｂと第１の駆動巻線35Ｂから整流ＦＥＴ５に至るラインに制御素子であるツェナーダイオード38を介在させるだけで実現できる。

また本実施例では特に、主トランスとは別個の駆動トランス35を設け、この駆動トランス35の一次巻線35Ａを主トランス１の二次巻線１Ｂに接続すると共に、駆動トランス35の二次側に第１の駆動巻線35Ｂと第２の駆動巻線35Ｃとを設けている。

このようにすると、第１の駆動巻線35Ｂや第２の駆動巻線35Ｃが、主トランス１とは別個の駆動トランス35の二次側に設けられているので、負荷に電力伝送を行なう主トランス１に一切手を加えずに済む上に、主トランス１の一次巻線１Ａの巻数に依存することなく、駆動トランス35の一次巻線35Ａと第１の駆動巻線35Ｂや第２の駆動巻線35Ｃとの間で自由に巻数比を設定できるので、これらの第１の駆動巻線35Ｂや第２の駆動巻線35Ｃから所望の電圧を発生させて、整流ＦＥＴ５及び転流ＦＥＴ６をオン，オフ動作させることが可能になる。

次に、上記実施例における変形例を図３及び図４に基づき説明する。これらの各図において、上記実施例における図１と同一箇所には同一符号を付し、その共通する部分の説明は重複するため省略する。

図３に示す変形例では、駆動トランスを別に設けず、主トランス１のコア１Ｃに第１の駆動巻線45と、第２の駆動巻線46をそれぞれ設けている。この場合も、主スイッチング素子２のスイッチング動作が停止したときに、整流ＦＥＴ５は直ちにオフ状態に移行し、主トランス１の一次側にエネルギーを回生させることなく、整流ＦＥＴ５と転流ＦＥＴ６を共に停止させることができる。さらに上記実施例と同様に、自励式の同期整流回路31を備えているので、絶縁手段が不要で駆動方式を簡単にすることができる。

さらに、図１の実施例におけるツェナーダイオード38と抵抗16との直列回路に代えて、ツェナーダイオード38とコンデンサ15と抵抗16とによる直列回路を介挿してもよい。この場合、整流ＦＥＴ５がオフする際に第１の駆動巻線35Ｂに発生する電圧を、コンデンサ15と整流ＦＥＴ５の入力容量で分割でき、整流ＦＥＴ５のゲート・ソース間の逆電圧を低減させることができる。

なお、本発明は上記実施例に限定されるものではなく、本発明の要旨の範囲において種々の変形実施が可能である。例えば主トランスの二次側に設けられる整流スイッチ素子や転流スイッチ素子は、ＭＯＳ型ＦＥＴ以外のものでもよい。また、主トランスの一次側も、例えば２個の主スイッチング素子と一次巻線とをカスケードに接続する構成などに変更してもよい。

本発明の一実施例におけるスイッチング電源装置の回路図である。同上、図１の回路における各部の波形図である。同上、図１の変形例を示すスイッチング電源装置の回路図である。同上、要部の変形例を示す回路図である。従来例を示すスイッチング電源装置の回路図である。同上、図５の回路における各部の波形図である。同上、図５の回路における各部の波形図である。

符号の説明

１主トランス
２主スイッチング素子
５整流ＦＥＴ（整流スイッチ素子）
６転流ＦＥＴ（転流スイッチ素子）
32 整流ドライブ回路
33 転流ドライブ回路
35 駆動トランス
35Ｂ第１の駆動巻線
35Ｃ第２の駆動巻線
38 ツェナーダイオード（制御素子）

Claims

一次側と二次側とを絶縁する主トランスと、この主トランスの一次巻線に直流入力電圧を断続的に印加する主スイッチング素子と、前記主トランスの二次巻線に発生する電圧を同期整流する整流スイッチ素子及び転流スイッチ素子と、前記主トランスの二次側に設けた第１の駆動巻線に生じる電圧により、前記整流スイッチ素子をオン，オフ動作させる整流ドライブ回路と、前記主トランスの二次側に設けた第２の駆動巻線に生じる電圧により、前記転流スイッチ素子をオン，オフ動作させる転流ドライブ回路と、前記第１の駆動巻線に生じる電圧が所定レベル以下のときには、前記整流スイッチ素子の駆動信号を当該整流スイッチ素子がオンしないレベルにする制御素子とを備えたことを特徴とするスイッチング電源装置。
前記主トランスとは別個の駆動トランスを設け、この駆動トランスの一次巻線を前記主トランスの二次巻線に接続すると共に、前記駆動トランスの二次側に前記第１の駆動巻線と前記第２の駆動巻線とを設けたことを特徴とする請求項１記載のスイッチング電源装置。