JP4577651B2

JP4577651B2 - スイッチング電源駆動用ドライブ回路

Info

Publication number: JP4577651B2
Application number: JP2005186274A
Authority: JP
Inventors: 芳文清水
Original assignee: Ｔｄｋラムダ株式会社
Priority date: 2005-06-27
Filing date: 2005-06-27
Publication date: 2010-11-10
Anticipated expiration: 2025-06-27
Also published as: JP2007006665A

Description

本発明は、主スイッチング素子と絶縁トランスを少なくとも備えたスイッチング電源に適用され、その絶縁トランスの二次側に設けた制御回路の出力により制御された上記スイッチング電源の主スイッチング素子を駆動するスイッチング電源駆動用ドライブ回路に関する。

スイッチング電源乃至それを駆動するドライブ回路については、本願出願人は例えば特開２００４−０９６９６７号公報（特許文献１）、特開２００３−０３３０２４号公報（特許文献２）等により各種提案を行ってきた。

ところで、スイッチング電源の主スイッチング素子を駆動するドライブ回路においては、制御回路が形成された制御ＩＣの置かれる場所によって、その制御ＩＣによる直接ドライブができない場合がある。即ち、スイッチング電源の主スイッチング素子が絶縁トランスの一次側にあり、二次側から出力を取り出すと共に、その出力に基づきその主スイッチング素子を制御をするような場合（或いはブリッジ系のハイサイドスイッチ用等の場合）、ドライブ回路内にパルストランス（絶縁トランス）を設けることが必要となる。図３に示すスイッチング電源は、そのように、ドライブ回路内にパルストランス（絶縁トランス）を必要とするものの典型例である。

同図において、Ｔｍは絶縁トランス、Ｑｍは主スイッチング素子であり、この絶縁トランスＴｍの一次巻線とこの主スイッチング素子Ｑｍとは直列に接続され、この直列回路に入力電圧Ｖｉが印加される。この主スイッチング素子Ｑｍは、制御回路ＣＣにより制御されるドライブ回路ＤＲＶの出力電圧Ｖｇによりオン・オフ制御される。Ｖｃｃはドライブ回路ＤＲＶの電源電圧である。そして、スイッチング電源の出力電圧Ｖｏは、上記絶縁トランスＴｍの二次巻線から整流平滑回路ＲＡを介して取り出される。この出力電圧Ｖｏは電圧検出用に制御回路ＣＣに入力される。そして、この制御回路ＣＣの出力パルスがドライブ回路ＤＲＶに入力される。

従来のその種のドライブ回路ＤＲＶは、一般に、図４（Ａ）に示すものと、図４（Ｂ）に示すものの二種類に大別することができる。しかし、いずれも、制御回路ＣＣが上記絶縁トランスＴｍの二次側に置かれていることから、内部に絶縁トランス（パルストランスＴｐ）を備えている。

先ず、図４（Ａ）に示すドライブ回路ＤＲＶについて説明する。Ｖｃｃは直流電源から出力された直流入力電圧、Ｃ１は入力電圧Ｖｃｃが入力される入力ライン間に接続されたコンデンサ、Ｔｐはパルストランス、Ｎｐはその一次巻線で、その一端は＋側入力ラインと接続され、他端はドライブ用スイッチング素子を成すＭＯＳトランジスタＱ１のドレインに接続されている。上記ドライブ用トランジスタＱ１のソースは、−側入力ラインに接続されている。

Ｎｆは上記絶縁トランスＴの上記一次巻線Ｎｐに一端が接続され、他端がダイオードＤ１のカソードに接続された補助巻線であり、このダイオードＤ１のアノードが上記ドライブ用トランジスタＱ１のソースに接続されている。この図４（Ａ）に示すドライブ回路ＤＲＶは、ドライブ用トランジスタＱ１がオフの時にリセットするものとして一次側に補助巻線Ｎｆ及びダイオードＤ１を設けているのである。

ＣＣは本ドライブ回路ＤＲＶをオン・オフ制御する制御回路であり、スイッチング電源の出力電圧Ｖｏを受け、出力（制御パルス）をドライブ用トランジスタＱ１へ出力するのである。これにより、ドライブ用トランジスタＱ１をスイッチング動作させ、一次巻線Ｎｐに入力電圧Ｖｃｃを断続的に印加する。

Ｄ３はパルストランスＴｐの二次巻線Ｎｓから出力された電圧を整流するダイオードで、アノードが二次巻線のＮｓの＋側（一側）端子に接続されている。Ｒ２はこのダイオードＤ３に直列に接続された抵抗で、一端がダイオードＤ３のカソードに、他端が抵抗Ｒ５の一端に接続されている。この抵抗Ｒ５の他端が二次巻線Ｎｓの−側（他側）端子に接続されており、出力電圧取り出し抵抗としての役割を果たし、この端子電圧がドライブ回路ＤＲＶの出力電圧Ｖｇとなり、上記スイッチング電源の主スイッチング素子Ｑｍのゲート電圧となる。

Ｑ２はトランジスタ（ＰＮＰバイポーラトランジスタ）で、そのエミッタは抵抗Ｒ３を介して上記抵抗Ｒ２のダイオードＤ３と接続された端子と反対側の端子に接続され、コレクタは絶縁トランスＴｍの二次巻線Ｎｓの−側端子に接続され、ベースが抵抗Ｒ４を介して二次巻線Ｎｓの＋側端子に接続されている。このトランジスタＱ２はダイオードＤ３がオンするときオフし、Ｄ３がオフするときオンして出力電圧Ｖｇのハイからロウへの立ち下がりを速める役割を果たす。

次に、図４（Ｂ）に示すドライブ回路について説明する。本ドライブ回路は図４（Ａ）に示すドライブ回路とは、補助巻線Ｎｆ及びダイオードＤ１を有さず、その代わりに、リセット用ダイオードＤ２とそれに直列接続された抵抗Ｒ１からなるリセット回路が二次巻線Ｎｓに並列接続されている点で異なる。具体的には、リセット用ダイオードＤ２のアノードが上記二次巻線Ｎｓの−側端子に接続され、カソードが抵抗Ｒ１の一端に接続され、この抵抗Ｒ１の他端が上記二次巻線Ｎｓの＋側端子に接続されている。尚、図４（Ｂ）のドライブ回路は、図４（Ａ）のドライブ回路とは、それ以外の点では相違しない。

即ち、この図４（Ｂ）に示すものは、ドライブ用トランジスタＱ１がオフの時にリセットするものとして、二次側にダイオードＤ２と抵抗Ｒ1からなるリセット回路を設けたものである。
特開２００４−０９６９６７号公報特開２００３−０３３０２４号公報

ところで、上記従来のスイッチング電源駆動用ドライブ回路によれば、出力電圧Ｖｇのパルス幅を狭くすべき時に、必要な狭さに狭くできないという問題があった。

即ち、図５はその問題点を説明するための上記スイッチング素子Ｑ１の端子電圧（ドレイン・ソース間電圧）Ｖｄｓの波形図であり、（Ａ１）は図４（Ａ）に示したドライブ回路ＤＲＶの定格負荷時におけるものを、（Ａ２）は同じく最小パルス動作時におけるものを示す。また、（Ｂ１）は図４（Ｂ）に示したドライブ回路ＤＲＶの定格負荷時におけるものを、（Ａ２）は同じく最小パルス動作時におけるものを示す。

図５（Ａ１），（Ｂ１）に示すように、制御回路ＣＣの出力である制御パルスによりスイッチングされるドライブ用トランジスタＱ１の端子電圧（ドレイン・ソース間電圧）Ｖｄｓが０Ｖの時（ドライブ用トランジスタＱ１がオンの時）に、出力電圧Ｖｇがハイになり、定格負荷時、即ち、出力電圧Ｖｇのパルス幅がそれほど狭くない時には、その出力電圧Ｖｇのパルス幅はドライブ用トランジスタＱ１の端子電圧Ｖｄｓが０Ｖの時（オン時）の時間幅と等しい。従って、問題はないといえる。

しかし、図５（Ａ２），（Ｂ２）に示すように、制御パルスのパルス幅が短く、端子電圧Ｖｄｓが０Ｖの時の時間幅が狭くなった場合、それに応じて出力電圧Ｖｇのパルス幅を狭くすることが難しくなり、端子電圧Ｖｄｓが０Ｖの時の時間幅よりも出力電圧Ｖｇのパルス幅が広くなるという問題が起きた。

それは、ドライブ用トランジスタＱ１のオンする時間が短くなると、絶縁トランスＴのインダクタンスの影響でリセット電圧Ｖｓが小さくなり、波形がなまることに起因する。即ち、リセット電圧Ｖｓの変化が緩慢になる結果、端子電圧Ｖｄｓが０Ｖから高く立ち上がるときに、その立ち上がりが緩慢になり、高い電圧にあった出力電圧Ｖｇが立ち下がるタイミングが遅れ、それが出力電圧Ｖｇのパルス幅を制御パルスと対応する幅よりも広くする原因になっていたのである。

そこで、本願発明者は、その波形のなまりを軽減する方法として、パルストランスＴｐの一次巻線Ｎｐのインダクタンスを小さくすることを検討した。というのは、そのインダクタンスを小さくすると、リーケージインダクタンスを大きくし、それによる電圧成分によりドライブ用スイッチング素子Ｑ１のターンオフ直後の電圧Ｖｄｓをより急峻にできるからである。

この点について、図６（Ａ），（Ｂ）を参照して詳細に説明する。（Ａ）はパルストランスＴｐの一次側及びドライブ用トランジスタＱ１の等価回路を示すものであり、（Ｂ）はそのドライブ用トランジスタＱ１のオフ時の電圧（リンギング）Ｖｄｓ及びドライブ回路の出力電圧（主スイッチング素子Ｑｍの入力ゲート電圧）Ｖｇの波形図である。

同図において、ＬはパルストランスＴｐの一次巻線Ｎｐのインダクタンス、Ｌ'はリーケージインダクタンス、Ｃｏｓｓはドライブ用トランジスタＱ１の寄生容量である。ドライブ用トランジスタＱ１のオフ時の端子電圧Ｖｄｓは、図６（Ｂ）に示すように、リーケージインダクタンスＬ’による成分（微分波形的成分）と、一次巻線ＮｐのインダクタンスＬ＋トランジスタＱ１の寄生容量Ｃｏｓｓによる成分（共振電圧成分）とからなる。そして、その共振電圧の周波数ｆは、ｆ＝１／２√（Ｌ・Ｃｏｓｓ）で表される。リーケージインダクタンスＬ’による電圧成分は、トランジスタＱ１のターンオフ直後に比較的急峻に立ち上がるという点で共通するが、共振電圧成分の振幅はトランジスタＱ１の電圧Ｖｄｓのパルス幅によって変化する。

そして、そのインダクタンスＬが大きいと、リーケージインダクタンスＬ'が小さくなり、インダクタンスＬの影響が大きくなるので、最小パルス動作時には共振電圧成分の波形立ち上がりが鈍くなって、上述したように、図５（Ａ２），（Ｂ２）に示す遅れが生じる。従って、パルストランスＴｐの一次巻線ＮｐのインダクタンスＬを、例えばトランスコアにギャップを入れる等することによって小さくすることが考えられるのである。そのようにすると、インダクタンスＬの影響を相対的に小さくすることができ、リーケージインダクタンスＬ’による電圧成分により、オフ時直後における電圧Ｖｄｓの立ち上がりをより急峻にすることができるからである。

しかしながら、そのようにインダクタンスＬを小さくすると、上記共振電圧の周波数ｆが高くなり、電圧Ｖｄｓがその共振電圧成分により図６（Ｂ）において破線で示すようになり、そのトランジスタＱ１のオフ時における電圧Ｖｄｓが電圧電源Ｖｃｃよりも小さくなる時間ｔが生じ得る。

もし、そのように、オフ時における電圧Ｖｄｓが電圧電源Ｖｃｃよりも小さくなると、図６（Ｂ）に示すように、ドライブ回路ＤＲＶの出力電圧Ｖｇが０Ｖよりも高くなる可能性がある。従って、従来においては、パルストランスＴｐの一次巻線ＮｐのインダクタンスＬを低くするという対策を採ることができなかった。

本発明は、このような問題を解決すべく為されたものであり、絶縁トランスを備えた被駆動スイッチング電源のその絶縁トランスの二次側に設けた制御回路から出力される制御パルスによりオン・オフ制御されて上記スイッチング電源の主スイッチング素子を駆動するスイッチング電源駆動用ドライブ回路において、定格負荷時にスイッチング素子に加わる電圧を制御することによりスイッチング素子に必要な耐圧が低くて済むようにしつつ、スイッチング素子がターンオフする時にその端子電圧の立ち上がりを支障なく急峻にし、以て、スイッチング素子がオフ時の時間幅が狭いときにおける出力電圧（ドライブ回路の出力電圧）の時間幅をその狭さに対応する狭さに支障なく為し得るようにすることを目的とする。

請求項１のスイッチング電源駆動用ドライブ回路は、ドライブ用スイッチング素子とパルストランスを少なくとも備え、該パルストランスの一次巻線にドライブ用スイッチング素子を介して入力直流電圧を印加するようにされ、上記パルストランスの二次巻線を通じて上記主スイッチング素子を駆動する出力電圧を取り出すようにされ、上記パルストランスの一次側に、上記一次巻線と接続された補助巻線を少なくとも一部として有する電圧クランプ回路を設け、上記パルストランスの二次側に、上記二次巻線に少なくとも上記ドライブ用スイッチング素子のオフ期間電流を流す抵抗を備えたリセット回路を設け、前記抵抗の値は、前記パルストランスの一次巻線のインダクタンスと、前記ドライブ用スイッチング素子の寄生容量とにより、前記ドライブ用スイッチング素子のオフ時に当該ドライブ用スイッチング素子の端子電圧に生じる共振成分の変化を緩慢化させて、その端子電圧が前記直流電源電圧以下にならないように設定されることを特徴とする。

請求項２のスイッチング電源駆動用ドライブ回路は、請求項１記載のスイッチング電源駆動用ドライブ回路において、前記リセット回路が、前記抵抗と、それに直列に接続されたところの、前記ドライブ用スイッチング素子がオフ時に導通するダイオードからなることを特徴とする。

請求項１のスイッチング電源駆動用ドライブ回路によれば、パルストランスの二次側に、上記ドライブ用スイッチング素子がオフの期間に該パルストランスの二次巻線に電流を流す抵抗を備えたリセット回路を設けたので、パルストランスとして、ターンオフ時におけるドライブ用スイッチング素子の端子電圧の立ち上がりが高くなるようにインダクタンスを低くしたものを支障なく選ぶことが可能になる。

即ち、パルストランスのインダクタンスを低くすると、このインダクタンスの影響を相対的に小さくすることができ、リーケージインダクタンスによる電圧成分により、オフ時直後における電圧の立ち上がりをより急峻にすることができ、延いては最小パルス幅時における出力の立ち下がりの遅れを小さくすることができる。

尤も、その反面において、インダクタンスとドライブ用スイッチング素子の寄生容量による共振電圧の周波数が高くなり、その結果として、図６（Ｂ）において破線で示すように、ドライブ用スイッチング素子のオフ時における端子電圧（Ｖｄｓ）がドライブ回路の電源電圧（Ｖｃｃ）よりも低くなり、ドライブ回路の出力がオフの期間内に０よりも絶対値が大きくなり、主スイッチング素子がターンオフするという誤動作が生じるおそれがあったのである。

しかるに、請求項１のスイッチング電源駆動用ドライブ回路によれば、パルストランスの二次巻線に電流を流す抵抗を備えたリセット回路を設け、その抵抗の値は、パルストランスの一次巻線のインダクタンスと、ドライブ用スイッチング素子の寄生容量とにより、ドライブ用スイッチング素子のオフ時に当該ドライブ用スイッチング素子の端子電圧に生じる共振成分の変化を緩慢化させて、その端子電圧が直流電源電圧以下にならないように設定されるので、上記共振電圧の変化をその抵抗［図２（Ｂ）のＲ１参照。この抵抗Ｒ１を大きくする程緩慢になる。］により緩慢化して、ドライブ用スイッチング素子のオフ時における電圧が電源電圧よりも低くなることを防止することが可能になり、延いては、ドライブ回路の出力がオフの期間内に０よりも絶対値が大きくなり、主スイッチング素子がターンオフするという誤動作が生じるおそれを防止することが可能になる。

つまり、誤動作のおそれが生じないようにしつつ、パルス幅が最小時におけるドライブ回路の出力電圧の立ち下がりの遅れを防止することができる。

そして、上記補助巻線を備えた電圧クランプ回路でドライブ用スイッチング素子の端子電圧をクランプするので、そのドライブ用スイッチング素子として耐圧電圧が徒らに高いもの、延いては高価格な物を用いる必要性をなくすことができる。

請求項２のスイッチング電源駆動用ドライブ回路によれば、前記リセット回路を、前記抵抗と、それに直列に接続されたところの、前記ドライブ用スイッチング素子がオフ時に導通するダイオードにより構成したので、ドライブ用スイッチング素子がオンの時にも上記抵抗に電流が流れて、リセットの効率が低下することをそのダイオードにより阻むことができ、効率低下をダイオードにより阻むことができる。

本発明において、パルストランスは、従来におけるものよりも適宜インダクタンスの低いものを選ぶことが好ましい。というのは、それによりドライブ用スイッチング素子のターンオフ時におけるその端子電圧の立ち上がりを、急峻にすることができるからである。それは、具体的には、パルストランスのコアにギャップを入れること等により為し得る。

尚、パルストランスのインダクタンスを小さくすると、ドライブ用スイッチング素子のオフ時における端子電圧はその共振成分の周波数が高くなることによって電源電圧よりも高くなるという現象が生じる可能性があるが、その可能性は、次に述べるリセット回路の抵抗の抵抗値を適宜に設定することによりなくすことができる。

リセット回路には、ドライブ用スイッチング素子のオフ時に電流を二次巻線に流すための抵抗が不可欠であるが、ダイオードは不可欠ではなく、抵抗のみでもリセット回路は動作する。しかし、抵抗のみだと、ドライブ用スイッチング素子のオン時にも抵抗に電流が流れ、効率が悪い。そこで、抵抗に、ドライブ用スイッチング素子のオフ時のみ電流を流し、オン時にはオフして抵抗に電流が流れることを阻止するダイオードを直列接続をし、それを以てリセット回路を構成するようにすると最適である。

尚、本発明のドライブ回路が適用できるスイッチング電源は、図３に示すものに限定されるものではない。即ち、絶縁トランスの一次巻線に主スイッチング素子を介して入力電圧を印加し、その主スイッチング素子をオン・オフ駆動し、その絶縁トランスの二次巻線から取り出した電圧を適宜、整流・平滑をして出力電圧を得るようにし、その出力電圧を制御回路に入力し、その制御回路の出力によりドライブ回路を制御し、そのドライブ回路により上記主スイッチング素子を駆動するようにしたタイプのスイッチング電源には総て本発明のドライブ回路を適用することができ得る。

以下、本発明の詳細を図示実施例に基いて説明する。

図１（Ａ），（Ｂ１），（Ｂ２）は本発明の第１の実施例を説明するためのもので、（Ａ）は主スイッチング素子駆動用ドライブ回路ＤＲＶの回路図、（Ｂ１）は定格負荷時における出力電圧Ｖｇ（スイッチング電源の主スイッチング素子を成すＭＯＳＦＥＴＱｍのゲート電圧）とドライブ用スイッチング素子を成すＭＯＳＦＥＴＱ１の端子電圧Ｖｄｓ（ソース・ドレイン間電圧）の波形図、（Ｂ２）は最小パルスの幅動作時における出力電圧Ｖｇとスイッチング素子の端子電圧Ｖｄｓの波形図である。

また、図２（Ａ），（Ｂ）は本実施例の効果説明図で、（Ａ）はスイッチング電源駆動用ドライブ回路ＤＲＶの出力電圧の垂下特性について本発明（実施例）による改善の前と改善後を比較して示す出力電流・出力電圧関係図であり、実線は改善後，破線は改善後を示し、（Ｂ）はリセット回路の抵抗Ｒ１による特性変化を示すドライブ用スイッチング素子のオフ時における端子電圧Ｖｄｓと出力電圧Ｖｇの波形図である。

先ず、図１（Ａ）を参照して回路構成を説明する。Ｖｃｃは電源電圧、Ｃ１は入力電圧Ｖｃｃが入力される入力ライン間に接続されたコンデンサ、Ｔｐはパルストランスであり、パルス幅が狭いときの特性改善のために、インダクタンスが従来よりも低いものを選ぶ。Ｎｐはその一次巻線で、その一端は＋側入力ラインと接続され、他端はドライブ用スイッチング素子を成すＭＯＳトランジスタＱ１のドレインに接続されている。上記ドライブ用トランジスタＱ１のソースは一側入力ラインに接続されている。

Ｎｆは上記パルストランスＴｐの上記一次巻線Ｎｐに一端が接続され、他端がダイオードＤ１のカソードに接続された補助巻線である。このダイオードＤ１のアノードは、トランジスタＱ１のソースに接続されている。この補助巻線ＮｆとダイオードＤ１は電圧クランプ回路で、上記ドライブ用トランジスタＱ１の端子電圧Ｖｄｓをクランプする。従って、ドライブ用トランジスタＱ１はオフに加わる端子電圧Ｖｄｓがクランプされるので、徒に耐圧の高いものを用意する必要がなくなる。

ＣＣは上記ドライブ用トランジスタＱ１をオン・オフ制御する制御回路であり、その出力により本第１の実施例のドライブ回路ＤＲＶを制御する。

Ｄ３は二次巻線Ｎｓから出力された電圧を整流するダイオードで、そのアノードが二次巻線Ｎｓの＋側端子（一側）に接続されている。Ｒ２はこのダイオードＤ３に直列に接続された抵抗で、一端がダイオードＤ３のカソードに、他端が抵抗Ｒ５の一端に接続されている。この抵抗Ｒ５の他端は、二次巻線Ｎｓの−側（他側）端子に接続されている。このドライブ回路ＤＲＶの出力電圧Ｖｇは、抵抗Ｒ５からその端子電圧として取り出される。Ｑ２はバイポーラ型のＰＮＰトランジスタで、抵抗Ｒ３，Ｒ４とで出力電圧Ｖｇをハイからロウへの立ち下がりを速める役割を果たす回路を構成する。

Ｄ２はリセット用ダイオードで、そのアノードは二次巻線Ｎｓの−側端子に接続されている。Ｒ１はそのダイオードＤ１に直列接続された抵抗で、一端がダイオードＤ２のカソードに接続され、他端が二次巻線Ｎｓの＋側端子に接続されている。この抵抗Ｒ１の値は、ドライブ用トランジスタＱ１のオフ時における端子電圧Ｖｄｓの共振成分の周波数の高まりによる変化を緩慢化して、その電圧Ｖｄｓが電源電圧Ｖｃｃ以下になる瞬間が生じないように設定する。すると、図２（Ｂ）において破線で示すような誤動作が生じないようにできる。この抵抗Ｒ１が大きい程緩慢化が強くなる。

このドライブ回路ＤＲＶの定格負荷時におけるドライブ用トランジスタＱ１の端子電圧Ｖｄｓ及び出力電圧Ｖｇの波形は図１（Ｂ１）に示すようになり、従来と同様に、出力電圧Ｖｇのパルス幅は端子電圧Ｖｄｓの０Ｖの時の時間幅と略等しくなる。

スイッチング電源駆動用ドライブ回路の出力電圧Ｖｇのパルス幅が相当に狭いときにおける上記波形は図１（Ｂ２）に示すように、従来とは異なり、出力電圧Ｖｇのパルス幅は端子電圧Ｖｄｓの０Ｖの時の時間幅と略等しくなる。というのは、スイッチング素子であるドライブ用トランジスタＱ１の定格負荷時のオフ時における端子電圧Ｖｄｓを高めることなく、使用するパルストランスＴｐとしてインダクタンスの小さいものを選び、以て、そのターンオフ時における端子電圧Ｖｄｓの立ち上がりを急峻になるようにしたからである。しかし、それに止まらず、軽負荷時等最小パルス幅の時間内で動作させる場合に、急峻なフライバック電圧を発生できるので、上記立ち下がりの遅れ時間を短くできる。

更に、それがトランジスタＱ２のターンオン動作のタイミングの遅れを小さくすることにも繋がり、出力電圧Ｖｇの立ち下がりをより迅速に行う要因にもなるので、出力電圧Ｖｇの立ち下がりの遅れを二重，三重の要因によって小さくすることができる。

そして、これ等の結果として、制御可能範囲を従来よりも拡大し、軽負荷時における間欠動作を改善することができ、ダミー抵抗を少なくすることができるという利点もある。

また、上述したように制御可能範囲を拡大することができることによって、出力電圧の垂下時における、出力電流の変化に対応する出力電圧の降下の傾斜を、図２（Ａ）に示すようにより強くすることができる。

即ち、図２（Ａ）において破線で示す改善前（従来）における垂下特性（出力電流Ｉｏの変化により出力電圧Ｖｏが垂下するときの変化特性）よりも、同じく実線で示す改善後（本発明実施例）の垂下特性の方が、垂下の傾斜が強いのである。

これは、改善前には、出力電圧Ｖｏの降下の傾斜が最初鋭くても直ぐに緩やかになり、低電圧になるまで傾斜を一定にすることができないからであるのに対し、本発明による改善後には、垂下動作開始時の最初の鋭い出力電圧の降下の傾斜を、比較的低い電圧に低くなるまで一定に継続できることに起因する。

また、前述のように、スイッチング素子であるドライブ用トランジスタＱ１の定格負荷時のオフ時における端子電圧Ｖｄｓを補助巻線Ｎｆによりクランプするので、ドライブ用トランジスタＱ１としてそのクランプ電圧程度の耐圧のあるものを用いれば済む。従って、より低価格な製品を用いることができる。

以上のように、本実施例では絶縁トランスＴｍと主スイッチング素子Ｑｍを備え、入力電圧Ｖｉを主スイッチング素子Ｑｍを介して絶縁トランスＴｍの一次巻線に印加し、主スイッチング素子Ｑｍをオン・オフ駆動し、絶縁トランスＴｍの二次側から出力電圧Ｖｏを取り出すようにしたスイッチング電源の前記主スイッチング素子Ｑｍを駆動するスイッチ電源駆動用ドライブ回路ＤＲＶにおいて、ドライブ用スイッチング素子Ｑ１とパルストランスＴｐとを少なくとも備え、パルストランスＴｐの一次巻線Ｎｐにドライブ用スイッチング素子Ｑ１を介して直流電源電圧Ｖｃｃを印加するようにされ、パルストランスＴｐの二次巻線Ｎｓを通じて主スイッチング素子Ｑｍを駆動する出力電圧Ｖｇを取り出すようにされ、パルストランスＴｐの一次側に、一次巻線Ｎｐと接続された補助巻線Ｎｆを少なくとも一部として有する電圧クランプ回路を設け、パルストランスＴｐの二次側に、二次巻線Ｎｓに対して少なくともドライブ用スイッチング素子Ｑ１のオフ期間に電流を流す抵抗Ｒ１を備えたリセット回路を設けている。

この場合、パルストランスＴｐの二次側に、ドライブ用スイッチング素子Ｑ１がオフの期間にパルストランスＴｐの二次巻線Ｎｓに電流を流す抵抗Ｒ１を備えたリセット回路を設けたので、パルストランスＴｐとして、ターンオフ時におけるドライブ用スイッチング素子Ｑ１の端子電圧の立ち上がりが高くなるようにインダクタンスＬを低くしたものを支障なく選ぶことが可能になる。

即ち、パルストランスＴｐのインダクタンスＬを低くすると、このインダクタンスＬの影響を相対的に小さくすることができ、リーケージインダクタンスＬ’による電圧成分により、オフ時直後における電圧の立ち上がりをより急峻にすることができ、延いては最小パルス幅時における出力の立ち下がりの遅れを小さくすることができる。

また、パルストランスＴｐの二次巻線Ｎｓに電流を流す抵抗Ｒ１を備えたリセット回路を設け、その抵抗Ｒ１の値は、パルストランスＴｐの一次巻線Ｎｐのインダクタンスと、ドライブ用スイッチング素子Ｑ１の寄生容量とにより、ドライブ用スイッチング素子Ｑ１のオフ時に当該ドライブ用スイッチング素子Ｑ１の端子電圧Ｖｄｓに生じる共振成分の変化を緩慢化させて、その端子電圧Ｖｄｓが電源電圧Ｖｃｃ以下にならないように設定されるので、最小パルス動作時におけるドライブ用スイッチング素子Ｑ１の端子電圧に含まれる共振電圧の変化を、その抵抗Ｒ１により緩慢化して、ドライブ用スイッチング素子Ｑ１のオフ時における電圧が電源電圧Ｖｃｃよりも低くなることを防止することが可能になり、延いては、ドライブ回路ＤＲＶの出力がオフの期間内に０よりも絶対値が大きくなり、主スイッチング素子Ｑｍがターンオフするという誤動作が生じるおそれを防止することが可能になる。

つまり、誤動作のおそれが生じないようにしつつ、パルス幅が最小時におけるドライブ回路ＤＲＶの出力電圧Ｖｇの立ち下がりの遅れを防止することができる。

そして、補助巻線Ｎｆを備えた電圧クランプ回路でドライブ用スイッチング素子Ｑ１の端子電圧Ｖｄｓをクランプするので、そのドライブ用スイッチング素子Ｑ１として耐圧電圧が徒らに高いもの、延いては高価格な物を用いる必要性をなくすことができる。

また本実施例では、前記リセット回路が、抵抗Ｒ１の他に、抵抗Ｒ１と直列に接続されると共に、ドライブ用スイッチング素子Ｑ１がオフ時に導通するダイオードＤ２とから構成される。こうすると、ドライブ用スイッチング素子Ｑ１がオンの時にも上記抵抗Ｒ１に電流が流れてリセットの効率が低下することをそのダイオードＤ２により阻むことができ、効率低下をダイオードにより阻むことができる。

（Ａ），（Ｂ１），（Ｂ２）は本発明の第１の実施例を説明するためのもので、（Ａ）はスイッチング電源駆動用ドライブ回路を示す回路図、（Ｂ１）は定格負荷時における出力電圧Ｖｇ（負荷側のＭＯＳＦＥＴのゲート電圧）とスイッチング素子（ＭＯＳＦＥＴ）の端子電圧Ｖｄｓ（ソース・ドレイン間電圧）の波形図、（Ｂ２）は最小パルス幅動作時における出力電圧Ｖｇとスイッチング素子の端子電圧Ｖｄｓの波形図である。（Ａ），（Ｂ）は本実施例の効果説明図で、（Ａ）はスイッチング電源駆動用ドライブ回路ＤＲＶの出力電圧の垂下特性について、本実施例による改善の前と改善後を比較して示す出力電流・出力電圧関係図であり、実線は改善後、破線は改善後を示し、（Ｂ）はリセット回路の抵抗Ｒ１による特性変化を示すドライブ用スイッチング素子のオフ時における端子電圧Ｖｄｓと出力電圧Ｖｇの波形図である。本発明のドライブ回路ＤＲＶが用いられるスイッチング電源の一つの典型例を示す回路構成図である。（Ａ），（Ｂ）は各々別の従来例を示すドライブ回路ＤＲＶを示す回路図である。（Ａ１），（Ａ２），（Ｂ１），（Ｂ２）は、図４に示す従来例の出力電圧Ｖｇ（主スイッチング素子を成すＭＯＳＦＥＴＱｍのゲート電圧）とドライブ用スイッチング素子を成すＭＯＳＦＥＴＱ１）の端子電圧Ｖｄｓ（ソース・ドレイン間電圧）の波形図であり、（Ａ１），（Ａ２）は図４（Ａ）に示す従来例についてのもの、（Ｂ１），（Ｂ２）は図４（Ｂ）に示す従来例についてのものであり、（Ａ１），（Ａ２）は定格動作時におけるもの、（Ｂ１）、（Ｂ２）は最小パルス幅動作時におけるものである。（Ａ），（Ｂ）は背景技術の問題点の一つを説明するためのもので、（Ａ）はパルストランス及びドライブ用スイッチング素子の等価回路図、（Ｂ）はドライブ用スイッチング素子のオフ時における端子電圧Ｖｄｓとドライブ回路ＤＲＶの出力電圧（主スイッチング素子を成すＭＯＳトランジスタのゲート電圧）Ｖｇを示す波形図である。

Ｑ１ドライブ用スイッチング素子
Ｔｍ絶縁トランス
Ｔｐパルストランス
Ｎｐパルストランスの一次巻線
Ｎｓパルストランスの二次巻線
Ｎｆパルストランスの補助巻線（電圧クランプ回路）
Ｒ１抵抗（リセット回路）
Ｄ２ダイオード（リセット回路）
Ｑｍ主スイッチング素子

Claims

絶縁トランスと主スイッチング素子を備え、入力電圧を前記主スイッチング素子を介して前記絶縁トランスの一次巻線に印加し、前記主スイッチング素子をオン・オフ駆動し、前記絶縁トランスの二次側から出力電圧を取り出すようにしたスイッチング電源の前記主スイッチング素子を駆動するスイッチ電源駆動用ドライブ回路であって、
ドライブ用スイッチング素子とパルストランスを少なくとも備え、
前記パルストランスの一次巻線にドライブ用スイッチング素子を介して直流電源電圧を印加するようにされ、
前記パルストランスの二次巻線を通じて前記主スイッチング素子を駆動する出力電圧を取り出すようにされ、
前記パルストランスの一次側に、前記一次巻線と接続された補助巻線を少なくとも一部として有する電圧クランプ回路を設け、
前記パルストランスの二次側に、前記二次巻線に対して少なくとも前記ドライブ用スイッチング素子のオフ期間に電流を流す抵抗を備えたリセット回路を設け、
前記抵抗の値は、前記パルストランスの一次巻線のインダクタンスと、前記ドライブ用スイッチング素子の寄生容量とにより、前記ドライブ用スイッチング素子のオフ時に当該ドライブ用スイッチング素子の端子電圧に生じる共振成分の変化を緩慢化させて、その端子電圧が前記直流電源電圧以下にならないように設定されることを特徴とするスイッチング電源駆動用ドライブ回路。
前記リセット回路が、前記抵抗と、それに直列に接続されたところの、前記ドライブ用スイッチング素子がオフ時に導通するダイオードからなることを特徴とする請求項１記載のスイッチング電源駆動用ドライブ回路。