JP2003348817A - ゲート駆動回路 - Google Patents

Abstract

(57)【要約】 【課題】 動作安定性に優れ、かつ信頼性が高いケ゛ート駆
動回路を得る。 【解決手段】 本発明のケ゛ート駆動回路は、駆動電源1
と、駆動電源1に直列に接続されたトランス2の一次巻線2aお
よび入力電圧によってオン/オフする第1の半導体スイッチ3と、ト
ランスの一次巻線2aの両端に接続されたクランフ゜回路4と、トラン
スの二次巻線2bで駆動電源の正電圧側に対応する一端に
制御端子が接続され、トランスの二次巻線2bで駆動電源の負
電圧側に対応する他端に出力端子の一つが接続され、トラ
ンスの二次巻線2bの両端に生じる電圧によってオン/オフする
第2の半導体スイッチ5と、トランスの二次巻線2bの一端にト゛レイン
端子が、他端にソース端子およびケ゛ート端子がそれぞれ接続
されトランスの二次巻線2bの両端に逆電圧が発生した場合に
オンする第1の電界効果トランシ゛スタ6と、を備える。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、ゲート駆動回路に
関し、動作安定性に優れ、かつ信頼性の高いゲート駆動
回路に関するものである。

【０００２】

【従来の技術】図６は、例えば特開昭５８−１３６１３
７号公報に示された従来のゲート駆動回路の構成を示す
図である。図中、１０１は駆動電源、１０２はトラン
ス、１０３はダイオード、１０４は抵抗器、１０５は駆
動対象となるＭＯＳＦＥＴ（Metal Oxide Semiconducto
r Field Effect Transistor）、１０６はＭＯＳＦＥＴ
１０５のゲート入力容量、１０７は駆動用接合型トラン
ジスタ、１０７ａは駆動用接合型トランジスタのベース
端子、１１２は電流制御用の抵抗器、１１３は抵抗器、
１１４は接合型トランジスタ、１１５は励磁電流を阻止
するダイオード、１２１は電流制御用の抵抗器、１４１
は抵抗器、１５１はダイオード、２０１はトランス１０
２の一次巻線、２０２はトランス１０２の二次巻線、２
０３はトランス１０２の別巻線、をそれぞれ示す。な
お、図６中、記号Ｇはゲート端子、記号Ｄはドレイン端
子、記号Ｓはソース端子、をそれぞれ表している。

【０００３】かかる従来のゲート駆動回路は、駆動用の
スイッチ素子、つまり駆動用接合型トランジスタ１０７
に入力された信号（入力電圧）に基づき、駆動対象であ
る電界効果トランジスタ１０５を高速にオン／オフする
ことを目的とし、高速動作時に問題となるゲート入力容
量１０６に蓄積されたゲート電荷を速やかに放電するス
イッチ素子、つまり接合型トランジスタ１１４を設け
て、安定に動作させるようにしていた。以下、従来のゲ
ート駆動回路の動作を説明する。

【０００４】駆動用接合型トランジスタ１０７のベース
端子１０７ａに入力電圧が印加すると、駆動用接合型ト
ランジスタ１０７はオンし、駆動電源１の電源電圧がト
ランス１０２の一次巻線２０１の両端に印加され、トラ
ンス１０２の二次巻線２０２の両端に電圧が発生する。
かかる電圧の印加により駆動対象であるＭＯＳＦＥＴ１
０５のゲート入力容量１０６が充電され、ＭＯＳＦＥＴ
１０５がオンし、ソース／ドレイン端子間が導通する。

【０００５】次に入力電圧が０になり、駆動用接合型ト
ランジスタ１０７がオフ状態になると、トランス１０２
に蓄積された励磁エネルギーはトランス１０２の一次巻
線２０１の両端に接続された抵抗器１４１およびダイオ
ード１０３の回路を流れ消費される。この時、別巻線２
０３に現われる励磁電流は反極性方向に流れて接合型ト
ランジスタ１１４を導通させるから、ＭＯＳＦＥＴ１０
５のゲート入力容量１０６に蓄積されたゲート電荷は抵
抗１１３を流れて速やかに消費される。

【０００６】なお、２０２に現われる励磁電流はダイオ
ード１１５に阻止されて流れない。従って、励磁電流に
よってＭＯＳＦＥＴ１０５のゲート入力容量１０６の放
電が生じることはないので、抵抗器１１３により常に一
定時間で放電される。

【０００７】

【発明が解決しようとする課題】従来技術によるゲート
駆動回路では、駆動用接合型トランジスタ１０７のオフ
後に起きるトランス１０２の励磁エネルギー放出後にさ
らに誘起されるバックスイングと呼ばれる現象によっ
て、本来オフ状態であるべきＭＯＳＦＥＴ１０５がオン
状態になってしまい、ゲート駆動回路が誤動作する不具
合が生じた。ここで、バックスイングとは、トランスの
逆起電圧に対してさらに逆の電圧が発生する現象で、ト
ランスの漏れインダクタンスに残留したわずかなエネル
ギーによって発生する。また、オフ時のトランス１０２
の励磁エネルギー放出中に二次巻線２０２および別巻線
２０３に発生する逆電圧を予測できないため、駆動用接
合型トランジスタ１０７の代替としてＭＯＳＦＥＴやＩ
ＧＢＴ等の絶縁ゲート型素子を使用することが困難であ
った。

【０００８】この発明は、上述のような従来のゲート駆
動回路で発生した問題点を解決するためになされたもの
であり、動作安定性に優れかつ信頼性の高いゲート駆動
回路を提供することを目的とする。

【０００９】

【課題を解決するための手段】本発明に係るゲート駆動
回路は、駆動電源と、上記駆動電源に直列に接続された
トランスの一次巻線および入力電圧によってオン／オフ
する第１の半導体スイッチと、上記トランスの一次巻線
の両端に接続されたクランプ回路と、上記トランスの二
次巻線で上記駆動電源の正電圧側に対応する一端に制御
端子が接続され、上記トランスの二次巻線で上記駆動電
源の負電圧側に対応する他端に出力端子の一つが接続さ
れ、上記トランスの二次巻線の両端に生じる電圧によっ
てオン／オフする第２の半導体スイッチと、上記トラン
スの二次巻線の一端にドレイン端子が、他端にソース端
子およびゲート端子がそれぞれ接続され、上記トランス
の二次巻線の両端に逆電圧が発生した場合にオンする第
１の電界効果トランジスタと、を備えた。

【００１０】また、本発明に係るゲート駆動回路は、上
記クランプ回路が双方のカソード端子を介して直列に接
続されたツェナーダイオードと第１のダイオードで構成
され、上記ツェナーダイオードのアノード端子が上記駆
動電源の正電圧側に対応する上記トランスの一次巻線の
一端に、上記第１のダイオードのアノード端子が上記ト
ランスの一次巻線の他端にそれぞれ接続されていること
とした。

【００１１】また、本発明に係るゲート駆動回路は、上
記クランプ回路が上記トランスの一次巻線の一端と上記
駆動電源の負電圧側間に直列に接続された上記トランス
の一次巻線と同方向に巻き上げられた三次巻線および第
１のダイオードで構成されていることとした。

【００１２】また、本発明に係るゲート駆動回路は、駆
動電源と、上記駆動電源に直列に接続されたトランスの
一次巻線および入力電圧によってオン／オフする第１の
半導体スイッチと、ツェナーダイオードで構成され、上
記ツェナーダイオードのカソード端子が上記トランスの
一次巻線の他端に、上記ツェナーダイオードのアノード
端子が上記駆動電源の負電圧側にそれぞれ接続されてい
るクランプ回路と、上記トランスの二次巻線で上記駆動
電源の正電圧側に対応する一端に制御端子が接続され、
上記トランスの二次巻線で上記駆動電源の負電圧側に対
応する他端に出力端子の一つが接続され、上記トランス
の二次巻線の両端に生じる電圧によってオン／オフする
第２の半導体スイッチと、上記トランスの二次巻線の一
端にドレイン端子が、他端にソース端子およびゲート端
子がそれぞれ接続され、上記トランスの二次巻線の両端
に逆電圧が発生した場合にオンする第１の電界効果トラ
ンジスタと、を備えた。

【００１３】また、本発明に係るゲート駆動回路は、上
記第１の電界効果トランジスタのソース／ゲート端子間
に接続された第１の抵抗器と、アノード端子が上記第１
の電界効果トランジスタのソース端子に、カソード端子
が上記第１の電界効果トランジスタのゲート端子にそれ
ぞれ接続された第２のダイオードと、をさらに備えた。

【００１４】また、本発明に係るゲート駆動回路は、上
記トランスの二次巻線の両端に接続された第２の抵抗器
をさらに備えた。

【００１５】また、本発明に係るゲート駆動回路は、上
記第１の半導体スイッチが第２の電界効果トランジスタ
で構成されていることとした。

【００１６】また、本発明に係るゲート駆動回路は、上
記第２の半導体スイッチが第３の電界効果トランジスタ
で構成され、上記トランスの二次巻線の一端と上記第３
の電界効果トランジスタのゲート端子が接続され、上記
トランスの二次巻線の他端と上記第３の電界効果トラン
ジスタのソース端子が接続されていることとした。

【００１７】

【発明の実施の形態】本発明に係るゲート駆動回路で
は、トランスの励磁エネルギー放出中の逆電圧をクラン
プするクランプ回路を設け、駆動対象となる絶縁ゲート
型半導体スイッチの電荷を放電するスイッチ素子とし
て、高速な電界効果トランジスタを適用可能な回路構成
とした。また、トランスの一次巻線側にクランプ回路を
設けることにより、駆動電源とクランプ回路によって予
め設定された電圧より高い電圧がゲート電荷放電用の電
界効果トランジスタ及び駆動対象となる半導体スイッチ
におけるそれぞれのゲート／ソース端子間に印加される
不具合を防止し、信頼性の高いゲート駆動回路が得られ
るようにした。さらに、トランスの励磁エネルギー放出
後のバックスイングによる逆電圧を抑制すべくトランス
の二次巻線の両端間に抵抗器を設けることで、安定性に
優れ高速にオン／オフが可能なトランス絶縁型のゲート
駆動回路を実現した。

【００１８】実施の形態１．本発明の実施の形態１のゲ
ート駆動回路について、図１、２に基づき説明する。図
１は実施の形態１のゲート駆動回路図、図２は実施の形
態１のゲート駆動回路のタイミングチャート、をそれぞ
れ示す。

【００１９】図中、１は駆動電源、２はトランス、２ａ
はトランス２の入力側の一次巻線、２ｂはトランス２の
出力側の二次巻線、３はトランス２の一次巻線に電圧を
印加する駆動用の半導体スイッチ（第１の半導体スイッ
チ）で一例として電界効果トランジスタ（第２の電界効
果トランジスタ）を示している。３ａは駆動用の半導体
スイッチ３の制御端子（ゲート端子）、４はトランス２
の励磁エネルギーによって発生する逆電圧をクランプす
るクランプ回路、４ａはクランプ回路４を構成する逆電
流阻止用のダイオード（第１のダイオード）、４ｂは同
じくクランプ回路４を構成するツェナーダイオード、５
は駆動対象である第２の半導体スイッチで一例として電
界効果トランジスタ（第３の電界効果トランジスタ）を
示している。５ａは第２の半導体スイッチ５のゲート入
力容量を表している。６は第２の半導体スイッチ５のゲ
ート電荷を放電する電界効果トランジスタ（第１の電界
効果トランジスタ）、６ａは第１の電界効果トランジス
タ６の内部に寄生するダイオード、７は第１の電界効果
トランジスタ６のゲート／ソース端子間抵抗器（第１の
抵抗器）、８は抵抗器７をバイパスするダイオード（第
２のダイオード）、９はトランス２の励磁エネルギー放
出後の逆電圧を抑制する抵抗器（第２の抵抗器）、をそ
れぞれ示す。なお、図１中、記号Ｇはゲート端子、記号
Ｄはドレイン端子、記号Ｓはソース端子、をそれぞれ表
している。

【００２０】また、Ｖ１は駆動電源１の電源電圧、Ｖ２
ａはトランス２の一次巻線２ａの両端の電圧、Ｖ２ｂは
トランス２の二次巻線２ｂの両端の電圧、Ｖ３は駆動用
の第１の半導体スイッチ３のソース／ドレイン端子間電
圧、Ｖ３ａは駆動用の第１の半導体スイッチ３のゲート
電圧、Ｖ４はクランプ回路４のクランプ電圧、Ｖ５は駆
動対象である第２の半導体スイッチ、つまり第３の電界
効果トランジスタ５のゲート電圧、Ｖ６は第１の電界効
果トランジスタ６のゲート電圧、Ｉ１はトランス２の一
次巻線２ａに流れる電流、をそれぞれ示している。

【００２１】次に、本発明の実施の形態１におけるゲー
ト駆動回路の動作を図２に示すタイミングチャートを参
照しつつ説明する。図１に示された実施の形態１のゲー
ト駆動回路では、駆動用の第１の半導体スイッチ（第２
の電界効果トランジスタ）３の制御端子（ゲート端子）
３ａに入力電圧Ｖ３ａが印加すると、駆動対象である第
２の半導体スイッチ（第３の電界効果トランジスタ）５
がオンする様に構成されている。

【００２２】時刻ｔ１に第１の半導体スイッチ（第２の
電界効果トランジスタ）３のゲート端子３ａに入力電圧
であるゲート電圧Ｖ３ａが印加されると（図２）、第１
の半導体スイッチ（第２の電界効果トランジスタ）３は
オンし、ソース／ドレイン端子間が導通するためソース
／ドレイン端子間電圧Ｖ３は０となる。従って、駆動電
源１の電源電圧Ｖ１がトランス２の一次巻線２ａの両端
に直接印加されるため、電圧Ｖ２ａは電源電圧Ｖ１と等
しくなる。電圧Ｖ２ａ印加と同時にトランス２の二次巻
線２ｂの両端に電圧Ｖ２ｂが発生する。電圧Ｖ２ｂは、
トランス２の一次巻線の巻数をＮａ、二次巻線の巻数を
Ｎｂとすると、 Ｖ２ｂ＝Ｖ２ａ×（Ｎｂ／Ｎａ）＝Ｖ１×（Ｎｂ／Ｎａ） （式１） となる。

【００２３】この時点では、クランプ回路４中の逆電流
阻止用のダイオード４ａが逆バイアスされた状態になっ
ているので、クランプ回路４には電流が流れないように
なっており、回路動作上配慮する必要はない。また、逆
電圧抑制用の抵抗器９には微小電流が流れるが、上述の
クランプ回路４の場合と同じく、この時点での回路動作
上の配慮は不要である。

【００２４】なお、トランス２の巻数比Ｎａ：Ｎｂは、
二次巻線２ｂの両端に発生する電圧Ｖ２ｂがバイパス用
のダイオード８の順方向電圧降下と第２の半導体スイッ
チ（第３の電界効果トランジスタ）５がオンするゲート
しきい値電圧との和より充分大きな値となるよう予め設
計されている。

【００２５】電圧Ｖ２ｂの印加によって駆動対象である
第２の半導体スイッチ（第３の電界効果トランジスタ）
５にはゲート電圧Ｖ５が印加されてオンする。この結
果、バイパス用のダイオード８は順バイアスとなる。一
般に、第２の半導体スイッチ（第３の電界効果トランジ
スタ）５のゲートしきい値電圧はダイオード８の順方向
電圧降下よりも充分に大きいので、ゲート電圧Ｖ５は電
圧Ｖ２ｂにほぼ等しくなる。

【００２６】また、図２中の電流Ｉ１に示すように、第
１の半導体スイッチ（第２の電界効果トランジスタ）３
がオンすると同時に、トランス２の一次巻線２ａには、
まず、第２の半導体スイッチ（第３の電界効果トランジ
スタ）５のゲート入力容量５ａを充電すべく充電電流Ｉ
１ｐが流れ、次に、オン時間の継続とともにトランス２
の一次巻線２ａの励磁インダクタンスによる電流Ｉ１ｄ
が流れる。このオン時間（ｔ２ｔ１）の経過に伴い、ト
ランス２には励磁エネルギーが蓄積される。なお、トラ
ンス２の励磁エネルギーＷは一次巻線２ａの励磁インダ
クタンスをＬとすると、 Ｗ＝１／２×Ｌ×Ｉ１ｄ^２＝１／２×Ｖ１^２×（ｔ２−ｔ１）^２／Ｌ （式２） となる。

【００２７】時刻ｔ２に入力電圧Ｖ３ａが０となって駆
動用の第１の半導体スイッチ（第２の電界効果トランジ
スタ）３がオフすると、上述したトランス２の励磁エネ
ルギーＷによって一次巻線２ａ、二次巻線２ｂのそれぞ
れに逆電圧が発生する。この時点でクランプ回路４を構
成する逆電流阻止用のダイオード４ａは順バイアスとな
り、逆電圧はツェナーダイオード４ｂによって予め設定
されているツェナー電圧に相当する電圧Ｖ４にクランプ
される。この結果、第１の半導体スイッチ（第２の電界
効果トランジスタ）３に印加される電圧Ｖ３はＶ３ｐ、
すなわち、Ｖ１＋Ｖ４でクランプされると同時に、電圧
Ｖ２ｂもＶ４×（Ｎｂ／Ｎａ）でクランプされる。

【００２８】かかるクランプ電圧Ｖ４は、ゲート電荷放
電用の第１の電界効果トランジスタ６のゲートしきい値
電圧Ｖｔｈより充分に高い値となるように設計されてい
る。したがって、ゲート電荷放電用の第１の電界効果ト
ランジスタ６の寄生ダイオード６ａが順バイアスとな
り、バイパス用のダイオード８は逆バイアスとなって、
ゲート／ソース端子間抵抗器７に電圧Ｖ６が発生する。
かかる電圧Ｖ６はゲート電荷放電用の第１の電界効果ト
ランジスタ６のゲート／ソース端子間に印加されるゲー
ト電圧となり、この結果、ゲート電荷放電用の第１の電
界効果トランジスタ６がオンする。第２の半導体スイッ
チ（第３の電界効果トランジスタ）５のゲート入力容量
５ａに蓄積されたゲート電荷は、ソース／ドレイン端子
間が導通したゲート電荷放電用の第１の電界効果トラン
ジスタ６によって急速に放電されてゲート電圧が０にな
り、駆動対象である第２の半導体スイッチ（第３の電界
効果トランジスタ）５がオフ状態になる。

【００２９】逆電圧がクランプされている期間はトラン
ス２の励磁エネルギーが放出され、電流Ｉ１は電流Ｉ１
ｄから徐々に減少して最終的に０となり、トランス２の
磁束はリセットされる。トランス２の励磁エネルギー
は、Ｖ２ａ×（ｔ２−ｔ１）の２乗、すなわち、Ｖ１×
（ｔ２−ｔ１）の２乗に比例するため、Ｖ４（クランプ
電圧）＞Ｖ１（電源電圧）となるようにクランプ回路４
を設計すれば、トランス２の励磁エネルギーは時刻ｔ３
には完全に放出され、トランス２の二次巻線２ｂの両端
の電圧Ｖ２ｂは０となり、ゲート／ソース端子間抵抗器
７の電圧Ｖ６も０となって、ゲート電荷放電用の第１の
電界効果トランジスタ６はオフする。

【００３０】ここで、トランス２の励磁エネルギーが放
出された後、トランス２の一次巻線２ａ、トランス２の
二次巻線２ｂの各両端には図２のタイミングチャート各
部の破線に示すような逆電圧に対する逆電圧、すなわち
電源電圧Ｖ１と同符号の電圧がさらに発生しようとす
る。かかる現象はバックスイングと呼ばれる。実施の形
態１のゲート駆動回路ではバックスイングが例え発生し
ても、逆電圧抑制用の抵抗器９によるエネルギー消費に
より電圧上昇は抑制され、時刻ｔ４までに再度、第２の
半導体スイッチ（第３の電界効果トランジスタ）５がオ
ンしないように作用する。時刻ｔ４になると、再度、駆
動用の半導体スイッチ（第２の電界効果トランジスタ）
３の制御端子（ゲート端子）３ａに入力電圧Ｖ３ａが印
加され、以下、同じ動作を繰り返す。

【００３１】なお、クランプ回路４に使用する電圧クラ
ンプ素子としてツェナーダイオード４ｂを用いた例を示
したが、定電圧特性を有する他の素子や回路でも同様の
効果を得ることができる。また、ゲート電荷放電用の第
１の電界効果トランジスタ６としては、ＭＯＳＦＥＴが
好適である。

【００３２】実施の形態１のゲート駆動回路では、クラ
ンプ回路４によって予め設定された電圧より高い電圧が
ゲート電荷放電用の第１の電界効果トランジスタ６及び
駆動対象となる第２の半導体スイッチ５に印加される事
態を防止できるので、ゲート電荷放電用の第１の電界効
果トランジスタ６及び駆動対象となる第２の半導体スイ
ッチ５におけるそれぞれの制御／出力端子間への過電圧
による破壊を有効に防止できる結果、信頼性の高いゲー
ト駆動回路が得られる。さらに、駆動用の第１の半導体
スイッチ３がオフ時には、ゲート電荷放電用の第１の電
界効果トランジスタ６がオンするので、駆動対象である
第２の半導体スイッチ５はゲート電荷が急速に放電され
てオフするため、トランス２の励磁エネルギー放出後の
逆電圧により生じるバックスイングと呼ばれる現象の影
響によって本来オフ状態であるべき第２の半導体スイッ
チ５がオンするといった誤動作が効果的に防止でき、動
作安定性に優れたゲート駆動回路が得られる。

【００３３】実施の形態１の変形例．図３に本発明の実
施の形態１の変形例であるゲート駆動回路を示す。図１
のゲート駆動回路ではクランプ回路４がトランス２の一
次巻線２ａの両端に並列に接続されているのに対し、図
３のゲート駆動回路では、クランプ回路４’が駆動用の
第１の半導体スイッチ（第２の電界効果トランジスタ）
３の出力端子間、つまりソース／ドレイン端子間に並列
に接続されている点が相違している。すなわち、クラン
プ回路４’はツェナーダイオード４ｂ’で構成され、ツ
ェナーダイオード４ｂ’のカソード端子がトランス２の
一次巻線２ａの他端に、アノード端子が駆動電源１の負
電圧側にそれぞれ接続されている。

【００３４】かかるゲート駆動回路では、駆動用の第１
の半導体スイッチ（第２の電界効果トランジスタ）３が
オフして、トランス２の励磁エネルギーＷによって一次
巻線２ａ、二次巻線２ｂの両端にそれぞれ逆電圧が発生
した場合に、駆動用の第１の半導体スイッチ（第２の電
界効果トランジスタ）３におけるソース／ドレイン端子
間電圧Ｖ３は、クランプ回路４’によって、クランプ電
圧Ｖ４にクランプされるため、駆動用の第１の半導体ス
イッチ（第２の電界効果トランジスタ）３が過電圧から
有効に保護され、さらに、ゲート電荷放電用の第１の電
界効果トランジスタ６及び駆動対象となる第２の半導体
スイッチ（第３の電界効果トランジスタ）５も同様に過
電圧から有効に保護される。一方、トランス２の一次巻
線２ａの両端の電圧Ｖ２ａは、Ｖ１−Ｖ４にクランプさ
れて、実施の形態１のゲート駆動回路と同様の効果、す
なわち、動作安定性に優れ、かつ信頼性の高いゲート駆
動回路が得られる。

【００３５】実施の形態２．実施の形態１は、クランプ
回路４にダイオード４ａおよびツェナーダイオード４ｂ
を用いた例であり、トランス２の励磁エネルギーはツェ
ナーダイオード４ｂによって消費される。このトランス
２の励磁エネルギーを回生すると共に、実施の形態１と
同様の効果を奏する本発明の実施の形態２のゲート駆動
回路について説明する。

【００３６】図４は、図１に示した実施の形態１のゲー
ト駆動回路を基にクランプ回路のみを変更した例で、
４’’は本発明の実施の形態２におけるゲート駆動回路
中のクランプ回路を示している。図４中、２ｃはトラン
ス２の入力側の三次巻線、４ａ’’は逆電流阻止用のダ
イオード（第１のダイオード）、をそれぞれ示してい
る。また、Ｖ２ｃはトランス２の三次巻線２ｃの両端の
電圧を示している。

【００３７】クランプ回路４’’では、トランス２の一
次巻線２ａと同方向に巻き上げたトランス２の三次巻線
２ｃの一端がトランス２の一次巻線２ａの一端と接続さ
れ、トランス２の三次巻線２ｃの他端が逆電流阻止用の
ダイオード４ａ’’のカソード端子と接続され、さらに
逆電流阻止用のダイオード４ａ’’のアノード端子が駆
動電源１の負電圧側と駆動用の第１の半導体スイッチ
（第２の電界効果トランジスタ）３の出力端子の一つ
（ソース端子）との間に接続されている。

【００３８】時刻ｔ１に第１の半導体スイッチ（第２の
電界効果トランジスタ）３の制御端子（ゲート端子）３
ａに入力電圧Ｖ３ａが印加されてから、第２の半導体ス
イッチ（第３の電界効果トランジスタ）５がオンするま
での動作は実施の形態１のゲート駆動回路と同様である
ので説明は省略する。

【００３９】時刻ｔ２に駆動用の第１の半導体スイッチ
（第２の電界効果トランジスタ）３がオフして、トラン
ス２の励磁エネルギーによって発生する逆電圧は三次巻
線２ｃの両端においても電圧Ｖ２ｃとなって発生する。
電圧Ｖ２ｃが電源電圧Ｖ１よりも大きくなると逆電流阻
止用のダイオード４ａ’’は順バイアスとなり、電圧Ｖ
２ｃは駆動電源１の電源電圧Ｖ１にクランプされる。こ
の結果、電圧Ｖ２ｂは三次巻線２ｃの巻数をＮｃとする
と、Ｖ２ｃ×（Ｎｃ／Ｎａ）でクランプされる。この
際、駆動用の第１の半導体スイッチ（第２の電界効果ト
ランジスタ）３のオン期間にトランス２に蓄積された励
磁エネルギーは駆動電源１に回生される。トランス２の
励磁エネルギーはＶ２ａ×（ｔ２−ｔ１）の２乗に比例
するため、 Ｖ２ａ×（ｔ２−ｔ１）＝Ｖ２ｃ×（ｔ３−ｔ２） （式３） となる。よって、 Ｎａ×（ｔ２−ｔ１）＝Ｎｃ×（ｔ３−ｔ２） （式４） となるようにトランス２の各巻線を設計すれば、トラン
ス２の励磁エネルギーは時刻ｔ３には完全に放出され
る。以後、時刻ｔ４までの動作は実施の形態１のゲート
駆動回路と同様である。

【００４０】以上、実施の形態２におけるゲート駆動回
路においても、実施の形態１と同様、すなわち、動作安
定性に優れ、かつ信頼性の高いゲート駆動回路が得られ
る効果がある。

【００４１】実施の形態２の変形例．なお、図４に示し
たゲート駆動回路の構成は、図５に示す実施の形態２の
変形例であるゲート駆動回路の様にクランプ回路
４’’’を構成しても、上述の本発明の実施の形態２に
おけるゲート駆動回路と全く同様の効果、すなわち、動
作安定性に優れ、かつ信頼性が高いという効果を奏す
る。

【００４２】クランプ回路４’’’では、トランス２の
一次巻線２ａと同方向に巻き上げたトランス２の三次巻
線２ｃの一端が逆電流阻止用のダイオード４ａ’’’
（第１のダイオード）のカソード端子と接続され、さら
に逆電流阻止用のダイオード４ａ’’’のアノード端子
が駆動電源１の正電圧側とトランス２の一次巻線２ａの
一端の間に接続され、トランス２の三次巻線２ｃの他端
が駆動電源１の負電圧側と駆動用の第１の半導体スイッ
チ（第２の電界効果トランジスタ）３の出力端子の一つ
（ソース端子）の間に接続されている。

【００４３】本構成では、実施の形態３におけるゲート
駆動回路において、直列に接続されたトランス２の三次
巻線２ｃと逆電流阻止用のダイオード４ａ’’の順序が
入れ代わったのみであり、実施の形態２の変形例である
ゲート駆動回路に関しても、実施の形態２のゲート駆動
回路と同様の機能を果たすため、同一の効果が得られ
る。

【００４４】実施の形態１、２において、駆動用の第１
の半導体スイッチ３として上述の電界効果トランジスタ
の代りに、絶縁ゲート型バイポーラトランジスタ（ＩＧ
ＢＴ）等の絶縁ゲート型素子を用いても同様の効果を奏
する。また、駆動対象である第２の半導体スイッチ５と
して上述の電界効果トランジスタの代りに、接合型トラ
ンジスタあるいはＩＧＢＴを用いても同様の効果を奏す
ることは言うまでもない。

【００４５】

【発明の効果】本発明に係るゲート駆動回路では、駆動
電源と、上記駆動電源に直列に接続されたトランスの一
次巻線および入力電圧によってオン／オフする第１の半
導体スイッチと、上記トランスの一次巻線の両端に接続
されたクランプ回路と、上記トランスの二次巻線で上記
駆動電源の正電圧側に対応する一端に制御端子が接続さ
れ、上記トランスの二次巻線で上記駆動電源の負電圧側
に対応する他端に出力端子の一つが接続され、上記トラ
ンスの二次巻線の両端に生じる電圧によってオン／オフ
する第２の半導体スイッチと、上記トランスの二次巻線
の一端にドレイン端子が、他端にソース端子およびゲー
ト端子がそれぞれ接続され、上記トランスの二次巻線の
両端に逆電圧が発生した場合にオンする第１の電界効果
トランジスタと、を備えたので、駆動電源とクランプ回
路によって予め設定された電圧より高い電圧がゲート電
荷放電用の第１の電界効果トランジスタ及び駆動対象と
なる第２の半導体スイッチにおけるそれぞれの制御／出
力端子間に印加される事態を防止できるため、過電圧に
よるゲート電荷放電用の第１の電界効果トランジスタ及
び駆動対象となる第２の半導体スイッチの破壊を有効に
防止できる結果、信頼性の高いゲート駆動回路が得ら
れ、さらに、駆動用の第１の半導体スイッチオフ時に
は、ゲート電荷放電用の第１の電界効果トランジスタが
オンするので、第２の半導体スイッチはゲート電荷が急
速に放電されてオフするとともに、トランスの励磁エネ
ルギー放出後の逆電圧により生じるバックスイングと呼
ばれる現象の影響によって駆動対象となる第２の半導体
スイッチがオンするといった誤動作が効果的に防止で
き、動作安定性に優れたゲート駆動回路が得られる。

【００４６】また、本発明に係るゲート駆動回路では、
上記クランプ回路が、双方のカソード端子を介して直列
に接続されたツェナーダイオードと第１のダイオードで
構成され、上記ツェナーダイオードのアノード端子が上
記駆動電源の正電圧側に対応する上記トランスの一次巻
線の一端に、上記第１のダイオードのアノード端子が上
記トランスの一次巻線の他端にそれぞれ接続されたの
で、駆動電源とクランプ回路によって予め設定された電
圧より高い電圧がゲート電荷放電用の第１の電界効果ト
ランジスタ及び駆動対象となる第２の半導体スイッチに
おけるそれぞれの制御／出力端子間に印加される事態を
防止できるため、過電圧によるゲート電荷放電用の第１
の電界効果トランジスタ及び駆動対象となる第２の半導
体スイッチの破壊を有効に防止できる結果、信頼性の高
いゲート駆動回路が得られる。

【００４７】また、本発明に係るゲート駆動回路では、
上記クランプ回路が、上記トランスの一次巻線の一端と
上記駆動電源の負電圧側間に直列に接続された上記トラ
ンスの一次巻線と同方向に巻き上げられた三次巻線およ
び第１のダイオードで構成されたので、駆動電源とクラ
ンプ回路によって予め設定された電圧より高い電圧がゲ
ート電荷放電用の第１の電界効果トランジスタ及び駆動
対象となる第２の半導体スイッチにおけるそれぞれの制
御／出力端子間に印加される事態を防止できるため、過
電圧によるゲート電荷放電用の第１の電界効果トランジ
スタ及び駆動対象となる第２の半導体スイッチの破壊を
有効に防止できる結果、信頼性の高いゲート駆動回路が
得られる。

【００４８】また、本発明に係るゲート駆動回路では、
駆動電源と、上記駆動電源に直列に接続されたトランス
の一次巻線および入力電圧によってオン／オフする第１
の半導体スイッチと、ツェナーダイオードで構成され、
上記ツェナーダイオードのカソード端子が上記トランス
の一次巻線の他端に、上記ツェナーダイオードのアノー
ド端子が上記駆動電源の負電圧側にそれぞれ接続されて
いるクランプ回路と、上記トランスの二次巻線で上記駆
動電源の正電圧側に対応する一端に制御端子が接続さ
れ、上記トランスの二次巻線で上記駆動電源の負電圧側
に対応する他端に出力端子の一つが接続され、上記トラ
ンスの二次巻線の両端に生じる電圧によってオン／オフ
する第２の半導体スイッチと、上記トランスの二次巻線
の一端にドレイン端子が、他端にソース端子およびゲー
ト端子がそれぞれ接続され、上記トランスの二次巻線の
両端に逆電圧が発生した場合にオンする第１の電界効果
トランジスタと、を備えたので、駆動電源とクランプ回
路によって予め設定された電圧より高い電圧がゲート電
荷放電用の第１の電界効果トランジスタ及び駆動対象と
なる第２の半導体スイッチにおけるそれぞれの制御／出
力端子間に印加される事態を防止できるため、過電圧に
よるゲート電荷放電用の第１の電界効果トランジスタ及
び駆動対象となる第２の半導体スイッチの破壊を有効に
防止できる結果、信頼性の高いゲート駆動回路が得られ
る。

【００４９】また、本発明に係るゲート駆動回路では、
上記第１の電界効果トランジスタのソース／ゲート端子
間に接続された第１の抵抗器と、アノード端子が上記第
１の電界効果トランジスタのソース端子に、カソード端
子が上記第１の電界効果トランジスタのゲート端子にそ
れぞれ接続された第２のダイオードと、をさらに備えた
ので、第２の半導体スイッチはゲート電荷が急速に放電
されてオフする効果がある。

【００５０】また、本発明に係るゲート駆動回路では、
上記トランスの二次巻線の両端に接続された第２の抵抗
器をさらに備えたので、トランスの励磁エネルギー放出
後の逆電圧により生じるバックスイングと呼ばれる現象
の影響によって駆動対象となる第２の半導体スイッチが
オンするといった誤動作が効果的に防止でき、動作安定
性に優れたゲート駆動回路が得られる。

【００５１】また、本発明に係るゲート駆動回路では、
上記第１の半導体スイッチが第２の電界効果トランジス
タで構成されたので、入力電圧に対して第１の半導体ス
イッチを効果的にオン／オフできる。

【００５２】また、本発明に係るゲート駆動回路では、
上記第２の半導体スイッチが第３の電界効果トランジス
タで構成され、上記トランスの二次巻線の一端と上記第
３の電界効果トランジスタのゲート端子が接続され、上
記トランスの二次巻線の他端と上記第３の電界効果トラ
ンジスタのソース端子が接続されていることとしたの
で、第２の半導体スイッチを効果的にオン／オフでき
る。

【図面の簡単な説明】

【図１】 実施の形態１のゲート駆動回路図である。

【図２】 実施の形態１のゲート駆動回路のタイミング
チャートである。

【図３】 実施の形態１の変形例のゲート駆動回路図で
ある。

【図４】 実施の形態２のゲート駆動回路図である。

【図５】 実施の形態２の変形例のゲート駆動回路図で
ある。

【図６】 従来のゲート駆動回路図である。

【符号の説明】

１ 駆動電源、 ２ トランス、 ２ａ トランス入力
側の一次巻線、 ２ｂトランス出力側の二次巻線、 ２
ｃ トランス入力側の三次巻線、 ３ 駆動用の第１の
半導体スイッチ（第２の電界効果トランジスタ）、 ３
ａ ゲート端子、 ４、４’、４’’、４’’’ クラ
ンプ回路、 ４ａ、４ａ’’、４ａ’’’ ダイオード
（第１のダイオード）、 ４ｂ、４ｂ’ ツェナーダイ
オード、 ５ 第２の半導体スイッチ（第３の電界効果
トランジスタ）、 ５ａ ゲート入力容量、 ６ 電界
効果トランジスタ（第１の電界効果トランジスタ）、６
ａ 寄生ダイオード、 ７ ゲート／ソース端子間抵抗
器（第１の抵抗器）、８ ダイオード（第２のダイオー
ド）、 ９ 抵抗器（第２の抵抗器）、 １０１ 駆動
電源、 １０２ トランス入力側の一次巻線、 １０３
ダイオード、 １０４ 抵抗器、 １０５ 駆動対象
となるＭＯＳＦＥＴ、 １０６ ゲート入力容量、 １
０７ 駆動用接合型トランジスタ、 １０７ａ 駆動用
接合型トランジスタのベース端子、 １１２ 電流制御
用の抵抗器、 １１３ 抵抗器、 １１４ 接合型トラ
ンジスタ、 １１５ ダイオード、 １２１ 抵抗器、
１４１ 抵抗器、 １５１ ダイオード、 ２０１ ト
ランスの一次巻線、２０２ 二次巻線、 ２０３ 別巻
線。

───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 5H740 AA04 BA11 BB01 BC01 BC02 JA01 JB02 KK03 LL05 MM05 5J055 AX25 AX32 AX37 BX16 CX24 DX12 DX55 EX07 EX11 EY01 EY07 EY12 EY21 EZ16 EZ62 EZ67 FX12 FX17 FX35 GX00 GX01

Claims (8)

【特許請求の範囲】
1. 【請求項１】 駆動電源と、前記駆動電源に直列に接続
   されたトランスの一次巻線および入力電圧によってオン
   ／オフする第１の半導体スイッチと、前記トランスの一
   次巻線の両端に接続されたクランプ回路と、前記トラン
   スの二次巻線で前記駆動電源の正電圧側に対応する一端
   に制御端子が接続され、前記トランスの二次巻線で前記
   駆動電源の負電圧側に対応する他端に出力端子の一つが
   接続され、前記トランスの二次巻線の両端に生じる電圧
   によってオン／オフする第２の半導体スイッチと、前記
   トランスの二次巻線の一端にドレイン端子が、他端にソ
   ース端子およびゲート端子がそれぞれ接続され、前記ト
   ランスの二次巻線の両端に逆電圧が発生した場合にオン
   する第１の電界効果トランジスタと、を備えたことを特
   徴とするゲート駆動回路。
2. 【請求項２】 前記クランプ回路が、双方のカソード端
   子を介して直列に接続されたツェナーダイオードと第１
   のダイオードで構成され、前記ツェナーダイオードのア
   ノード端子が前記駆動電源の正電圧側に対応する前記ト
   ランスの一次巻線の一端に、前記第１のダイオードのア
   ノード端子が前記トランスの一次巻線の他端にそれぞれ
   接続されていることを特徴とする請求項１項記載のゲー
   ト駆動回路。
3. 【請求項３】 前記クランプ回路が、前記トランスの一
   次巻線の一端と前記駆動電源の負電圧側間に直列に接続
   された前記トランスの一次巻線と同方向に巻き上げられ
   た三次巻線および第１のダイオードで構成されているこ
   とを特徴とする請求項１項記載のゲート駆動回路。
4. 【請求項４】 駆動電源と、前記駆動電源に直列に接続
   されたトランスの一次巻線および入力電圧によってオン
   ／オフする第１の半導体スイッチと、ツェナーダイオー
   ドで構成され、前記ツェナーダイオードのカソード端子
   が前記トランスの一次巻線の他端に、前記ツェナーダイ
   オードのアノード端子が前記駆動電源の負電圧側にそれ
   ぞれ接続されているクランプ回路と、前記トランスの二
   次巻線で前記駆動電源の正電圧側に対応する一端に制御
   端子が接続され、前記トランスの二次巻線で前記駆動電
   源の負電圧側に対応する他端に出力端子の一つが接続さ
   れ、前記トランスの二次巻線の両端に生じる電圧によっ
   てオン／オフする第２の半導体スイッチと、前記トラン
   スの二次巻線の一端にドレイン端子が、他端にソース端
   子およびゲート端子がそれぞれ接続され、前記トランス
   の二次巻線の両端に逆電圧が発生した場合にオンする第
   １の電界効果トランジスタと、を備えたことを特徴とす
   るゲート駆動回路。
5. 【請求項５】 前記第１の電界効果トランジスタのソー
   ス／ゲート端子間に接続された第１の抵抗器と、アノー
   ド端子が前記第１の電界効果トランジスタのソース端子
   に、カソード端子が前記第１の電界効果トランジスタの
   ゲート端子にそれぞれ接続された第２のダイオードと、
   をさらに備えたことを特徴とする請求項１または４記載
   のゲート駆動回路。
6. 【請求項６】 前記トランスの二次巻線の両端に接続さ
   れた第２の抵抗器をさらに備えたことを特徴とする請求
   項１または４記載のゲート駆動回路。
7. 【請求項７】 前記第１の半導体スイッチが、第２の電
   界効果トランジスタで構成されていることを特徴とする
   請求項１または４記載のゲート駆動回路。
8. 【請求項８】 前記第２の半導体スイッチが第３の電界
   効果トランジスタで構成され、前記トランスの二次巻線
   の一端と前記第３の電界効果トランジスタのゲート端子
   が接続され、前記トランスの二次巻線の他端と前記第３
   の電界効果トランジスタのソース端子が接続されている
   ことを特徴とする請求項１または４記載のゲート駆動回
   路。