JPS60236498A - スイツチング回路配置 - Google Patents
スイツチング回路配置Info
- Publication number
- JPS60236498A JPS60236498A JP60052133A JP5213385A JPS60236498A JP S60236498 A JPS60236498 A JP S60236498A JP 60052133 A JP60052133 A JP 60052133A JP 5213385 A JP5213385 A JP 5213385A JP S60236498 A JPS60236498 A JP S60236498A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- voltage
- load
- circuit arrangement
- diode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
- H03K17/60—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being bipolar transistors
- H03K17/64—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being bipolar transistors having inductive loads
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
- H03K17/567—Circuits characterised by the use of more than one type of semiconductor device, e.g. BIMOS, composite devices such as IGBT
Landscapes
- Electronic Switches (AREA)
- Dc-Dc Converters (AREA)
- Circuit Arrangements For Discharge Lamps (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は少なくとも讐個のトランジスタを含む誘導性リ
アクタンスを具え、前記トランジスタは、そのコレクタ
・エミッタ通路を経て負荷に流入する電流をスイッチン
グ制御し、そのベースを、これに印加される電圧の値を
安定化する電圧安定化素子を経てエミッタに接続し、さ
らに、前記トランジスタの非導通状態時に誘導性リアク
タンスに。
アクタンスを具え、前記トランジスタは、そのコレクタ
・エミッタ通路を経て負荷に流入する電流をスイッチン
グ制御し、そのベースを、これに印加される電圧の値を
安定化する電圧安定化素子を経てエミッタに接続し、さ
らに、前記トランジスタの非導通状態時に誘導性リアク
タンスに。
より生ずる電流または電圧を消散する消散装置を具える
負荷に流れる電流をスイッチング制御するスイッチング
回路配置に関するものである。
負荷に流れる電流をスイッチング制御するスイッチング
回路配置に関するものである。
斯る回路配置は、［インターナショナル 整流器 ＨＫ
ＸＦＥＴデータブック（Ｉｎｔｅｒｎａｔｉｏｎａｌ
ＲｅｃｔｉｆｉｅｒＨＩＣＸＦＩＣＴ Ｄａｔａ Ｂｏ
ｏｋ ） ｊ ＨＤ −２、第１２章、アプリケーショ
ンノー）９４６、第Ａ−１１１〜Ｌ−１２２頁（特に第
１１図に関し］、１９８２年から既知である。この回路
配置はバイポーラトランジスタを具えて電子スイッチを
構成し、これにより負荷に供給する電流をスイッチング
制御し、さらにこの回路配置は直列接続配置のインダク
タ及びコンデンサを具える。したがって負荷に供給する
電流は、バイポーラトランジスタのコレクタ・エーツケ
通路を通って流れ１．：（７） ） 、アジいよ。ベー
スには駆動回路に発生したスイッチング電圧を印加する
。バイポーラトランジスタのしゃ断状態におけるスイッ
チング電圧の値を安定化するためには、そのベースをツ
ェナーダイオードを経てノくイボーラトランジスタのエ
ミッタに接続する。
ＸＦＥＴデータブック（Ｉｎｔｅｒｎａｔｉｏｎａｌ
ＲｅｃｔｉｆｉｅｒＨＩＣＸＦＩＣＴ Ｄａｔａ Ｂｏ
ｏｋ ） ｊ ＨＤ −２、第１２章、アプリケーショ
ンノー）９４６、第Ａ−１１１〜Ｌ−１２２頁（特に第
１１図に関し］、１９８２年から既知である。この回路
配置はバイポーラトランジスタを具えて電子スイッチを
構成し、これにより負荷に供給する電流をスイッチング
制御し、さらにこの回路配置は直列接続配置のインダク
タ及びコンデンサを具える。したがって負荷に供給する
電流は、バイポーラトランジスタのコレクタ・エーツケ
通路を通って流れ１．：（７） ） 、アジいよ。ベー
スには駆動回路に発生したスイッチング電圧を印加する
。バイポーラトランジスタのしゃ断状態におけるスイッ
チング電圧の値を安定化するためには、そのベースをツ
ェナーダイオードを経てノくイボーラトランジスタのエ
ミッタに接続する。
従来の回路配置では、電界効果トランジスタの主電流通
路は、負荷を流れる電流の通路に、例えばバイポーラト
ランジスタのコレクタエミッタ通路に直列に含まれるよ
うにしている。この電界効果トランジスタのゲート電極
には、制御回路により、負荷に流れる電流を制御するた
めの制御電圧を印加する。この制御回路は、電界効果ト
ランジスタのゲートに僅かな電流のみ供給する。これが
ためこの制御回路を論理スイッチング回路により直接駆
動される電子スイッチとすることができる６誘導性負荷
に流れる電流がしゃ断されると、自己インダク゛タンス
により電圧ピークまたはオーバシュート・パルスが発生
し、特にこれら電圧ピーク又はパルスは導通状態時に電
子スイッチに流れる電流と逆方向に流れる電流、または
スイッチング終了後のしゃ断時に電子スイッチに印加さ
れる電圧と逆極性の電圧となる。これら電圧ピークは、
トランジスタを急激に破壊するようになる。これがため
、消散装置、好ましくはフライバック・ダイ−オードを
経てこれら電圧ピークを消散する。このフライバック・
ダイオードはバイポーラトランジスタのコレクタ・エミ
ッタ通路と電界効果トランジスタの主電流通路との直列
接続配置に並列に、スイッチングの終了後トランジスタ
のコレクタとエミッタとの間にトランジスタの非導通時
に印加される電圧をしゃ断状態に保持するような極性で
配置する。したがって、高い誘導性リアクタンスを有す
る負荷に印加する高電圧をスイッチングする回路配置で
は、このダイオードはしゃ断電圧を高く、シかも高いピ
ーク電流に耐えるように設計する必要”゛ある・斯る＃
″＜１−）＋１較“高価″６のとなる。
路は、負荷を流れる電流の通路に、例えばバイポーラト
ランジスタのコレクタエミッタ通路に直列に含まれるよ
うにしている。この電界効果トランジスタのゲート電極
には、制御回路により、負荷に流れる電流を制御するた
めの制御電圧を印加する。この制御回路は、電界効果ト
ランジスタのゲートに僅かな電流のみ供給する。これが
ためこの制御回路を論理スイッチング回路により直接駆
動される電子スイッチとすることができる６誘導性負荷
に流れる電流がしゃ断されると、自己インダク゛タンス
により電圧ピークまたはオーバシュート・パルスが発生
し、特にこれら電圧ピーク又はパルスは導通状態時に電
子スイッチに流れる電流と逆方向に流れる電流、または
スイッチング終了後のしゃ断時に電子スイッチに印加さ
れる電圧と逆極性の電圧となる。これら電圧ピークは、
トランジスタを急激に破壊するようになる。これがため
、消散装置、好ましくはフライバック・ダイ−オードを
経てこれら電圧ピークを消散する。このフライバック・
ダイオードはバイポーラトランジスタのコレクタ・エミ
ッタ通路と電界効果トランジスタの主電流通路との直列
接続配置に並列に、スイッチングの終了後トランジスタ
のコレクタとエミッタとの間にトランジスタの非導通時
に印加される電圧をしゃ断状態に保持するような極性で
配置する。したがって、高い誘導性リアクタンスを有す
る負荷に印加する高電圧をスイッチングする回路配置で
は、このダイオードはしゃ断電圧を高く、シかも高いピ
ーク電流に耐えるように設計する必要”゛ある・斯る＃
″＜１−）＋１較“高価″６のとなる。
本発明の目的は、別体の高価な消散装置を使用する必要
がなく、シかも電圧ピークかシのトランジスタの保護を
も充分に行い得る上述した回路配置を提供せんとするに
ある。
がなく、シかも電圧ピークかシのトランジスタの保護を
も充分に行い得る上述した回路配置を提供せんとするに
ある。
この目的を達成するため本発明において、前記電圧安定
化素子を消散装置として用いるようにしたことを特徴と
する。
化素子を消散装置として用いるようにしたことを特徴と
する。
これがため、本発明の回路配置においては、電圧安定化
素子は２種の機能を有する。すなわち、トランジスタの
ベースでスイッチング電圧を安定化する機能を有するだ
けでなく、特に）ランジスタがしゃ断状態に切り換わる
際に発生する電圧ピークまたはオーバーシュート・パル
スを消散する機能をも有する。この回路配置によりトラ
ンジスタの導通方向と逆方向の電流を電圧安定化素子及
びトランジスタのコレクタ・ベース通路を経て消散する
。したがって、トランジスタのコレクタ・エミッタ通路
に並列に設ける別体の消散装置、特にフライバック・ダ
イオードにより形成される消散装置は使用する必要が６
い。本発明回路配置の電圧安定化素子は電圧或いは電流
又はオーグーシュート・パルスに対しても考慮するよう
に設計する必要がある。しかし、電圧安定化素子とは別
に消散装置を設ける一合よりは簡単且つ廉価である。
素子は２種の機能を有する。すなわち、トランジスタの
ベースでスイッチング電圧を安定化する機能を有するだ
けでなく、特に）ランジスタがしゃ断状態に切り換わる
際に発生する電圧ピークまたはオーバーシュート・パル
スを消散する機能をも有する。この回路配置によりトラ
ンジスタの導通方向と逆方向の電流を電圧安定化素子及
びトランジスタのコレクタ・ベース通路を経て消散する
。したがって、トランジスタのコレクタ・エミッタ通路
に並列に設ける別体の消散装置、特にフライバック・ダ
イオードにより形成される消散装置は使用する必要が６
い。本発明回路配置の電圧安定化素子は電圧或いは電流
又はオーグーシュート・パルスに対しても考慮するよう
に設計する必要がある。しかし、電圧安定化素子とは別
に消散装置を設ける一合よりは簡単且つ廉価である。
本発明の単純な回路配置の他の実施例においては電圧安
定化素子はツェナーダイオードを具えるようにする。こ
のツェナーダイオードは、しゃ断方向の極性に接続され
てトランジスタのベース電圧を安定化し、且つ順方向に
導通した直後は、トランジスタのコレクタ・ベース通路
ト相俟って、トランジスタの導通方向と逆方向に発生す
る電圧ピーク又はオーバーシュート拳パルスを消散する
消散装置を構成する。そのためにはツェナーダイオード
を適宜設計して電圧ピーク又はオーパージ 、ニート・
パルスにより発生した電流の最大値分を順方向に導通し
得るようにする。
定化素子はツェナーダイオードを具えるようにする。こ
のツェナーダイオードは、しゃ断方向の極性に接続され
てトランジスタのベース電圧を安定化し、且つ順方向に
導通した直後は、トランジスタのコレクタ・ベース通路
ト相俟って、トランジスタの導通方向と逆方向に発生す
る電圧ピーク又はオーバーシュート拳パルスを消散する
消散装置を構成する。そのためにはツェナーダイオード
を適宜設計して電圧ピーク又はオーパージ 、ニート・
パルスにより発生した電流の最大値分を順方向に導通し
得るようにする。
さらに詳細に説明すると、フライバックダイオードのカ
ソードを（ｎｐｎ型）パイボーラトランジスタのベース
に接続すると共にアノードをエミッタに接続して、フラ
イバックダイオードをトランジスタのベース・エミッタ
通路に並列配置して、誘導性負荷（特に振動性回路）と
フライバック・ダイオードとに流れる電流をスイッチン
グ制御することは、「アイ・イー・イー・イー・ジエイ
・ソリッド ステート サーキュット（１，ＥＪ、Ｅ。
ソードを（ｎｐｎ型）パイボーラトランジスタのベース
に接続すると共にアノードをエミッタに接続して、フラ
イバックダイオードをトランジスタのベース・エミッタ
通路に並列配置して、誘導性負荷（特に振動性回路）と
フライバック・ダイオードとに流れる電流をスイッチン
グ制御することは、「アイ・イー・イー・イー・ジエイ
・ソリッド ステート サーキュット（１，ＥＪ、Ｅ。
Ｊ、 ５ｏｌｉｄ −５ｔａｔｅ ０ｉｒＯｕｉｔｌｉ
ｉ ） Ｊ 、第５ｏ−１６巻、第２号１．１９８１年
４月号、第６２〜６５頁から既、知である。このフライ
バック・ダイオード４＋ は、トランジスタがしゃ断状態に切り換わった後の誘導
性負荷に発生した負の半波中、リミッタを形成する。し
かし、この回路配置には、トランジスタのベースでの電
圧或いは回路配置の他の点で電圧を安定化するための電
圧安定化素子を設けなくともよい。
ｉ ） Ｊ 、第５ｏ−１６巻、第２号１．１９８１年
４月号、第６２〜６５頁から既、知である。このフライ
バック・ダイオード４＋ は、トランジスタがしゃ断状態に切り換わった後の誘導
性負荷に発生した負の半波中、リミッタを形成する。し
かし、この回路配置には、トランジスタのベースでの電
圧或いは回路配置の他の点で電圧を安定化するための電
圧安定化素子を設けなくともよい。
図面につき本発明の実施例を詳細に説明する。
第１図は本発明の回路配置の実施例を示す線図的回路図
である。この図において、バイポーラトランジスタ１の
コレクタを供給コイル２を経て直流電圧源の正端子８に
接続する。トランジスタ１のベースをスイッチング信号
を供給する入力端子４に接続し、このスイッチング信号
によりトランジスタは導通状態としゃ断状態とに交互に
切換る。
である。この図において、バイポーラトランジスタ１の
コレクタを供給コイル２を経て直流電圧源の正端子８に
接続する。トランジスタ１のベースをスイッチング信号
を供給する入力端子４に接続し、このスイッチング信号
によりトランジスタは導通状態としゃ断状態とに交互に
切換る。
さらに、入力端子４をツェナーダイオード５のカソード
及び直列抵抗６の一方の接続端子に接続する。ツェナー
ダイオードは電圧安定化素子を構成する。ツェナーダイ
オードのアノードを接地点に接続シ、この接地点には、
トランジスタ１のエミッタをもエミッタ抵抗８を経て接
続する。他方の端子が直流電圧供給源の正端子８に接続
された直列抵抗６と、入力端子４即ち九〜〜〜トランジ
スタ１のベースとに直流バイアス電圧の最大値を印加す
る。入力端子４を経て供給されたスイッチング信号はこ
のバイアス電圧に重畳される。
及び直列抵抗６の一方の接続端子に接続する。ツェナー
ダイオードは電圧安定化素子を構成する。ツェナーダイ
オードのアノードを接地点に接続シ、この接地点には、
トランジスタ１のエミッタをもエミッタ抵抗８を経て接
続する。他方の端子が直流電圧供給源の正端子８に接続
された直列抵抗６と、入力端子４即ち九〜〜〜トランジ
スタ１のベースとに直流バイアス電圧の最大値を印加す
る。入力端子４を経て供給されたスイッチング信号はこ
のバイアス電圧に重畳される。
トランジスタｌのコレクタ及びエミッタを誘導性リアク
タンスを有する負荷７の端子に夫々接続する。このこと
は第１図において、一方の部分をオーミック抵抗及び他
方の部分をインダクタのインピーダンス記号により示す
。負荷７には、直列コンデンサを具えることができ、こ
のコンデンサにより、直流電圧源の正端子から供給コイ
ル２を経て負荷７を通り大地に直流電流が流れるのを防
止する〇 供給コイル２及び負荷７のインダクタに電流が流れてエ
ネルギーが蓄えられるため、電圧ピークまたはオーバー
シュートパルスが発生し、これにより大地に対し負の電
圧がトランジスタ１のコレクタに発生する。斯る負の電
圧ピークは、さらに回路素子を追加することなく本発明
回路配置によりトランジスタ１のツェナーダイオード５
及びベース・コレクタ通路を経て消散させることができ
る。ツェナーダイオードは逆方向（極性に接続）される
と電圧安定化素子を構成すると共に１順方向く極性に接
続されると）ダイオードを構成する。
タンスを有する負荷７の端子に夫々接続する。このこと
は第１図において、一方の部分をオーミック抵抗及び他
方の部分をインダクタのインピーダンス記号により示す
。負荷７には、直列コンデンサを具えることができ、こ
のコンデンサにより、直流電圧源の正端子から供給コイ
ル２を経て負荷７を通り大地に直流電流が流れるのを防
止する〇 供給コイル２及び負荷７のインダクタに電流が流れてエ
ネルギーが蓄えられるため、電圧ピークまたはオーバー
シュートパルスが発生し、これにより大地に対し負の電
圧がトランジスタ１のコレクタに発生する。斯る負の電
圧ピークは、さらに回路素子を追加することなく本発明
回路配置によりトランジスタ１のツェナーダイオード５
及びベース・コレクタ通路を経て消散させることができ
る。ツェナーダイオードは逆方向（極性に接続）される
と電圧安定化素子を構成すると共に１順方向く極性に接
続されると）ダイオードを構成する。
これがため、回路配置の回路素子は損傷から保護される
。
。
第１図の負荷７を取り去った場合にもさらに簡単な回路
配置を得ることができる。この場合には供給コイル２が
誘導性リアクタンスを有する負荷インピーダンスとして
動作し、この誘導性リアクタンスによっても負電圧ピー
クまたはオーバシュートパルスが発生し得、これをツェ
ナーダイオード５及びトランジスタ１のコレクタ・ペー
ス通路を経て消散させる。
配置を得ることができる。この場合には供給コイル２が
誘導性リアクタンスを有する負荷インピーダンスとして
動作し、この誘導性リアクタンスによっても負電圧ピー
クまたはオーバシュートパルスが発生し得、これをツェ
ナーダイオード５及びトランジスタ１のコレクタ・ペー
ス通路を経て消散させる。
第２図は本発明の回路配置の他の実施例の詳細な回路歯
を示す。この回路配置においてはバイポーラトランジス
タ１のコレクタ・エミッタ通路を変圧器１０の１次巻線
１１、供給コイル２及びスイッチング素子１８の主電流
通路に直列接続する＠斯るスイッチング素子には、その
主電流通路がソース・ドレイン通路で構成される電界効
果トランジスタを使用するが、主電流通路がコレクタ・
エミッタ通路である第２バイポーラトランジスタを使用
することもできる。また、例えばサイリスタ等の他のス
イッチング素子も使用できる。
を示す。この回路配置においてはバイポーラトランジス
タ１のコレクタ・エミッタ通路を変圧器１０の１次巻線
１１、供給コイル２及びスイッチング素子１８の主電流
通路に直列接続する＠斯るスイッチング素子には、その
主電流通路がソース・ドレイン通路で構成される電界効
果トランジスタを使用するが、主電流通路がコレクタ・
エミッタ通路である第２バイポーラトランジスタを使用
することもできる。また、例えばサイリスタ等の他のス
イッチング素子も使用できる。
第２図に示す回路配置は、さらに第１ダイオード１４及
び抵抗１ｂの直列接続配置を有す′る。第１ダイオード
１４のアノードをバイポーラトランジスタｌのコレクタ
に接続し、第１ダイオード１４のカソードを抵抗１５を
経てバイポーラトランジスタ１のベースに接続する。さ
らに、第２ダイオード１６のアノードを変圧器１０の２
次巻線１２の第１端子に接続し、このダイオードのカソ
ードをコンデンサ１７の一方の端子及びツェナーダイオ
ード５のカソードと共にトランジスタ１のベースに接続
する。コンデンサ１７の他方の端子をツェナーダイオー
ド５のアノード及び変圧器１０の２次巻線１２の第２端
子と共に接地点（アース）に接続する。この例において
、負荷７は、負荷インダクタ１８、負荷コンデンサ１９
及び負荷抵抗２０の直列接続配置を具え、この直列接続
配置を並列コンデンサ２１に並列接続する。この並列接
続配置の第１端子を変圧器１０の１次巻線１１及び供給
コイル２の接続点に接続し、この並列接続配置の第２端
子をスイッチング素子１８の主電流通路のバイポーラト
ランジスタとは反対側の端部と相俟って接地点に接続す
る。供給コイル２の変圧器１０とは反対側の端子を直流
電圧源の正端子８に接続する。
び抵抗１ｂの直列接続配置を有す′る。第１ダイオード
１４のアノードをバイポーラトランジスタｌのコレクタ
に接続し、第１ダイオード１４のカソードを抵抗１５を
経てバイポーラトランジスタ１のベースに接続する。さ
らに、第２ダイオード１６のアノードを変圧器１０の２
次巻線１２の第１端子に接続し、このダイオードのカソ
ードをコンデンサ１７の一方の端子及びツェナーダイオ
ード５のカソードと共にトランジスタ１のベースに接続
する。コンデンサ１７の他方の端子をツェナーダイオー
ド５のアノード及び変圧器１０の２次巻線１２の第２端
子と共に接地点（アース）に接続する。この例において
、負荷７は、負荷インダクタ１８、負荷コンデンサ１９
及び負荷抵抗２０の直列接続配置を具え、この直列接続
配置を並列コンデンサ２１に並列接続する。この並列接
続配置の第１端子を変圧器１０の１次巻線１１及び供給
コイル２の接続点に接続し、この並列接続配置の第２端
子をスイッチング素子１８の主電流通路のバイポーラト
ランジスタとは反対側の端部と相俟って接地点に接続す
る。供給コイル２の変圧器１０とは反対側の端子を直流
電圧源の正端子８に接続する。
バイポーラトランジスタ１がしゃ断状態である場合には
、一方では直流電圧源の正端子８から供給コイル２を経
て負荷７に電流が流れ、他方では変圧器１０の１次巻線
１１、第１ダイオード１４及び抵抗１５を経てコンデン
サ１７に僅かな電流が流れ、この電流によって、コンデ
ンサをツェナーダイオード５により決まるバイポーラト
ランジスタ１のベースに対する最大バイアス電圧まで充
電する。この際スイッチング素子１３、例えば電界効果
トランジスタもしゃ断状態である。
、一方では直流電圧源の正端子８から供給コイル２を経
て負荷７に電流が流れ、他方では変圧器１０の１次巻線
１１、第１ダイオード１４及び抵抗１５を経てコンデン
サ１７に僅かな電流が流れ、この電流によって、コンデ
ンサをツェナーダイオード５により決まるバイポーラト
ランジスタ１のベースに対する最大バイアス電圧まで充
電する。この際スイッチング素子１３、例えば電界効果
トランジスタもしゃ断状態である。
バイポーラトランジスタ１のしゃ断状態を切換えるため
、制御信号を制御端子２２を経てスイッチング素子１８
に（本例ではこの制御端子２２を電界効果トランジスタ
のゲート電極に接続している）供給する。電界効果トラ
ンジスタ１８が導通状態になると共に、バイポーラトラ
ンジスタ１のエミッタの電圧は、ツェナーダイオード６
により決まるベースのバイアス電圧に対し、バイポーラ
トランジスタ１が導通状態に切換わる程度まで減少する
。次いでコンデンサ１７がバイポーラトランジスタ１の
ベース・エミッタ通路を経て電荷を急速に放電し、これ
によりスイッチングを促進する。バイボーラトランジス
タ１のコレクタ・エミッタ通路に流れる電流が増大する
ため、変圧器１０の２次巻線１２に電圧が発生し、この
電圧により更に発生した電流を第２ダイオード１６を経
てコンデンサ１７、従ってトランジスタ１のベースに供
給し、この供給した電流によってバイボーラトランジス
タ１の導通状態を維持する。
、制御信号を制御端子２２を経てスイッチング素子１８
に（本例ではこの制御端子２２を電界効果トランジスタ
のゲート電極に接続している）供給する。電界効果トラ
ンジスタ１８が導通状態になると共に、バイポーラトラ
ンジスタ１のエミッタの電圧は、ツェナーダイオード６
により決まるベースのバイアス電圧に対し、バイポーラ
トランジスタ１が導通状態に切換わる程度まで減少する
。次いでコンデンサ１７がバイポーラトランジスタ１の
ベース・エミッタ通路を経て電荷を急速に放電し、これ
によりスイッチングを促進する。バイボーラトランジス
タ１のコレクタ・エミッタ通路に流れる電流が増大する
ため、変圧器１０の２次巻線１２に電圧が発生し、この
電圧により更に発生した電流を第２ダイオード１６を経
てコンデンサ１７、従ってトランジスタ１のベースに供
給し、この供給した電流によってバイボーラトランジス
タ１の導通状態を維持する。
バイポーラトランジスタ１のコレクタ・エミッタ通路及
び供給コイル２を流れる電流は、制御端子２２に入力さ
れた制御信号により電界効果トランジスタ１８をしゃ断
状態に切換えるまで連続的に増加する。さらに、供給コ
イル２の自己インダクタンスのため、負荷７に電流が更
に流れ、且つ供給コイル２に蓄積されたエネルギーも負
荷７に供給される。これと同時にコンデンサ１７は１次
巻線１１と第１ダイオード１４及び抵抗１５とを経て電
荷を蓄積する過程を再び開始する。
び供給コイル２を流れる電流は、制御端子２２に入力さ
れた制御信号により電界効果トランジスタ１８をしゃ断
状態に切換えるまで連続的に増加する。さらに、供給コ
イル２の自己インダクタンスのため、負荷７に電流が更
に流れ、且つ供給コイル２に蓄積されたエネルギーも負
荷７に供給される。これと同時にコンデンサ１７は１次
巻線１１と第１ダイオード１４及び抵抗１５とを経て電
荷を蓄積する過程を再び開始する。
この回路配置において、負荷７は振動性回路を構成し、
この回路は供給コイル２からのエネルギーの供給により
附勢され振動する。変圧器１０及び供給コイル２に接続
された負荷の端子を接地点に対し負の電圧であると仮定
することができる。
この回路は供給コイル２からのエネルギーの供給により
附勢され振動する。変圧器１０及び供給コイル２に接続
された負荷の端子を接地点に対し負の電圧であると仮定
することができる。
本発明の回路配置のこの実施例において、これら負の電
圧ピーク或いはオーバーシュート・パルスを、ツェナー
ダイオード５及びバイポーラトランジスタ１のベース・
コレクタ通路（及び変圧器１０の１次巻線１１）を経て
消散させる。比較のため、フライパツクダイオード２８
を破線にて示す。このダイオードは第２図に示す回路配
置に生じた電圧ピーク或いはオーバーシュート・パルス
を消散するのに必要であったが、本発明の回路配置では
省略するため経済的である。
圧ピーク或いはオーバーシュート・パルスを、ツェナー
ダイオード５及びバイポーラトランジスタ１のベース・
コレクタ通路（及び変圧器１０の１次巻線１１）を経て
消散させる。比較のため、フライパツクダイオード２８
を破線にて示す。このダイオードは第２図に示す回路配
置に生じた電圧ピーク或いはオーバーシュート・パルス
を消散するのに必要であったが、本発明の回路配置では
省略するため経済的である。
第８図においては、第２図に示した部分と対応する部分
には同一記号を付す。本例では負荷として、管状の低圧
水銀蒸気放電灯２４（実際には約１５Ｗの電力を有する
もの）を使用する。この低圧水銀蒸気放電灯の端部に電
極２５及び２６を設け、動作時にこの両電極間で放電が
維持されるようにする。この水銀蒸気放電灯をこの回路
配置ではＤｏ／ＡＯ変換器として動作させる。この放電
灯が冷陰極で放電開始するのを防止するためにインダク
タ１８のほかにコンデンサ１９ａ、１９ｂ。
には同一記号を付す。本例では負荷として、管状の低圧
水銀蒸気放電灯２４（実際には約１５Ｗの電力を有する
もの）を使用する。この低圧水銀蒸気放電灯の端部に電
極２５及び２６を設け、動作時にこの両電極間で放電が
維持されるようにする。この水銀蒸気放電灯をこの回路
配置ではＤｏ／ＡＯ変換器として動作させる。この放電
灯が冷陰極で放電開始するのを防止するためにインダク
タ１８のほかにコンデンサ１９ａ、１９ｂ。
１９０及び１９ｄを直列接続配置する。放電灯の電極を
コンデンサ１９ｂの両端及びコンデンサ１９ｄの両端に
夫々並列に接続する。
コンデンサ１９ｂの両端及びコンデンサ１９ｄの両端に
夫々並列に接続する。
実際には第３図に示す回路素子は以下の表に示す、値を
とる。
とる。
」（
約４００ ｋＨ２である。
第１図は、本発明の回路配置の第１実施例を示す略回路
図、 第２図は、本発明の回路配置の第２実施例を示す回路図
、 第８図は、負荷に放電灯を用いた本発明の回路配置の回
路図である。 ｌ・・・バイポーラトランジスタ ２・・・供給コイル
８・・・正端子 ４・・・入力端子 ５・・・ツェナーダイオード ６・・・直列接続ダイオ
ード７・・・負荷 ８・・・エミッタ抵抗 ｌＯ・・・変圧器 １１・・・１次巻線１２・・・２次
巻線１８・・・スイッチング素子１４・・・第１ダイオ
ード １５・・・抵抗１６・・・第２ダイオード １７
・・・コンデンサ１８・・・負荷インダクタ １９・・
・負荷コンデンサ２０−・・負荷抵抗 ２１・・・並列
コンデンサ２２・・・制御端子 ２８・・・フライバッ
ク・ダイオ−、ド２４・・・水銀蒸気放電灯 ２５ 、
２６・・・電極特許出願人 エヌ・べ−・フィリップス
・フルーイランペン７アブリケン
図、 第２図は、本発明の回路配置の第２実施例を示す回路図
、 第８図は、負荷に放電灯を用いた本発明の回路配置の回
路図である。 ｌ・・・バイポーラトランジスタ ２・・・供給コイル
８・・・正端子 ４・・・入力端子 ５・・・ツェナーダイオード ６・・・直列接続ダイオ
ード７・・・負荷 ８・・・エミッタ抵抗 ｌＯ・・・変圧器 １１・・・１次巻線１２・・・２次
巻線１８・・・スイッチング素子１４・・・第１ダイオ
ード １５・・・抵抗１６・・・第２ダイオード １７
・・・コンデンサ１８・・・負荷インダクタ １９・・
・負荷コンデンサ２０−・・負荷抵抗 ２１・・・並列
コンデンサ２２・・・制御端子 ２８・・・フライバッ
ク・ダイオ−、ド２４・・・水銀蒸気放電灯 ２５ 、
２６・・・電極特許出願人 エヌ・べ−・フィリップス
・フルーイランペン７アブリケン
Claims (1)
- 【特許請求の範囲】 ｔ゛ 少なくとも１個のトランジスタを含む誘導性リア
クタンスを具え、前記トランジスタは、そのコレクタ・
エミッタ通路を経て負荷に流入する電流をスイッチング
制御し、そのペースを、これに印加される電圧の値を安
定化する電圧安定化素子を経てエミッタに接続し、さら
に、前記トランジスタの非導通状態時に誘導性リアクタ
ンスにより生ずる電流または電圧を消散する消散装置を
具える負荷に流れる電流をスイッチング制御するスイッ
チング回路配置において、前記電圧安定化素子を消散装
置として用いるようにしたことを特徴とするスイッチン
グ回路配置。 ｉ 前記電圧安定化素子はツェナーダイオードを具える
ようにしたことを特徴とする特許請求の範囲第１項記載
のスイッチング回路配置。 ＆ 前記負荷を放電灯とすることを特徴とする特許請求
の範囲第１項または第２項に記載の１スイッチング回路
配置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE3409423.7 | 1984-03-15 | ||
| DE19843409423 DE3409423A1 (de) | 1984-03-15 | 1984-03-15 | Schaltungsanordnung zum schalten des stromes in einer induktiven last |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60236498A true JPS60236498A (ja) | 1985-11-25 |
Family
ID=6230519
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60052133A Pending JPS60236498A (ja) | 1984-03-15 | 1985-03-15 | スイツチング回路配置 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US4695770A (ja) |
| EP (1) | EP0155059A3 (ja) |
| JP (1) | JPS60236498A (ja) |
| DE (1) | DE3409423A1 (ja) |
Families Citing this family (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4894587A (en) * | 1984-08-17 | 1990-01-16 | Lutron Electronics Co., Inc. | High frequency gas discharge lamp dimming ballast |
| JPH01133414A (ja) * | 1987-11-18 | 1989-05-25 | Mitsubishi Electric Corp | カスコードＢｉＭＯＳ駆動回路 |
| US5001373A (en) * | 1990-01-09 | 1991-03-19 | Ford Motor Company | Active clamp circuit with immunity to zener diode microplasmic noise |
| CN1155299C (zh) * | 1996-09-05 | 2004-06-23 | 皇家菲利浦电子有限公司 | 电路装置 |
| EP1455453B1 (en) * | 2003-03-05 | 2007-09-05 | STMicroelectronics S.r.l. | Driving circuit for a control terminal of a bipolar transistor in emitter-switching configuration having a resonant load |
| EP1455452B1 (en) * | 2003-03-05 | 2007-05-09 | STMicroelectronics S.r.l. | Driving circuit for a control terminal of a bipolar transistor in an emitter-switching configuration and corresponding driving method |
| DE602004013718D1 (de) * | 2004-03-31 | 2008-06-26 | St Microelectronics Srl | Emitterschaltungssteuerschaltung zur Reglung der Speicherzeit |
| US8189309B2 (en) | 2009-07-17 | 2012-05-29 | Texas Instruments Incorporated | Clamp for controlling current discharge |
| WO2011140326A2 (en) * | 2010-05-07 | 2011-11-10 | Aclara Power-Line Systems Inc. | Switched-load resonating transmitter for passband power line communication |
| DE102010038623A1 (de) * | 2010-07-29 | 2012-02-02 | Robert Bosch Gmbh | Schaltungsanordnung und Verfahren zur Begrenzung von Stromstärke und/oder Flankensteilheit elektrischer Signale |
| FR2988931B1 (fr) * | 2012-03-30 | 2015-10-16 | Schneider Toshiba Inverter | Dispositif de commande employe dans un systeme d'alimentation electrique a decoupage |
| US10605464B2 (en) | 2012-10-15 | 2020-03-31 | Whirlpool Corporation | Induction cooktop |
| ITTO20120896A1 (it) | 2012-10-15 | 2014-04-16 | Indesit Co Spa | Piano cottura a induzione |
| EP3432682A1 (en) | 2017-07-18 | 2019-01-23 | Whirlpool Corporation | Method for operating an induction cooking hob and cooking hob using such method |
| US10993292B2 (en) | 2017-10-23 | 2021-04-27 | Whirlpool Corporation | System and method for tuning an induction circuit |
| US11140751B2 (en) | 2018-04-23 | 2021-10-05 | Whirlpool Corporation | System and method for controlling quasi-resonant induction heating devices |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3249808A (en) * | 1961-09-21 | 1966-05-03 | Gen Motors Corp | Ignition system |
| US3641407A (en) * | 1970-10-26 | 1972-02-08 | Teletype Corp | Inductor surge protection for transistors |
| GB1456017A (en) * | 1972-11-16 | 1976-11-17 | Weir Electronics Ltd | Electrical power supplies |
| US4005335A (en) * | 1975-07-15 | 1977-01-25 | Iota Engineering Inc. | High frequency power source for fluorescent lamps and the like |
| FR2352448A1 (fr) * | 1976-05-21 | 1977-12-16 | Ibm France | Amplificateur d'alimentation d'une charge inductive |
| US4360744A (en) * | 1979-06-01 | 1982-11-23 | Taylor Brian E | Semiconductor switching circuits |
| US4441053A (en) * | 1981-11-27 | 1984-04-03 | Data-Design Laboratories | Switched mode electrode ballast |
| US4385262A (en) * | 1981-11-30 | 1983-05-24 | International Business Machines Corporation | Method and apparatus for variable current control of a negative resistance device such as a fluorescent lamp |
| US4547686A (en) * | 1983-09-30 | 1985-10-15 | The United States Of America As Represented By The Administrator Of The National Aeronautics And Space Administration | Hybrid power semiconductor switch |
-
1984
- 1984-03-15 DE DE19843409423 patent/DE3409423A1/de not_active Withdrawn
-
1985
- 1985-03-07 US US06/709,014 patent/US4695770A/en not_active Expired - Fee Related
- 1985-03-11 EP EP85200352A patent/EP0155059A3/de not_active Ceased
- 1985-03-15 JP JP60052133A patent/JPS60236498A/ja active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| EP0155059A3 (de) | 1987-10-28 |
| US4695770A (en) | 1987-09-22 |
| EP0155059A2 (de) | 1985-09-18 |
| DE3409423A1 (de) | 1985-09-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS60236498A (ja) | スイツチング回路配置 | |
| US4356416A (en) | Voltage controlled non-saturating semiconductor switch and voltage converter circuit employing same | |
| US6628532B1 (en) | Drive circuit for a voltage-controlled switch | |
| JPS5951176B2 (ja) | 切換え回路 | |
| JP2000333442A (ja) | 安定化ゲートドライバ | |
| US4564769A (en) | Saturation control of a switching transistor | |
| CN113437858A (zh) | 智能功率模块驱动电路、智能功率模块及家电设备 | |
| US6683777B2 (en) | Semiconductor protective control unit for controlling output transistors connected to inductive load | |
| US6377107B1 (en) | Fast turn-off circuit arrangement | |
| CN216016708U (zh) | 智能功率模块驱动电路、智能功率模块及家电设备 | |
| TW591881B (en) | Motor driving device | |
| JP2000341848A (ja) | 逆極性入力保護装置 | |
| US4100595A (en) | Circuit for the production of an output voltage depending on an input direct voltage and a given desired voltage | |
| US4233529A (en) | Transistors power stages | |
| JPH01268451A (ja) | 半導体素子の過電圧抑制回路 | |
| JP2870945B2 (ja) | 誘導加熱調理器 | |
| KR0149668B1 (ko) | 유도성 부하 구동회로 및 그 방법 | |
| US4818953A (en) | Oscillator improvement | |
| JP2002530823A (ja) | 接続された負荷を保護するための電力モジュレータにおける保護システム | |
| JP2003348817A (ja) | ゲート駆動回路 | |
| JPH07111446A (ja) | 電圧駆動型半導体素子のゲート駆動装置 | |
| JP3172261B2 (ja) | パワーｍｏｓｆｅｔを用いたスイッチング回路 | |
| US6166893A (en) | Semiconductor load driver circuit and method therefor | |
| JP3333643B2 (ja) | １方向性絶縁型スイッチング回路と双方向性絶縁型スイッチング回路 | |
| EP1465342A1 (en) | Multichannel electronic ignition device with high voltage controller |