JPS6135616A - 電界効果トランジスタ駆動回路 - Google Patents
電界効果トランジスタ駆動回路Info
- Publication number
- JPS6135616A JPS6135616A JP15699484A JP15699484A JPS6135616A JP S6135616 A JPS6135616 A JP S6135616A JP 15699484 A JP15699484 A JP 15699484A JP 15699484 A JP15699484 A JP 15699484A JP S6135616 A JPS6135616 A JP S6135616A
- Authority
- JP
- Japan
- Prior art keywords
- effect transistor
- field effect
- switch element
- transformer
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
- H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
- H03K17/689—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors with galvanic isolation between the control circuit and the output circuit
- H03K17/691—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors with galvanic isolation between the control circuit and the output circuit using transformer coupling
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Electronic Switches (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、ＭＯＳ（Ｍｅｔａｌ −０ｘｉｄｅ −Ｓｅ
ｍｉｃｏｎｄｕｃｔａｒ）型の電界効果トランジスタを
駆動する回路、特に、信号源側と電界効果トランジスタ
のゲート駆動回路とが変圧器によって絶縁されている場
合１に好適な電界効果トランジスタ駆動回路に関する。
ｍｉｃｏｎｄｕｃｔａｒ）型の電界効果トランジスタを
駆動する回路、特に、信号源側と電界効果トランジスタ
のゲート駆動回路とが変圧器によって絶縁されている場
合１に好適な電界効果トランジスタ駆動回路に関する。
従来技術とその問題点
従来、スイッチング電源においては、変換用変圧器に接
続されるメインのスイッチ素子として、バイポーラ型パ
ワートランジスタを使用したものが一般的であったが、
最近、バイポーラ型トランジスタに代えて、ＭＯ９型電
界効果トランジスタをスイッチ素子として使用したスイ
ッチング電源が注目されている。電界効果トランジスタ
を使用したスイッチング電源は、バイポーラ型トランジ
スタを使用した場合に比較して、スイッチングの高速化
、小型化及び高効率化の点で優れているからである。
続されるメインのスイッチ素子として、バイポーラ型パ
ワートランジスタを使用したものが一般的であったが、
最近、バイポーラ型トランジスタに代えて、ＭＯ９型電
界効果トランジスタをスイッチ素子として使用したスイ
ッチング電源が注目されている。電界効果トランジスタ
を使用したスイッチング電源は、バイポーラ型トランジ
スタを使用した場合に比較して、スイッチングの高速化
、小型化及び高効率化の点で優れているからである。
ところが、バイポーラ型トランジスタが電流駆動方式と
なるのに対し、電界効果トランジスタはゲート、ソース
間の入力容量Ｃ４ｎが非常に高く、木質的に電圧駆動方
式となるため、バイポーラ型トランジスタの回路技術な
単に転用しただけでは、効率が高く、しかも軽量、小型
で誤動作を生じない高信頼度のスイッチング電源を実現
することができない。
なるのに対し、電界効果トランジスタはゲート、ソース
間の入力容量Ｃ４ｎが非常に高く、木質的に電圧駆動方
式となるため、バイポーラ型トランジスタの回路技術な
単に転用しただけでは、効率が高く、しかも軽量、小型
で誤動作を生じない高信頼度のスイッチング電源を実現
することができない。
例えばバイポーラトランジスタにおける回路技術を転用
した電界効果トランジスタ駆動回路としそ、第４図に示
すように、信号源ｌ側と電界効果トランジスタＱ１のゲ
ートＧとの間に絶縁用の変圧器Ｔ１を挿入し、この変圧
器Ｔ１の入力巻線Ｎ１に信号源ｌからの駆動パルスによ
ってオン、オフされるスイッチ素子Ｑ２を直列に接続し
、更に出力巻線Ｎ２から電界効果トランジスタＱ１のゲ
ートＧに至る回路にダイオードＤ１と抵抗Ｒ１の並列接
続回路を直列に挿入する回路が知られている。ダイオー
ドＤｚは変圧器Ｔ１に生じるフライバック電圧に対して
順方向となるように接続するｅＲ２は抵抗、ＲＬは負荷
、Ｖｄは直流電源、Ｄはドレイン、Ｓはソース、Ｃｉｎ
はゲート、ソース間の入力容量である。
した電界効果トランジスタ駆動回路としそ、第４図に示
すように、信号源ｌ側と電界効果トランジスタＱ１のゲ
ートＧとの間に絶縁用の変圧器Ｔ１を挿入し、この変圧
器Ｔ１の入力巻線Ｎ１に信号源ｌからの駆動パルスによ
ってオン、オフされるスイッチ素子Ｑ２を直列に接続し
、更に出力巻線Ｎ２から電界効果トランジスタＱ１のゲ
ートＧに至る回路にダイオードＤ１と抵抗Ｒ１の並列接
続回路を直列に挿入する回路が知られている。ダイオー
ドＤｚは変圧器Ｔ１に生じるフライバック電圧に対して
順方向となるように接続するｅＲ２は抵抗、ＲＬは負荷
、Ｖｄは直流電源、Ｄはドレイン、Ｓはソース、Ｃｉｎ
はゲート、ソース間の入力容量である。
上記の回路においては、信号源１からの駆動パルスによ
りスイッチ素子Ｑ２がオンになり、その時に絶縫変圧器
Ｔ１の出力巻線Ｎ２に生じる電圧によって、電界効果ト
ランジスタＱｚのゲー）Ｇが抵抗Ｒｚを通して駆動され
、電界効果トランジスタＱ１がオンになる０次にスイッ
チ素子Ｑ２がオフになると、その時に出力巻線Ｎ２に生
じるフライバック電圧がダイオードＤ１を通して電界効
果トランジスタＱ１のゲートに逆極性に印加され、これ
によってゲート、ソース間の入力容量Ｃｊｎに蓄積され
た電荷が放電され、電界効果トランジスタＱｚがオフに
なる。
りスイッチ素子Ｑ２がオンになり、その時に絶縫変圧器
Ｔ１の出力巻線Ｎ２に生じる電圧によって、電界効果ト
ランジスタＱｚのゲー）Ｇが抵抗Ｒｚを通して駆動され
、電界効果トランジスタＱ１がオンになる０次にスイッ
チ素子Ｑ２がオフになると、その時に出力巻線Ｎ２に生
じるフライバック電圧がダイオードＤ１を通して電界効
果トランジスタＱ１のゲートに逆極性に印加され、これ
によってゲート、ソース間の入力容量Ｃｊｎに蓄積され
た電荷が放電され、電界効果トランジスタＱｚがオフに
なる。
また１、別の従来例として、第５図に示す回路も知られ
ている。この第５図に示す従来例では、変圧器Ｔ１の出
力巻線Ｎ２の両端間に、抵抗Ｒ３とダイオードＤ２の直
列回路を接続しである。ダイオードＤ２は変圧器Ｔｌの
出力巻線Ｎ２に生じるフライバック電圧に対して順方向
となるように接続されている。Ｒａは抵抗である。
ている。この第５図に示す従来例では、変圧器Ｔ１の出
力巻線Ｎ２の両端間に、抵抗Ｒ３とダイオードＤ２の直
列回路を接続しである。ダイオードＤ２は変圧器Ｔｌの
出力巻線Ｎ２に生じるフライバック電圧に対して順方向
となるように接続されている。Ｒａは抵抗である。
この第５図に示す従来例の場合は、スイッチ素子Ｑ２が
オフにな９たときに変圧器Ｔｌの出力巻線Ｎ２に生じる
フライバック電圧によってゲート、ソース間の入力容量
Ｃｉｎの蓄積電荷を放電させる。なお、スイッチ素子Ｑ
２がオンになったときの動作は第４図の場合と同様であ
る。
オフにな９たときに変圧器Ｔｌの出力巻線Ｎ２に生じる
フライバック電圧によってゲート、ソース間の入力容量
Ｃｉｎの蓄積電荷を放電させる。なお、スイッチ素子Ｑ
２がオンになったときの動作は第４図の場合と同様であ
る。
ところが、電界効果トランジスタＱ１はゲート、ソース
間の入力容量Ｃｉｎが非常に高いため、上述した何れの
従来例においても、次のような問題を生じる。
間の入力容量Ｃｉｎが非常に高いため、上述した何れの
従来例においても、次のような問題を生じる。
（イ）大容量の入力容量Ｃｉｎに蓄積された電荷を変圧
器Ｔ１の巻線Ｎ２を通して引抜く回路作用となるため、
パルス幅が狭くなるほど、電界効果トランジスタＱ１の
′ドレイン電流Ｉｄｇのオフが遅くなる。この結果、効
率が低下し、ヒートシンクあ大型化、コストアップ等を
招く。
器Ｔ１の巻線Ｎ２を通して引抜く回路作用となるため、
パルス幅が狭くなるほど、電界効果トランジスタＱ１の
′ドレイン電流Ｉｄｇのオフが遅くなる。この結果、効
率が低下し、ヒートシンクあ大型化、コストアップ等を
招く。
（ロ）入力容量Ｃ４ｎに蓄積された電荷を変圧器Ｔｌの
巻線Ｎ２を通して引抜くため、そのり−ケージインダク
タンス分の影響等により、スイッチング素子Ｑ２に印加
される電圧ｖＣｅが振動する。この電圧振動分は巻線Ｎ
１側から巻線Ｎ２偏に伝送され、電界効果トランジスタ
Ｑ１を電圧駆動する。この結果、電界効果トランジスタ
Ｑ１のスイッチング動作が異常発振動作をするようにな
ってしまう、電界効果トランジスタＱ１の異常発振は、
損失の増大、スイッチング電源における直流出力のりプ
ルの増大等の問題を生じる。
巻線Ｎ２を通して引抜くため、そのり−ケージインダク
タンス分の影響等により、スイッチング素子Ｑ２に印加
される電圧ｖＣｅが振動する。この電圧振動分は巻線Ｎ
１側から巻線Ｎ２偏に伝送され、電界効果トランジスタ
Ｑ１を電圧駆動する。この結果、電界効果トランジスタ
Ｑ１のスイッチング動作が異常発振動作をするようにな
ってしまう、電界効果トランジスタＱ１の異常発振は、
損失の増大、スイッチング電源における直流出力のりプ
ルの増大等の問題を生じる。
本発明の目的
本発明は上述する従来からの問題点を解決し。
高効率、軽量、小型で誤動作を生じない高信頼度かつ高
性能の電界効果トランジスタ駆動回路を提供することを
目的とする。
性能の電界効果トランジスタ駆動回路を提供することを
目的とする。
本発明の構成
上記目的を達成するため１本発明は、信号源側と電界効
果トランジスタのゲート駆動回路との間に変圧器を挿入
した電界効果トランジスタ駆動回路において、前記電界
効果トランジスタのゲートとソースとの間に接続された
三端子スイッチ素子と、前記変圧器に生じるフライバッ
クエネルギーを利用して前記三端子スイッチ素子を導通
させる回路とを備え、前記三端子スイッチ素子の導通に
より前記電界効果トランジスタの入力容量に蓄積された
電荷を放電させることを特徴とする。
果トランジスタのゲート駆動回路との間に変圧器を挿入
した電界効果トランジスタ駆動回路において、前記電界
効果トランジスタのゲートとソースとの間に接続された
三端子スイッチ素子と、前記変圧器に生じるフライバッ
クエネルギーを利用して前記三端子スイッチ素子を導通
させる回路とを備え、前記三端子スイッチ素子の導通に
より前記電界効果トランジスタの入力容量に蓄積された
電荷を放電させることを特徴とする。
実施例
第１図は本発明に係る電界効果トランジスタ駆動回路の
電気回路接続図である０図において、第４図及び第５図
と同一の参照符号は同一性ある構成部分を示している。
電気回路接続図である０図において、第４図及び第５図
と同一の参照符号は同一性ある構成部分を示している。
Ｑ３は電界効果トランジスタＱ１のゲートＧとソースＳ
との間に接続された三端子スイッチ素子である。この実
施例では、三端子スイッチ素子Ｑ８はＰＮＰ型トランジ
スタを使用し、そのエミッタ、コレクタを電界効果トラ
ンジスタＱｚのゲートＧとソースＳとの間に接続しであ
る。
との間に接続された三端子スイッチ素子である。この実
施例では、三端子スイッチ素子Ｑ８はＰＮＰ型トランジ
スタを使用し、そのエミッタ、コレクタを電界効果トラ
ンジスタＱｚのゲートＧとソースＳとの間に接続しであ
る。
２は変圧器Ｔ１に生じるフライバックエネルギーを利用
して三端子スイッチ素子Ｑ３を導通させる回路である。
して三端子スイッチ素子Ｑ３を導通させる回路である。
この実施例では１回路２は、三端子スイッチ素子Ｑ３の
接続位置よりは変圧器Ｔ１側の位置で、フライバック電
圧に対して逆極性となるように、変圧器Ｔ１の巻線Ｎ２
の一端と前記電界効果トランジスタＱ１のゲートとの間
に、ダイオードＤ８を直列に接続すると共に、このダイ
オードＤ３の端子（イ）、（ロ）から三端子スイッチ素
子Ｑ３のベースに対して、三端子スイッチ素子Ｑ８のた
めのバイアス回路３を形成しである。
接続位置よりは変圧器Ｔ１側の位置で、フライバック電
圧に対して逆極性となるように、変圧器Ｔ１の巻線Ｎ２
の一端と前記電界効果トランジスタＱ１のゲートとの間
に、ダイオードＤ８を直列に接続すると共に、このダイ
オードＤ３の端子（イ）、（ロ）から三端子スイッチ素
子Ｑ３のベースに対して、三端子スイッチ素子Ｑ８のた
めのバイアス回路３を形成しである。
バイアス回路３は、ダイオードＤ３の端子（ロ）から三
端子スイッチ素子Ｑ８のベースに抵抗Ｒ５を接続すると
共に、ダイオードＤ８の端子（イ）と三端子スイッチ素
子Ｑ８のベースとの間に、ダイオードＤ４及び抵抗Ｒ４
を接続しである。Ｄ５はスイッチングスピードを向上さ
せるために接続されたベーカクランプ用のダイオード。
端子スイッチ素子Ｑ８のベースに抵抗Ｒ５を接続すると
共に、ダイオードＤ８の端子（イ）と三端子スイッチ素
子Ｑ８のベースとの間に、ダイオードＤ４及び抵抗Ｒ４
を接続しである。Ｄ５はスイッチングスピードを向上さ
せるために接続されたベーカクランプ用のダイオード。
Ｒ６は名イツチングスピード調整用の抵抗である。
次に第２図の波形図を参照して上記実施例の回路作用を
説明する。信号源ｌからの駆動パルスによりスイッチ素
子Ｑ２がｔｏ時にオンになると、そのとき変圧器Ｔ１の
出力巻線Ｎ２に生じる電圧Ｅｘが、ダイオードＤ３を通
して電界効果トランジスタＱ１のゲートＧとソースＳと
の間に印加される。この結果、第２図（Ｃ）に示すよう
なゲート電流Ｉｇａが流れて入力容量Ｃ４ｎが充電され
、電界効果トランジスタＱｌがオンになる。
説明する。信号源ｌからの駆動パルスによりスイッチ素
子Ｑ２がｔｏ時にオンになると、そのとき変圧器Ｔ１の
出力巻線Ｎ２に生じる電圧Ｅｘが、ダイオードＤ３を通
して電界効果トランジスタＱ１のゲートＧとソースＳと
の間に印加される。この結果、第２図（Ｃ）に示すよう
なゲート電流Ｉｇａが流れて入力容量Ｃ４ｎが充電され
、電界効果トランジスタＱｌがオンになる。
次にスイッチ素子Ｑ２がｔ１時にオフになると、変圧器
Ｔ１の各巻線Ｎ１、Ｎ２にフライバック電圧が発生する
。出力巻線Ｎ２に生じたフライバック電圧は、巻線Ｎ２
の両端間に接続された抵ａＲａ及びダイオードＤ２によ
る放電作用を受けるから、ダイオードＤ８の端子（イ）
側で見たフライバック電圧Ｅ２は、第２図（ａ）に示す
ようになる。
Ｔ１の各巻線Ｎ１、Ｎ２にフライバック電圧が発生する
。出力巻線Ｎ２に生じたフライバック電圧は、巻線Ｎ２
の両端間に接続された抵ａＲａ及びダイオードＤ２によ
る放電作用を受けるから、ダイオードＤ８の端子（イ）
側で見たフライバック電圧Ｅ２は、第２図（ａ）に示す
ようになる。
一方、ダイオードＤａの端子（ロ）側は、入力容量Ｃｉ
ｎの充電電圧に依存する正電圧に保たれている。従って
、ダイオードＤ９の端子（イ）−（ロ）間には、端子（
ロ）側を正、端子（イ）側を負とする電位差が生じ、こ
の電位差によってバイアス回路３に電流が流れ、三端子
スイッチ素子Ｑ３が導通する。そして、三端子スイッチ
素子Ｑ３の導通に劣り、電界効果トランジスタＱｘのゲ
ートＧとソースＳの間が短絡され、入力容量Ｃｉｎに蓄
積された電荷が三端子スイッチ素子Ｑ８を通して放電さ
れる。
ｎの充電電圧に依存する正電圧に保たれている。従って
、ダイオードＤ９の端子（イ）−（ロ）間には、端子（
ロ）側を正、端子（イ）側を負とする電位差が生じ、こ
の電位差によってバイアス回路３に電流が流れ、三端子
スイッチ素子Ｑ３が導通する。そして、三端子スイッチ
素子Ｑ３の導通に劣り、電界効果トランジスタＱｘのゲ
ートＧとソースＳの間が短絡され、入力容量Ｃｉｎに蓄
積された電荷が三端子スイッチ素子Ｑ８を通して放電さ
れる。
上述のように、本発明においては、トランジスタ等で構
成される三端子スイッチ素子Ｑａを導通させて、入力容
量Ｃｉｎの蓄積電荷を放電させる構成であるから、電界
効果トランジスタＱｌのスイッチングスピードを、従来
より著しく高速化することができる。この実施例に示す
ように、ベーカクランプダイオードＤ５を付加した回路
構成では、スイッチングスピードを３０ｎｍ〜５０ｎｇ
と従来の１７５以下の時間に短縮することができた。
成される三端子スイッチ素子Ｑａを導通させて、入力容
量Ｃｉｎの蓄積電荷を放電させる構成であるから、電界
効果トランジスタＱｌのスイッチングスピードを、従来
より著しく高速化することができる。この実施例に示す
ように、ベーカクランプダイオードＤ５を付加した回路
構成では、スイッチングスピードを３０ｎｍ〜５０ｎｇ
と従来の１７５以下の時間に短縮することができた。
しかも、放電電流は専ら三端子スイッチ素子Ｑ３を通っ
て流れ、変圧器Ｔ１の巻線Ｎ２には流れないから、入力
容量Ｃｉｎの蓄積電荷の放電時に、変圧器Ｔ１の巻線Ｎ
１．Ｎ２の持つインダクタンスの影響を受けてスイッチ
ング素子Ｑ２の電圧Ｗｅｅが振動する等の問題を生じる
ことがない。
て流れ、変圧器Ｔ１の巻線Ｎ２には流れないから、入力
容量Ｃｉｎの蓄積電荷の放電時に、変圧器Ｔ１の巻線Ｎ
１．Ｎ２の持つインダクタンスの影響を受けてスイッチ
ング素子Ｑ２の電圧Ｗｅｅが振動する等の問題を生じる
ことがない。
従って、電界効果トランジスタＱ１の異常発振動作を防
止し、異常発振動作に伴う損失の増大、スイッチン夛電
源における出力リプルの増大等の問題を解決することが
できる。
止し、異常発振動作に伴う損失の増大、スイッチン夛電
源における出力リプルの増大等の問題を解決することが
できる。
また、入力容量Ｃｉｎの蓄積電荷を放電する場合、変圧
器Ｔ１の巻線Ｎｘ、Ｎ２による影響がなくなるので、変
圧器Ｔ１の設計が容易になり、コストが安価になる０例
えば巻線Ｎ１、Ｎ２のり−ケージイングクタンスが大き
くとも特性に影響を及ぼさないし、またギャップなしコ
アを使用するととも可能になる。
器Ｔ１の巻線Ｎｘ、Ｎ２による影響がなくなるので、変
圧器Ｔ１の設計が容易になり、コストが安価になる０例
えば巻線Ｎ１、Ｎ２のり−ケージイングクタンスが大き
くとも特性に影響を及ぼさないし、またギャップなしコ
アを使用するととも可能になる。
第３図は本発明に係る電界効果トランジスタ駆動回路を
スイッチング電源に適用した具体的な回路図を示してい
る０図において、第１図と同一の参照符号は同一性ある
構成部分を示している。
スイッチング電源に適用した具体的な回路図を示してい
る０図において、第１図と同一の参照符号は同一性ある
構成部分を示している。
Ｔ２は変換用の変圧器、４は出力側に備えられた整流平
滑回路、５は例えばパルス幅制御回路等を含む制御回路
、６及び７は入力端子、８は出力端子である。
滑回路、５は例えばパルス幅制御回路等を含む制御回路
、６及び７は入力端子、８は出力端子である。
この実施例に示すスイッチング電源は、変圧器Ｔ２の巻
線Ｎ２１に直列に接続された電界効果トランジスタＱ１
のスイッチング作用により、入力端子６−７から変圧器
Ｔ２の巻線Ｎｚｘを通して与えられる直流入力Ｖｉａを
スイッチングし、そのスイッチング出力を変圧器Ｔ２の
巻線Ｎｕ側に取り出し、整流平滑回路４によって直流に
変換して出力端子８から負荷に直流電源を供給する。
線Ｎ２１に直列に接続された電界効果トランジスタＱ１
のスイッチング作用により、入力端子６−７から変圧器
Ｔ２の巻線Ｎｚｘを通して与えられる直流入力Ｖｉａを
スイッチングし、そのスイッチング出力を変圧器Ｔ２の
巻線Ｎｕ側に取り出し、整流平滑回路４によって直流に
変換して出力端子８から負荷に直流電源を供給する。
直流出力の一部は制御回路５に入力され、制御回路５で
は直流出力が一定となるように、または過電流もしくは
過電圧とならないように、スイッチ素子Ｑ２に供給され
る制御信号のパルス幅を制御する。スイッチ素子Ｑ２の
オン、オフに伴う駆動回路の回路動作は第ｔｒＩ４で示
したと同様であるので、説明は省略する。
は直流出力が一定となるように、または過電流もしくは
過電圧とならないように、スイッチ素子Ｑ２に供給され
る制御信号のパルス幅を制御する。スイッチ素子Ｑ２の
オン、オフに伴う駆動回路の回路動作は第ｔｒＩ４で示
したと同様であるので、説明は省略する。
上述のように、メインスイッチとして電界効果トランジ
スタＱ１を使用し、この電界効果トランジスタＱ１を本
発明に係る駆動回路によって駆動した場合は、第１図で
詳説した理由により、高効率、軽量、小型で誤動作を生
じない高信頼度かつ高性能のスイッチング電源を実現す
ることができる。
スタＱ１を使用し、この電界効果トランジスタＱ１を本
発明に係る駆動回路によって駆動した場合は、第１図で
詳説した理由により、高効率、軽量、小型で誤動作を生
じない高信頼度かつ高性能のスイッチング電源を実現す
ることができる。
本発明の効果
以上述べたように、本発明は、信号源側と電界効果トラ
ンジスタのゲート駆動回路との間に変圧器を挿入した電
界効果トランジスタ駆動回路において、前記電界効果ト
ランジスタのゲートとソースとの間に接続された三端子
スイッチ素子と、前記変圧器に生じるフライバックエネ
ルギーを利用して前記三端子スイッチ素子を導通させる
回路とを備え、前記三端子スイッチ素子の導通により前
記電界効果トランジスタの入力容量に蓄積された電荷を
放電させることを特徴とするから、高効率、軽量、小型
で誤動作を生じない高信頼度かつ高性能の電界効果トラ
ンジスタ駆動回路を提供することができる。
ンジスタのゲート駆動回路との間に変圧器を挿入した電
界効果トランジスタ駆動回路において、前記電界効果ト
ランジスタのゲートとソースとの間に接続された三端子
スイッチ素子と、前記変圧器に生じるフライバックエネ
ルギーを利用して前記三端子スイッチ素子を導通させる
回路とを備え、前記三端子スイッチ素子の導通により前
記電界効果トランジスタの入力容量に蓄積された電荷を
放電させることを特徴とするから、高効率、軽量、小型
で誤動作を生じない高信頼度かつ高性能の電界効果トラ
ンジスタ駆動回路を提供することができる。
第１図は本発明に係る電界効果トランジスタ駆動回路の
電気回路図、第２図はその動作鷺説明するための各部の
波形図、第３図は本発明に係る電界効果トランジスタ駆
動回路を適用したスイッチング電源の電気回路図、第４
図は従来の電界効果トランジスタ駆動回路の電気回路図
、第５図は同じく別の従来例における電気回路図である
。 ｌ・・・信号源 Ｑｌ・・・電界効果トランジスタ Ｑ８・・・三端子スイッチ素子 Ｔ１・・拳変圧器 Ｎｕ、Ｎ２・・・巻線Ｄ２〜Ｄ
５・・・ダイオード ＲａＮＲ６＠＠ｅ抵抗 第４図 第５図
電気回路図、第２図はその動作鷺説明するための各部の
波形図、第３図は本発明に係る電界効果トランジスタ駆
動回路を適用したスイッチング電源の電気回路図、第４
図は従来の電界効果トランジスタ駆動回路の電気回路図
、第５図は同じく別の従来例における電気回路図である
。 ｌ・・・信号源 Ｑｌ・・・電界効果トランジスタ Ｑ８・・・三端子スイッチ素子 Ｔ１・・拳変圧器 Ｎｕ、Ｎ２・・・巻線Ｄ２〜Ｄ
５・・・ダイオード ＲａＮＲ６＠＠ｅ抵抗 第４図 第５図
Claims (5)
- （１）信号源側と電界効果トランジスタのゲート駆動回
路との間に変圧器を挿入した電界効果トランジスタ駆動
回路において、前記電界効果トランジスタのゲートとソ
ースとの間に接続された三端子スイッチ素子と、前記変
圧器に生じるフライバックエネルギーを利用して前記三
端子スイッチ素子を導通させる回路とを備え、前記三端
子スイッチ素子の導通により前記電界効果トランジスタ
の入力容量に蓄積された電荷を放電させることを特徴と
する電界効果トランジスタ駆動回路。 - （２）前記回路は、前記電界効果トランジスタのゲート
に対する前記三端子スイッチ素子の接続位置よりは前記
変圧器側の位置で、フライバック電圧に対して逆極性と
なるように、前記変圧器の巻線の一端と前記電界効果ト
ランジスタのゲートとの間に直列に接続されたダイオー
ドと、このダイオードの両端から前記三端子スイッチ素
子の制御入力端子に対して形成されたバイアス回路とを
備えることを特徴とする特許請求の範囲第１項に記載の
電界効果トランジスタ駆動回路。 - （３）前記バイアス回路は、前記ダイオードと前記電界
効果トランジスタのゲートとの接続位置から前記三端子
スイッチ素子の制御入力端子に接続された抵抗回路と、
前記ダイオード及び前記変圧器の接続位置と前記三端子
スイッチ素子の制御入力端子との間に接続されたダイオ
ードとを含むことを特徴とする特許請求の範囲第２項に
記載の電界効果トランジスタ駆動回路。 - （４）前記三端子スイッチ素子はトランジスタで成るこ
とを特徴とする特許請求の範囲第１項、第２項または第
３項に記載の電界効果トランジスタ駆動回路。 - （５）前記三端子スイッチ素子を構成する前記トランジ
スタは、ベーカクランプ回路を有することを特徴とする
特許請求の範囲第４項に記載の電界効果トランジスタ駆
動回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15699484A JPS6135616A (ja) | 1984-07-27 | 1984-07-27 | 電界効果トランジスタ駆動回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15699484A JPS6135616A (ja) | 1984-07-27 | 1984-07-27 | 電界効果トランジスタ駆動回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6135616A true JPS6135616A (ja) | 1986-02-20 |
Family
ID=15639851
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15699484A Pending JPS6135616A (ja) | 1984-07-27 | 1984-07-27 | 電界効果トランジスタ駆動回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6135616A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05102819A (ja) * | 1991-10-07 | 1993-04-23 | Sansha Electric Mfg Co Ltd | 絶縁ゲート型半導体素子のドライブ回路 |
| WO1993012581A1 (en) * | 1991-12-11 | 1993-06-24 | Vlt Corporation | High efficiency floating gate driver circuit using leakage-inductance transformer |
| JPH08502515A (ja) * | 1992-10-27 | 1996-03-19 | ストール、リサーチ、エンド、ディベロプメント、コーポレーション | 抗炎症因子、単離法および使用 |
| US5548240A (en) * | 1992-11-03 | 1996-08-20 | Bayer; Erich | Circuit arrangement for driving a MOS field-effect transistor |
| JP2007006665A (ja) * | 2005-06-27 | 2007-01-11 | Densei Lambda Kk | スイッチング電源駆動用ドライブ回路 |
| EP2712082A1 (en) * | 2012-09-21 | 2014-03-26 | Ferroamp Elektronik AB | Power switch circuit with planar transformer drive |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57121323A (en) * | 1980-12-04 | 1982-07-28 | Siemens Ag | Power fet control circuit |
| JPS586440B2 (ja) * | 1975-09-02 | 1983-02-04 | 松下電器産業株式会社 | オンキヨウキキヨウシンドウバン |
| JPS59172A (ja) * | 1982-06-25 | 1984-01-05 | Ricoh Co Ltd | 現像装置 |
-
1984
- 1984-07-27 JP JP15699484A patent/JPS6135616A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS586440B2 (ja) * | 1975-09-02 | 1983-02-04 | 松下電器産業株式会社 | オンキヨウキキヨウシンドウバン |
| JPS57121323A (en) * | 1980-12-04 | 1982-07-28 | Siemens Ag | Power fet control circuit |
| JPS59172A (ja) * | 1982-06-25 | 1984-01-05 | Ricoh Co Ltd | 現像装置 |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05102819A (ja) * | 1991-10-07 | 1993-04-23 | Sansha Electric Mfg Co Ltd | 絶縁ゲート型半導体素子のドライブ回路 |
| WO1993012581A1 (en) * | 1991-12-11 | 1993-06-24 | Vlt Corporation | High efficiency floating gate driver circuit using leakage-inductance transformer |
| US6107860A (en) * | 1991-12-11 | 2000-08-22 | Vlt Corporation | High efficiency floating gate driver circuit using leakage-inductance transformer |
| JPH08502515A (ja) * | 1992-10-27 | 1996-03-19 | ストール、リサーチ、エンド、ディベロプメント、コーポレーション | 抗炎症因子、単離法および使用 |
| US5548240A (en) * | 1992-11-03 | 1996-08-20 | Bayer; Erich | Circuit arrangement for driving a MOS field-effect transistor |
| JP2007006665A (ja) * | 2005-06-27 | 2007-01-11 | Densei Lambda Kk | スイッチング電源駆動用ドライブ回路 |
| EP2712082A1 (en) * | 2012-09-21 | 2014-03-26 | Ferroamp Elektronik AB | Power switch circuit with planar transformer drive |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2758137B2 (ja) | パワーコンバータ | |
| JPH0357712B2 (ja) | ||
| JPS6135616A (ja) | 電界効果トランジスタ駆動回路 | |
| KR20050005772A (ko) | 전계효과 트랜지스터의 구동기 회로 | |
| US6657872B2 (en) | Voltage converter | |
| US6650558B1 (en) | Asymmetrical drive circuit for full-wave bridge | |
| JPS6322149B2 (ja) | ||
| JP4409076B2 (ja) | 多出力同期整流式スイッチング電源装置 | |
| JPH10337000A (ja) | ゲート駆動回路 | |
| JP2002111463A (ja) | Ｆｅｔの駆動回路およびスイッチング装置 | |
| JP4093014B2 (ja) | 半導体スイッチ素子の駆動回路およびそれを用いた半導体リレー | |
| JPH0412665A (ja) | スイッチング電源装置 | |
| JP2001196908A (ja) | 交流回路用半導体スイッチ回路 | |
| JP2666133B2 (ja) | 電力変換装置 | |
| JP4012646B2 (ja) | スイッチング回路 | |
| JPH0681500B2 (ja) | スイッチング回路 | |
| JP2977482B2 (ja) | 自励式ｄｃ−ｄｃコンバータ | |
| JPH0246117Y2 (ja) | ||
| JPH04588Y2 (ja) | ||
| KR100515139B1 (ko) | 사이리스터 스태킹 구조체 | |
| JPH0363312B2 (ja) | ||
| JPH0998569A (ja) | 同期整流回路 | |
| JPS6115523A (ja) | 突入電流抑制回路 | |
| JPS61230425A (ja) | Ｍｏｓ型ｆｅｔのゲ−トドライブ回路 | |
| JP2664295B2 (ja) | ゲートターンオフサイリスタのゲート回路 |