JPH055699Y2 - - Google Patents

Description

【考案の詳細な説明】 「産業上の利用分野」 本考案は自己保持を行うトランジスタスイツチ
回路に関するものである。

「従来の技術」 一般に、半導体スイツチ回路素子として知られ
ているSCRはゲート端子に＋のトリガ信号（ゲ
ート電流）を加えると、アノード端子からカソー
ド端子へ電流が流れてオン状態となり、オンの後
は、トリガ信号を遮断しても導通状態を続けると
いう、いわゆる自己保持を行う半導体スイツチ回
路としての動作をする。

「考案が解決しようとする問題点」 しかるに、SCRは、PNP型トランジスタと
NPN型トランジスタを直列に組合わせたような
構成である。そのため電力損失がトランジスタの
数倍と大きく、又、トリガ信号が入力してから動
作の立上りまでの応答が遅く、トリガ信号が入力
したら高速で立上ることが必要な回路には使用で
きないという問題があつた。

本考案は、電力損失がSCRに比し十分小さく、
しかもトリガ信号に対する動作の立上りの早い、
SCRに代るトランジスタスイツチ回路を得るこ
とを目的とする。

「問題点を解決するための手段」 本考案は、２つのトランジスタ１，２のベース
間に、可飽和変流器４の一方の巻線７，８を介在
し、かつ、前記２つのトランジスタ１，２の出力
電流検出のために、前記可飽和変流器４の他方の
巻線５，６を介在し、前記２つのトランジスタ
１，２の出力電流の供給端を相互に結合してアノ
ード端子３とし、前記２つのトランジスタ１，２
の出力電流の出力端をカソード端子９とし、前記
ベースに結合した一方の巻線７，８の中点に抵抗
１２を介在してゲート端子１１を設け、前記出力
電流を２つのトランジスタ１，２のベース側に帰
還するように前記カソード端子９と一方の巻線
７，８の中点にダイオード１２を介在したことを
特徴とするトランジスタスイツチ回路である。

「作用」 アノード端子３に正電圧、カソード端子９に０
電圧または負電圧を印加する。この状態では、ま
だ、２つのトランジスタ１，２はオンしない。

ここで、ゲート端子１１に、正の電圧のトリガ
信号を印加する。すると、２つのトランジスタ
１，２のベースに電流が流れ、さらにこれに伴い
コレクタ電流が流れる。コレクタ電流のアンバラ
ンスにより可飽和変流器４が励磁される。この変
流器４の誘起電流によつて一方のトランジスタ１
のベース電流が増加し、他方２は減少し、一方の
トランジスタ１が急激にオンする。このオンによ
り可飽和変流器４にさらに電流が流れ、磁気飽和
に達すると、一方のトランジスタ１はオフとな
る。すると、ベース領域に蓄積されていた蓄積電
荷が変流器４の一方の巻線７から他方の巻線８に
流れる。その電荷がなくなると、変流器４に、流
れていた電流を維持する方向に逆起電力が生じ、
これが他方のランジスタ２に加えられてオンす
る。

以上の動作は、ゲート端子１１のトリガ信号が
継続してあつても、また、途中でなくなつてもく
り返し、したがつて、トランジスタ１，２は交互
にオン、オフし発振を継続する。一方のトランジ
スタ１のオフと、他方のトランジスタ２のオン時
間が一時的に重なるので、アノード端子３とカソ
ード端子９間には、連続した直流電流が流れる。

「実施例」 以下、本考案の一実施例を図面に基づき説明す
る。

第１実施例を第１図により説明すると、１，２
はNPN型トランジスタで、これらのトランジス
タ１，２のコレクタはそれぞれ一点に会して接続
して、アノード端子３とし、エミツタはそれぞれ
可飽和変流器４の１次巻線５，６の両端に結合さ
れ、ベースはそれぞれ２次巻線７，８の両端に結
合される。前記１次巻線５，６の中点は、カソー
ド端子９とし、このカソード端子９は、ダイオー
ド１０を介して２次巻線７，８の中点に結合され
ている。また、この２次巻線７，８の中点は、抵
抗１２を介してゲート端子１１となる。

以上のような構成において、アノード端子３に
正電圧を印加し、カソード端子９に０または負電
圧を印加する。ゲート端子１１に正電圧が印加さ
れない限り、トランジスタ１，２はオフ状態であ
る。

ここで、第２図ａのように、t₀時にゲート端子
１１に正のトリガ電圧を印加すると、抵抗１２、
２次巻線７，８を通してトランジスタ１，２のベ
ースに電流が供給され、これに伴い、それぞれに
コレクタ電流が流れる。前記トランジスタ１，２
のベース電流に少しばらつきがあるので、このコ
レクタ電流にもアンバランスが生じ、このアンバ
ランスにより、可飽和変流器４が励磁され、いず
れか一方の２次巻線７，８に誘起電圧が発生す
る。例えば２次巻線７に誘起電圧が発生すると、
一方のトランジスタ１のベース電流が増加し、他
方は減少し、さらにこの正帰還によつて一方のト
ランジスタ１が急激に導通状態となる。

このトランジスタ１が導通したことにより、第
２図ｂのような１次巻線５に流れる電流IC₁によ
つて２次巻線７に電流が誘起され、この電流によ
つてトランジスタ１のベースに電流が供給され
る。この電流は２次巻線７からトランジスタ１の
ベース、エミツタに抜け、１次巻線５を通つてさ
らにダイオード１０を経て２次巻線７に戻る。

その後、変流器４の電流が次第に大きくなり、
磁気飽和に達すると、２次巻線７，８のインダク
タンスは急激に減少し、このうち一方の２次巻線
７の両端の誘起電圧は急激に低下し、トランジス
タ１のベース電圧はダイオード１０のカソード電
圧と同電位となり、また、トランジスタ１のベー
ス領域に蓄積されていた蓄積電荷は磁気飽和状態
にある変流器４の一方の２次巻線７を通つて他方
の２次巻線８へ流れる。このようにして、ベース
領域に蓄積されていた蓄積電荷がなくなると、一
方の２次巻線７に流れていた電流を維持する方向
に逆起電力が発生する。すると、トランジスタ２
のベースに正電圧が印加され、このトランジスタ
２が第２図ｃのように導通状態となる。つまり、
トランジスタ１がオフする直前にトランジスタ２
がオンする。なお、一方の２次巻線７から一方の
トランジスタ１のベース側への電流の方向が、他
方の２次巻線８から他方のトランジスタ２のベー
ス側へ変ると、それに伴い、ゲート端子１１から
のゲート電流はこの２次巻線８側へ流れるので、
ゲート端子１１からのトリガ信号が継続して供給
されていても特に問題ない。もちろん、トリガ信
号は、立上り時だけ作用するから、第２図のt₀に
印加し、t₁以前になくなつても、一旦立ち上がつ
た後は、トランジスタ１，２のオン、オフには関
係がなくなる。このトランジスタ２の導通後、ト
ランジスタ１はオフとなり、コレクタ、エミツタ
を流れる電流は急激に減少して、トランジスタ１
のベースが負電圧にバイアスされる。その後、再
び前記の動作をくり返し発振が継続する。したが
つて、アノード端子３からカソード端子９へは、
第２図ｄのように連続した直流電流が流れる。

第１図の第１実施例では変流器４の１次巻線
５，６をトランジスタ１，２のエミツタ側に結合
したが、第４図に示すように、コレクタ側に結合
してもよい。

以上のようにして、本考案のトランジスタスイ
ツチ回路は、トリガ信号が入力すると、SCRに
比し、充分早くオン動作を開始する。また、電力
消費もSCRに比し数分の１である。

なお、本考案のトランジスタスイツチ回路は、
オン動作の開始を問題としているもので、オフ動
作は、どのような方法で行つてもよいが、例えば
つぎの(1)〜(7)に示した方法がある。

(1) アノード端子(3)の電圧を遮断する。

(2) トランジスタ１，２のどちらか一方または両
方のベース電流を吸収する。具体的には、第３
図に示すように、トランジスタ１，２のベース
をターンオフ用ダイオード１３，１４を介して
ゲート端子１１に直接接続する。そして、第２
図ａのように、ゲート端子１１に負電圧を印加
する。すると、２次巻線７，８間の誘起電圧が
なくなり、回路はオフする。

(3) ダイオード１３，１４のうち、いずれか一方
のみを接続する構成であつてもよい。ただし、
ダイオードを有する側だけがベース電流を吸収
するので、タイミングによつては、やや時間的
遅れを生ずることがある。

(4) 第５図は第４図の実施例にターンオフ用ダイ
オード１３，１４を接続してオフする例を示し
ている。

(5) 第６図は、第１図の実施例において、制御端
子１５，１６を設けてオフする例を示してい
る。すなわち、前記変流器４にさらに制御巻線
１７を設け、この制御巻線１７の中点は他方の
制御端子１６に接合し、また、制御巻線１７の
両端はダイオード１８，１９を介してトランジ
スタ２０のコレクタに結合し、このトランジス
タ２０のベースを一方の制御端子１５に結合す
る。このように構成して制御端子１５，１６に
信号を送り、トランジスタ２０をオンして、制
御巻線１７の両端間を短絡する。すると、変流
器４に誘起電圧が生ぜず本考案回路はオフす
る。この第６図の例ではスイツチ回路と絶縁し
てオフの制御が可能である。また、第３図およ
び第５図の回路に比べて少ない電流でオフする
ことができる。

(6) 第７図は、第４図の実施例に制御端子１５，
１６を設けた場合を示している。この場合の作
用は第６図と同様である。

(7) つぎに、第８図は、第４図の実施例におい
て、制御巻線１７の両端をダイオード１８，１
９を介してゲート端子１１に結合し、かつ、制
御巻線１７の中点をカソード端子９に直接接続
した例である。このような構成において、ゲー
ト端子１１に正の電圧を印加すると、ターンオ
ンし、ゲート端子１１をアースに接続するかま
たは負の電圧を与えるとターンオフする。

「考案の効果」 本考案は上述のように構成したので、SCRに
比し、トリガ信号に対するオンの動作開始が充分
早く、また、電圧降下が小さいため電力損失は
SCRに比し半分以下で、さらにSCRのような放
熱処理を不要とするという効果を有する。

【図面の簡単な説明】

第１図は本考案によるトランジスタスイツチ回
路の第１実施例を示す電気回路図、第２図は動作
波形図、第３図、第４図、第５図、第６図、第７
図および第８図はそれぞれ本考案の他の実施例を
示す電気回路図である。 １，２，２０……トランジスタ、３……アノー
ド端子、４……可飽和変流器、５，６、……１次
巻線、７，８……２次巻線、９……カソード端
子、１０，１３，１４，１８，１９……ダイオー
ド、１１……ゲート端子、１２……抵抗、１５，
１６……制御端子、１７……制御巻線。

Claims (1)

1. 【実用新案登録請求の範囲】 (1) ２つのトランジスタ１，２のベース間に、可
   飽和変流器４の一方の巻線７，８を介在し、か
   つ、前記２つのトランジスタ１，２の出力電流
   検出のために、前記可飽和変流器４の他方の巻
   線５，６を介在し、前記２つのトランジスタ
   １，２の出力電流の供給端を相互に結合してア
   ノード端子３とし、前記２つのトランジスタ
   １，２の出力電流の出力端をカソード端子９と
   し、前記ベースに結合した一方の巻線７，８の
   中点に抵抗１２を介在してゲート端子１１を設
   け、前記出力電流を２つのトランジスタ１，２
   のベース側に帰還するように前記カソード端子
   ９と一方の巻線７，８の中点にダイオード１２
   を介在したことを特徴とするトランジスタスイ
   ツチ回路。 (2) トランジスタ１，２のエミツタ間に可飽和変
   流器４の１次巻線５，６を結合し、ベース間に
   ２次巻線７，８を結合し、これらの巻線５，６
   と７，８の中間点をダイオード１０を介して結
   合し、２次巻線７，８の中点に抵抗１２を介し
   てゲート端子１１を結合してなる実用新案登録
   請求の範囲第１項記載のトランジスタスイツチ
   回路。 (3) トランジスタ１，２のコレクタに可飽和変流
   器４の１次巻線５，６を結合し、ベース間に２
   次巻線７，８を結合し、エミツタと２次巻線
   ７，８の中間点をダイオード１０を介して結合
   し、２次巻線７，８の中点に抵抗１２を介して
   ゲート端子１１を結合してなる実用新案登録請
   求の範囲第１項記載のトランジスタスイツチ回
   路。