JPS6040217B2 - 半導体スイッチ素子の駆動回路 - Google Patents
半導体スイッチ素子の駆動回路Info
- Publication number
- JPS6040217B2 JPS6040217B2 JP55018815A JP1881580A JPS6040217B2 JP S6040217 B2 JPS6040217 B2 JP S6040217B2 JP 55018815 A JP55018815 A JP 55018815A JP 1881580 A JP1881580 A JP 1881580A JP S6040217 B2 JPS6040217 B2 JP S6040217B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- current
- winding
- semiconductor switch
- switch element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/04—Modifications for accelerating switching
Landscapes
- Electronic Switches (AREA)
Description
【発明の詳細な説明】
本発明はトランジスタ等の半導体スイッチ素子の制御極
に逆バイアスを加えて高速ターンオフさせる駆動回路に
関するもので、特に半導体スイッチ素子のストレージタ
ィム、フオールタィムの変化に自動的に追随して適切な
逆バイアスを与えることのできる駆動回路に関するもの
である。
に逆バイアスを加えて高速ターンオフさせる駆動回路に
関するもので、特に半導体スイッチ素子のストレージタ
ィム、フオールタィムの変化に自動的に追随して適切な
逆バイアスを与えることのできる駆動回路に関するもの
である。
従来、この種のスイッチング回路においては、半導体ス
イッチ素子、例えばトランジスタを高速ターンオフさせ
るために、そのベース・エミツタ回路を低インピーダン
ス回路で短絡することにより、ベース注入キャリアを速
やかに放出させ、ターンオフ時間を短縮する方法が行わ
れている。第１図はそのような駆動回路の従来例を示し
、該図においてＱ，は第１の半導体スイッチ素子、例え
ば主電流開閉用主トランジスタ（以下主トランジスタと
言う）、Ｔ，は第１の巻線である駆動巻線Ｎ，と第２の
巻線である帰還巻線Ｎ２と第３の巻線である制御巻線Ｎ
３を有する駆動トランスで、図示黒点は各巻線の同一極
性端を表示する。更にＱ２は巻線Ｎ３の電流をオンオフ
する第２の半導体スイッチ素子、例えば制御用トランジ
スタ、ＤＺ，はトランジスタＱ２のコレクタ・ェミツタ
電圧を制限する定電圧ダイオード、Ｒ，は駆動トランス
Ｔ，の励磁電流を制限する抵抗器、Ｄ，は駆動トランス
Ｔ，の励磁電流が第２図ｇに示すように正の値にある場
合に、制御電源Ｅ，からＲ，→Ｎ３→Ｑ２の径路を流れ
る電流より駆動トランスＴ，の励磁電流が大きい期間中
Ｄ．→Ｎ３→Ｒ，の径路で駆動トランスＴ，の励磁電流
をリセットさせる為のダイオードである。尚、１はトラ
ンジスタＱ２の制御端子、２，２′は主電流回路側端子
を示し、直流電源およびトランス等に接続される。次に
この回路の動作を説明する。
イッチ素子、例えばトランジスタを高速ターンオフさせ
るために、そのベース・エミツタ回路を低インピーダン
ス回路で短絡することにより、ベース注入キャリアを速
やかに放出させ、ターンオフ時間を短縮する方法が行わ
れている。第１図はそのような駆動回路の従来例を示し
、該図においてＱ，は第１の半導体スイッチ素子、例え
ば主電流開閉用主トランジスタ（以下主トランジスタと
言う）、Ｔ，は第１の巻線である駆動巻線Ｎ，と第２の
巻線である帰還巻線Ｎ２と第３の巻線である制御巻線Ｎ
３を有する駆動トランスで、図示黒点は各巻線の同一極
性端を表示する。更にＱ２は巻線Ｎ３の電流をオンオフ
する第２の半導体スイッチ素子、例えば制御用トランジ
スタ、ＤＺ，はトランジスタＱ２のコレクタ・ェミツタ
電圧を制限する定電圧ダイオード、Ｒ，は駆動トランス
Ｔ，の励磁電流を制限する抵抗器、Ｄ，は駆動トランス
Ｔ，の励磁電流が第２図ｇに示すように正の値にある場
合に、制御電源Ｅ，からＲ，→Ｎ３→Ｑ２の径路を流れ
る電流より駆動トランスＴ，の励磁電流が大きい期間中
Ｄ．→Ｎ３→Ｒ，の径路で駆動トランスＴ，の励磁電流
をリセットさせる為のダイオードである。尚、１はトラ
ンジスタＱ２の制御端子、２，２′は主電流回路側端子
を示し、直流電源およびトランス等に接続される。次に
この回路の動作を説明する。
時刻ｔ＝０より前では端子１が高レベルにあることによ
り、トランジスタＱ２がオンし続ける間は、制御電源Ｅ
，より、抵抗器Ｒ，を通して巻線Ｎ３に電流ＩＮ３が流
れ、駆動トランスＴ，は励磁される。この間、巻線Ｎ，
の誘起電圧は主トランジスタＱ，をオソさせない極性に
ある。時刻ｔ＝０で端子１が低レベルになってトランジ
スタＱ２がオフすると、駆動トランスＴ，を励磁してい
た電流は巻線Ｎ，から主トランジスタＱ，のベースに移
り、トランジスタＱ，のコレクタ電流ｌｏ，が流れ始め
る。このコレクタ電流１０，が巻線Ｎ２を励磁するので
、巻線Ｎ２から巻線Ｎ，への電流正帰還作用により、主
トランジスタＱ，のベース電流は急速に増大しターンオ
ンする。主トランジスタＱ．がオンしている間、巻線Ｎ
３には黒点側が正になる極性万向の電圧が誘起するため
トランジスタＱ２のコレクタ・エミツタ電曲Ｖ帆学ＶＢ
Ｅ（但しＶＤ２・碇班ダイオードＤ乙のッェナー電圧、
Ｖ８８はトランジスタＱ，のベース・ェミッ夕電圧であ
る）となる。ｔ＝ｔ，でトランジスタＱ２がオンすると
巻線Ｎ３がトランジスタＱ２と定電圧ダイオードＤＺ，
の順方向電圧で短絡され、等価的にトランジスタＱ，の
ベース・ェミッタ間が短絡されることになり、ベース注
入キャリアを放電する逆ベース電流が順ベース電流ＩＮ
，とは逆方向に流れ主トランジスタＱ，は急速にターン
オフする。主トランジスタＱ，がオフすると、主トラン
ジスタＱ，のベース電流は零となり駆動トランスＴ，は
巻線Ｎ３の黒点側を負とする誘起電圧により励磁される
。励磁が進むに伴い、抵抗器Ｒ，を流れる電流は増加し
、初期の状態（ほぼ１Ｎ３＝Ｅ，／Ｒ，で−定）に励磁
され次のターンオンが準備される。ここで巻線Ｎ３の電
流ＩＮ３、巻線Ｎ，の電流ＩＮ，や夫々第２図ｄ，ｃの
ようになる。この従来回路は、主トランジスタＱ，がオ
フする時に巻線Ｎ３をトランジスタＱ２で短絡するが、
トランジスタＱ２のコレクタ・ェミツタ飽和電圧および
定電圧ダイオードＤ乙の順方向電圧が残り、主トランジ
スタＱ，の逆ベース電流は充分大きくなりえず、従って
主トランジスタＱ，のストレージタィム及びフオールタ
ィムを十分短くすることができない。
り、トランジスタＱ２がオンし続ける間は、制御電源Ｅ
，より、抵抗器Ｒ，を通して巻線Ｎ３に電流ＩＮ３が流
れ、駆動トランスＴ，は励磁される。この間、巻線Ｎ，
の誘起電圧は主トランジスタＱ，をオソさせない極性に
ある。時刻ｔ＝０で端子１が低レベルになってトランジ
スタＱ２がオフすると、駆動トランスＴ，を励磁してい
た電流は巻線Ｎ，から主トランジスタＱ，のベースに移
り、トランジスタＱ，のコレクタ電流ｌｏ，が流れ始め
る。このコレクタ電流１０，が巻線Ｎ２を励磁するので
、巻線Ｎ２から巻線Ｎ，への電流正帰還作用により、主
トランジスタＱ，のベース電流は急速に増大しターンオ
ンする。主トランジスタＱ．がオンしている間、巻線Ｎ
３には黒点側が正になる極性万向の電圧が誘起するため
トランジスタＱ２のコレクタ・エミツタ電曲Ｖ帆学ＶＢ
Ｅ（但しＶＤ２・碇班ダイオードＤ乙のッェナー電圧、
Ｖ８８はトランジスタＱ，のベース・ェミッ夕電圧であ
る）となる。ｔ＝ｔ，でトランジスタＱ２がオンすると
巻線Ｎ３がトランジスタＱ２と定電圧ダイオードＤＺ，
の順方向電圧で短絡され、等価的にトランジスタＱ，の
ベース・ェミッタ間が短絡されることになり、ベース注
入キャリアを放電する逆ベース電流が順ベース電流ＩＮ
，とは逆方向に流れ主トランジスタＱ，は急速にターン
オフする。主トランジスタＱ，がオフすると、主トラン
ジスタＱ，のベース電流は零となり駆動トランスＴ，は
巻線Ｎ３の黒点側を負とする誘起電圧により励磁される
。励磁が進むに伴い、抵抗器Ｒ，を流れる電流は増加し
、初期の状態（ほぼ１Ｎ３＝Ｅ，／Ｒ，で−定）に励磁
され次のターンオンが準備される。ここで巻線Ｎ３の電
流ＩＮ３、巻線Ｎ，の電流ＩＮ，や夫々第２図ｄ，ｃの
ようになる。この従来回路は、主トランジスタＱ，がオ
フする時に巻線Ｎ３をトランジスタＱ２で短絡するが、
トランジスタＱ２のコレクタ・ェミツタ飽和電圧および
定電圧ダイオードＤ乙の順方向電圧が残り、主トランジ
スタＱ，の逆ベース電流は充分大きくなりえず、従って
主トランジスタＱ，のストレージタィム及びフオールタ
ィムを十分短くすることができない。
特に変換周波数の高い大容量のコンバータ、プッシュプ
ルタィムのィンバータ等ではストレージタィムが長いと
動作が不安定となり、特定の入力電圧、負荷電流では制
御不能となる。このような従来の駆動回路の欠点を除去
するために主トランジスタＱ，の積極的に逆バイアス電
圧を印加してターンオフを高速化することが提案されて
いる。
ルタィムのィンバータ等ではストレージタィムが長いと
動作が不安定となり、特定の入力電圧、負荷電流では制
御不能となる。このような従来の駆動回路の欠点を除去
するために主トランジスタＱ，の積極的に逆バイアス電
圧を印加してターンオフを高速化することが提案されて
いる。
これらの提案による方法は、基本的には抵抗器Ｒ．で制
限される逆バイアス電流をターンオフ時のみ増大させる
ために、第３の半導体スイッチ素子を抵抗器Ｒ，と並列
或はバイパスするように接続し、該第３の半導体スイッ
チ素子を主トランジスタＱ，のターンオフ時にオンさせ
るものである。しかしながらこの場合、第３の半導体ス
イッチ素子のオソ期間、即ち逆バイアス期間は適切に主
トランジスタＱ，のターンオフタィムをカバーするもの
でなければならない。逆バイアス期間が短いとストレー
ジタィムを減少させる効果がなく、逆に長すぎるとトラ
ンスＴ，の逆電圧期間（第２図ｅの負の部分の電圧）が
大きくなりすぎ、その反動で主トランジスタＱ，がオフ
すべき期間に正の電圧、即ち主トランジスタＱ，の順バ
イアス電圧が発生し、主トランジスタＱ，が誤動作する
こととなる。特にストレージタィムは主トランジスタＱ
，のコレクタ電流の値、ジャンクション温度等により変
化するので、タイミング回絡により一定の逆バイアス期
間を定めて第３の半導体スイッチ素子をオンすることは
不具合である。本発明は上記の点に鑑み、主トランジス
タＱ，のターンオフタィムに自動的に追随し、適切な逆
バイアス期間を与えることのできる駆動回路を提供する
ものである。
限される逆バイアス電流をターンオフ時のみ増大させる
ために、第３の半導体スイッチ素子を抵抗器Ｒ，と並列
或はバイパスするように接続し、該第３の半導体スイッ
チ素子を主トランジスタＱ，のターンオフ時にオンさせ
るものである。しかしながらこの場合、第３の半導体ス
イッチ素子のオソ期間、即ち逆バイアス期間は適切に主
トランジスタＱ，のターンオフタィムをカバーするもの
でなければならない。逆バイアス期間が短いとストレー
ジタィムを減少させる効果がなく、逆に長すぎるとトラ
ンスＴ，の逆電圧期間（第２図ｅの負の部分の電圧）が
大きくなりすぎ、その反動で主トランジスタＱ，がオフ
すべき期間に正の電圧、即ち主トランジスタＱ，の順バ
イアス電圧が発生し、主トランジスタＱ，が誤動作する
こととなる。特にストレージタィムは主トランジスタＱ
，のコレクタ電流の値、ジャンクション温度等により変
化するので、タイミング回絡により一定の逆バイアス期
間を定めて第３の半導体スイッチ素子をオンすることは
不具合である。本発明は上記の点に鑑み、主トランジス
タＱ，のターンオフタィムに自動的に追随し、適切な逆
バイアス期間を与えることのできる駆動回路を提供する
ものである。
第３図は本発明の半導体スイッチ素子の駆動回礎の一実
施例を示す図である。
施例を示す図である。
該図において、制御電源Ｅ，に抵抗値の比較的小さな抵
抗器Ｒ２、第３の半導体スイッチ素子、例えば逆バイア
ス用トランジスタＱ３、制御巻線Ｎ３及び制御用トラン
ジスタＱ２が直列接続され、また前記抵抗器Ｒ２及びト
ランジスタＱには抵抗値の比較的大きな抵抗器Ｒ．が並
列接続されており、該抵抗器Ｒ，とＲ２及びトランジス
タＱ３とで可変インピーダンス回路が構成されている。
Ｄ，及びＤ２は駆動トランスＴ，の励磁電流をリセット
させる為のダイオード、Ｄ３はトランジスタＱ２と共に
制御巻線Ｎ３の短絡回略を構成するダイオードである。
又、ＣＴ，は上記主トランジスタＱ，のコレクタ電流ｌ
ｏ，を例えば２００〜４００分の１に変成する２つの巻
線Ｎ４，Ｎ５を有する変流器である。第１の巻線Ｎ４は
抵抗器Ｒ３及びダイオードＤ４を介してトランジスタＱ
２のべ−ス・コレクタ回路に接続され、第２の巻線Ｎ５
は抵抗器Ｒ４及びダイオードＤ５を介してトランジスタ
Ｑ３のベース・ェミッタ回路に接続されている。尚、巻
線Ｎ，〜Ｎ５に付された黒点は同一極性端を表示する。
Ｒ５は変流器ＣＴ，のりセット用抵抗器、Ｒ６はトラン
ジスタＱ３のターンオフ用抵抗器、Ｒ７はトランジスタ
Ｑ２のバイアス用抵抗器である。尚、第１図における同
一の記号は同一の都材を示す。次に第３図の動作を第４
図を用いて説明する。
抗器Ｒ２、第３の半導体スイッチ素子、例えば逆バイア
ス用トランジスタＱ３、制御巻線Ｎ３及び制御用トラン
ジスタＱ２が直列接続され、また前記抵抗器Ｒ２及びト
ランジスタＱには抵抗値の比較的大きな抵抗器Ｒ．が並
列接続されており、該抵抗器Ｒ，とＲ２及びトランジス
タＱ３とで可変インピーダンス回路が構成されている。
Ｄ，及びＤ２は駆動トランスＴ，の励磁電流をリセット
させる為のダイオード、Ｄ３はトランジスタＱ２と共に
制御巻線Ｎ３の短絡回略を構成するダイオードである。
又、ＣＴ，は上記主トランジスタＱ，のコレクタ電流ｌ
ｏ，を例えば２００〜４００分の１に変成する２つの巻
線Ｎ４，Ｎ５を有する変流器である。第１の巻線Ｎ４は
抵抗器Ｒ３及びダイオードＤ４を介してトランジスタＱ
２のべ−ス・コレクタ回路に接続され、第２の巻線Ｎ５
は抵抗器Ｒ４及びダイオードＤ５を介してトランジスタ
Ｑ３のベース・ェミッタ回路に接続されている。尚、巻
線Ｎ，〜Ｎ５に付された黒点は同一極性端を表示する。
Ｒ５は変流器ＣＴ，のりセット用抵抗器、Ｒ６はトラン
ジスタＱ３のターンオフ用抵抗器、Ｒ７はトランジスタ
Ｑ２のバイアス用抵抗器である。尚、第１図における同
一の記号は同一の都材を示す。次に第３図の動作を第４
図を用いて説明する。
時刻ｔ＝０より前では、制御端子１，１′間は開放され
ているとすると、トランジスタＱ２は抵抗器Ｒ７からベ
ース電流を加えられてオンし、制御巻線Ｎ３はトランジ
スタＱ２及びダイオードＤ３で短絡されている。この為
、駆動巻線Ｎ，の電圧はほぼ零であり、主トランジスタ
Ｑ．はオフしている。従って変流器ＣＴ，に電流ｌｏ，
が流れないので、巻線Ｎ４，Ｎ５から夫々トランジスタ
Ｑ２，Ｑ３のベース・ェミッタ回路に電流が流れず、ト
ランジスタＱ３はオフである。この状態では、制御電源
Ｅ，から抵抗器Ｒ，を介して制御巻線Ｎ３に図示の電流
ＩＮ３が流れ、駆動トランスＴ，を励磁する。該電流Ｉ
Ｎ３はＥ，／Ｒ．により決まり、例えば数１仇ｈＡであ
る。次に時刻ｔ＝ｔｏで制御端子１，１′間が短絡され
ると、トランジスタＱ２がオフし、駆動トランスＴ，に
蓄積された励磁エネルギーは駆動巻線Ｎ．から主トラン
ジスタＱ，のベース電流ＩＮ，となって放出され、主ト
ランジスタＱ．のオンを開始させる。
ているとすると、トランジスタＱ２は抵抗器Ｒ７からベ
ース電流を加えられてオンし、制御巻線Ｎ３はトランジ
スタＱ２及びダイオードＤ３で短絡されている。この為
、駆動巻線Ｎ，の電圧はほぼ零であり、主トランジスタ
Ｑ．はオフしている。従って変流器ＣＴ，に電流ｌｏ，
が流れないので、巻線Ｎ４，Ｎ５から夫々トランジスタ
Ｑ２，Ｑ３のベース・ェミッタ回路に電流が流れず、ト
ランジスタＱ３はオフである。この状態では、制御電源
Ｅ，から抵抗器Ｒ，を介して制御巻線Ｎ３に図示の電流
ＩＮ３が流れ、駆動トランスＴ，を励磁する。該電流Ｉ
Ｎ３はＥ，／Ｒ．により決まり、例えば数１仇ｈＡであ
る。次に時刻ｔ＝ｔｏで制御端子１，１′間が短絡され
ると、トランジスタＱ２がオフし、駆動トランスＴ，に
蓄積された励磁エネルギーは駆動巻線Ｎ．から主トラン
ジスタＱ，のベース電流ＩＮ，となって放出され、主ト
ランジスタＱ．のオンを開始させる。
主トランジスタＱ，がオンし始めると、コレク夕霧流１
０，が帰還巻線Ｎ２に流れ、電流帰還作用により駆動巻
線Ｎ，からのベース電流ＩＮ，を更に増大させ、主トラ
ンジスタＱ．を飽和させる。このようにして主トランジ
スタＱ，がターンオンすると、コレクタ電流ｌｏ，が変
流器ＣＴ，により適当な値に変成され、巻線Ｎ４，Ｎ５
から夫々トランジスタＱ２，Ｑ３のベース・ェミッタ回
路に流れる。この結果トランジスタＱ３はオンするが、
トランジスタＱ２のベース・ヱミツタ回路は制御端子１
，１′を介して別個の制御回路（図示せず）により短絡
されているので、トランジスタＱ２はオフのままである
。ここでトランジスタ偽及びＱ２は直列回路を構成して
いるので、トランジスタＱのオンによっても制御巻線Ｎ
３に電流は流れなＬ、。次に時刻ｔ＝ｔ．で制御端子１
，１′間が開放されてトランジスタＱ２がオンすると、
この時トランジスタＱ３はオンしているので制御電源電
圧Ｅ，が抵抗器Ｒ２を介して制御巻線Ｎ３に黒点側を負
として印加される。
０，が帰還巻線Ｎ２に流れ、電流帰還作用により駆動巻
線Ｎ，からのベース電流ＩＮ，を更に増大させ、主トラ
ンジスタＱ．を飽和させる。このようにして主トランジ
スタＱ，がターンオンすると、コレクタ電流ｌｏ，が変
流器ＣＴ，により適当な値に変成され、巻線Ｎ４，Ｎ５
から夫々トランジスタＱ２，Ｑ３のベース・ェミッタ回
路に流れる。この結果トランジスタＱ３はオンするが、
トランジスタＱ２のベース・ヱミツタ回路は制御端子１
，１′を介して別個の制御回路（図示せず）により短絡
されているので、トランジスタＱ２はオフのままである
。ここでトランジスタ偽及びＱ２は直列回路を構成して
いるので、トランジスタＱのオンによっても制御巻線Ｎ
３に電流は流れなＬ、。次に時刻ｔ＝ｔ．で制御端子１
，１′間が開放されてトランジスタＱ２がオンすると、
この時トランジスタＱ３はオンしているので制御電源電
圧Ｅ，が抵抗器Ｒ２を介して制御巻線Ｎ３に黒点側を負
として印加される。
この電圧は駆動巻線Ｎ，に誘起し、主トランジスタのベ
ース・ェミツタ間に逆バイアス電圧として印加される。
この結果、主トランジスタＱ，のベース蓄積キャリアは
、図示矢印とは逆方向に逆ベース電流となって急速に放
電し、主トランジスタＱ，のターンオフを推進する。尚
、この逆ベース電流は制御巻線電流ＩＮ３に変成され、
且つその値は制御電源電圧Ｅ及び抵抗器Ｒ２によって調
整できる。このようにしてｔ＝ｔ２になって、主トラン
ジスタＱ，がターンオフするとコレクタ電流がＩＱ，が
零になるので変流器ＣＴ，からトランジスタＱ３のベー
スに供給される電流が零になり、該トランジスタＱ３は
オフする。即ち、主トランジスタＱ，の逆バイアス期間
は、トランジスタＱ２とＱ３の直列ＡＮＤ回路により、
両トランジスタＱ２，Ｑが同時にオンしている期間で決
定され、主トランジスタＱ，のストレージタィム、フオ
ールタィム等の変化に自動的に追随することができる。
尚、主トランジスタＱ，のターンオフ後、変流器ＣＴ，
からトランジスタＱ２のベースに供給される電流も零に
なるが、抵抗器Ｒ７を介してベース電流が供給されるの
でトランジスタＱ２はオンし続ける。ここでトランジス
タＱ２へのベース電流を変流器にＴ，から供給している
のは、主トランジスタＱ，のターンオフ時に例えば０．
軌〜ＩＡ程度の大きな電流をトランジスタＱ２に流す必
要があり、それに対応した例えば２０ｈＡ〜５伍ｈＡ程
度のベース電流が必要となるからである。このベース電
流を抵抗器Ｒ７のみから供給することも可能であるが、
制御電源の大型化を招く不利を免れ得ない。又、トラン
ジスタＱも同様に大きなベース電流が必要であるので、
例えば抵抗器Ｒ３及びＲ４を等しくすることにより変流
器ＣＴ．からの電流をほぼ等しく各トランジスタＱ２及
びＱ３に配分することができる。尚、ダイオードＤ４及
び○５は変流器ＣＴ，のりセット電圧がトランジスタＱ
２及びＱ３のベースに印加するのを防止し、特にダイオ
ードＤ４は抵抗器Ｒ７の電流が変流器Ｃｔ側に流れるの
を阻止する機能をも兼ね備えている。又、以上の実施例
では巻線Ｎ４及びＮ５が同一の変流器ＣＴ，に設けられ
ているが、夫々別個の変流器に設けるようにすれば、電
流バランスをとる必要がなくなるので、抵抗器Ｒ３及び
Ｒ４は不要となる。また、トランジスタＱ３のベース電
流は、変流器ＣＴ，の２次電流そのものでなくて、別の
トランジスタ等で増幅したものでもよいことは勿論であ
る。又、可変インピーダンス回路はこの実施例の回路構
成のものに限定されることなく、主トランジスタＱ，を
電流が通流している時、低インピーダンスとなる回路で
あれば同様に実施することができる。以上述べたように
本発明においては、第２のトランジスタＱ２と可変イン
ピーダンス回路とが直列関係にあり、且つ可変インピー
ダンス回路は第１のトランジスタＱ，のオソ時に低イン
ピーダンスとなるので、第１のトランジスタＱ．のオン
と第２のトランジスタＱ２のオンとが重なる期間則ちほ
ぼ第１のトランジスタＱ，のターンオフタィムにおいて
、トランジスタＱ，の制御極に充分な逆バイアス電流を
注入することができるので、上記第１のトランジスタを
適切に高速ターンオフさせることができる。
ース・ェミツタ間に逆バイアス電圧として印加される。
この結果、主トランジスタＱ，のベース蓄積キャリアは
、図示矢印とは逆方向に逆ベース電流となって急速に放
電し、主トランジスタＱ，のターンオフを推進する。尚
、この逆ベース電流は制御巻線電流ＩＮ３に変成され、
且つその値は制御電源電圧Ｅ及び抵抗器Ｒ２によって調
整できる。このようにしてｔ＝ｔ２になって、主トラン
ジスタＱ，がターンオフするとコレクタ電流がＩＱ，が
零になるので変流器ＣＴ，からトランジスタＱ３のベー
スに供給される電流が零になり、該トランジスタＱ３は
オフする。即ち、主トランジスタＱ，の逆バイアス期間
は、トランジスタＱ２とＱ３の直列ＡＮＤ回路により、
両トランジスタＱ２，Ｑが同時にオンしている期間で決
定され、主トランジスタＱ，のストレージタィム、フオ
ールタィム等の変化に自動的に追随することができる。
尚、主トランジスタＱ，のターンオフ後、変流器ＣＴ，
からトランジスタＱ２のベースに供給される電流も零に
なるが、抵抗器Ｒ７を介してベース電流が供給されるの
でトランジスタＱ２はオンし続ける。ここでトランジス
タＱ２へのベース電流を変流器にＴ，から供給している
のは、主トランジスタＱ，のターンオフ時に例えば０．
軌〜ＩＡ程度の大きな電流をトランジスタＱ２に流す必
要があり、それに対応した例えば２０ｈＡ〜５伍ｈＡ程
度のベース電流が必要となるからである。このベース電
流を抵抗器Ｒ７のみから供給することも可能であるが、
制御電源の大型化を招く不利を免れ得ない。又、トラン
ジスタＱも同様に大きなベース電流が必要であるので、
例えば抵抗器Ｒ３及びＲ４を等しくすることにより変流
器ＣＴ．からの電流をほぼ等しく各トランジスタＱ２及
びＱ３に配分することができる。尚、ダイオードＤ４及
び○５は変流器ＣＴ，のりセット電圧がトランジスタＱ
２及びＱ３のベースに印加するのを防止し、特にダイオ
ードＤ４は抵抗器Ｒ７の電流が変流器Ｃｔ側に流れるの
を阻止する機能をも兼ね備えている。又、以上の実施例
では巻線Ｎ４及びＮ５が同一の変流器ＣＴ，に設けられ
ているが、夫々別個の変流器に設けるようにすれば、電
流バランスをとる必要がなくなるので、抵抗器Ｒ３及び
Ｒ４は不要となる。また、トランジスタＱ３のベース電
流は、変流器ＣＴ，の２次電流そのものでなくて、別の
トランジスタ等で増幅したものでもよいことは勿論であ
る。又、可変インピーダンス回路はこの実施例の回路構
成のものに限定されることなく、主トランジスタＱ，を
電流が通流している時、低インピーダンスとなる回路で
あれば同様に実施することができる。以上述べたように
本発明においては、第２のトランジスタＱ２と可変イン
ピーダンス回路とが直列関係にあり、且つ可変インピー
ダンス回路は第１のトランジスタＱ，のオソ時に低イン
ピーダンスとなるので、第１のトランジスタＱ．のオン
と第２のトランジスタＱ２のオンとが重なる期間則ちほ
ぼ第１のトランジスタＱ，のターンオフタィムにおいて
、トランジスタＱ，の制御極に充分な逆バイアス電流を
注入することができるので、上記第１のトランジスタを
適切に高速ターンオフさせることができる。
第１図は従来の半導体スイッチ素子の駆動回路を説明す
る為の回路図、第２図は第１図の各部の波形を示す図、
第３図は本発明の半導体スイッチ素子の駆動回路の一実
施例を説明する為の回路図、第４図は第３図の各部の波
形を示す図である。 Ｅ．・・・・・・制御電源、Ｑ．・・・・・・第１の半
導体スイッチ素子「Ｑ２・・・・・・第２の半導体スイ
ッチ素子、Ｑ３・・…・第３の半導体スイッチ素子、Ｔ
，・・・・・・駆動トランス、ＣＴ．・・・・・・変流
器、Ｎ，・・・・・・駆動巻線、Ｎ２・・・・・・帰還
巻線、Ｎ３・・・・・・制御巻線。 器！図第２図 第３図 第４図
る為の回路図、第２図は第１図の各部の波形を示す図、
第３図は本発明の半導体スイッチ素子の駆動回路の一実
施例を説明する為の回路図、第４図は第３図の各部の波
形を示す図である。 Ｅ．・・・・・・制御電源、Ｑ．・・・・・・第１の半
導体スイッチ素子「Ｑ２・・・・・・第２の半導体スイ
ッチ素子、Ｑ３・・…・第３の半導体スイッチ素子、Ｔ
，・・・・・・駆動トランス、ＣＴ．・・・・・・変流
器、Ｎ，・・・・・・駆動巻線、Ｎ２・・・・・・帰還
巻線、Ｎ３・・・・・・制御巻線。 器！図第２図 第３図 第４図
Claims (1)
- １ 少なくとも３巻線を有するトランスの第１の巻線に
第１の半導体スイツチ素子の制御極を接続すると共に、
上記第１の巻線に対し正帰還極性になる様に、上記トラ
ンスの第２の巻線を上記第１の半導体スイツチ素子に直
列に接続し、更に上記トランスの第３の巻線に第２の半
導体スイツチ素子を直列接続し、該第２の半導体スイツ
チ素子をオンさせることにより、上記第１の半導体スイ
ツチ素子をオフさせる半導体スイツチ素子の駆動回路に
おいて、上記第２の半導体スイツチ素子に直列接続され
た可変インピーダンス回路と、上記第１の半導体スイツ
チ素子を通流する電流を検出する手段と、略該電流の存
在する期間上記可変インピーダンス回路を低インピーダ
ンスとする手段とを備えたことを特徴とする半導体スイ
ツチ素子の駆動回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP55018815A JPS6040217B2 (ja) | 1980-02-18 | 1980-02-18 | 半導体スイッチ素子の駆動回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP55018815A JPS6040217B2 (ja) | 1980-02-18 | 1980-02-18 | 半導体スイッチ素子の駆動回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS56115031A JPS56115031A (en) | 1981-09-10 |
| JPS6040217B2 true JPS6040217B2 (ja) | 1985-09-10 |
Family
ID=11982062
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP55018815A Expired JPS6040217B2 (ja) | 1980-02-18 | 1980-02-18 | 半導体スイッチ素子の駆動回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6040217B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0366307A (ja) * | 1989-08-03 | 1991-03-22 | Mitsubishi Electric Home Appliance Co Ltd | 炊飯器 |
| WO2004052613A2 (de) | 2002-12-11 | 2004-06-24 | Priamus System Technologies Ag | Vorrichtung zum messen, überwachen und/oder regeln einer temperatur |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59172829A (ja) * | 1983-03-19 | 1984-09-29 | Yaskawa Electric Mfg Co Ltd | パワトランジスタベ−ス駆動回路 |
-
1980
- 1980-02-18 JP JP55018815A patent/JPS6040217B2/ja not_active Expired
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0366307A (ja) * | 1989-08-03 | 1991-03-22 | Mitsubishi Electric Home Appliance Co Ltd | 炊飯器 |
| WO2004052613A2 (de) | 2002-12-11 | 2004-06-24 | Priamus System Technologies Ag | Vorrichtung zum messen, überwachen und/oder regeln einer temperatur |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS56115031A (en) | 1981-09-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0019471A1 (en) | Transistor switching circuit | |
| JPS63204814A (ja) | パワートランジスタ駆動回路 | |
| JPS6040217B2 (ja) | 半導体スイッチ素子の駆動回路 | |
| US4899065A (en) | Pre-drive circuit | |
| JP2602752B2 (ja) | 絶縁ゲート型電力用半導体素子の駆動回路 | |
| JP2861246B2 (ja) | スイッチング電源装置 | |
| JPH11220877A (ja) | スイッチング電源装置 | |
| JPS6220785B2 (ja) | ||
| JPS58130771A (ja) | スナバ回路 | |
| JP2978183B2 (ja) | 自励インバータ | |
| JP2522386B2 (ja) | トランジスタのベ―ス駆動回路 | |
| SU547950A1 (ru) | Двухтактный транзисторный инвертор | |
| JPS631588Y2 (ja) | ||
| JPH055699Y2 (ja) | ||
| JPS631592Y2 (ja) | ||
| KR830001369Y1 (ko) | 안정화 전원 회로 | |
| SU1541723A1 (ru) | Устройство дл управлени силовым транзисторным ключом | |
| JP2528421B2 (ja) | スイッチング半導体素子の駆動回路 | |
| KR900008269Y1 (ko) | 스위칭 트랜지스터를 이용한 구동회로 | |
| JPS62144572A (ja) | Ｄｃ−ｄｃコンバ−タの制御回路 | |
| JPH0241275B2 (ja) | ||
| SU558365A1 (ru) | Преобразователь посто нного тока | |
| JP2543893B2 (ja) | 充電回路 | |
| JPH0231911Y2 (ja) | ||
| JPH0357710B2 (ja) |