JPS62144572A - Ｄｃ−ｄｃコンバ−タの制御回路 - Google Patents
Ｄｃ−ｄｃコンバ−タの制御回路Info
- Publication number
- JPS62144572A JPS62144572A JP28631785A JP28631785A JPS62144572A JP S62144572 A JPS62144572 A JP S62144572A JP 28631785 A JP28631785 A JP 28631785A JP 28631785 A JP28631785 A JP 28631785A JP S62144572 A JPS62144572 A JP S62144572A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- transistor
- main transistor
- converter
- transformer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Dc-Dc Converters (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
本発明は直流入力を予め定められた所定値の直流出力に
変換するＤＣ−ＤＣコンバータの制御回路に関する６な
お以下各図の説明において同一の符号は同一または相当
部分を示す。
変換するＤＣ−ＤＣコンバータの制御回路に関する６な
お以下各図の説明において同一の符号は同一または相当
部分を示す。
近年この種の電源類は小型、軽量化を図るため、スイッ
チング周波数が高められる傾向にあるが、その反面主ト
ランジスタのスイッチング損失が増大し変換効率が低下
する欠点がある。そこでこのスイッチング損失の主体を
占める特にターンオフ時の損失を低減するため、主トラ
ンジスタのベース・エミッタ間に逆電圧を加え、主トラ
ンジスタのベース・エミッタ接合部の蓄積キャリアを早
く放出させる方法が使用されている。そしてこのための
逆バイアス電圧はコンバータ負荷供給電圧を得るための
変圧器にさらに３次巻線を設けたり、あるいは直接独立
の直流電源を設ける方法により作り出している。 第２図はこの後者の例を示し、同図において１はＰＷＭ
（パルス幅変調）制御回路、２は前記の独立の逆バイ
アス電源、３は主トランジスタ、４は主トランジスタを
ＯＮ側に駆動する補助トランジスタ、５は同じく主トラ
ンジスタ３をＯＦＦ側に駆動する補助１−ランジスタ、
６はコンバータ人力側の直流電源、７は変圧器、８．９
は変圧器７の２次誘起電圧を整流するダイオード、１０
．１１はこの２次整流電圧を平滑化するコンデンサ、１
２，１３はコンバータの負荷、１４．１５はそれぞれ補
助トランジスタ４，５のコレクタ電流を制限する抵抗で
ある。 制御回路１は補助トランジスタ４，５のベースを駆動し
つつ、補助トランジスタ４をＯＮ（同５を０ＦＦ）する
ことにより主トランジスタ３をＯＮし、次に補助トラン
ジスタ４をＯＦＦ （同５をＯＮ）することにより主ト
ランジスタ３をＯＦＦする動作を高速に繰返して、直流
電源６の電圧を変圧器７の１次巻線７Ｐに断続しつつ印
加する。 これにより変圧器７の２次巻線７ｓｌ、７ｓ２には２次
電圧が発生し、これがそれぞれダイオード８，９を介し
て整流されたうえ、コンデンサ１０゜１１を介して平滑
化され所定の電圧となってコンバータの負荷１２．１３
に供給される。 なおこの回路では補助トランジスタ５のＯＮによって主
トランジスタ３をＯＦＦする際、逆バイアス電源２が補
助トランジスタのエミッタ・コレクタ及び抵抗１５を介
し、主トランジスタ３のベース・エミッタ間に逆バイア
スを加え、該ベース・エミッタ間の蓄積キャリアを急速
に放出させ、主トランジスタ３を急峻にＯＦＦしてその
スイッチング損失を低減させている。 しかしながらこのように主トランジスタのベース・エミ
ッタ間を逆バイアスするための別電源を作ると、コンバ
ータの部品点数が増加しコストアップになるほか、形状
も大きくなる欠点がある。
チング周波数が高められる傾向にあるが、その反面主ト
ランジスタのスイッチング損失が増大し変換効率が低下
する欠点がある。そこでこのスイッチング損失の主体を
占める特にターンオフ時の損失を低減するため、主トラ
ンジスタのベース・エミッタ間に逆電圧を加え、主トラ
ンジスタのベース・エミッタ接合部の蓄積キャリアを早
く放出させる方法が使用されている。そしてこのための
逆バイアス電圧はコンバータ負荷供給電圧を得るための
変圧器にさらに３次巻線を設けたり、あるいは直接独立
の直流電源を設ける方法により作り出している。 第２図はこの後者の例を示し、同図において１はＰＷＭ
（パルス幅変調）制御回路、２は前記の独立の逆バイ
アス電源、３は主トランジスタ、４は主トランジスタを
ＯＮ側に駆動する補助トランジスタ、５は同じく主トラ
ンジスタ３をＯＦＦ側に駆動する補助１−ランジスタ、
６はコンバータ人力側の直流電源、７は変圧器、８．９
は変圧器７の２次誘起電圧を整流するダイオード、１０
．１１はこの２次整流電圧を平滑化するコンデンサ、１
２，１３はコンバータの負荷、１４．１５はそれぞれ補
助トランジスタ４，５のコレクタ電流を制限する抵抗で
ある。 制御回路１は補助トランジスタ４，５のベースを駆動し
つつ、補助トランジスタ４をＯＮ（同５を０ＦＦ）する
ことにより主トランジスタ３をＯＮし、次に補助トラン
ジスタ４をＯＦＦ （同５をＯＮ）することにより主ト
ランジスタ３をＯＦＦする動作を高速に繰返して、直流
電源６の電圧を変圧器７の１次巻線７Ｐに断続しつつ印
加する。 これにより変圧器７の２次巻線７ｓｌ、７ｓ２には２次
電圧が発生し、これがそれぞれダイオード８，９を介し
て整流されたうえ、コンデンサ１０゜１１を介して平滑
化され所定の電圧となってコンバータの負荷１２．１３
に供給される。 なおこの回路では補助トランジスタ５のＯＮによって主
トランジスタ３をＯＦＦする際、逆バイアス電源２が補
助トランジスタのエミッタ・コレクタ及び抵抗１５を介
し、主トランジスタ３のベース・エミッタ間に逆バイア
スを加え、該ベース・エミッタ間の蓄積キャリアを急速
に放出させ、主トランジスタ３を急峻にＯＦＦしてその
スイッチング損失を低減させている。 しかしながらこのように主トランジスタのベース・エミ
ッタ間を逆バイアスするための別電源を作ると、コンバ
ータの部品点数が増加しコストアップになるほか、形状
も大きくなる欠点がある。
この発明はＤＣ−ＤＣコンバータにおいて、上記欠点を
無くし、安価で簡単な主トランジスタ逆バイアス用電源
を得ることができる制御回路を提供することを目的とす
るものである。
無くし、安価で簡単な主トランジスタ逆バイアス用電源
を得ることができる制御回路を提供することを目的とす
るものである。
この発明の要点はＤＣ−ＤＣコンバータの負荷に出力す
る直流負電圧を直接補助トランジスタを介して主トラン
ジスタのベース・エミッタ間を逆バイアスする極性に加
えるようにした点にある。 換言すれば本発明の要点は、直流電源の電圧を繰返し開
閉する主トランジスタを介して変圧器の１次巻線に加え
、該変圧器の２次巻線に誘起する電圧を整流して得た２
次直流電圧を負荷に供給するようにしたＤＣ−ＤＣコン
バータにおいて、前記２次直流電圧の少なくとも一部を
、前記主トランジスタのベース・エミッタ回路にこのベ
ース・エミッタ間を逆バイパスする極性に（補助トラン
ジスタと抵抗などを介し）印加するようにした点にある
。
る直流負電圧を直接補助トランジスタを介して主トラン
ジスタのベース・エミッタ間を逆バイアスする極性に加
えるようにした点にある。 換言すれば本発明の要点は、直流電源の電圧を繰返し開
閉する主トランジスタを介して変圧器の１次巻線に加え
、該変圧器の２次巻線に誘起する電圧を整流して得た２
次直流電圧を負荷に供給するようにしたＤＣ−ＤＣコン
バータにおいて、前記２次直流電圧の少なくとも一部を
、前記主トランジスタのベース・エミッタ回路にこのベ
ース・エミッタ間を逆バイパスする極性に（補助トラン
ジスタと抵抗などを介し）印加するようにした点にある
。
以下第１図に基づいて本発明の詳細な説明する。第１図
は本発明の一実施例としての回路図で第２図に対応する
ものである。第１図においては第２図の逆バイアス電源
２が省略され、これに代り、変圧器７の２次巻線？ｓ２
によって得られる２次直流電圧−■（同図Ｂ、Ｃ点間電
圧で負荷１３に供給される電圧）が用いられいる。この
ようにすれば特別に逆バイアス用負電圧を作らなくても
済むことになる。 なお本発明ではＤＣ−ＤＣコンバータが自ら作り出す直
流出力電圧を主トランジスタのベース・エミッタ間逆バ
イアスに利用する方式を用いるため、コンバータの出力
容量が大きい場合、起動時にいきなり定格１００％の電
力を供給しようとすると（従って起動時から主トランジ
スタ３の（ＯＮ時間）／（ＯＦＦ時間）の比を高めて、
直流出力電圧、電流を太き目にすることになる。）、前
記逆バイアス電圧が確立していないため、主トランジス
タ３のターンオフが妨げられることが考えられる。これ
を防ぐ方法としては例えば第１図１６のソフトスタート
回路を付加し、起動時に主トランジスタ３の前記０Ｎ１
０ＦＦ時間比を徐々に立上げ、主トランジスタの負担を
軽減した状態で起動し、以後徐々に逆バイアス用の負電
圧を作り上げて行けばよい。
は本発明の一実施例としての回路図で第２図に対応する
ものである。第１図においては第２図の逆バイアス電源
２が省略され、これに代り、変圧器７の２次巻線？ｓ２
によって得られる２次直流電圧−■（同図Ｂ、Ｃ点間電
圧で負荷１３に供給される電圧）が用いられいる。この
ようにすれば特別に逆バイアス用負電圧を作らなくても
済むことになる。 なお本発明ではＤＣ−ＤＣコンバータが自ら作り出す直
流出力電圧を主トランジスタのベース・エミッタ間逆バ
イアスに利用する方式を用いるため、コンバータの出力
容量が大きい場合、起動時にいきなり定格１００％の電
力を供給しようとすると（従って起動時から主トランジ
スタ３の（ＯＮ時間）／（ＯＦＦ時間）の比を高めて、
直流出力電圧、電流を太き目にすることになる。）、前
記逆バイアス電圧が確立していないため、主トランジス
タ３のターンオフが妨げられることが考えられる。これ
を防ぐ方法としては例えば第１図１６のソフトスタート
回路を付加し、起動時に主トランジスタ３の前記０Ｎ１
０ＦＦ時間比を徐々に立上げ、主トランジスタの負担を
軽減した状態で起動し、以後徐々に逆バイアス用の負電
圧を作り上げて行けばよい。
以上の説明から明らかなように本発明によれば、直流電
圧を主トランジスタを介して変圧器の１次巻線に繰返し
断続しつつ印加し、このときの変圧器の２次誘起電圧を
整流して負荷に供給するようにしたＤＣ−ＤＣコンバー
タにおいて、コンバータの負荷に供給する直流電圧の少
なくとも一部を、主トランジスタを急速にオフするため
のそのベース・エミッタ間逆バイアス電圧として利用す
ることとしたので、この逆バイアスのための特別な負電
圧源を設ける必要はなくなり、コンバータの部品点数が
少なくなってコストダウンができるほか、コンバータの
外形も小さくできる効果がある。
圧を主トランジスタを介して変圧器の１次巻線に繰返し
断続しつつ印加し、このときの変圧器の２次誘起電圧を
整流して負荷に供給するようにしたＤＣ−ＤＣコンバー
タにおいて、コンバータの負荷に供給する直流電圧の少
なくとも一部を、主トランジスタを急速にオフするため
のそのベース・エミッタ間逆バイアス電圧として利用す
ることとしたので、この逆バイアスのための特別な負電
圧源を設ける必要はなくなり、コンバータの部品点数が
少なくなってコストダウンができるほか、コンバータの
外形も小さくできる効果がある。
第１図は本発明の一実施例としての回路図、第２図は第
１図に対応する従来の回路図である。 １ ： ＰＷＭ制御回路、３：主トランジスタ、４゜５
：補助トランジスタ、６：直流電源、７：変圧器、７Ｐ
：１次巻線、？ｓｌ、７ｓ２：２次巻線、８．９：ダイ
オード、１０．１１ ：コンデンサ、１２，１３
：ｊＬ荷、１４，１５ ：抵抗、１６：ソフトスター
ト回第１ 図 ツ・ ２図
１図に対応する従来の回路図である。 １ ： ＰＷＭ制御回路、３：主トランジスタ、４゜５
：補助トランジスタ、６：直流電源、７：変圧器、７Ｐ
：１次巻線、？ｓｌ、７ｓ２：２次巻線、８．９：ダイ
オード、１０．１１ ：コンデンサ、１２，１３
：ｊＬ荷、１４，１５ ：抵抗、１６：ソフトスター
ト回第１ 図 ツ・ ２図
Claims (1)
- 【特許請求の範囲】 １）直流電源の電圧を主トランジスタを介して変圧器の
１次巻線に繰返し断続しつつ印加し、該変圧器の２次巻
線に誘起する電圧を整流して得た２次直流電圧を負荷に
供給するようにしたＤＣ−ＤＣコンバータにおいて、 前記２次直流電圧の少なくとも一部を、前記主トランジ
スタのベース・エミッタ回路にこのベース・エミッタ間
を逆バイパスする極性に印加するようにしたことを特徴
とするＤＣ−ＤＣコンバータの制御回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28631785A JPS62144572A (ja) | 1985-12-19 | 1985-12-19 | Ｄｃ−ｄｃコンバ−タの制御回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28631785A JPS62144572A (ja) | 1985-12-19 | 1985-12-19 | Ｄｃ−ｄｃコンバ−タの制御回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62144572A true JPS62144572A (ja) | 1987-06-27 |
Family
ID=17702820
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP28631785A Pending JPS62144572A (ja) | 1985-12-19 | 1985-12-19 | Ｄｃ−ｄｃコンバ−タの制御回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62144572A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8686761B2 (en) | 2010-09-28 | 2014-04-01 | Sanken Electric Co., Ltd. | Gate driver and switching power source apparatus |
-
1985
- 1985-12-19 JP JP28631785A patent/JPS62144572A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8686761B2 (en) | 2010-09-28 | 2014-04-01 | Sanken Electric Co., Ltd. | Gate driver and switching power source apparatus |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0357713B2 (ja) | ||
| JPS5931245B2 (ja) | 電源電圧制御型増幅器 | |
| JPS62144572A (ja) | Ｄｃ−ｄｃコンバ−タの制御回路 | |
| JP4403663B2 (ja) | Ｄｃ／ｄｃコンバータ | |
| JP2918006B2 (ja) | 昇圧型アクティブフィルタ回路 | |
| JP2858407B2 (ja) | Ｐｗｍ型ｄｃ−ｄｃコンバータ | |
| JP2767782B2 (ja) | スイッチング電源装置 | |
| JP3623765B2 (ja) | スイッチングコンバータ | |
| JPH0229828Y2 (ja) | ||
| JPH043593Y2 (ja) | ||
| JPS6215026B2 (ja) | ||
| JPH0510422Y2 (ja) | ||
| JPS6040217B2 (ja) | 半導体スイッチ素子の駆動回路 | |
| JP3377128B2 (ja) | スイッチング電源装置 | |
| JP3332318B2 (ja) | Ｄｃ−ｄｃコンバータ | |
| JP3269413B2 (ja) | Ｄｃ−ｄｃコンバ−タ | |
| JPH0231911Y2 (ja) | ||
| KR0137585Y1 (ko) | 전원공급장치 | |
| JPH0756635Y2 (ja) | 自励式スイッチング電源回路 | |
| JP2532203Y2 (ja) | スイッチング電源装置 | |
| JPS5930628Y2 (ja) | スイツチング電源用駆動回路 | |
| JPS631592Y2 (ja) | ||
| JPH019272Y2 (ja) | ||
| JPH0683043B2 (ja) | スイツチング回路 | |
| JPH0357710B2 (ja) |