JP3623765B2 - スイッチングコンバータ - Google Patents
スイッチングコンバータ Download PDFInfo
- Publication number
- JP3623765B2 JP3623765B2 JP2001279337A JP2001279337A JP3623765B2 JP 3623765 B2 JP3623765 B2 JP 3623765B2 JP 2001279337 A JP2001279337 A JP 2001279337A JP 2001279337 A JP2001279337 A JP 2001279337A JP 3623765 B2 JP3623765 B2 JP 3623765B2
- Authority
- JP
- Japan
- Prior art keywords
- effect transistor
- field effect
- saturable reactor
- secondary winding
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000004804 winding Methods 0.000 claims description 87
- 230000005669 field effect Effects 0.000 claims description 59
- 230000001360 synchronised effect Effects 0.000 claims description 16
- 238000009499 grossing Methods 0.000 claims description 5
- 230000000670 limiting effect Effects 0.000 claims description 5
- 230000000694 effects Effects 0.000 claims description 3
- 230000005684 electric field Effects 0.000 claims description 2
- 238000001514 detection method Methods 0.000 description 8
- 239000003990 capacitor Substances 0.000 description 7
- 238000010586 diagram Methods 0.000 description 5
- 229920006395 saturated elastomer Polymers 0.000 description 5
- 230000002829 reductive effect Effects 0.000 description 3
- 230000002441 reversible effect Effects 0.000 description 2
- 230000000087 stabilizing effect Effects 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
Images
Landscapes
- Rectifiers (AREA)
- Dc-Dc Converters (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、電源などに用いられるスイッチングコンバータに関し、特に可飽和リアクトルを用いたフォワードコンバータにおけるトランス二次側の回路の改良に関する。
【０００２】
【従来の技術】
スイッチングコンバータにおいては、トランスの一次側巻線に印加する直流電力を周期的にオンオフし、前記トランスの二次側巻線に誘起する交流電力を整流及び平滑し、電圧の変換された直流電力を出力電力として得る。また、フォワードコンバータの場合には前記トランスの一次側巻線に励磁電流を流すときに二次側巻線に誘起する電力を整流回路で取り出して利用する。
【０００３】
また、スイッチングコンバータにおいては出力電圧を安定化するための回路を設ける必要がある。出力電圧を安定化する回路を低コストで実現するために、従来より図３に示すような回路構成を採用し、可飽和リアクトルＳＲを用いて出力電圧の安定化を行っている。
図３の回路においては、トランスの二次側巻線１０１に誘起する交流電力は、可飽和リアクトルＳＲを介してダイオード１０２，１０３に印加される。ダイオード１０２，１０３によって整流された電力（脈流）は、平滑回路１０４で平滑され直流電力になる。
【０００４】
電圧検出回路１０５は、平滑回路１０４から出力される直流の出力電圧を検出し、出力電圧に応じたリセット電流をダイオード１０６を介して可飽和リアクトルＳＲに供給する。
可飽和リアクトルＳＲはそれに流れる電流によって磁気飽和するまでの間はインピーダンスが高く、磁気飽和するとインピーダンスが低くなる。トランスの二次側巻線１０１に電圧が誘起しても、可飽和リアクトルＳＲのインピーダンスが高い期間は出力側に電力が供給されず、可飽和リアクトルＳＲのインピーダンスが低いオン期間にのみ出力側に電力が供給される。
【０００５】
従って、可飽和リアクトルＳＲの前記オン期間の長さに応じて整流回路の入力に供給される電力が変化し、出力電圧が変化する。トランスの二次側巻線１０１の電流が可飽和リアクトルＳＲに流れ初めてから可飽和リアクトルＳＲが飽和するまでの時間は、電圧検出回路１０５から供給されるリセット電流に応じて変化する。
【０００６】
すなわち、電圧検出回路１０５は出力電圧が安定化するように、可飽和リアクトルＳＲに供給するリセット電流の大きさを制御する。従って、出力電圧が安定化するように可飽和リアクトルＳＲの前記オン期間の長さが制御される。
【０００７】
【発明が解決しようとする課題】
図３に示すような回路においては、整流回路を構成するダイオード１０２の順方向電圧降下によって発生する損失が無視できない。特に、負荷に対して低い電圧を供給する必要のあるスイッチングコンバータにおいては、電力変換効率を改善するためにダイオード１０２における損失を低減する必要がある。
【０００８】
本発明は、出力電圧の安定化のために可飽和リアクトルを用いるスイッチングコンバータにおいて整流回路における損失を低減することを目的とする。
【０００９】
【課題を解決するための手段】
請求項１のスイッチングコンバータは、トランスと、前記トランスの一次側巻線の電流を周期的にオンオフ制御する一次側スイッチング回路と、前記トランスの二次側巻線に接続された可飽和リアクトルと、前記可飽和リアクトルの巻線と同相で磁気的に結合される二次巻線と、前記可飽和リアクトルの出力側に接続された整流回路と、前記整流回路の出力側に接続された平滑回路とから成り、前記整流回路に含まれる整流素子として電界効果トランジスタを備えるスイッチングコンバータにおいて、前記可飽和リアクトルの二次巻線に誘起する電圧に基づいて前記電界効果トランジスタをオンオフ制御する同期整流制御回路を設け、前記同期整流制御回路は、前記可飽和リアクトルの二次巻線の第１の端子と前記電界効果トランジスタのゲートとの間に、アノードが前記可飽和リアクトルの二次巻線の第１の端子に接続され、カソードが前記電界効果トランジスタのゲートに接続されたダイオードと、前記可飽和リアクトルの二次巻線の両端に、互いに逆極性で直列に接続された２つのツェナーダイオードで構成される電圧制限回路と前記電界効果トランジスタのゲート−ソース端子間をスイッチング制御する制御用トランジスタであって、ベースがツェナーダイオードを介して前記可飽和リアクトルの二次巻線の第１の端子に接続され、電流入力側端子が前記電界効果トランジスタのゲートに接続され、電流出力側端子が前記電界効果トランジスタのソースに接続されている制御用トランジスタと、さらに、前記可飽和リアクトルの二次巻線の第２の端子が前記電界効果トランジスタのソースに接続されていることを特徴とする。
【００１０】
請求項１においては、可飽和リアクトルと直列に接続された電界効果トランジスタをオンオフ制御することにより同期整流を行うことができる。電界効果トランジスタのオン抵抗はダイオードと比べて非常に小さいので、整流に伴う電力損失を大幅に低減できる。
また、可飽和リアクトルに二次巻線を設けるので、可飽和リアクトルの一時巻線に流れる電流と相似波形の信号を、可飽和リアクトルの一時巻線から電気的に分離して二次巻線から取り出すことができ、この信号を前記電界効果トランジスタをオンオフ制御するために利用できる。
【００１１】
また、請求項１のスイッチングコンバータは、前記可飽和リアクトルの二次巻線と前記電界効果トランジスタとの間にダイオードを接続している。
前記可飽和リアクトルの二次巻線には両極性の電圧（交流電圧）が現れる。しかし、請求項１では、前記可飽和リアクトルの二次巻線と前記電界効果トランジスタとの間にダイオードを接続してあるので、逆極性の電圧が前記電界効果トランジスタに印加されるのを防止できる。
【００１２】
また、請求項１のスイッチングコンバータは、互いに逆極性で直列に接続した２つのツェナーダイオードで構成される電圧制限回路を前記可飽和リアクトルの二次巻線に接続している。
前記可飽和リアクトルの二次巻線には、一時的に過大な電圧が現れる可能性がある。しかし、請求項１では電圧制限回路の働きにより前記可飽和リアクトルの二次巻線から出力される正極性及び負極性の電圧が所定以上になるのを防止でき、回路の破壊や誤動作を防止できる。
【００１３】
また、請求項１のスイッチングコンバータは、前記電界効果トランジスタのゲート−ソース端子間をスイッチングする制御用トランジスタを前記同期整流制御回路に設けている。
【００１４】
前記電界効果トランジスタのゲート−ソース端子間には静電容量（入力容量）が存在する。従って、前記電界効果トランジスタを導通状態にする際には、前記静電容量に電荷が蓄積される。しかし、電界効果トランジスタのゲート−ソース端子間にはほとんど電流は流れないので、前記静電容量に蓄積された電荷の働きにより、前記電界効果トランジスタを非導通状態に制御する際に、制御の遅れが生じる可能性がある。
【００１５】
しかし、請求項１においては、制御用トランジスタを用いて電界効果トランジスタのゲート−ソース端子間の静電容量に蓄積された電荷を短時間で放電し、短時間で前記電界効果トランジスタを非導通状態に制御することができる。
また、請求項１のスイッチングコンバータは、前記制御用トランジスタのベース端子と前記可飽和リアクトルの二次巻線との間にツェナーダイオードを接続している。
【００１６】
請求項１においては、ツェナーダイオードを前記制御用トランジスタのベース端子と前記可飽和リアクトルの二次巻線との間に接続することにより、前記可飽和リアクトルの二次巻線に現れる電圧に従って前記制御用トランジスタのオンオフを制御できる。
【００１７】
【発明の実施の形態】
本発明のスイッチングコンバータの１つの実施の形態について、図１及び図２を参照して説明する。この形態は、全ての請求項に対応する。
【００１８】
図１はこの形態のスイッチング電源回路の構成を示す電気回路図である。図２はこの形態の回路各部の波形を示す波形図である。
この形態では、請求項１のトランス，一次側スイッチング回路，可飽和リアクトル，電界効果トランジスタ，二次巻線及び同期整流制御回路は、それぞれトランス２０，ＰＷＭ制御回路２５，一次巻線３１，電界効果トランジスタＱ３，二次巻線３２及び同期整流制御回路１０に対応する。
【００１９】
また、請求項１の可飽和リアクトルの二次巻線の第１の端子と電界効果トランジスタのゲートとの間に接続されたダイオードはダイオードＤ７に対応し、請求項１の電圧制限回路はツェナーダイオードＤ５，Ｄ６に対応し、請求項１の制御用トランジスタはトランジスタＱ４に対応し、請求項１の制御用トランジスタに関し「ベースがツェナーダイオードを介して」と記載のツェナーダイオードはツェナーダイオードＤ８に対応する。
図１のスイッチング電源回路について以下に説明する。トランス２０の一次巻線２１には、電界効果トランジスタＱ１を介して直流電源２４が接続されている。また、トランス２０の三次巻線２３はダイオードＤ１を介して直流電源２４と接続されている。
【００２０】
ＰＷＭ（パルス幅変調）制御回路２５は、周期的に変化する高周波のパルス信号を電界効果トランジスタＱ１に与える。従って、電界効果トランジスタＱ１はオンオフを繰り返し、トランス２０の一次巻線２１には直流電流が断続的に流れる。これにより、トランス２０の二次巻線２２には交流電圧が誘起する。
トランス２０の二次巻線２２には、可飽和カレントトランスＳＣＴが接続されている。可飽和カレントトランスＳＣＴの一次巻線３１は、一般的な可飽和リアクトルと同様の動作を行う。すなわち、可飽和カレントトランスＳＣＴの一次巻線３１における電力のスイッチング制御により、このスイッチング電源回路の出力電圧が安定化される。二次巻線３２には、一次巻線３１の電圧Ｖｓｒと同相で相似形の電圧波形が現れる。
【００２１】
可飽和カレントトランスＳＣＴの一次巻線３１の出力側に接続された電界効果トランジスタＱ３及びダイオードＤ３は整流回路を構成している。電界効果トランジスタＱ３は同期整流動作を行う。
この同期整流に必要な制御信号を生成するために設けられた同期整流制御回路１０が可飽和カレントトランスＳＣＴの二次巻線３２に接続されている。すなわち、同期整流制御回路１０は二次巻線３２に誘起する電圧に基づいて生成した制御信号を電界効果トランジスタＱ３のゲート端子に与える。
【００２２】
同期整流制御回路１０には、トランジスタＱ４，ダイオードＤ７，ツェナーダイオードＤ５，Ｄ６及びＤ８が設けてある。２つのツェナーダイオードＤ５，Ｄ６は、互いに逆極性で直列に接続してある。
なお、電界効果トランジスタＱ３のゲート−ソース端子間には入力容量Ｃｉｓが存在する。また、図示しないが各電界効果トランジスタＱ１，Ｑ３のソース−ドレイン端子間には寄生ダイオード（ボディダイオード）が形成されている。
【００２３】
図１の回路における同期整流動作について、図２の波形を参照しながら説明する。
電界効果トランジスタＱ１がオン状態になりトランス２０の一次巻線２１に電流が流れる時には、その励磁電流のエネルギーによって二次巻線２２には電圧Ｖ２２として正極性の電圧が現れる（図２のｔ１〜ｔ３：Ｔｏｎの期間）。
【００２４】
また、電圧Ｖ２２によって電流が流れ始めるとき（図２のｔ１）には、可飽和カレントトランスＳＣＴが飽和していないので一次巻線３１のインピーダンスは大きい。従って、一次巻線３１の電圧Ｖｓｒ及び二次巻線３２の電圧（Ｖｓｒと同じ波形）として正極性の十分に大きな電圧が現れる（図２のｔ１〜ｔ２）。
一次巻線３１に電流が流れ始めてからある時間が経過すると（図２のｔ２）、可飽和カレントトランスＳＣＴが飽和状態になり一次巻線３１は低インピーダンスに切り替わる。従って、一次巻線３１の電圧Ｖｓｒ及び二次巻線３２の電圧は非常に小さくなる（図２のｔ２〜ｔ３）。
【００２５】
図２の時刻ｔ１においては、可飽和カレントトランスＳＣＴの二次巻線３２に誘起する正極性の電圧（Ｖｓｒと同じ波形）がダイオードＤ１を介して電界効果トランジスタＱ３のゲート端子に印加される。この電圧は、入力容量Ｃｉｓを急速に充電し、短時間で電界効果トランジスタＱ３をオフ状態からオン状態に切り替える。
【００２６】
図２の時刻ｔ２になると、可飽和カレントトランスＳＣＴの二次巻線３２に誘起する電圧（Ｖｓｒと同じ波形）が小さくなる。しかし、ダイオードＤ７には逆極性の電圧が印加されるのでダイオードＤ７には電流が流れない。
また、電界効果トランジスタＱ３の入力インピーダンスは非常に大きいので電界効果トランジスタＱ３の入力容量Ｃｉｓに蓄積された電荷はトランジスタＱ４がオンになるまでは放電せず、入力容量Ｃｉｓに蓄積された電荷によって電界効果トランジスタＱ３はオン状態に保持される。
【００２７】
電界効果トランジスタＱ３がオンの間（図２のＴｓｒの期間）は、電界効果トランジスタＱ３を通って出力側の回路に電流ｉＬが流れる。この場合の電界効果トランジスタＱ３の抵抗は非常に小さいので、電界効果トランジスタＱ３における電圧降下Ｖｘ（Ｖｆ）は非常に小さくなる。従って、整流に伴って生じる電力損失が低減される。
【００２８】
図２の時刻ｔ３になり、電界効果トランジスタＱ１がトランス２０の一次巻線２１に流れる電流を遮断すると、可飽和カレントトランスＳＣＴの一次巻線３１に流れる電流が遮断されるので、可飽和カレントトランスＳＣＴの二次巻線３２には負極性の電圧が現れる。
このとき、トランジスタＱ４のエミッタ端子には電界効果トランジスタＱ３の入力容量Ｃｉｓに蓄積された電荷によって生じる正極性の電圧が印加され、トランジスタＱ４のベース端子には二次巻線３２に現れる負極性の電圧がツェナーダイオードＤ８を介して印加される。
【００２９】
そのため、トランジスタＱ４のベース−エミッタ端子間は順方向にバイアスされ、トランジスタＱ４はオフ状態からオン状態に切り替わる。これにより、入力容量Ｃｉｓに蓄積された電荷はトランジスタＱ４を介して急速に放電する。
そして、入力容量Ｃｉｓの電荷が放電すると電界効果トランジスタＱ３はオン状態からオフ状態に切り替わる。なお、図２に示すＶｇｓ（Ｑ３）は電界効果トランジスタＱ３のゲート−ソース端子間の電圧を表している。
【００３０】
すなわち、電界効果トランジスタＱ３は可飽和カレントトランスＳＣＴの一次巻線３１に流れる電流に同期して、電界効果トランジスタＱ１のオンオフとほぼ同じタイミングでオンオフ制御される。そして、電界効果トランジスタＱ１がオン状態になる期間Ｔｏｎの間だけ電界効果トランジスタＱ３もオン状態になる。
従って、トランス２０の一次巻線２１に流れる励磁電流のエネルギーによってトランス２０の二次巻線２２に生じる電力を電界効果トランジスタＱ３で整流し、出力側の回路に供給することができる。
【００３１】
二次巻線３２に接続された２つのツェナーダイオードＤ５，Ｄ６は、二次巻線３２から出力される電圧が必要以上に高くなるのを防止する。
電界効果トランジスタＱ３及びダイオードＤ３で構成される整流回路から出力される脈流電圧Ｖｓは、チョークコイルＬ１及びコンデンサＣ１で構成される平滑回路で平滑され、直流電圧として出力端子２６，２７に出力される。
【００３２】
電圧検出回路４０は、出力端子２６，２７に現れる出力電圧Ｖｏを安定化するために、出力電圧Ｖｏの大きさに応じて可飽和カレントトランスＳＣＴの一次巻線３１に与えるリセット電流ｉｒの大きさを制御する。このリセット電流ｉｒは、ダイオードＤ４を介して一次巻線３１に流れる。
この電圧検出回路４０は、シャントレギュレータＭ１，トランジスタＱ２，コンデンサＣ２及び抵抗器Ｒ１〜Ｒ６を備えている。
【００３３】
例えば、出力電圧Ｖｏが規定の電圧よりも大きい場合、電圧検出回路４０はリセット電流ｉｒを大きくする。この場合、次に可飽和カレントトランスＳＣＴの一次巻線３１に順方向の電流が流れるときには、飽和するまでにより大きな電流を一次巻線３１に流す必要があるので、図２のｔ２のタイミングが変わり、可飽和カレントトランスＳＣＴがオン状態（飽和状態）になる期間Ｔｓｒは短くなり、出力電圧Ｖｏは小さくなる。
【００３４】
また、出力電圧Ｖｏが規定の電圧よりも小さい場合、電圧検出回路４０はリセット電流ｉｒを小さくする。この場合、次に可飽和カレントトランスＳＣＴの一次巻線３１に順方向の電流が流れるときには、それ以前より小さな電流を一次巻線３１に流すだけで飽和が生じるので、可飽和カレントトランスＳＣＴがオン状態になる期間Ｔｓｒは長くなり、出力電圧Ｖｏは大きくなる。
【００３５】
【発明の効果】
以上のように、本発明によれば出力電圧の安定化のために可飽和リアクトルを用いるスイッチングコンバータにおいても、同期整流を行うことができ、整流回路における損失を大幅に低減することができる。
【図面の簡単な説明】
【図１】実施の形態のスイッチング電源回路の構成を示す電気回路図である。
【図２】実施の形態の回路各部の波形を示す波形図である。
【図３】従来例のスイッチング電源の二次側回路の構成を示す電気回路図である。
【符号の説明】
１０ 同期整流制御回路
２０ トランス
２１ 一次巻線
２２ 二次巻線
２３ 三次巻線
２４ 直流電源
２５ ＰＷＭ制御回路
２６，２７ 出力端子
３１ 一次巻線
３２ 二次巻線
４０ 電圧検出回路
Ｑ１，Ｑ３ 電界効果トランジスタ
Ｑ２，Ｑ４ トランジスタ
ＳＣＴ 可飽和カレントトランス
Ｃｉｓ 入力容量
Ｃ１，Ｃ２ コンデンサ
Ｌ１ チョークコイル
Ｍ１ シャントレギュレータ
Ｄ１，Ｄ３，Ｄ４，Ｄ７ ダイオード
Ｄ５，Ｄ６，Ｄ８ ツェナーダイオード
Ｒ１〜Ｒ６ 抵抗器
【発明の属する技術分野】
本発明は、電源などに用いられるスイッチングコンバータに関し、特に可飽和リアクトルを用いたフォワードコンバータにおけるトランス二次側の回路の改良に関する。
【０００２】
【従来の技術】
スイッチングコンバータにおいては、トランスの一次側巻線に印加する直流電力を周期的にオンオフし、前記トランスの二次側巻線に誘起する交流電力を整流及び平滑し、電圧の変換された直流電力を出力電力として得る。また、フォワードコンバータの場合には前記トランスの一次側巻線に励磁電流を流すときに二次側巻線に誘起する電力を整流回路で取り出して利用する。
【０００３】
また、スイッチングコンバータにおいては出力電圧を安定化するための回路を設ける必要がある。出力電圧を安定化する回路を低コストで実現するために、従来より図３に示すような回路構成を採用し、可飽和リアクトルＳＲを用いて出力電圧の安定化を行っている。
図３の回路においては、トランスの二次側巻線１０１に誘起する交流電力は、可飽和リアクトルＳＲを介してダイオード１０２，１０３に印加される。ダイオード１０２，１０３によって整流された電力（脈流）は、平滑回路１０４で平滑され直流電力になる。
【０００４】
電圧検出回路１０５は、平滑回路１０４から出力される直流の出力電圧を検出し、出力電圧に応じたリセット電流をダイオード１０６を介して可飽和リアクトルＳＲに供給する。
可飽和リアクトルＳＲはそれに流れる電流によって磁気飽和するまでの間はインピーダンスが高く、磁気飽和するとインピーダンスが低くなる。トランスの二次側巻線１０１に電圧が誘起しても、可飽和リアクトルＳＲのインピーダンスが高い期間は出力側に電力が供給されず、可飽和リアクトルＳＲのインピーダンスが低いオン期間にのみ出力側に電力が供給される。
【０００５】
従って、可飽和リアクトルＳＲの前記オン期間の長さに応じて整流回路の入力に供給される電力が変化し、出力電圧が変化する。トランスの二次側巻線１０１の電流が可飽和リアクトルＳＲに流れ初めてから可飽和リアクトルＳＲが飽和するまでの時間は、電圧検出回路１０５から供給されるリセット電流に応じて変化する。
【０００６】
すなわち、電圧検出回路１０５は出力電圧が安定化するように、可飽和リアクトルＳＲに供給するリセット電流の大きさを制御する。従って、出力電圧が安定化するように可飽和リアクトルＳＲの前記オン期間の長さが制御される。
【０００７】
【発明が解決しようとする課題】
図３に示すような回路においては、整流回路を構成するダイオード１０２の順方向電圧降下によって発生する損失が無視できない。特に、負荷に対して低い電圧を供給する必要のあるスイッチングコンバータにおいては、電力変換効率を改善するためにダイオード１０２における損失を低減する必要がある。
【０００８】
本発明は、出力電圧の安定化のために可飽和リアクトルを用いるスイッチングコンバータにおいて整流回路における損失を低減することを目的とする。
【０００９】
【課題を解決するための手段】
請求項１のスイッチングコンバータは、トランスと、前記トランスの一次側巻線の電流を周期的にオンオフ制御する一次側スイッチング回路と、前記トランスの二次側巻線に接続された可飽和リアクトルと、前記可飽和リアクトルの巻線と同相で磁気的に結合される二次巻線と、前記可飽和リアクトルの出力側に接続された整流回路と、前記整流回路の出力側に接続された平滑回路とから成り、前記整流回路に含まれる整流素子として電界効果トランジスタを備えるスイッチングコンバータにおいて、前記可飽和リアクトルの二次巻線に誘起する電圧に基づいて前記電界効果トランジスタをオンオフ制御する同期整流制御回路を設け、前記同期整流制御回路は、前記可飽和リアクトルの二次巻線の第１の端子と前記電界効果トランジスタのゲートとの間に、アノードが前記可飽和リアクトルの二次巻線の第１の端子に接続され、カソードが前記電界効果トランジスタのゲートに接続されたダイオードと、前記可飽和リアクトルの二次巻線の両端に、互いに逆極性で直列に接続された２つのツェナーダイオードで構成される電圧制限回路と前記電界効果トランジスタのゲート−ソース端子間をスイッチング制御する制御用トランジスタであって、ベースがツェナーダイオードを介して前記可飽和リアクトルの二次巻線の第１の端子に接続され、電流入力側端子が前記電界効果トランジスタのゲートに接続され、電流出力側端子が前記電界効果トランジスタのソースに接続されている制御用トランジスタと、さらに、前記可飽和リアクトルの二次巻線の第２の端子が前記電界効果トランジスタのソースに接続されていることを特徴とする。
【００１０】
請求項１においては、可飽和リアクトルと直列に接続された電界効果トランジスタをオンオフ制御することにより同期整流を行うことができる。電界効果トランジスタのオン抵抗はダイオードと比べて非常に小さいので、整流に伴う電力損失を大幅に低減できる。
また、可飽和リアクトルに二次巻線を設けるので、可飽和リアクトルの一時巻線に流れる電流と相似波形の信号を、可飽和リアクトルの一時巻線から電気的に分離して二次巻線から取り出すことができ、この信号を前記電界効果トランジスタをオンオフ制御するために利用できる。
【００１１】
また、請求項１のスイッチングコンバータは、前記可飽和リアクトルの二次巻線と前記電界効果トランジスタとの間にダイオードを接続している。
前記可飽和リアクトルの二次巻線には両極性の電圧（交流電圧）が現れる。しかし、請求項１では、前記可飽和リアクトルの二次巻線と前記電界効果トランジスタとの間にダイオードを接続してあるので、逆極性の電圧が前記電界効果トランジスタに印加されるのを防止できる。
【００１２】
また、請求項１のスイッチングコンバータは、互いに逆極性で直列に接続した２つのツェナーダイオードで構成される電圧制限回路を前記可飽和リアクトルの二次巻線に接続している。
前記可飽和リアクトルの二次巻線には、一時的に過大な電圧が現れる可能性がある。しかし、請求項１では電圧制限回路の働きにより前記可飽和リアクトルの二次巻線から出力される正極性及び負極性の電圧が所定以上になるのを防止でき、回路の破壊や誤動作を防止できる。
【００１３】
また、請求項１のスイッチングコンバータは、前記電界効果トランジスタのゲート−ソース端子間をスイッチングする制御用トランジスタを前記同期整流制御回路に設けている。
【００１４】
前記電界効果トランジスタのゲート−ソース端子間には静電容量（入力容量）が存在する。従って、前記電界効果トランジスタを導通状態にする際には、前記静電容量に電荷が蓄積される。しかし、電界効果トランジスタのゲート−ソース端子間にはほとんど電流は流れないので、前記静電容量に蓄積された電荷の働きにより、前記電界効果トランジスタを非導通状態に制御する際に、制御の遅れが生じる可能性がある。
【００１５】
しかし、請求項１においては、制御用トランジスタを用いて電界効果トランジスタのゲート−ソース端子間の静電容量に蓄積された電荷を短時間で放電し、短時間で前記電界効果トランジスタを非導通状態に制御することができる。
また、請求項１のスイッチングコンバータは、前記制御用トランジスタのベース端子と前記可飽和リアクトルの二次巻線との間にツェナーダイオードを接続している。
【００１６】
請求項１においては、ツェナーダイオードを前記制御用トランジスタのベース端子と前記可飽和リアクトルの二次巻線との間に接続することにより、前記可飽和リアクトルの二次巻線に現れる電圧に従って前記制御用トランジスタのオンオフを制御できる。
【００１７】
【発明の実施の形態】
本発明のスイッチングコンバータの１つの実施の形態について、図１及び図２を参照して説明する。この形態は、全ての請求項に対応する。
【００１８】
図１はこの形態のスイッチング電源回路の構成を示す電気回路図である。図２はこの形態の回路各部の波形を示す波形図である。
この形態では、請求項１のトランス，一次側スイッチング回路，可飽和リアクトル，電界効果トランジスタ，二次巻線及び同期整流制御回路は、それぞれトランス２０，ＰＷＭ制御回路２５，一次巻線３１，電界効果トランジスタＱ３，二次巻線３２及び同期整流制御回路１０に対応する。
【００１９】
また、請求項１の可飽和リアクトルの二次巻線の第１の端子と電界効果トランジスタのゲートとの間に接続されたダイオードはダイオードＤ７に対応し、請求項１の電圧制限回路はツェナーダイオードＤ５，Ｄ６に対応し、請求項１の制御用トランジスタはトランジスタＱ４に対応し、請求項１の制御用トランジスタに関し「ベースがツェナーダイオードを介して」と記載のツェナーダイオードはツェナーダイオードＤ８に対応する。
図１のスイッチング電源回路について以下に説明する。トランス２０の一次巻線２１には、電界効果トランジスタＱ１を介して直流電源２４が接続されている。また、トランス２０の三次巻線２３はダイオードＤ１を介して直流電源２４と接続されている。
【００２０】
ＰＷＭ（パルス幅変調）制御回路２５は、周期的に変化する高周波のパルス信号を電界効果トランジスタＱ１に与える。従って、電界効果トランジスタＱ１はオンオフを繰り返し、トランス２０の一次巻線２１には直流電流が断続的に流れる。これにより、トランス２０の二次巻線２２には交流電圧が誘起する。
トランス２０の二次巻線２２には、可飽和カレントトランスＳＣＴが接続されている。可飽和カレントトランスＳＣＴの一次巻線３１は、一般的な可飽和リアクトルと同様の動作を行う。すなわち、可飽和カレントトランスＳＣＴの一次巻線３１における電力のスイッチング制御により、このスイッチング電源回路の出力電圧が安定化される。二次巻線３２には、一次巻線３１の電圧Ｖｓｒと同相で相似形の電圧波形が現れる。
【００２１】
可飽和カレントトランスＳＣＴの一次巻線３１の出力側に接続された電界効果トランジスタＱ３及びダイオードＤ３は整流回路を構成している。電界効果トランジスタＱ３は同期整流動作を行う。
この同期整流に必要な制御信号を生成するために設けられた同期整流制御回路１０が可飽和カレントトランスＳＣＴの二次巻線３２に接続されている。すなわち、同期整流制御回路１０は二次巻線３２に誘起する電圧に基づいて生成した制御信号を電界効果トランジスタＱ３のゲート端子に与える。
【００２２】
同期整流制御回路１０には、トランジスタＱ４，ダイオードＤ７，ツェナーダイオードＤ５，Ｄ６及びＤ８が設けてある。２つのツェナーダイオードＤ５，Ｄ６は、互いに逆極性で直列に接続してある。
なお、電界効果トランジスタＱ３のゲート−ソース端子間には入力容量Ｃｉｓが存在する。また、図示しないが各電界効果トランジスタＱ１，Ｑ３のソース−ドレイン端子間には寄生ダイオード（ボディダイオード）が形成されている。
【００２３】
図１の回路における同期整流動作について、図２の波形を参照しながら説明する。
電界効果トランジスタＱ１がオン状態になりトランス２０の一次巻線２１に電流が流れる時には、その励磁電流のエネルギーによって二次巻線２２には電圧Ｖ２２として正極性の電圧が現れる（図２のｔ１〜ｔ３：Ｔｏｎの期間）。
【００２４】
また、電圧Ｖ２２によって電流が流れ始めるとき（図２のｔ１）には、可飽和カレントトランスＳＣＴが飽和していないので一次巻線３１のインピーダンスは大きい。従って、一次巻線３１の電圧Ｖｓｒ及び二次巻線３２の電圧（Ｖｓｒと同じ波形）として正極性の十分に大きな電圧が現れる（図２のｔ１〜ｔ２）。
一次巻線３１に電流が流れ始めてからある時間が経過すると（図２のｔ２）、可飽和カレントトランスＳＣＴが飽和状態になり一次巻線３１は低インピーダンスに切り替わる。従って、一次巻線３１の電圧Ｖｓｒ及び二次巻線３２の電圧は非常に小さくなる（図２のｔ２〜ｔ３）。
【００２５】
図２の時刻ｔ１においては、可飽和カレントトランスＳＣＴの二次巻線３２に誘起する正極性の電圧（Ｖｓｒと同じ波形）がダイオードＤ１を介して電界効果トランジスタＱ３のゲート端子に印加される。この電圧は、入力容量Ｃｉｓを急速に充電し、短時間で電界効果トランジスタＱ３をオフ状態からオン状態に切り替える。
【００２６】
図２の時刻ｔ２になると、可飽和カレントトランスＳＣＴの二次巻線３２に誘起する電圧（Ｖｓｒと同じ波形）が小さくなる。しかし、ダイオードＤ７には逆極性の電圧が印加されるのでダイオードＤ７には電流が流れない。
また、電界効果トランジスタＱ３の入力インピーダンスは非常に大きいので電界効果トランジスタＱ３の入力容量Ｃｉｓに蓄積された電荷はトランジスタＱ４がオンになるまでは放電せず、入力容量Ｃｉｓに蓄積された電荷によって電界効果トランジスタＱ３はオン状態に保持される。
【００２７】
電界効果トランジスタＱ３がオンの間（図２のＴｓｒの期間）は、電界効果トランジスタＱ３を通って出力側の回路に電流ｉＬが流れる。この場合の電界効果トランジスタＱ３の抵抗は非常に小さいので、電界効果トランジスタＱ３における電圧降下Ｖｘ（Ｖｆ）は非常に小さくなる。従って、整流に伴って生じる電力損失が低減される。
【００２８】
図２の時刻ｔ３になり、電界効果トランジスタＱ１がトランス２０の一次巻線２１に流れる電流を遮断すると、可飽和カレントトランスＳＣＴの一次巻線３１に流れる電流が遮断されるので、可飽和カレントトランスＳＣＴの二次巻線３２には負極性の電圧が現れる。
このとき、トランジスタＱ４のエミッタ端子には電界効果トランジスタＱ３の入力容量Ｃｉｓに蓄積された電荷によって生じる正極性の電圧が印加され、トランジスタＱ４のベース端子には二次巻線３２に現れる負極性の電圧がツェナーダイオードＤ８を介して印加される。
【００２９】
そのため、トランジスタＱ４のベース−エミッタ端子間は順方向にバイアスされ、トランジスタＱ４はオフ状態からオン状態に切り替わる。これにより、入力容量Ｃｉｓに蓄積された電荷はトランジスタＱ４を介して急速に放電する。
そして、入力容量Ｃｉｓの電荷が放電すると電界効果トランジスタＱ３はオン状態からオフ状態に切り替わる。なお、図２に示すＶｇｓ（Ｑ３）は電界効果トランジスタＱ３のゲート−ソース端子間の電圧を表している。
【００３０】
すなわち、電界効果トランジスタＱ３は可飽和カレントトランスＳＣＴの一次巻線３１に流れる電流に同期して、電界効果トランジスタＱ１のオンオフとほぼ同じタイミングでオンオフ制御される。そして、電界効果トランジスタＱ１がオン状態になる期間Ｔｏｎの間だけ電界効果トランジスタＱ３もオン状態になる。
従って、トランス２０の一次巻線２１に流れる励磁電流のエネルギーによってトランス２０の二次巻線２２に生じる電力を電界効果トランジスタＱ３で整流し、出力側の回路に供給することができる。
【００３１】
二次巻線３２に接続された２つのツェナーダイオードＤ５，Ｄ６は、二次巻線３２から出力される電圧が必要以上に高くなるのを防止する。
電界効果トランジスタＱ３及びダイオードＤ３で構成される整流回路から出力される脈流電圧Ｖｓは、チョークコイルＬ１及びコンデンサＣ１で構成される平滑回路で平滑され、直流電圧として出力端子２６，２７に出力される。
【００３２】
電圧検出回路４０は、出力端子２６，２７に現れる出力電圧Ｖｏを安定化するために、出力電圧Ｖｏの大きさに応じて可飽和カレントトランスＳＣＴの一次巻線３１に与えるリセット電流ｉｒの大きさを制御する。このリセット電流ｉｒは、ダイオードＤ４を介して一次巻線３１に流れる。
この電圧検出回路４０は、シャントレギュレータＭ１，トランジスタＱ２，コンデンサＣ２及び抵抗器Ｒ１〜Ｒ６を備えている。
【００３３】
例えば、出力電圧Ｖｏが規定の電圧よりも大きい場合、電圧検出回路４０はリセット電流ｉｒを大きくする。この場合、次に可飽和カレントトランスＳＣＴの一次巻線３１に順方向の電流が流れるときには、飽和するまでにより大きな電流を一次巻線３１に流す必要があるので、図２のｔ２のタイミングが変わり、可飽和カレントトランスＳＣＴがオン状態（飽和状態）になる期間Ｔｓｒは短くなり、出力電圧Ｖｏは小さくなる。
【００３４】
また、出力電圧Ｖｏが規定の電圧よりも小さい場合、電圧検出回路４０はリセット電流ｉｒを小さくする。この場合、次に可飽和カレントトランスＳＣＴの一次巻線３１に順方向の電流が流れるときには、それ以前より小さな電流を一次巻線３１に流すだけで飽和が生じるので、可飽和カレントトランスＳＣＴがオン状態になる期間Ｔｓｒは長くなり、出力電圧Ｖｏは大きくなる。
【００３５】
【発明の効果】
以上のように、本発明によれば出力電圧の安定化のために可飽和リアクトルを用いるスイッチングコンバータにおいても、同期整流を行うことができ、整流回路における損失を大幅に低減することができる。
【図面の簡単な説明】
【図１】実施の形態のスイッチング電源回路の構成を示す電気回路図である。
【図２】実施の形態の回路各部の波形を示す波形図である。
【図３】従来例のスイッチング電源の二次側回路の構成を示す電気回路図である。
【符号の説明】
１０ 同期整流制御回路
２０ トランス
２１ 一次巻線
２２ 二次巻線
２３ 三次巻線
２４ 直流電源
２５ ＰＷＭ制御回路
２６，２７ 出力端子
３１ 一次巻線
３２ 二次巻線
４０ 電圧検出回路
Ｑ１，Ｑ３ 電界効果トランジスタ
Ｑ２，Ｑ４ トランジスタ
ＳＣＴ 可飽和カレントトランス
Ｃｉｓ 入力容量
Ｃ１，Ｃ２ コンデンサ
Ｌ１ チョークコイル
Ｍ１ シャントレギュレータ
Ｄ１，Ｄ３，Ｄ４，Ｄ７ ダイオード
Ｄ５，Ｄ６，Ｄ８ ツェナーダイオード
Ｒ１〜Ｒ６ 抵抗器
Claims (1)
- トランスと、前記トランスの一次側巻線の電流を周期的にオンオフ制御する一次側スイッチング回路と、前記トランスの二次側巻線に接続された可飽和リアクトルと、前記可飽和リアクトルの巻線と同相で磁気的に結合される二次巻線と、前記可飽和リアクトルの出力側に接続された整流回路と、前記整流回路の出力側に接続された平滑回路とから成り、前記整流回路に含まれる整流素子として電界効果トランジスタを備えるスイッチングコンバータにおいて、
前記可飽和リアクトルの二次巻線に誘起する電圧に基づいて前記電界効果トランジスタをオンオフ制御する同期整流制御回路を設け、
前記同期整流制御回路は、
前記可飽和リアクトルの二次巻線の第１の端子と前記電界効果トランジスタのゲートとの間に、アノードが前記可飽和リアクトルの二次巻線の第１の端子に接続され、カソードが前記電界効果トランジスタのゲートに接続されたダイオードと、
前記可飽和リアクトルの二次巻線の両端に、互いに逆極性で直列に接続された２つのツェナーダイオードで構成される電圧制限回路と、
前記電界効果トランジスタのゲート−ソース端子間をスイッチング制御する制御用トランジスタであって、ベースがツェナーダイオードを介して前記可飽和リアクトルの二次巻線の第１の端子に接続され、電流入力側端子が前記電界効果トランジスタのゲートに接続され、電流出力側端子が前記電界効果トランジスタのソースに接続されている制御用トランジスタと、
さらに、前記可飽和リアクトルの二次巻線の第２の端子が前記電界効果トランジスタのソースに接続されている
ことを特徴とするスイッチングコンバータ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001279337A JP3623765B2 (ja) | 2001-09-14 | 2001-09-14 | スイッチングコンバータ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001279337A JP3623765B2 (ja) | 2001-09-14 | 2001-09-14 | スイッチングコンバータ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003088115A JP2003088115A (ja) | 2003-03-20 |
| JP3623765B2 true JP3623765B2 (ja) | 2005-02-23 |
Family
ID=19103549
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001279337A Expired - Fee Related JP3623765B2 (ja) | 2001-09-14 | 2001-09-14 | スイッチングコンバータ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3623765B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6526886B1 (ja) * | 2018-07-26 | 2019-06-05 | 油研工業株式会社 | フォワードコンバータ式誘導負荷駆動回路 |
| CN110728090B (zh) * | 2019-10-10 | 2024-01-30 | 重庆大学 | 用于换流变压器内部磁场分布的场路耦合数值计算方法 |
-
2001
- 2001-09-14 JP JP2001279337A patent/JP3623765B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2003088115A (ja) | 2003-03-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6690586B2 (en) | Switching power source device | |
| US6597587B1 (en) | Current driven synchronous rectifier with energy recovery using hysterisis driver | |
| JPH08182321A (ja) | 導通形コンバータ | |
| JP2002345239A (ja) | スイッチング電源装置 | |
| JP4210803B2 (ja) | 同期整流型ｄｃ−ｄｃコンバータ | |
| JP4605532B2 (ja) | 多出力型スイッチング電源装置 | |
| JP3623765B2 (ja) | スイッチングコンバータ | |
| JP4830408B2 (ja) | 電力変換装置 | |
| JPH1118426A (ja) | スイッチング電源回路 | |
| US6348784B1 (en) | Switching power supply | |
| JP4403663B2 (ja) | Ｄｃ／ｄｃコンバータ | |
| JP4201161B2 (ja) | スイッチング電源装置 | |
| JP2009303357A (ja) | 同期整流回路 | |
| JP2002136110A (ja) | 非絶縁チョッパコンバータ | |
| JP2797599B2 (ja) | スイッチング電源装置 | |
| JP3169873B2 (ja) | 電源装置 | |
| JP3746897B2 (ja) | リンギングチョークコンバータ | |
| JP3400425B2 (ja) | チョッパ型スイッチング電源装置 | |
| JP2767783B2 (ja) | スイッチング電源装置 | |
| JP3419343B2 (ja) | Ｄｃ−ｄｃコンバータ | |
| JPH11225474A (ja) | Ｄｃ−ｄｃコンバータ | |
| JPH06335245A (ja) | 絶縁形スイッチング電源 | |
| JP2000156974A (ja) | 同期整流コンバータ | |
| JPH06319257A (ja) | スイッチング電源 | |
| JP2001292569A (ja) | フライバック・コンバータにおける同期整流器のオンパルス幅の制御方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040813 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040824 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041022 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20041116 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20041125 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081203 Year of fee payment: 4 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081203 Year of fee payment: 4 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091203 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101203 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111203 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121203 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131203 Year of fee payment: 9 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |