JPH06335245A - 絶縁形スイッチング電源 - Google Patents
絶縁形スイッチング電源Info
- Publication number
- JPH06335245A JPH06335245A JP5114704A JP11470493A JPH06335245A JP H06335245 A JPH06335245 A JP H06335245A JP 5114704 A JP5114704 A JP 5114704A JP 11470493 A JP11470493 A JP 11470493A JP H06335245 A JPH06335245 A JP H06335245A
- Authority
- JP
- Japan
- Prior art keywords
- switching element
- voltage
- power supply
- main
- transformer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Dc-Dc Converters (AREA)
- Electronic Switches (AREA)
Abstract
(57)【要約】
【目的】 絶縁形スイッチング電源のスイッチング損失
を低減する。 【構成】 本発明による絶縁形スイッチング電源は、直
流電源１の両端にトランス２の１次巻線４と主スイッチ
ング素子３とを直列に接続し、トランス２の２次巻線５
と負荷１０との間に整流平滑回路２４を接続し、主スイ
ッチング素子３と並列に共振用リアクトル１９と逆流防
止用整流素子２０と補助スイッチング素子２１との直列
回路を接続し、負荷１０の端子電圧に応じて主スイッチ
ング素子３の制御端子に主制御パルス信号を付与すると
共に、主制御パルス信号を付与する前に補助スイッチン
グ素子２１の制御端子に補助制御パルス信号を付与する
ように構成している。
を低減する。 【構成】 本発明による絶縁形スイッチング電源は、直
流電源１の両端にトランス２の１次巻線４と主スイッチ
ング素子３とを直列に接続し、トランス２の２次巻線５
と負荷１０との間に整流平滑回路２４を接続し、主スイ
ッチング素子３と並列に共振用リアクトル１９と逆流防
止用整流素子２０と補助スイッチング素子２１との直列
回路を接続し、負荷１０の端子電圧に応じて主スイッチ
ング素子３の制御端子に主制御パルス信号を付与すると
共に、主制御パルス信号を付与する前に補助スイッチン
グ素子２１の制御端子に補助制御パルス信号を付与する
ように構成している。
Description
【０００１】
【産業上の利用分野】本発明は絶縁形スイッチング電
源、特にスイッチング損失を低減できる絶縁形スイッチ
ング電源に関するものである。
源、特にスイッチング損失を低減できる絶縁形スイッチ
ング電源に関するものである。
【０００２】
【従来の技術】近年、電子機器の小型化の要求が厳しく
要求され、それに使用される電力供給装置であるスイッ
チング電源の小型化も強く要求されている。スイッチン
グ電源を小型化するには一般にスイッチング周波数の高
周波化で対応しているが、高周波化すると主スイッチン
グ素子のスイッチング損失が増加して主スイッチング素
子の発熱量が大きくなるので、放熱用フィン等の大きさ
が大きくなり小型化を図る上での障害となっていた。こ
のため、スイッチング電源の小型化は、高周波化のみな
らず高効率化も重要な要素となっている。例えば、直流
電源の両端にトランスの１次巻線と主スイッチング素子
とを直列に接続し、トランスの２次巻線と負荷との間に
整流平滑回路を接続し、主スイッチング素子をオン・オ
フ制御することによりトランスの２次巻線から交流電圧
を発生させ、その交流電圧を整流平滑回路にて直流電圧
に変換して直流電源の電圧とは異なる一定電圧レベルの
直流出力を負荷に供給する絶縁形スイッチング電源は比
較的小型のスイッチング電源として従来より広く使用さ
れている。
要求され、それに使用される電力供給装置であるスイッ
チング電源の小型化も強く要求されている。スイッチン
グ電源を小型化するには一般にスイッチング周波数の高
周波化で対応しているが、高周波化すると主スイッチン
グ素子のスイッチング損失が増加して主スイッチング素
子の発熱量が大きくなるので、放熱用フィン等の大きさ
が大きくなり小型化を図る上での障害となっていた。こ
のため、スイッチング電源の小型化は、高周波化のみな
らず高効率化も重要な要素となっている。例えば、直流
電源の両端にトランスの１次巻線と主スイッチング素子
とを直列に接続し、トランスの２次巻線と負荷との間に
整流平滑回路を接続し、主スイッチング素子をオン・オ
フ制御することによりトランスの２次巻線から交流電圧
を発生させ、その交流電圧を整流平滑回路にて直流電圧
に変換して直流電源の電圧とは異なる一定電圧レベルの
直流出力を負荷に供給する絶縁形スイッチング電源は比
較的小型のスイッチング電源として従来より広く使用さ
れている。
【０００３】
【発明が解決しようとする課題】ところで、上記の絶縁
形スイッチング電源では、主スイッチング素子のオン転
換期及びオフ転換期において電流波形と電圧波形の重な
り合いが生じ、これに基づくスイッチング損失が生じる
欠点があった。また、このスイッチング損失はジュール
熱となり、主スイッチング素子の発熱量が増加するか
ら、放熱用フィン等の寸法が大きくなり、装置全体の小
型化が困難となる欠点があった。
形スイッチング電源では、主スイッチング素子のオン転
換期及びオフ転換期において電流波形と電圧波形の重な
り合いが生じ、これに基づくスイッチング損失が生じる
欠点があった。また、このスイッチング損失はジュール
熱となり、主スイッチング素子の発熱量が増加するか
ら、放熱用フィン等の寸法が大きくなり、装置全体の小
型化が困難となる欠点があった。
【０００４】そこで、本発明はスイッチング損失を低減
できる絶縁形スイッチング電源を提供することを目的と
する。
できる絶縁形スイッチング電源を提供することを目的と
する。
【０００５】
【課題を解決するための手段】本発明による絶縁形スイ
ッチング電源は、直流電源の両端にトランスの１次巻線
と主スイッチング素子とを直列に接続し、前記トランス
の２次巻線と負荷との間に整流平滑回路を接続し、前記
主スイッチング素子をオン・オフ制御することにより前
記トランスの前記２次巻線から交流電圧を発生させ、前
記交流電圧を前記整流平滑回路にて直流電圧に変換して
前記直流電源の電圧とは異なる一定電圧レベルの直流出
力を前記負荷に供給する絶縁形スイッチング電源におい
て、前記主スイッチング素子と並列に共振用リアクトル
と逆流防止用整流素子と補助スイッチング素子との直列
回路を接続し、前記負荷の端子電圧に応じて前記主スイ
ッチング素子の制御端子に主制御パルス信号を付与する
と共に、前記主制御パルス信号を付与する前に前記補助
スイッチング素子の制御端子に補助制御パルス信号を付
与するように構成している。また、前記共振用リアクト
ルと前記逆流防止用整流素子との間に、前記トランスの
３次巻線を挿入してもよい。
ッチング電源は、直流電源の両端にトランスの１次巻線
と主スイッチング素子とを直列に接続し、前記トランス
の２次巻線と負荷との間に整流平滑回路を接続し、前記
主スイッチング素子をオン・オフ制御することにより前
記トランスの前記２次巻線から交流電圧を発生させ、前
記交流電圧を前記整流平滑回路にて直流電圧に変換して
前記直流電源の電圧とは異なる一定電圧レベルの直流出
力を前記負荷に供給する絶縁形スイッチング電源におい
て、前記主スイッチング素子と並列に共振用リアクトル
と逆流防止用整流素子と補助スイッチング素子との直列
回路を接続し、前記負荷の端子電圧に応じて前記主スイ
ッチング素子の制御端子に主制御パルス信号を付与する
と共に、前記主制御パルス信号を付与する前に前記補助
スイッチング素子の制御端子に補助制御パルス信号を付
与するように構成している。また、前記共振用リアクト
ルと前記逆流防止用整流素子との間に、前記トランスの
３次巻線を挿入してもよい。
【０００６】
【作用】主スイッチング素子の制御端子に主制御パルス
信号を付与する前に補助スイッチング素子の制御端子に
補助制御パルス信号を付与して補助スイッチング素子を
ターンオンさせると、共振用リアクトルと逆流防止用整
流素子と補助スイッチング素子との直列回路に流れる電
流が０から緩やかに上昇し、その電流値が負荷電流値を
トランスの１次巻線に換算した値に等しくなると主スイ
ッチング素子に加わる電圧が緩やかに降下する。そし
て、その電圧が０Ｖとなったときに主スイッチング素子
の制御端子に主制御パルス信号を付与して主スイッチン
グ素子をターンオンさせることにより、スイッチング素
子のターンオン時のスイッチング損失を低減することが
できる。なお、トランスの３次巻線を挿入した場合は、
補助スイッチング素子のゼロ電流でのターンオフが行わ
れ、更にスイッチング損失を低減することが可能であ
る。
信号を付与する前に補助スイッチング素子の制御端子に
補助制御パルス信号を付与して補助スイッチング素子を
ターンオンさせると、共振用リアクトルと逆流防止用整
流素子と補助スイッチング素子との直列回路に流れる電
流が０から緩やかに上昇し、その電流値が負荷電流値を
トランスの１次巻線に換算した値に等しくなると主スイ
ッチング素子に加わる電圧が緩やかに降下する。そし
て、その電圧が０Ｖとなったときに主スイッチング素子
の制御端子に主制御パルス信号を付与して主スイッチン
グ素子をターンオンさせることにより、スイッチング素
子のターンオン時のスイッチング損失を低減することが
できる。なお、トランスの３次巻線を挿入した場合は、
補助スイッチング素子のゼロ電流でのターンオフが行わ
れ、更にスイッチング損失を低減することが可能であ
る。
【０００７】
【実施例】以下、本発明による絶縁形スイッチング電源
の実施例を図１と図２及び図５と図６に基づいて説明す
る。本実施例の絶縁形スイッチング電源は、図１に示す
ように、直流電源１の両端に、トランス２の１次巻線４
及び主スイッチング素子としての第１のＮチャネルＭＯ
ＳＦＥＴ３が直列に接続されている。第１のＭＯＳＦＥ
Ｔ３は、等価的にスイッチング素子本体部１６と、スイ
ッチング素子本体部１６のソース−ドレイン端子間に逆
並列に接続された内蔵ダイオード１７と、内蔵ダイオー
ド１７に並列に接続された内蔵コンデンサ１８から構成
される。内蔵ダイオード１７及び内蔵コンデンサ１８
は、各々ＭＯＳＦＥＴ３のソース−ドレイン端子間の寄
生ダイオード及び寄生容量である。トランス２の２次巻
線５と出力端子１１、１２との間には、整流ダイオード
６及び還流ダイオード７と平滑リアクトル８及び平滑コ
ンデンサ９とからなる整流平滑回路２４が接続されてい
る。出力端子１１、１２間には負荷１０が接続されてい
る。第１のＭＯＳＦＥＴ３のソース−ドレイン端子間に
は、共振用リアクトル１９と逆流防止用整流素子として
の逆流防止用ダイオード２０と補助スイッチング素子と
しての第２のＮチャネルＭＯＳＦＥＴ２１との直列回路
が接続されている。第２のＭＯＳＦＥＴ２１は、等価的
にスイッチング素子本体部２２と内蔵ダイオード２３と
から構成され、第１のＭＯＳＦＥＴ３と同様にソース−
ドレイン端子間に寄生容量を持つが、第１のＭＯＳＦＥ
Ｔ３に較べて短期間の使用であり、寄生容量の小さいＭ
ＯＳＦＥＴを使用するのでここでは省略する。共振用リ
アクトル１９は、第２のＭＯＳＦＥＴ２１を構成するス
イッチング素子本体部２２のオン転換期での電流の増加
を緩やかにするためのものである。また、出力端子１
１、１２と第１のＭＯＳＦＥＴ３のゲート端子及び第２
のＭＯＳＦＥＴ２１のゲート端子との間には、出力端子
１１、１２の電圧に応じて第１のＭＯＳＦＥＴ３のゲー
ト端子に主制御パルス信号を付与すると共に、主制御パ
ルス信号を付与する前に第２のＭＯＳＦＥＴ２１のゲー
ト端子に補助制御パルス信号を付与する制御回路１３が
接続されている。
の実施例を図１と図２及び図５と図６に基づいて説明す
る。本実施例の絶縁形スイッチング電源は、図１に示す
ように、直流電源１の両端に、トランス２の１次巻線４
及び主スイッチング素子としての第１のＮチャネルＭＯ
ＳＦＥＴ３が直列に接続されている。第１のＭＯＳＦＥ
Ｔ３は、等価的にスイッチング素子本体部１６と、スイ
ッチング素子本体部１６のソース−ドレイン端子間に逆
並列に接続された内蔵ダイオード１７と、内蔵ダイオー
ド１７に並列に接続された内蔵コンデンサ１８から構成
される。内蔵ダイオード１７及び内蔵コンデンサ１８
は、各々ＭＯＳＦＥＴ３のソース−ドレイン端子間の寄
生ダイオード及び寄生容量である。トランス２の２次巻
線５と出力端子１１、１２との間には、整流ダイオード
６及び還流ダイオード７と平滑リアクトル８及び平滑コ
ンデンサ９とからなる整流平滑回路２４が接続されてい
る。出力端子１１、１２間には負荷１０が接続されてい
る。第１のＭＯＳＦＥＴ３のソース−ドレイン端子間に
は、共振用リアクトル１９と逆流防止用整流素子として
の逆流防止用ダイオード２０と補助スイッチング素子と
しての第２のＮチャネルＭＯＳＦＥＴ２１との直列回路
が接続されている。第２のＭＯＳＦＥＴ２１は、等価的
にスイッチング素子本体部２２と内蔵ダイオード２３と
から構成され、第１のＭＯＳＦＥＴ３と同様にソース−
ドレイン端子間に寄生容量を持つが、第１のＭＯＳＦＥ
Ｔ３に較べて短期間の使用であり、寄生容量の小さいＭ
ＯＳＦＥＴを使用するのでここでは省略する。共振用リ
アクトル１９は、第２のＭＯＳＦＥＴ２１を構成するス
イッチング素子本体部２２のオン転換期での電流の増加
を緩やかにするためのものである。また、出力端子１
１、１２と第１のＭＯＳＦＥＴ３のゲート端子及び第２
のＭＯＳＦＥＴ２１のゲート端子との間には、出力端子
１１、１２の電圧に応じて第１のＭＯＳＦＥＴ３のゲー
ト端子に主制御パルス信号を付与すると共に、主制御パ
ルス信号を付与する前に第２のＭＯＳＦＥＴ２１のゲー
ト端子に補助制御パルス信号を付与する制御回路１３が
接続されている。
【０００８】制御回路１３の詳細は図５に示すように、
電源の出力端子１１、１２に接続された電圧検出回路３
１と、基準電圧源３２、誤差増幅器３３、ＰＷＭ（パル
ス幅変調）制御回路３４等を含むＰＷＭパルス形成回路
３５と、遅延回路３６と、ＡＮＤゲート３７と、単安定
マルチバイブレータ３９と、第１及び第２の駆動回路３
８、４０とから構成されている。電圧検出回路３１は分
圧回路からなり、この分圧点即ち検出ラインが誤差増幅
器３３の反転入力端子に接続されている。誤差増幅器３
３は、非反転入力端子に基準電圧源３２が接続され、基
準電圧源３２の基準電圧と電圧検出回路３１の検出電圧
の差に対応する信号を出力する。誤差増幅器３３の出力
端子に接続されたＰＷＭ制御回路３４は、三角波発生器
と電圧コンパレータとを含み、電圧コンパレータにて一
定周期の方形波を発生する。なお、ＰＷＭ制御回路３４
として本実施例ではＰＷＭ制御ＩＣ（集積回路）が使用
され、例えば市販のＭＢ３７５９、μＰＣ４９４等を使
用できる。ＡＮＤゲート３７の一方の入力端子はＰＷＭ
制御回路３４に直接に接続され、ＡＮＤゲート３７の他
方の入力端子は遅延回路３６を介してＰＷＭ制御回路３
４に接続されている。単安定マルチバイブレータ３９
は、ＰＷＭ制御回路３４に直接接続されている。ＡＮＤ
ゲート３７と単安定マルチバイブレータ３９は、各々第
１及び第２の駆動回路３８、４０を介して第１及び第２
のＦＥＴ制御ライン１４、１５に接続されている。第１
及び第２のＦＥＴ制御ライン１４、１５は各々第１のＭ
ＯＳＦＥＴ３のゲート端子及び第２のＭＯＳＦＥＴ２１
のゲート端子に接続されている。
電源の出力端子１１、１２に接続された電圧検出回路３
１と、基準電圧源３２、誤差増幅器３３、ＰＷＭ（パル
ス幅変調）制御回路３４等を含むＰＷＭパルス形成回路
３５と、遅延回路３６と、ＡＮＤゲート３７と、単安定
マルチバイブレータ３９と、第１及び第２の駆動回路３
８、４０とから構成されている。電圧検出回路３１は分
圧回路からなり、この分圧点即ち検出ラインが誤差増幅
器３３の反転入力端子に接続されている。誤差増幅器３
３は、非反転入力端子に基準電圧源３２が接続され、基
準電圧源３２の基準電圧と電圧検出回路３１の検出電圧
の差に対応する信号を出力する。誤差増幅器３３の出力
端子に接続されたＰＷＭ制御回路３４は、三角波発生器
と電圧コンパレータとを含み、電圧コンパレータにて一
定周期の方形波を発生する。なお、ＰＷＭ制御回路３４
として本実施例ではＰＷＭ制御ＩＣ（集積回路）が使用
され、例えば市販のＭＢ３７５９、μＰＣ４９４等を使
用できる。ＡＮＤゲート３７の一方の入力端子はＰＷＭ
制御回路３４に直接に接続され、ＡＮＤゲート３７の他
方の入力端子は遅延回路３６を介してＰＷＭ制御回路３
４に接続されている。単安定マルチバイブレータ３９
は、ＰＷＭ制御回路３４に直接接続されている。ＡＮＤ
ゲート３７と単安定マルチバイブレータ３９は、各々第
１及び第２の駆動回路３８、４０を介して第１及び第２
のＦＥＴ制御ライン１４、１５に接続されている。第１
及び第２のＦＥＴ制御ライン１４、１５は各々第１のＭ
ＯＳＦＥＴ３のゲート端子及び第２のＭＯＳＦＥＴ２１
のゲート端子に接続されている。
【０００９】図５のＡ点、Ｂ点、Ｃ点の電圧波形を図６
(Ａ)、(Ｂ)、(Ｃ)に示す。ＰＷＭ制御回路３４から図６
(Ａ)に示す方形波パルス（ＰＷＭパルス）が周期Ｔにて
繰り返し発生する（図５のＡ点）。電源の出力電圧が基
準値よりも高くなると、パルス幅が狭くなる。これは一
般的なＰＷＭ制御のスイッチング電源の動作と同一であ
る。ＡＮＤゲート３７には図６(Ａ)のパルス及びこのパ
ルスに対する遅延時間Ｔ2の遅延パルスが入力するの
で、ＡＮＤゲート３７の出力端子から図６(Ｂ)に示す主
制御パルス信号が出力される（図５のＢ点）。一方、単
安定マルチバイブレータ３９にも図６(Ａ)のパルスが入
力し、単安定マルチバイブレータ３９からは図６(Ｃ)に
示す補助制御パルス信号が出力される（図５のＣ点）。
この補助制御パルス信号は、一定時間Ｔ1をもつ周期Ｔ
のパルス信号である。主制御パルス信号及び補助制御パ
ルス信号は、各々第１及び第２の駆動回路３８、４０を
介して第１及び第２のＭＯＳＦＥＴ３、２１の各ゲート
端子に印加される。したがって、上記の構成の制御回路
１３により負荷１０の端子電圧を検出して第１のＭＯＳ
ＦＥＴ３のゲート端子に主制御パルス信号を付与する前
に、第２のＭＯＳＦＥＴ２１のゲート端子に補助制御パ
ルス信号を付与することができる。
(Ａ)、(Ｂ)、(Ｃ)に示す。ＰＷＭ制御回路３４から図６
(Ａ)に示す方形波パルス（ＰＷＭパルス）が周期Ｔにて
繰り返し発生する（図５のＡ点）。電源の出力電圧が基
準値よりも高くなると、パルス幅が狭くなる。これは一
般的なＰＷＭ制御のスイッチング電源の動作と同一であ
る。ＡＮＤゲート３７には図６(Ａ)のパルス及びこのパ
ルスに対する遅延時間Ｔ2の遅延パルスが入力するの
で、ＡＮＤゲート３７の出力端子から図６(Ｂ)に示す主
制御パルス信号が出力される（図５のＢ点）。一方、単
安定マルチバイブレータ３９にも図６(Ａ)のパルスが入
力し、単安定マルチバイブレータ３９からは図６(Ｃ)に
示す補助制御パルス信号が出力される（図５のＣ点）。
この補助制御パルス信号は、一定時間Ｔ1をもつ周期Ｔ
のパルス信号である。主制御パルス信号及び補助制御パ
ルス信号は、各々第１及び第２の駆動回路３８、４０を
介して第１及び第２のＭＯＳＦＥＴ３、２１の各ゲート
端子に印加される。したがって、上記の構成の制御回路
１３により負荷１０の端子電圧を検出して第１のＭＯＳ
ＦＥＴ３のゲート端子に主制御パルス信号を付与する前
に、第２のＭＯＳＦＥＴ２１のゲート端子に補助制御パ
ルス信号を付与することができる。
【００１０】上記の構成において、第１及び第２のＭＯ
ＳＦＥＴ３、２１が共にオフ状態のとき（図２のｔ0以
前）は、トランス２の１次巻線４及び２次巻線５には電
流が流れない。そのため、トランス２の１次巻線４には
電圧が印加されず、第１のＭＯＳＦＥＴ３内の内蔵コン
デンサ１８は直流電源１の電源電圧ＶINまで充電されて
いる。また、トランス２の２次巻線５には電圧が誘起さ
れず、整流平滑回路２４内の整流ダイオード６はオフ状
態である。このとき、平滑リアクトル８、平滑コンデン
サ９及び負荷１０、還流ダイオード７の経路で負荷電流
が流れる。
ＳＦＥＴ３、２１が共にオフ状態のとき（図２のｔ0以
前）は、トランス２の１次巻線４及び２次巻線５には電
流が流れない。そのため、トランス２の１次巻線４には
電圧が印加されず、第１のＭＯＳＦＥＴ３内の内蔵コン
デンサ１８は直流電源１の電源電圧ＶINまで充電されて
いる。また、トランス２の２次巻線５には電圧が誘起さ
れず、整流平滑回路２４内の整流ダイオード６はオフ状
態である。このとき、平滑リアクトル８、平滑コンデン
サ９及び負荷１０、還流ダイオード７の経路で負荷電流
が流れる。
【００１１】図２(Ｂ)に示すように、ｔ0において制御
回路１３から第２のＭＯＳＦＥＴ２１のゲート端子に補
助制御パルス信号が付与され、スイッチング素子本体部
２２の補助制御パルス信号電圧ＶG2が低レベルから高レ
ベルとなると、スイッチング素子本体部２２がターンオ
ンする。このとき、直流電源１からトランス２の１次巻
線４、共振用リアクトル１９、逆流防止用ダイオード２
０及びスイッチング素子本体部２２の経路で電流が流れ
始める。この電流が負荷電流以下の間、還流ダイオード
７はオン状態を保持する。このため、第２のＭＯＳＦＥ
Ｔ２１内のスイッチング素子本体部２２を流れる電流Ｉ
Q2は、図２(Ｆ)に示すように電源電圧ＶINと共振用リア
クトル１９のインダクタンスＬ19に関係した傾き（ＶIN
／Ｌ19）で０から徐々に増加して行く。また、第２のＭ
ＯＳＦＥＴ２１内のスイッチング素子本体部２２に加わ
る電圧ＶQ2は、図２(Ｄ)に示すように速やかに降下して
０Ｖとなる。
回路１３から第２のＭＯＳＦＥＴ２１のゲート端子に補
助制御パルス信号が付与され、スイッチング素子本体部
２２の補助制御パルス信号電圧ＶG2が低レベルから高レ
ベルとなると、スイッチング素子本体部２２がターンオ
ンする。このとき、直流電源１からトランス２の１次巻
線４、共振用リアクトル１９、逆流防止用ダイオード２
０及びスイッチング素子本体部２２の経路で電流が流れ
始める。この電流が負荷電流以下の間、還流ダイオード
７はオン状態を保持する。このため、第２のＭＯＳＦＥ
Ｔ２１内のスイッチング素子本体部２２を流れる電流Ｉ
Q2は、図２(Ｆ)に示すように電源電圧ＶINと共振用リア
クトル１９のインダクタンスＬ19に関係した傾き（ＶIN
／Ｌ19）で０から徐々に増加して行く。また、第２のＭ
ＯＳＦＥＴ２１内のスイッチング素子本体部２２に加わ
る電圧ＶQ2は、図２(Ｄ)に示すように速やかに降下して
０Ｖとなる。
【００１２】図２(Ｆ)に示すように、ｔ1において、第
２のＭＯＳＦＥＴ２１内のスイッチング素子本体部２２
に流れる電流ＩQ2が負荷電流値を１次巻線に換算した値
に達すると、図２(Ｃ)に示すように第１のＭＯＳＦＥＴ
３内の内蔵コンデンサ１８の電荷が放電され始め、共振
用リアクトル１９及び内蔵コンデンサ１８が共振して共
振用リアクトル１９、逆流防止用ダイオード２０、スイ
ッチング素子本体部２２及び内蔵コンデンサ１８の経路
で共振電流が流れる。したがって、図２(Ｆ)に示すよう
にスイッチング素子本体部２２に流れる電流ＩQ2は正弦
関数的に増加し、図２(Ｃ)に示すように第１のＭＯＳＦ
ＥＴ３内のスイッチング素子本体部１６に加わる電圧Ｖ
Q1は０Ｖまで降下して行く。
２のＭＯＳＦＥＴ２１内のスイッチング素子本体部２２
に流れる電流ＩQ2が負荷電流値を１次巻線に換算した値
に達すると、図２(Ｃ)に示すように第１のＭＯＳＦＥＴ
３内の内蔵コンデンサ１８の電荷が放電され始め、共振
用リアクトル１９及び内蔵コンデンサ１８が共振して共
振用リアクトル１９、逆流防止用ダイオード２０、スイ
ッチング素子本体部２２及び内蔵コンデンサ１８の経路
で共振電流が流れる。したがって、図２(Ｆ)に示すよう
にスイッチング素子本体部２２に流れる電流ＩQ2は正弦
関数的に増加し、図２(Ｃ)に示すように第１のＭＯＳＦ
ＥＴ３内のスイッチング素子本体部１６に加わる電圧Ｖ
Q1は０Ｖまで降下して行く。
【００１３】図２(Ｃ)に示すように、ｔ2において第１
のＭＯＳＦＥＴ３内のスイッチング素子本体部１６に加
わる電圧ＶQ1が０Ｖとなり、トランス２の１次巻線４に
加わる電圧が直流電源１の電源電圧ＶINに等しくなる。
このとき、共振用リアクトル１９及び第１のＭＯＳＦＥ
Ｔ３内の内蔵コンデンサ１８の共振による共振用リアク
トル１９の電流の慣性により、共振用リアクトル１９、
逆流防止用ダイオード２０、スイッチング素子本体部２
２及び内蔵ダイオード１７の経路で電流が流れる。した
がって、図２(Ｆ)に示すように第２のＭＯＳＦＥＴ２１
内のスイッチング素子本体部２２に流れる電流ＩQ2は、
共振用リアクトル１９の電圧降下が略０Ｖであるため、
以後略一定となる。
のＭＯＳＦＥＴ３内のスイッチング素子本体部１６に加
わる電圧ＶQ1が０Ｖとなり、トランス２の１次巻線４に
加わる電圧が直流電源１の電源電圧ＶINに等しくなる。
このとき、共振用リアクトル１９及び第１のＭＯＳＦＥ
Ｔ３内の内蔵コンデンサ１８の共振による共振用リアク
トル１９の電流の慣性により、共振用リアクトル１９、
逆流防止用ダイオード２０、スイッチング素子本体部２
２及び内蔵ダイオード１７の経路で電流が流れる。した
がって、図２(Ｆ)に示すように第２のＭＯＳＦＥＴ２１
内のスイッチング素子本体部２２に流れる電流ＩQ2は、
共振用リアクトル１９の電圧降下が略０Ｖであるため、
以後略一定となる。
【００１４】図２(Ａ)に示すように、ｔ3において制御
回路１３から第１のＭＯＳＦＥＴ３のゲート端子に主制
御パルス信号が付与され、スイッチング素子本体部１６
の主制御パルス信号電圧ＶG1が低レベルから高レベルと
なると、スイッチング素子本体部１６がターンオンす
る。このとき、スイッチング素子本体部１６に加わる電
圧ＶQ1は図２(Ｃ)に示すように０Ｖであるから、スイッ
チング素子本体部１６は０Ｖでターンオンする。このた
め、スイッチング素子本体部１６のオン転換期ではスイ
ッチング損失のほとんど無いゼロ電圧スイッチングが実
現できる。この時点では、スイッチング素子本体部２２
がオン状態であるから、共振用リアクトル１９を流れる
電流の慣性により１次巻線４を流れる電流はスイッチン
グ素子本体部２２を流れ、図２(Ｅ)に示すようにスイッ
チング素子本体部１６には電流ＩQ1が流れない。
回路１３から第１のＭＯＳＦＥＴ３のゲート端子に主制
御パルス信号が付与され、スイッチング素子本体部１６
の主制御パルス信号電圧ＶG1が低レベルから高レベルと
なると、スイッチング素子本体部１６がターンオンす
る。このとき、スイッチング素子本体部１６に加わる電
圧ＶQ1は図２(Ｃ)に示すように０Ｖであるから、スイッ
チング素子本体部１６は０Ｖでターンオンする。このた
め、スイッチング素子本体部１６のオン転換期ではスイ
ッチング損失のほとんど無いゼロ電圧スイッチングが実
現できる。この時点では、スイッチング素子本体部２２
がオン状態であるから、共振用リアクトル１９を流れる
電流の慣性により１次巻線４を流れる電流はスイッチン
グ素子本体部２２を流れ、図２(Ｅ)に示すようにスイッ
チング素子本体部１６には電流ＩQ1が流れない。
【００１５】図２(Ｂ)に示すように、ｔ4において第２
のＭＯＳＦＥＴ２１のスイッチング素子本体部２２の補
助制御パルス信号電圧ＶG2が高レベルから低レベルとな
ると、スイッチング素子本体部２２がターンオフする。
このとき、図２(Ｅ)及び(Ｆ)に示すように、スイッチン
グ素子本体部２２を流れていたトランス２の１次巻線４
の電流（ＩQ2）が第１のＭＯＳＦＥＴ３内のスイッチン
グ素子本体部１６に転流する（ＩQ1）。
のＭＯＳＦＥＴ２１のスイッチング素子本体部２２の補
助制御パルス信号電圧ＶG2が高レベルから低レベルとな
ると、スイッチング素子本体部２２がターンオフする。
このとき、図２(Ｅ)及び(Ｆ)に示すように、スイッチン
グ素子本体部２２を流れていたトランス２の１次巻線４
の電流（ＩQ2）が第１のＭＯＳＦＥＴ３内のスイッチン
グ素子本体部１６に転流する（ＩQ1）。
【００１６】図２(Ａ)に示すように、ｔ5において第１
のＭＯＳＦＥＴ３のスイッチング素子本体部１６の主制
御パルス信号電圧ＶG1が高レベルから低レベルとなる
と、スイッチング素子本体部１６がターンオフする。こ
のとき、第１のＭＯＳＦＥＴ３内の内蔵コンデンサ１８
が充電されてスイッチング素子本体部１６に加わる電圧
ＶQ1が図２(Ｃ)に示すように０Ｖから徐々に上昇して行
く。また、スイッチング素子本体部１６のオン状態時と
は逆極性の電圧がトランス２の２次巻線５に誘起され、
整流ダイオード６がオフ状態となるから、スイッチング
素子本体部１６のオン期間中に平滑リアクトル８に蓄え
られたエネルギが平滑コンデンサ９及び還流ダイオード
７を経て放出され、負荷１０に電流が流れる。
のＭＯＳＦＥＴ３のスイッチング素子本体部１６の主制
御パルス信号電圧ＶG1が高レベルから低レベルとなる
と、スイッチング素子本体部１６がターンオフする。こ
のとき、第１のＭＯＳＦＥＴ３内の内蔵コンデンサ１８
が充電されてスイッチング素子本体部１６に加わる電圧
ＶQ1が図２(Ｃ)に示すように０Ｖから徐々に上昇して行
く。また、スイッチング素子本体部１６のオン状態時と
は逆極性の電圧がトランス２の２次巻線５に誘起され、
整流ダイオード６がオフ状態となるから、スイッチング
素子本体部１６のオン期間中に平滑リアクトル８に蓄え
られたエネルギが平滑コンデンサ９及び還流ダイオード
７を経て放出され、負荷１０に電流が流れる。
【００１７】図２(Ｃ)に示すように、ｔ6において第１
のＭＯＳＦＥＴ３の内蔵コンデンサ１８に加わる電圧、
即ち、第１のＭＯＳＦＥＴ３のスイッチング素子本体部
１６に加わる電圧ＶQ1が直流電源１の電源電圧ＶINに達
すると、トランス２の励磁インダクタンス及び内蔵コン
デンサ１８が共振して電圧ＶQ1が更に正弦関数的に上昇
して行く。そして、電圧ＶQ1の最大値が共振電圧の最大
値と電源電圧ＶINとの和に達すると、電圧ＶQ1は正弦関
数的に降下して行き、ｔ7において電源電圧ＶI Nに等し
くなる。このとき、トランス２の１次巻線４及び２次巻
線５には電流が流れない。以降、第２のＭＯＳＦＥＴ２
１のスイッチング素子本体部２２が再びオン状態になる
まで、第１のＭＯＳＦＥＴ３の内蔵コンデンサ１８に加
わる電圧（ＶQ1）は図２(Ｃ)に示すように電源電圧ＶIN
一定に保持される。
のＭＯＳＦＥＴ３の内蔵コンデンサ１８に加わる電圧、
即ち、第１のＭＯＳＦＥＴ３のスイッチング素子本体部
１６に加わる電圧ＶQ1が直流電源１の電源電圧ＶINに達
すると、トランス２の励磁インダクタンス及び内蔵コン
デンサ１８が共振して電圧ＶQ1が更に正弦関数的に上昇
して行く。そして、電圧ＶQ1の最大値が共振電圧の最大
値と電源電圧ＶINとの和に達すると、電圧ＶQ1は正弦関
数的に降下して行き、ｔ7において電源電圧ＶI Nに等し
くなる。このとき、トランス２の１次巻線４及び２次巻
線５には電流が流れない。以降、第２のＭＯＳＦＥＴ２
１のスイッチング素子本体部２２が再びオン状態になる
まで、第１のＭＯＳＦＥＴ３の内蔵コンデンサ１８に加
わる電圧（ＶQ1）は図２(Ｃ)に示すように電源電圧ＶIN
一定に保持される。
【００１８】以上のように、本実施例では第１のＭＯＳ
ＦＥＴ３のスイッチング素子本体部１６を０Ｖにてター
ンオンさせると共に第２のＭＯＳＦＥＴ２１のスイッチ
ング素子本体部２２の電流波形の立ち上りが緩やかにな
るので、スイッチング素子本体部１６、２２のオン転換
期（ターンオン時）におけるスイッチング損失を低減す
ることができる。
ＦＥＴ３のスイッチング素子本体部１６を０Ｖにてター
ンオンさせると共に第２のＭＯＳＦＥＴ２１のスイッチ
ング素子本体部２２の電流波形の立ち上りが緩やかにな
るので、スイッチング素子本体部１６、２２のオン転換
期（ターンオン時）におけるスイッチング損失を低減す
ることができる。
【００１９】次に、本発明による絶縁形スイッチング電
源の他の実施例を図３及び図４に基づいて説明する。但
し、図３において図１と同一の部分には同一の符号を付
し、その説明を省略する。なお、図３の制御回路１３の
詳細は、図１の実施例に示す図５及び図６と全く同様で
あるので、説明は省略する。図３の実施例の回路は、共
振用リアクトル１９と逆流防止用ダイオード２０との間
に、トランス２の１次巻線４及び２次巻線５と逆極性で
結合する３次巻線２６を挿入し、共振用リアクトル１９
及び３次巻線２６の接続点と第２のＭＯＳＦＥＴ２１の
ソース端子との間にダイオード２５を接続したものであ
る。即ち、トランス２の３次巻線２６は、第１のＭＯＳ
ＦＥＴ３内のスイッチング素子本体部１６がオン状態の
ときは共振用リアクトル１９に流れる電流と逆方向の電
圧が誘起されるように巻回され、スイッチング素子本体
部１６がターンオンしたとき、第２のＭＯＳＦＥＴ２１
のスイッチング素子本体部２２に流れる電流を徐々に減
少させ、スイッチング素子本体部２２をゼロ電流でター
ンオフさせるためのものである。
源の他の実施例を図３及び図４に基づいて説明する。但
し、図３において図１と同一の部分には同一の符号を付
し、その説明を省略する。なお、図３の制御回路１３の
詳細は、図１の実施例に示す図５及び図６と全く同様で
あるので、説明は省略する。図３の実施例の回路は、共
振用リアクトル１９と逆流防止用ダイオード２０との間
に、トランス２の１次巻線４及び２次巻線５と逆極性で
結合する３次巻線２６を挿入し、共振用リアクトル１９
及び３次巻線２６の接続点と第２のＭＯＳＦＥＴ２１の
ソース端子との間にダイオード２５を接続したものであ
る。即ち、トランス２の３次巻線２６は、第１のＭＯＳ
ＦＥＴ３内のスイッチング素子本体部１６がオン状態の
ときは共振用リアクトル１９に流れる電流と逆方向の電
圧が誘起されるように巻回され、スイッチング素子本体
部１６がターンオンしたとき、第２のＭＯＳＦＥＴ２１
のスイッチング素子本体部２２に流れる電流を徐々に減
少させ、スイッチング素子本体部２２をゼロ電流でター
ンオフさせるためのものである。
【００２０】上記の構成において、第１及び第２のＭＯ
ＳＦＥＴ３、２１が共にオフ状態のとき（図４のｔ0以
前）は、トランス２の１次〜３次巻線４、５、２６には
電流が流れない。そのため、トランス２の１次巻線４に
は電圧が印加されず、第１のＭＯＳＦＥＴ３内の内蔵コ
ンデンサ１８は直流電源１の電源電圧ＶINまで充電され
ている。また、トランス２の２次巻線５には電圧が誘起
されず、整流平滑回路２４内の整流ダイオード６はオフ
状態である。このとき、平滑リアクトル８、平滑コンデ
ンサ９及び負荷１０、還流ダイオード７の経路で負荷電
流が流れる。
ＳＦＥＴ３、２１が共にオフ状態のとき（図４のｔ0以
前）は、トランス２の１次〜３次巻線４、５、２６には
電流が流れない。そのため、トランス２の１次巻線４に
は電圧が印加されず、第１のＭＯＳＦＥＴ３内の内蔵コ
ンデンサ１８は直流電源１の電源電圧ＶINまで充電され
ている。また、トランス２の２次巻線５には電圧が誘起
されず、整流平滑回路２４内の整流ダイオード６はオフ
状態である。このとき、平滑リアクトル８、平滑コンデ
ンサ９及び負荷１０、還流ダイオード７の経路で負荷電
流が流れる。
【００２１】図４(Ｂ)に示すように、ｔ0において制御
回路１３から第２のＭＯＳＦＥＴ２１のゲート端子に補
助制御パルス信号が付与され、スイッチング素子本体部
２２の補助制御パルス信号電圧ＶG2が低レベルから高レ
ベルとなると、スイッチング素子本体部２２がターンオ
ンする。このとき、直流電源１からトランス２の１次巻
線４、共振用リアクトル１９、トランス２の３次巻線２
６、逆流防止用ダイオード２０及びスイッチング素子本
体部２２の経路で電流が流れ始める。この電流が負荷電
流以下の間、還流ダイオード７はオン状態を保持する。
このため、第２のＭＯＳＦＥＴ２１内のスイッチング素
子本体部２２を流れる電流ＩQ2は、図４(Ｆ)に示すよう
に電源電圧ＶINと共振用リアクトル１９のインダクタン
スＬ19に関係した傾き（ＶIN／Ｌ19）で０から徐々に増
加して行く。また、第２のＭＯＳＦＥＴ２１内のスイッ
チング素子本体部２２に加わる電圧ＶQ2は、図４(Ｄ)に
示すように速やかに降下して０Ｖとなる。
回路１３から第２のＭＯＳＦＥＴ２１のゲート端子に補
助制御パルス信号が付与され、スイッチング素子本体部
２２の補助制御パルス信号電圧ＶG2が低レベルから高レ
ベルとなると、スイッチング素子本体部２２がターンオ
ンする。このとき、直流電源１からトランス２の１次巻
線４、共振用リアクトル１９、トランス２の３次巻線２
６、逆流防止用ダイオード２０及びスイッチング素子本
体部２２の経路で電流が流れ始める。この電流が負荷電
流以下の間、還流ダイオード７はオン状態を保持する。
このため、第２のＭＯＳＦＥＴ２１内のスイッチング素
子本体部２２を流れる電流ＩQ2は、図４(Ｆ)に示すよう
に電源電圧ＶINと共振用リアクトル１９のインダクタン
スＬ19に関係した傾き（ＶIN／Ｌ19）で０から徐々に増
加して行く。また、第２のＭＯＳＦＥＴ２１内のスイッ
チング素子本体部２２に加わる電圧ＶQ2は、図４(Ｄ)に
示すように速やかに降下して０Ｖとなる。
【００２２】図４(Ｆ)に示すように、ｔ1において、第
２のＭＯＳＦＥＴ２１内のスイッチング素子本体部２２
に流れる電流ＩQ2が負荷電流値を１次巻線に換算した値
に達すると、図４(Ｃ)に示すように第１のＭＯＳＦＥＴ
３内の内蔵コンデンサ１８の電荷が放電され始め、共振
用リアクトル１９及び内蔵コンデンサ１８が共振して共
振用リアクトル１９、トランス２の３次巻線２６、逆流
防止用ダイオード２０、スイッチング素子本体部２２及
び内蔵コンデンサ１８の経路で共振電流が流れるから、
図４(Ｇ)に示すように内蔵コンデンサ１８の放電電流Ｉ
C18は正弦関数的に増加する。したがって、図４(Ｆ)に
示すようにスイッチング素子本体部２２に流れる電流Ｉ
Q2は正弦関数的に増加する。これと同時に、図４(Ｃ)に
示すように第１のＭＯＳＦＥＴ３内のスイッチング素子
本体部１６に加わる電圧ＶQ1は０Ｖまで降下して行く。
２のＭＯＳＦＥＴ２１内のスイッチング素子本体部２２
に流れる電流ＩQ2が負荷電流値を１次巻線に換算した値
に達すると、図４(Ｃ)に示すように第１のＭＯＳＦＥＴ
３内の内蔵コンデンサ１８の電荷が放電され始め、共振
用リアクトル１９及び内蔵コンデンサ１８が共振して共
振用リアクトル１９、トランス２の３次巻線２６、逆流
防止用ダイオード２０、スイッチング素子本体部２２及
び内蔵コンデンサ１８の経路で共振電流が流れるから、
図４(Ｇ)に示すように内蔵コンデンサ１８の放電電流Ｉ
C18は正弦関数的に増加する。したがって、図４(Ｆ)に
示すようにスイッチング素子本体部２２に流れる電流Ｉ
Q2は正弦関数的に増加する。これと同時に、図４(Ｃ)に
示すように第１のＭＯＳＦＥＴ３内のスイッチング素子
本体部１６に加わる電圧ＶQ1は０Ｖまで降下して行く。
【００２３】図４(Ｃ)に示すように、ｔ2において第１
のＭＯＳＦＥＴ３内のスイッチング素子本体部１６に加
わる電圧ＶQ1が０Ｖとなり、トランス２の１次巻線４に
加わる電圧が直流電源１の電源電圧ＶINに等しくなる。
また、図４(Ｆ)及び(Ｇ)に示すように、共振用リアクト
ル１９、トランス２の３次巻線２６、逆流防止用ダイオ
ード２０、スイッチング素子本体部２２及び内蔵コンデ
ンサ１８の経路で流れる共振電流は最大値に達する。こ
のとき、共振用リアクトル１９及び内蔵コンデンサ１８
の共振による共振用リアクトル１９の電流の慣性によ
り、図４(Ｇ)及び(Ｈ)に示すように内蔵コンデンサ１８
の放電電流ＩC18が第１のＭＯＳＦＥＴ３内の内蔵ダイ
オード１７に転流する（ＩD17）。したがって、共振用
リアクトル１９、トランス２の３次巻線２６、逆流防止
用ダイオード２０、スイッチング素子本体部２２及び内
蔵ダイオード１７の経路で電流ＩD17が流れる。このと
き、トランス２の３次巻線２６には、電流ＩD17の流れ
る方向とは逆極性の電圧ＶN3＝−(Ｎ3／Ｎ1)・Ｖ
IN（Ｎ1：１次巻線４の巻数、Ｎ3：３次巻線２６の巻
数）が誘起される。そのため、共振用リアクトル１９に
流れる電流、即ちスイッチング素子本体部２２に流れる
電流ＩQ2及び内蔵ダイオード１７に流れる電流Ｉ
D17は、図４(Ｆ)及び(Ｈ)に示すように共振電流の最大
値から−(Ｎ3／Ｎ1)・(ＶIN／Ｌ19）の傾きで徐々に減少
して行く。
のＭＯＳＦＥＴ３内のスイッチング素子本体部１６に加
わる電圧ＶQ1が０Ｖとなり、トランス２の１次巻線４に
加わる電圧が直流電源１の電源電圧ＶINに等しくなる。
また、図４(Ｆ)及び(Ｇ)に示すように、共振用リアクト
ル１９、トランス２の３次巻線２６、逆流防止用ダイオ
ード２０、スイッチング素子本体部２２及び内蔵コンデ
ンサ１８の経路で流れる共振電流は最大値に達する。こ
のとき、共振用リアクトル１９及び内蔵コンデンサ１８
の共振による共振用リアクトル１９の電流の慣性によ
り、図４(Ｇ)及び(Ｈ)に示すように内蔵コンデンサ１８
の放電電流ＩC18が第１のＭＯＳＦＥＴ３内の内蔵ダイ
オード１７に転流する（ＩD17）。したがって、共振用
リアクトル１９、トランス２の３次巻線２６、逆流防止
用ダイオード２０、スイッチング素子本体部２２及び内
蔵ダイオード１７の経路で電流ＩD17が流れる。このと
き、トランス２の３次巻線２６には、電流ＩD17の流れ
る方向とは逆極性の電圧ＶN3＝−(Ｎ3／Ｎ1)・Ｖ
IN（Ｎ1：１次巻線４の巻数、Ｎ3：３次巻線２６の巻
数）が誘起される。そのため、共振用リアクトル１９に
流れる電流、即ちスイッチング素子本体部２２に流れる
電流ＩQ2及び内蔵ダイオード１７に流れる電流Ｉ
D17は、図４(Ｆ)及び(Ｈ)に示すように共振電流の最大
値から−(Ｎ3／Ｎ1)・(ＶIN／Ｌ19）の傾きで徐々に減少
して行く。
【００２４】図４(Ａ)に示すように、ｔ3において制御
回路１３から第１のＭＯＳＦＥＴ３のゲート端子に主制
御パルス信号が付与され、スイッチング素子本体部１６
の主制御パルス信号電圧ＶG1が低レベルから高レベルと
なると、スイッチング素子本体部１６がターンオンす
る。それと共に、スイッチング素子本体部２２に流れる
電流ＩQ2が図４(Ｆ)に示すように負荷電流値を１次巻線
に換算した値に達する。また、図４(Ｅ)に示すようにス
イッチング素子本体部１６に電流ＩQ1が流れ始め、徐々
に増加して行く。このとき、スイッチング素子本体部１
６に加わる電圧ＶQ1は図４(Ｃ)に示すように０Ｖである
から、スイッチング素子本体部１６は０Ｖでターンオン
する。このため、スイッチング素子本体部１６のオン転
換期ではスイッチング損失のほとんど無いゼロ電圧スイ
ッチングが実現できる。この時点では、スイッチング素
子本体部２２がオン状態であるから、スイッチング素子
本体部２２にも電流ＩQ2が引き続き流れ、図４(Ｆ)に示
すように−(Ｎ3／Ｎ1)・(ＶIN／Ｌ19）の傾きで引き続き
徐々に減少して行く。
回路１３から第１のＭＯＳＦＥＴ３のゲート端子に主制
御パルス信号が付与され、スイッチング素子本体部１６
の主制御パルス信号電圧ＶG1が低レベルから高レベルと
なると、スイッチング素子本体部１６がターンオンす
る。それと共に、スイッチング素子本体部２２に流れる
電流ＩQ2が図４(Ｆ)に示すように負荷電流値を１次巻線
に換算した値に達する。また、図４(Ｅ)に示すようにス
イッチング素子本体部１６に電流ＩQ1が流れ始め、徐々
に増加して行く。このとき、スイッチング素子本体部１
６に加わる電圧ＶQ1は図４(Ｃ)に示すように０Ｖである
から、スイッチング素子本体部１６は０Ｖでターンオン
する。このため、スイッチング素子本体部１６のオン転
換期ではスイッチング損失のほとんど無いゼロ電圧スイ
ッチングが実現できる。この時点では、スイッチング素
子本体部２２がオン状態であるから、スイッチング素子
本体部２２にも電流ＩQ2が引き続き流れ、図４(Ｆ)に示
すように−(Ｎ3／Ｎ1)・(ＶIN／Ｌ19）の傾きで引き続き
徐々に減少して行く。
【００２５】図４(Ｆ)に示すように、ｔ4において第２
のＭＯＳＦＥＴ２１内のスイッチング素子本体部２２に
流れる電流ＩQ2は０となる。トランス２の１次巻線４の
電流は、図４(Ｅ)に示すように全て第１のＭＯＳＦＥＴ
３内のスイッチング素子本体部１６を流れる（ＩQ1）。
このとき、図４(Ｂ)に示すように第２のＭＯＳＦＥＴ２
１内のスイッチング素子本体部２２の補助制御パルス信
号電圧ＶG2が高レベルから低レベルになり、スイッチン
グ素子本体部２２がターンオフする。このため、第２の
ＭＯＳＦＥＴ２１内のスイッチング素子本体部２２のオ
フ転換期においてもスイッチング損失の少ないゼロ電流
スイッチングが実現できる。また、スイッチング素子本
体部２２をゼロ電流でターンオフさせるので、回路の配
線のインダクタンスや共振用リアクトル１９に流れる電
流の断続によるサージ成分は発生しない。
のＭＯＳＦＥＴ２１内のスイッチング素子本体部２２に
流れる電流ＩQ2は０となる。トランス２の１次巻線４の
電流は、図４(Ｅ)に示すように全て第１のＭＯＳＦＥＴ
３内のスイッチング素子本体部１６を流れる（ＩQ1）。
このとき、図４(Ｂ)に示すように第２のＭＯＳＦＥＴ２
１内のスイッチング素子本体部２２の補助制御パルス信
号電圧ＶG2が高レベルから低レベルになり、スイッチン
グ素子本体部２２がターンオフする。このため、第２の
ＭＯＳＦＥＴ２１内のスイッチング素子本体部２２のオ
フ転換期においてもスイッチング損失の少ないゼロ電流
スイッチングが実現できる。また、スイッチング素子本
体部２２をゼロ電流でターンオフさせるので、回路の配
線のインダクタンスや共振用リアクトル１９に流れる電
流の断続によるサージ成分は発生しない。
【００２６】図４(Ａ)に示すように、ｔ5において第１
のＭＯＳＦＥＴ３のスイッチング素子本体部１６の主制
御パルス信号電圧ＶG1が高レベルから低レベルとなる
と、スイッチング素子本体部１６がターンオフする。こ
のとき、図４(Ｇ)に示すように第１のＭＯＳＦＥＴ３内
の内蔵コンデンサ１８に充電電流が流れ、内蔵コンデン
サ１８が充電されてスイッチング素子本体部１６に加わ
る電圧ＶQ1が図４(Ｃ)に示すように０Ｖから徐々に上昇
して行く。また、スイッチング素子本体部１６のオン状
態時とは逆極性の電圧がトランス２の２次巻線５に誘起
され、整流ダイオード６がオフ状態となるから、スイッ
チング素子本体部１６のオン期間中に平滑リアクトル８
に蓄えられたエネルギが平滑コンデンサ９及び還流ダイ
オード７を経て放出され、負荷１０に電流が流れる。
のＭＯＳＦＥＴ３のスイッチング素子本体部１６の主制
御パルス信号電圧ＶG1が高レベルから低レベルとなる
と、スイッチング素子本体部１６がターンオフする。こ
のとき、図４(Ｇ)に示すように第１のＭＯＳＦＥＴ３内
の内蔵コンデンサ１８に充電電流が流れ、内蔵コンデン
サ１８が充電されてスイッチング素子本体部１６に加わ
る電圧ＶQ1が図４(Ｃ)に示すように０Ｖから徐々に上昇
して行く。また、スイッチング素子本体部１６のオン状
態時とは逆極性の電圧がトランス２の２次巻線５に誘起
され、整流ダイオード６がオフ状態となるから、スイッ
チング素子本体部１６のオン期間中に平滑リアクトル８
に蓄えられたエネルギが平滑コンデンサ９及び還流ダイ
オード７を経て放出され、負荷１０に電流が流れる。
【００２７】図４(Ｃ)に示すように、ｔ6において第１
のＭＯＳＦＥＴ３の内蔵コンデンサ１８に加わる電圧、
即ち、第１のＭＯＳＦＥＴ３のスイッチング素子本体部
１６に加わる電圧ＶQ1が直流電源１の電源電圧ＶINに達
すると、トランス２の励磁インダクタンス及び内蔵コン
デンサ１８が共振して電圧ＶQ1が更に正弦関数的に上昇
して行く。そして、電圧ＶQ1の最大値が共振電圧の最大
値と電源電圧ＶINとの和に達すると、電圧ＶQ1は正弦関
数的に降下して行き、ｔ7において電源電圧ＶI Nに等し
くなる。このとき、トランス２の１次巻線４及び２次巻
線５には電流が流れない。以降、第２のＭＯＳＦＥＴ２
１のスイッチング素子本体部２２が再びオン状態になる
まで、第１のＭＯＳＦＥＴ３の内蔵コンデンサ１８に加
わる電圧（ＶQ1）は図４(Ｃ)に示すように電源電圧ＶIN
一定に保持される。
のＭＯＳＦＥＴ３の内蔵コンデンサ１８に加わる電圧、
即ち、第１のＭＯＳＦＥＴ３のスイッチング素子本体部
１６に加わる電圧ＶQ1が直流電源１の電源電圧ＶINに達
すると、トランス２の励磁インダクタンス及び内蔵コン
デンサ１８が共振して電圧ＶQ1が更に正弦関数的に上昇
して行く。そして、電圧ＶQ1の最大値が共振電圧の最大
値と電源電圧ＶINとの和に達すると、電圧ＶQ1は正弦関
数的に降下して行き、ｔ7において電源電圧ＶI Nに等し
くなる。このとき、トランス２の１次巻線４及び２次巻
線５には電流が流れない。以降、第２のＭＯＳＦＥＴ２
１のスイッチング素子本体部２２が再びオン状態になる
まで、第１のＭＯＳＦＥＴ３の内蔵コンデンサ１８に加
わる電圧（ＶQ1）は図４(Ｃ)に示すように電源電圧ＶIN
一定に保持される。
【００２８】上述の通り、図３に示す実施例でも、スイ
ッチング損失に関して図１に示す実施例と同一の効果が
得られる。更に、図３に示す実施例では、第２のＭＯＳ
ＦＥＴ２１内のスイッチング素子本体部２２のオフ転換
期（ターンオフ時）においてもスイッチング損失の少な
いゼロ電流スイッチングが実現できるので、回路の配線
のインダクタンスや共振用リアクトル１９に流れる電流
の断続によるサージ成分は発生しない。そのため、図３
に示す実施例は図１に示す実施例に比較して効果が大き
い。
ッチング損失に関して図１に示す実施例と同一の効果が
得られる。更に、図３に示す実施例では、第２のＭＯＳ
ＦＥＴ２１内のスイッチング素子本体部２２のオフ転換
期（ターンオフ時）においてもスイッチング損失の少な
いゼロ電流スイッチングが実現できるので、回路の配線
のインダクタンスや共振用リアクトル１９に流れる電流
の断続によるサージ成分は発生しない。そのため、図３
に示す実施例は図１に示す実施例に比較して効果が大き
い。
【００２９】本発明の実施態様は前記の実施例に限定さ
れず、種々の変更が可能である。例えば、下記の(ａ)〜
(ｃ)は変更例の一部である。 （ａ） 第１及び第２のＭＯＳＦＥＴ３、２１内の内蔵
ダイオード１７、２３を内蔵のダイオードとせずに独立
のダイオードとすることができる。 （ｂ） 第１のＭＯＳＦＥＴ３内の内蔵コンデンサ１８
をＭＯＳＦＥＴの寄生容量を使用しないで、独立のコン
デンサを接続することができる。 （ｃ） 主スイッチング素子及び補助スイッチング素子
として、ＭＯＳＦＥＴを使用せずに、バイポーラトラン
ジスタ、サイリスタ等を用いても構わない。
れず、種々の変更が可能である。例えば、下記の(ａ)〜
(ｃ)は変更例の一部である。 （ａ） 第１及び第２のＭＯＳＦＥＴ３、２１内の内蔵
ダイオード１７、２３を内蔵のダイオードとせずに独立
のダイオードとすることができる。 （ｂ） 第１のＭＯＳＦＥＴ３内の内蔵コンデンサ１８
をＭＯＳＦＥＴの寄生容量を使用しないで、独立のコン
デンサを接続することができる。 （ｃ） 主スイッチング素子及び補助スイッチング素子
として、ＭＯＳＦＥＴを使用せずに、バイポーラトラン
ジスタ、サイリスタ等を用いても構わない。
【００３０】
【発明の効果】以上のように、本発明によれば、主スイ
ッチング素子のゼロ電圧スイッチングを容易に達成でき
るので、主スイッチング素子の電圧波形と電流波形との
重なりを少なくして主スイッチング素子のオン転換期で
の電力損失、即ち主スイッチング素子のターンオン時の
スイッチング損失を低減することができる。このため、
主スイッチング素子の発熱量を減少させて放熱用フィン
等の寸法を小さくすることができ、高周波スイッチング
が可能でかつ小型の絶縁形スイッチング電源を実現でき
る。
ッチング素子のゼロ電圧スイッチングを容易に達成でき
るので、主スイッチング素子の電圧波形と電流波形との
重なりを少なくして主スイッチング素子のオン転換期で
の電力損失、即ち主スイッチング素子のターンオン時の
スイッチング損失を低減することができる。このため、
主スイッチング素子の発熱量を減少させて放熱用フィン
等の寸法を小さくすることができ、高周波スイッチング
が可能でかつ小型の絶縁形スイッチング電源を実現でき
る。
【図１】 本発明の実施例を示す絶縁形スイッチング電
源の電気回路図
源の電気回路図
【図２】 図１の回路の各部の電圧及び電流を示す波形
図
図
【図３】 本発明の他の実施例を示す絶縁形スイッチン
グ電源の電気回路図
グ電源の電気回路図
【図４】 図３の回路の各部の電圧及び電流を示す波形
図
図
【図５】 図１及び図３の制御回路の詳細を示すブロッ
ク図
ク図
【図６】 図５の回路の各部の電圧を示す波形図
１．．．直流電源、２．．．トランス、３、２１．．．
第１、第２のＮチャネルＭＯＳＦＥＴ、４．．．１次巻
線、５．．．２次巻線、６．．．整流ダイオード、
７．．．還流ダイオード、８．．．平滑リアクトル、
９．．．平滑コンデンサ、１０．．．負荷、１３．．．
制御回路、１９．．．共振用リアクトル、２０．．．逆
流防止用ダイオード、２４．．．整流平滑回路、２
６．．．３次巻線
第１、第２のＮチャネルＭＯＳＦＥＴ、４．．．１次巻
線、５．．．２次巻線、６．．．整流ダイオード、
７．．．還流ダイオード、８．．．平滑リアクトル、
９．．．平滑コンデンサ、１０．．．負荷、１３．．．
制御回路、１９．．．共振用リアクトル、２０．．．逆
流防止用ダイオード、２４．．．整流平滑回路、２
６．．．３次巻線
Claims (2)
- 【請求項１】 直流電源の両端にトランスの１次巻線と
主スイッチング素子とを直列に接続し、前記トランスの
２次巻線と負荷との間に整流平滑回路を接続し、前記主
スイッチング素子をオン・オフ制御することにより前記
トランスの前記２次巻線から交流電圧を発生させ、前記
交流電圧を前記整流平滑回路にて直流電圧に変換して前
記直流電源の電圧とは異なる一定電圧レベルの直流出力
を前記負荷に供給する絶縁形スイッチング電源におい
て、 前記主スイッチング素子と並列に共振用リアクトルと逆
流防止用整流素子と補助スイッチング素子との直列回路
を接続し、前記負荷の端子電圧に応じて前記主スイッチ
ング素子の制御端子に主制御パルス信号を付与すると共
に、前記主制御パルス信号を付与する前に前記補助スイ
ッチング素子の制御端子に補助制御パルス信号を付与す
るように構成したことを特徴とする絶縁形スイッチング
電源。 - 【請求項２】 前記共振用リアクトルと前記逆流防止用
整流素子との間に、前記トランスの３次巻線を挿入した
「請求項１」に記載の絶縁形スイッチング電源。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11470493A JP3351482B2 (ja) | 1993-05-17 | 1993-05-17 | 絶縁形スイッチング電源 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11470493A JP3351482B2 (ja) | 1993-05-17 | 1993-05-17 | 絶縁形スイッチング電源 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06335245A true JPH06335245A (ja) | 1994-12-02 |
| JP3351482B2 JP3351482B2 (ja) | 2002-11-25 |
Family
ID=14644536
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11470493A Expired - Fee Related JP3351482B2 (ja) | 1993-05-17 | 1993-05-17 | 絶縁形スイッチング電源 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3351482B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2000046982A1 (fr) * | 1999-02-04 | 2000-08-10 | Matsushita Electric Industrial Co., Ltd. | Circuit d'alimentation |
| WO2010063139A1 (en) * | 2008-12-03 | 2010-06-10 | Iwatt Inc. | Switching power converter for reducing emi from ring oscillation and its control method |
-
1993
- 1993-05-17 JP JP11470493A patent/JP3351482B2/ja not_active Expired - Fee Related
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2000046982A1 (fr) * | 1999-02-04 | 2000-08-10 | Matsushita Electric Industrial Co., Ltd. | Circuit d'alimentation |
| US6344982B1 (en) | 1999-02-04 | 2002-02-05 | Matsushita Electric Industrial Co., Ltd. | Power supply circuit |
| WO2010063139A1 (en) * | 2008-12-03 | 2010-06-10 | Iwatt Inc. | Switching power converter for reducing emi from ring oscillation and its control method |
| CN102239628A (zh) * | 2008-12-03 | 2011-11-09 | 艾沃特有限公司 | 用于减少来自环振荡的emi的切换功率转换器及其控制方法 |
| US8817497B2 (en) | 2008-12-03 | 2014-08-26 | Dialog Semiconductor Inc. | Switching power converter for reducing EMI from ring oscillation and its control method |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3351482B2 (ja) | 2002-11-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| WO2011050084A2 (en) | Systems and methods of synchronous rectifier control | |
| TW201914156A (zh) | 供電電壓產生電路及其積體電路 | |
| US7596003B2 (en) | Electric power converter | |
| JP3097886B2 (ja) | 昇圧チョッパ型スイッチング電源 | |
| JP4605532B2 (ja) | 多出力型スイッチング電源装置 | |
| JP2513381B2 (ja) | 電源回路 | |
| JP3033085B2 (ja) | 降圧型ｄｃ−ｄｃコンバータ | |
| JPH1169803A (ja) | スイッチング電源 | |
| JP3351482B2 (ja) | 絶縁形スイッチング電源 | |
| JP3061093B2 (ja) | 降圧チョッパ型スイッチング電源 | |
| JPH08308219A (ja) | チョッパ型ｄｃ−ｄｃコンバータ | |
| JP3063823B2 (ja) | 電源回路 | |
| CN112117904A (zh) | 电源转换器以及用于控制电源转换器的方法和控制器 | |
| JP2988405B2 (ja) | スイッチング電源回路 | |
| JPH1118426A (ja) | スイッチング電源回路 | |
| JP2962388B2 (ja) | 二石式絶縁形スイッチング電源 | |
| JP3402362B2 (ja) | チョッパ型ｄｃ−ｄｃコンバータ | |
| JPH114578A (ja) | 電圧変換装置 | |
| JP3138998B2 (ja) | トランス絶縁型ｄｃ−ｄｃコンバータ | |
| JPH0681500B2 (ja) | スイッチング回路 | |
| JPH08275508A (ja) | 昇圧型ｄｃ−ｄｃコンバータ | |
| JPH0622560A (ja) | Ｄｃ−ａｃコンバータ | |
| JP2858412B2 (ja) | トランス接続型ｄｃ−ｄｃコンバータ | |
| JP2993635B2 (ja) | トランス接続型ｄｃ−ｄｃコンバータ | |
| JP3169873B2 (ja) | 電源装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |