JPH0681500B2

JPH0681500B2 - スイッチング回路

Info

Publication number: JPH0681500B2
Application number: JP63306174A
Authority: JP
Inventors: 和雄小林; 文明伊原; 久雄清水
Original assignee: Fujitsu Telecom Networks Ltd
Current assignee: Fujitsu Telecom Networks Ltd
Priority date: 1988-12-05
Filing date: 1988-12-05
Publication date: 1994-10-12
Anticipated expiration: 2009-10-12
Also published as: JPH02155470A

Description

【発明の詳細な説明】〔産業上の利用分野〕本発明は、スイッチングレギュレータ等に於けるスイッ
チング回路に関するものである。

トランジスタ等のスイッチング素子を用いて、トランス
の一次巻線等のインダクタンスを含む負荷回路のスイッ
チングを行うスイッチング回路に於いては、スイッチン
グに伴って発生するサージ電圧から、スイッチング素子
を保護する必要があり、又トランジスタ等のスイッチン
グ素子のスイッチングに伴う損失を低減することが要望
されている。

〔従来の技術〕スイッチングレギュレータに於いては、バイポーラトラ
ンジスタや電界効果トランジスタ等のスイッチング素子
により、トランスの一次巻線に供給する電流をスイッチ
ングするものであり、このようなスイッチング動作を行
うスイッチング回路に於いては、スイッチング素子のタ
ーンオフ時に生じるサージ電圧を抑制してスイッチング
素子を保護する必要があり、抵抗とコンデンサとの直列
回路をスイッチング素子に並列に接続した所謂スナバ回
路が設けられている。

この従来例のスナバ回路は、スイッチング素子のオン，
オフに従ってコンデンサの充放電が行われ、その度に抵
抗に充放電電流が流れて損失となる。従って、スイッチ
ング周波数を高くすると、単位時間に於けるコンデンサ
の充放電回数が増加し、抵抗による損失が著しく増大す
る。そこで、第４図に示すようにスイッチングレギュレ
ータに適用したスイッチング回路が先に提案されている
（特願昭62−164053号参照）。同図に於いて、61は主ス
イッチング素子としての電界効果トランジスタ、63は副
スイッチング素子としての電界効果トランジスタ、62は
コンデンサ、64,65はダイオード、66はチョークコイ
ル、67は駆動トランス、68は駆動回路、69は直流電源、
70は主トランス、71,72は整流用のダイオード、73,74は
平滑用のチョークコイル及びコンデンサである。

トランス70の二次巻線に接続されたダイオード71,72及
びチョークコイル73とコンデンサ74とからなる整流平滑
回路の出力電圧が駆動回路68により検出され、出力電圧
が設定値となるように、駆動トランス67を介して電界効
果トランジスタ61のオン，オフの制御が行われる。又電
界効果トランジスタ63も同時にオン，オフ制御される。
従って、電界効果トランジスタ61のターンオフ時のサー
ジ電圧は、ダイオード64を介してコンデンサ62に印加さ
れ、又電界効果トランジスタ63のターンオフにより、コ
ンデンサ62の充電電荷は、ダイオード65を介して、チョ
ークコイル66との直列共振回路に於ける共振電流として
直流電源69に帰還される。

第５図は前述の第４図の動作説明図であり、（ａ）は電
界効果トランジスタ61のドレイン・ソース間電圧、
（ｂ）は電界効果トランジスタ61のドレイン電流、
（ｃ）はチョークコイル66に流れる電流、（ｄ）はコン
デンサ62の端子電圧、（ｅ）は電界効果トランジスタ61
のスイッチング損失を示す。

電界効果トランジスタ61がオンとなると、そのドレイン
・ソース間電圧はほぼ０となり、ドレイン電流は次第に
上昇する。又電界効果トランジスタ63も同時にオンとな
り、コンデンサ62とチョークコイル66との直列共振電流
の半波が、ダイオード65を介して（ｃ）に示すように流
れる。即ち、コンデンサ62の充電電荷が直流電源69に帰
還され、コンデンサ62の端子電圧は（ｄ）に示すように
ほぼ０となる。

次に、電界効果トランジスタ61,63がオフとなると、電
界効果トランジスタ61のドレイン・ソース間電圧は、ダ
イオード64を介してコンデンサ62に印加される。このコ
ンデンサ62の端子電圧は、（ｄ）に示すように、電界効
果トランジスタ61がオフとなる直前に0Vとなっているか
ら、電界効果トランジスタ61のドレイン・ソース間電圧
の上昇を抑制することができる。又このコンデンサ62に
対する充放電は、抵抗を介して行われるものではないの
で、電界効果トランジスタ61のスイッチング周波数を高
くしても、損失が特に増大することはない。

〔発明が解決しようとする課題〕

第４図に示す先に提案されたスイッチング回路に於いて
は、コンデンサ62の充電電荷を直流電源69に帰還するも
のであるから、無損失でスイッチング素子としての電界
効果トランジスタ61の保護を行うことができる。しか
し、実際には、電界効果トランジスタ61と並列に、ダイ
オード64とコンデンサ62との直列回路を接続することに
なり、その接続の為のリード・インダクタンス及びダイ
オード64の順方向回復特性（順方向電流の立上り遅れ特
性）により、電界効果トランジスタ61のドレイン・ソー
ス間のサージ電圧を完全に吸収することができないこと
になる。

又コンデンサ61の端子電圧は、、共振半波電流によって
ほぼ0Vとすることができるが、電界効果トランジスタ61
の寄生容量の充電電荷は放電されないので、ターンオン
時にその電荷が放電することになり、次式に示す損失Ｐ
_１が生じる。

Ｐ_１＝1/2Ｃ_ossＶ^２ｆ …（１）なお、Ｃ_ossは電界効果トランジスタ61の出力容量、Ｖ
は電界効果トランジスタ61のターンオン直前のドレイン
・ソース間の電圧、ｆはスイッチング周波数である。

従って、（１）式に示す損失は、スイッチング周波数ｆ
が低い時には余り問題とならないが、スイッチングレギ
ュレータに於ける高周波化に伴って、スイッチング周波
数を高くすると、それに伴って無視できないものとな
る。

本発明は、スイッチング周波数を高くした場合の前述の
問題点を解決することを目的とするものである。

〔課題を解決するための手段〕

本発明のスイッチング回路は、主スイッチング素子１に
並列に抵抗を介さずにコンデンサやダイオードを接続し
たもので、第１図を参照して説明する。

主スイッチング素子１と並列に第１のコンデンサ２と第
１のダイオード３とをそれぞれ並列に接続し、主スイッ
チング素子１をオンとする直前にオンとし、且つ１或い
は複数サイクルの共振電流が流れる時間後にオフとなる
ように制御される副スイッチング素子４と並列に、且つ
直流電源９に対して逆方向の極性で第２のダイオード５
を接続し、主スイッチング素子１と副スイッチング素子
４との間に、インダクタンス６と第２のコンデンサ７と
からなる直列回路を接続したものである。

又負荷回路８は、トランス10と、ダイオード11,12と、
チョークコイル13と、コンデンサ14とからなる回路を示
し、直流電源９からトランス10の一次巻線に供給する電
流を、主スイッチング素子１によりオン，オフ制御する
場合を示している。又第1,第２のダイオード3,5は、主
スイッチング素子１及び副スイッチング素子４の半導体
導電領域による寄生ダイオードとすることができる。

〔作用〕

第２図は動作説明図であり、（ａ）は第１のコンデンサ
２の端子電圧、（ｂ）はチョークコイル６に流れる電
流、（ｃ）は第２のコンデンサ７の端子電圧、（ｄ），
（ｅ）は副スイッチング素子４及び主スイッチング素子
１のオン，オフ動作を示す。主スイッチング素子１及び
副スイッチング素子４がオフの時に、第１のコンデンサ
２の端子電圧が図示の＋，−の極性で、第２のコンデン
サ７の端子電圧が図示の＋，−と反対の極性であり、時
刻t1に副スイッチング素子４をオンとすると、第１のコ
ンデンサ２とインダクタンス６と第２のコンデンサ７と
の直列共振回路が形成されて、（ｂ）に示すように共振
電流が流れる。

この共振電流により時刻t2に於いてコンデンサ２の端子
電圧は（ａ）に示すように0Vとなる。そして、それ以後
の共振電流をダイオード３を介して流れることになり、
コンデンサ２の端子電圧は0Vのままとなる。従って、時
刻t2以後の例えば時刻t3に於いて主スイッチング素子１
をオンとしても、コンデンサ２の端子電圧は0Vであるか
ら、放電サージ電流が主スイッチング素子１に流れ込む
ことはなくなる。

又共振電流により第２のコンデンサ７の端子電圧は、負
極性から正極性に向かって上昇し、時刻t4に於いて正極
性の最大端子電圧となる。そして、それ以降は共振電流
の方向が反転するが、主スイッチング素子１はオン状態
であるから、第１のコンデンサ２が逆方向に充電される
ことはなく、又副スイッチング素子４を時刻t4以後の任
意の時刻にオフとしても、ダイオード５を介して共振電
流が流れるから、第２のコンデンサ７の端子電圧は最初
の状態の負極性となる。

又時刻t6に於いて主スイッチング素子１とオフとする
と、第１のコンデンサ２の端子電圧は0Vであるから、負
荷回路８のインダクタンスによるサージ電圧が発生して
も、第１のコンデンサ２により確実に抑圧することがで
きる。

〔実施例〕

以下図面を参照して本発明の実施例について詳細に説明
する。

第３図は本発明の実施例のブロック図であり、スイッチ
ング素子として電界効果トランジスタを用いたスイッチ
ングレギュレータに適用した場合を示す。同図に於い
て、21は主スイッチング素子１に対応する電界効果トラ
ンジスタ、22は第１のコンデンサ２に対応するコンデン
サ、23は第１のダイオード３に対応する電界効果トラン
ジスタ21の寄生ダイオード、24は副スイッチング素子４
に対応する電界効果トランジスタ、25は第２のダイオー
ド５に対応する電界効果トランジスタ24の寄生ダイオー
ド、26はインダクタンス６に対応するインダクタンス、
27は第２のコンデンサ７に対応するコンデンサ、28は負
荷回路８に対応する負荷回路、29は直流電源９に対応す
る直流電源である。この直流電源29は、交流電圧を整流
回路により整流し、平滑回路により平滑化する構成とす
ることもできる。

又30はトランス、31,32はダイオード、33はチョークコ
イル、34はコンデンサ、35,36は直流電圧の出力端子、3
7,38は電界効果トランジスタ21,22の寄生容量、39〜43
は抵抗、44はツェナーダイオード、45は差動増幅器、46
はホトカプラ、47は三角波発生回路、48は比較回路、49
は単安定マルチバイブレータ、50,52は駆動回路、51は
遅延回路、Ｖ_ccは制御回路の電源電圧である。

トランス30の二次巻線の誘起電圧は、ダイオード31,32
とチョークコイル33とコンデンサ34とからなる整流平滑
回路により直流電圧となり、出力端子35,36から出力さ
れる。この直流出力電圧は、抵抗39,40により分圧され
て、ツェナーダイオード44による基準電圧と差動増幅器
45により比較され、その差に対応した出力信号がホトカ
プラ46のホトダイオードに加えられ、そのホトダイオー
ドと光学的に結合されたホトトランジスタの出力信号
と、三角波発生回路47からの三角波信号と比較回路48に
より比較され、その比較出力信号はパルス幅制御信号と
なり、単安定マルチバイブレータ49と遅延回路51とに加
えられる。

単安定マルチバイブレータ49は、例えば、第２図に於け
る時刻t1〜t4間又はt1〜t5間のパルスを出力するもので
あり、又遅延回路51は、例えば、第２図に於ける時刻t1
〜t3間の遅延時間を有するものである。従って、比較回
路48の出力信号に従って単安定マルチバイブレータ49か
ら一定のパルス幅の出力信号が駆動回路50に加えられる
と、この駆動回路50により電界効果トランジスタ24は、
第２図に於ける時刻t1〜t5間オンとなる。

電界効果トランジスタ24がオンとなると、コンデンサ22
と、電界効果トランジスタ21の寄生容量37と、インダク
タンス26と、コンデンサ27との閉回路が形成され、共振
電流が例えば第２図の（ｂ）に示すように流れて、コン
デンサ22及び寄生容量37の充電電荷はコンデンサ27に転
送され、このコンデンサ27の端子電圧は第２図の（ｃ）
に示すように負極性から正極性に向かって上昇し、又コ
ンデンサ22の端子電圧は第２図の（ａ）に示すように時
刻t2に0Vとなる。即ち、コンデンサ22の充電電荷がコン
デンサ27に完全に転送されたことになる。

又比較回路48の出力信号は遅延回路51により第２図に於
ける時刻t1〜t3間の時間遅延されて駆動回路52に加えら
れるから、この駆動回路52により電界効果トランジスタ
21は、例えば、第２図に於ける時刻t3にオンとなる。こ
の時、コンデンサ22の端子電圧は0Vであるから、放電サ
ージ電流が電界効果トランジスタ21に流れ込むことはな
い。

又電界効果トランジスタ21はオンとなることにより、コ
ンデンサ27の端子電圧が例えば第２図に於ける時刻t4に
最大となった後、共振電流の方向が反対となり、その時
点で電界効果トランジスタ24をオフとしても、寄生ダイ
オード25を介してその共振電流が流れ、コンデンサ27の
端子電圧は、第２図の（ｃ）に示すように、再び負極性
となる。即ち、半サイクルの共振電流によりコンデンサ
22の充電電荷がコンデンサ27に転送され、その後の半サ
イクルの共振電流によりコンデンサ27の端子電圧の極性
が最初の状態に戻ることになる。

そして、第２図に於ける時刻t6に、電界効果トランジス
タ21をオフとすると、負荷回路28のトランス30のリーケ
ージインダクタンス等によりサージ電圧が発生し、この
サージ電圧はコンデンサ22に加えられる。この時点に於
いては、コンデンサ22の充電電荷は０であり、又コンデ
ンサ22は電界効果トランジスタ21に直接的に接続するこ
とにより、リードインダクタンスによる遅延を受けるこ
ともなく、且つ抵抗やダイオードを介してコンデンサ22
に充電電流が流れるものでないから、サージ電圧を確実
に押圧することができる。

本発明は、前述の実施例にのみ限定されるものではな
く、スイッチング素子として各種の半導体素子を使用す
ることが可能であり、又各種の構成のスイッチングレギ
ュレータに適用することができるものである。又共振電
流を１サイクル分流す場合について示しているが、複数
サイクル分流すように、補助スイッチング素子４に対応
する電界効果トランジスタ24のオン期間を、例えば、単
安定マルチバイブレータ49により設定することも可能で
ある。

〔発明の効果〕

以上説明したように、本発明は、主スイッチング素子１
に並列に第１のコンデンサ２を接続したことにより、主
スイッチング素子１をオフとした時のサージ電圧を、ダ
イオードの順方向回復特性やリードインダクタンス等に
よる遅延を受けることなく、且つ抵抗による損失を生じ
ることなく、確実に抑圧することができる利点がある。

又サージ電圧を抑圧したことによる第１のコンデンサ２
の充電電荷は、副スイッチング素子４をオンとすること
により、直列共振回路を形成して第２のコンデンサ７に
転送し、次の主スイッチング素子１のターンオフに備え
ることができる。その場合も、共振電流により充電電荷
を転送するものであるから、原理的には損失を生じない
ものとなる。又第２のコンデンサ７の端子電圧は、１或
いは複数サイクルの共振電流により反転し、次の第１の
コンデンサ２の充電電荷の転送に備えることができる。

従って、スイッチング周波数を高くしても、コンデンサ
２の充放電による損失が生じない構成となり、スイッチ
ングレギュレータに適用し、高周波化によって装置の小
型化を図ることが容易となる。

【図面の簡単な説明】

第１図は本発明の原理説明図、第２図は本発明の動作説
明図、第３図は本発明の実施例のブロック図、第４図は
先に提案されたスイッチング回路、第５図は第４図の動
作説明図である。１は主スイッチング素子、２は第１のコンデンサ、３は
第１のダイオード、４は副スイッチング素子、５は第２
のダイオード、６はインダクタンス、７は第２のコンデ
ンサ、８は負荷回路、９は直流電源である。

───────────────────────────────────────────────────── フロントページの続き (56)参考文献特開昭64−12865（ＪＰ，Ａ) 特開昭62−2858（ＪＰ，Ａ) 特開昭55−141971（ＪＰ，Ａ)

Claims

【特許請求の範囲】

【請求項１】主スイッチング素子（１）により直流電源
から負荷回路に供給する電流をスイッチングするスイッ
チング回路に於いて、前記主スイッチング素子（１）と並列に接続された第１
のコンデンサ（２）及び前記直流電源に対して逆方向の
極性に接続された第１のダイオード（３）と、前記主スイッチング素子（１）をオンとする直前にオン
として１或いは複数サイクルの共振電流が流れる時間後
にオフとするように制御される副スイッチング素子
（４）と、該副スイッチング素子（４）と並列に、且つ前記直流電
源に対して逆方向の極性に接続された第２のダイオード
（５）と、前記主スイッチング素子（１）と前記副スイッチング素
子（４）との間に接続されたインダクタンス（６）と第
２のコンデンサ（７）とからなる直列回路とを備えたこ
とを特徴とするスイッチング回路。