JP2528422B2 - スイッチング半導体素子の駆動回路 - Google Patents
スイッチング半導体素子の駆動回路Info
- Publication number
- JP2528422B2 JP2528422B2 JP4216279A JP21627992A JP2528422B2 JP 2528422 B2 JP2528422 B2 JP 2528422B2 JP 4216279 A JP4216279 A JP 4216279A JP 21627992 A JP21627992 A JP 21627992A JP 2528422 B2 JP2528422 B2 JP 2528422B2
- Authority
- JP
- Japan
- Prior art keywords
- winding
- transformer
- switching semiconductor
- circuit
- semiconductor element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Dc-Dc Converters (AREA)
- Power Conversion In General (AREA)
- Inverter Devices (AREA)
- Electronic Switches (AREA)
Description
【産業上の利用分野】本発明は，各種電源回路などにお
けるスイチングトランジスタ又はＧＴＯのようなスイッ
チング半導体素子の駆動回路に関する。
けるスイチングトランジスタ又はＧＴＯのようなスイッ
チング半導体素子の駆動回路に関する。
【従来の技術】従来，比較的効率の良いスイッチング半
導体素子の駆動回路として第４図に示すような電流帰還
を利用したものがある（例えば特開昭５１ー７０１８１
号公報）。この回路について説明すると，１は主スイッ
チング半導体素子として用いられる主トランジスタ，２
は主トランジスタ１をオン，オフするための駆動スイッ
チ，３は第１の巻線である短絡用巻線Ｎ1 ，第２の巻線
である駆動巻線Ｎ2 ，第３の巻線である帰還巻線Ｎ3 を
有する駆動変成器で，図示黒点は各巻線の同一極性端を
示す。さらに，４は駆動スイッチ２の導通初期に導通し
て短絡ループを形成するダイオード，５は駆動変成器３
の励磁電流を流す抵抗器，６，６’は制御電源入力端
子，７，７’は直流入力端子，８は駆動変成器３の帰還
巻線Ｎ3 に直列に接続された電流帰還巻線Ｎa と電流出
力巻線Ｎb とを有する変流器，１０は逆電流防止用のダ
イオードであり，１５は１次巻線ＮP と２次巻線ＮS と
を有する主トランス，１６および１７は２次巻線ＮS 間
の電圧を整流する整流器，１８，１９は平滑回路を構成
するリアクトル，コンデンサ，２０，２０’は直流出力
端子である。先ず，導通状態にある主トランジスタ１を
ターンオフさせるために駆動スイッチ２をオンさせる
と，主トランジスタ１のベースに蓄積されていたキャリ
アは駆動変成器３の駆動巻線Ｎ2 と短絡巻線Ｎ1 の変成
器作用により，駆動スイッチ２，ダイオード４および短
絡巻線Ｎ1 の閉回路を流れる。すなわち，短絡巻線Ｎ1
は短絡状態になり，駆動巻線Ｎ2 と帰還巻線Ｎ3 の変成
器作用は失われ, 帰還巻線Ｎ3 から駆動巻線Ｎ2 へ供給
していたベース電流も短絡巻線Ｎ1 側に吸いだされる。
さらにまた，駆動スイッチ２のオンに伴い，変流器８の
電流帰還巻線Ｎaを流れていた主回路電流が電流出力巻
線Ｎb ，ダイオード１０および駆動スイッチ２からなる
閉ループにも電流帰還巻線Ｎa と電流出力巻線Ｎb の巻
数比に反比例した電流，すなわち主回路に依存する大き
さの電流が流れるので，駆動変成器３の短絡用巻線Ｎ1
にはこれら電流の和に等しい大きさの電流が流れる。こ
れに伴い駆動巻線Ｎ2 には無印側を正，黒印側を負とす
る電圧が誘起され，この電圧は主トランジスタ１のベー
ス・エミッタ間を逆バイアスするよう作用する。
導体素子の駆動回路として第４図に示すような電流帰還
を利用したものがある（例えば特開昭５１ー７０１８１
号公報）。この回路について説明すると，１は主スイッ
チング半導体素子として用いられる主トランジスタ，２
は主トランジスタ１をオン，オフするための駆動スイッ
チ，３は第１の巻線である短絡用巻線Ｎ1 ，第２の巻線
である駆動巻線Ｎ2 ，第３の巻線である帰還巻線Ｎ3 を
有する駆動変成器で，図示黒点は各巻線の同一極性端を
示す。さらに，４は駆動スイッチ２の導通初期に導通し
て短絡ループを形成するダイオード，５は駆動変成器３
の励磁電流を流す抵抗器，６，６’は制御電源入力端
子，７，７’は直流入力端子，８は駆動変成器３の帰還
巻線Ｎ3 に直列に接続された電流帰還巻線Ｎa と電流出
力巻線Ｎb とを有する変流器，１０は逆電流防止用のダ
イオードであり，１５は１次巻線ＮP と２次巻線ＮS と
を有する主トランス，１６および１７は２次巻線ＮS 間
の電圧を整流する整流器，１８，１９は平滑回路を構成
するリアクトル，コンデンサ，２０，２０’は直流出力
端子である。先ず，導通状態にある主トランジスタ１を
ターンオフさせるために駆動スイッチ２をオンさせる
と，主トランジスタ１のベースに蓄積されていたキャリ
アは駆動変成器３の駆動巻線Ｎ2 と短絡巻線Ｎ1 の変成
器作用により，駆動スイッチ２，ダイオード４および短
絡巻線Ｎ1 の閉回路を流れる。すなわち，短絡巻線Ｎ1
は短絡状態になり，駆動巻線Ｎ2 と帰還巻線Ｎ3 の変成
器作用は失われ, 帰還巻線Ｎ3 から駆動巻線Ｎ2 へ供給
していたベース電流も短絡巻線Ｎ1 側に吸いだされる。
さらにまた，駆動スイッチ２のオンに伴い，変流器８の
電流帰還巻線Ｎaを流れていた主回路電流が電流出力巻
線Ｎb ，ダイオード１０および駆動スイッチ２からなる
閉ループにも電流帰還巻線Ｎa と電流出力巻線Ｎb の巻
数比に反比例した電流，すなわち主回路に依存する大き
さの電流が流れるので，駆動変成器３の短絡用巻線Ｎ1
にはこれら電流の和に等しい大きさの電流が流れる。こ
れに伴い駆動巻線Ｎ2 には無印側を正，黒印側を負とす
る電圧が誘起され，この電圧は主トランジスタ１のベー
ス・エミッタ間を逆バイアスするよう作用する。
【発明が解決しようとする問題点】しかし斯かる従来の
回路にあっては，主スイッチング半導体素子であるトラ
ンジスタをターンオフするときに主電流路を流れる電流
に依存する電流が駆動変成器３の駆動巻線Ｎ1 に誘起さ
れるので，有利な点といえば蓄積時間の短縮だけである
が，主回路電流の立下がり時間（フォールタイム）の短
縮には，帰還される電流も主回路電流に比例して低下す
るので余り効果がない。この立下がり時間中も効率よく
主トランジスタ１のベースに蓄積されていたキャリアを
吸いだすことが必要である。特に高周波駆動するときに
はこのようなことが要求される。
回路にあっては，主スイッチング半導体素子であるトラ
ンジスタをターンオフするときに主電流路を流れる電流
に依存する電流が駆動変成器３の駆動巻線Ｎ1 に誘起さ
れるので，有利な点といえば蓄積時間の短縮だけである
が，主回路電流の立下がり時間（フォールタイム）の短
縮には，帰還される電流も主回路電流に比例して低下す
るので余り効果がない。この立下がり時間中も効率よく
主トランジスタ１のベースに蓄積されていたキャリアを
吸いだすことが必要である。特に高周波駆動するときに
はこのようなことが要求される。
【問題を解決するための手段】本発明では斯かる従来の
欠点を除去するため，前記直列接続されたスイッチング
半導体素子１と変成器８の１次巻線とに跨がって互いに
直列接続されたサージ吸収回路と放電用素子とを並列に
接続し，これらサージ吸収回路と放電用素子との接続点
と，前記直列接続されたスイッチング半導体素子１と変
成器８の１次巻線の接続点との間に，前記サージ吸収回
路にサージ電流が流れ込む方向にダイオードを接続して
おり，スイッチング半導体素子１の立下がり中に発生さ
れスイッチング半導体素子１に印加されるサージエネル
ギを駆動用の変成器３の短絡巻線Ｎ1 に供給し，立下が
り中も十分な逆バイアスがスイッチング半導体素子１に
印加されるようにしている。
欠点を除去するため，前記直列接続されたスイッチング
半導体素子１と変成器８の１次巻線とに跨がって互いに
直列接続されたサージ吸収回路と放電用素子とを並列に
接続し，これらサージ吸収回路と放電用素子との接続点
と，前記直列接続されたスイッチング半導体素子１と変
成器８の１次巻線の接続点との間に，前記サージ吸収回
路にサージ電流が流れ込む方向にダイオードを接続して
おり，スイッチング半導体素子１の立下がり中に発生さ
れスイッチング半導体素子１に印加されるサージエネル
ギを駆動用の変成器３の短絡巻線Ｎ1 に供給し，立下が
り中も十分な逆バイアスがスイッチング半導体素子１に
印加されるようにしている。
【実施例】先ず第１図及び第２図により本発明の一実施
例を説明する。第１図において，第４図に相当する部材
については同一記号にて示し，変成器８は主スイッチン
グ半導体素子である主トランジスタ１の主電流路に直列
接続された第１の巻線Ｎaとこれと電磁的に結合された
第２の巻線Ｎb とを有し, 電流帰還手段を構成する。第
２の巻線Ｎb は逆流防止用のダイオード９と駆動変成器
３の第３の巻線Ｎ3と外部の制御回路（図示せず）から
の信号により開閉制御されるスイッチ素子Ｓ1 と閉ルー
プを構成する。電流帰還巻線Ｎb に並列に，励磁エネル
ギの放電用素子として，例えばダイオード，抵抗，ツェ
ナーダイオードなどで構成される回路１１を接続し，ま
た逆流防止用のダイオード１０を介して電流帰還巻線Ｎ
b と巻線Ｎ1 を接続して，巻線Ｎb を共有する形で正帰
還路と負帰還路を構成する。主トランジスタ１のコレク
タ・エミッタ間にはコンデンサなどを含む通常のスナバ
回路，つまりサージ吸収回路１２とダイオード１３を直
列接続したものが並列に接続される。また，変成器８の
第１の巻線Ｎa にはダイオード１３を介して放電用素子
１４が並列に接続されている。放電用素子１４は放電用
素子１１と同様なものである。ここでスイッチ素子Ｓ1
が通常の制御整流器のような一方向性のスイッチング半
導体素子からなる場合には，逆流阻止用ダイオード９は
省略できる。今，時刻ｔ1 前では駆動スイッチ２が閉じ
た状態にあり，主トランジスタ１はオフしているものと
する。第２図において，時刻ｔ1 で今まで閉じていた駆
動スイッチ２を開くと（同図（ｃ）），それまで入力巻
線Ｎ1 及び駆動スイッチ２などを介して流れていた電流
により駆動変成器３に蓄えられたエネルギが, 駆動巻線
Ｎ2 から主トランジスタ１を順バイアスする極性で放出
され，主トランジスタ１のベースに順ベース電流（同図
（ｂ））が流れる。一方，時刻ｔ1 でスイッチ素子Ｓ1
を閉じておくことにより正帰還路が形成される。従って
主トランジスタ１がオンし始めると，電流帰還手段８の
巻線Ｎa を流れる電流Ｉn により電流帰還手段８，ダイ
オード９，第３の巻線Ｎ3 及びスイッチ素子Ｓ1 を介し
て主トランジスタ１のベースに正帰還が与えられる。こ
の実施例では，主トランジスタ１のターンオフ時に，主
トランス１７の１次巻線を流れていた電流はサージ吸収
回路１２とダイオード１３，電流帰還手段８の巻線Ｎa
とを介して主端子７’に流れ，サージ吸収回路１２に電
荷を蓄積している。そしてこの蓄積電荷は，主トランジ
スタ１の立上がりと共にサージ吸収回路１２から主トラ
ンジスタ１→巻線Ｎa →放電用素子１４→サージ吸収回
路１２の閉ループで流れるので，この放電電流による分
だけ電流帰還手段８の巻線Ｎaを流れる電流Ｉn は一時
的に増加し，正帰還電流は急速に立上がる。したがっ
て，主トランジスタ１の立上がりは従来より速くなり，
サージ吸収回路１２のエネルギを有効に利用できる。次
に主トランジスタ１をターンオフさせる場合について説
明する。２図（ｃ），（ｄ）に示すように時刻ｔ2 で駆
動スイッチ２を閉じると共に，今まで閉じていたスイッ
チ素子Ｓ1 を開く。これに伴い電流帰還巻線Ｎb に流れ
ていた電流はダイオード１０，入力巻線Ｎ1 及び駆動ス
イッチ２を介して主トランジスタ１のベース端子に負帰
還が加わり，逆ベース電流ＩB2を流す。そして，主トラ
ンジスタ１が立下がり時間に入ると，主トランジスタ１
のインピーダンスの増大に伴い，主電流の一部分がサー
ジ吸収回路１２にエネルギを蓄えながらダイオード１３
を通って変成器８の巻線Ｎa に流れる。つまり，サージ
吸収回路１２とダイオード１３を通って巻線Ｎa に流れ
る分だけ負帰還電流の立下がりが主回路電流の立下がり
よりも遅れ，したがって主回路電流の立下がり時間中も
負帰還電流が十分に供給されるので，立下がり時間はさ
らに改善される。この付加回路は，サージ吸収の作用
と，主トランジスタ１の立下がり時間を改善し，さらに
サージ吸収回路１２に蓄えられたエネルギで立上がり時
間も改善するという特徴をもち，サージ吸収回路として
は，主トランジスタ１に対して並列に接続でき，配線距
離を短くできるという特徴をもつ。次に，主トランジス
タ１の立上がり時間，立下がり時間をさらに改善できる
場合の実施例を第３図により説明する。電流帰還手段で
ある変成器８に巻線ＮC ，ＮC'を追加する。巻線ＮC は
ダイオード１３に直列接続され，サージ吸収回路１２と
ダイオード１３と巻線ＮC とを直列接続したものが主ト
ランジスタ１のコレクタ・エミッタ間に並列に接続され
る。また，巻線ＮC'は放電用素子１４と直列に接続さ
れ，変成器８に巻線Ｎa の一端に接続される。この実施
例でも，主トランジスタ１のオフ期間にサージ吸収回路
１２に予め蓄えられたエネルギが，主トランジスタ１の
立上がりと共にサージ吸収回路１２から主トランジスタ
１→巻線Ｎa →巻線ＮC'→放電用素子１４→サージ吸収
回路１２の閉ループで流れ，また主トランジスタ１が立
下がり時間に入ると，主電流の一部分の電流がサージ吸
収回路１２にエネルギを蓄えながらダイオード１３及び
巻線ＮC を通って巻線Ｎa に流れる。したがって，主ト
ランジスタ１の立上がりと立下がりをより急峻にするこ
とができ，更に一層，スイッチング半導体素子のスイッ
チングを改善することができる。
例を説明する。第１図において，第４図に相当する部材
については同一記号にて示し，変成器８は主スイッチン
グ半導体素子である主トランジスタ１の主電流路に直列
接続された第１の巻線Ｎaとこれと電磁的に結合された
第２の巻線Ｎb とを有し, 電流帰還手段を構成する。第
２の巻線Ｎb は逆流防止用のダイオード９と駆動変成器
３の第３の巻線Ｎ3と外部の制御回路（図示せず）から
の信号により開閉制御されるスイッチ素子Ｓ1 と閉ルー
プを構成する。電流帰還巻線Ｎb に並列に，励磁エネル
ギの放電用素子として，例えばダイオード，抵抗，ツェ
ナーダイオードなどで構成される回路１１を接続し，ま
た逆流防止用のダイオード１０を介して電流帰還巻線Ｎ
b と巻線Ｎ1 を接続して，巻線Ｎb を共有する形で正帰
還路と負帰還路を構成する。主トランジスタ１のコレク
タ・エミッタ間にはコンデンサなどを含む通常のスナバ
回路，つまりサージ吸収回路１２とダイオード１３を直
列接続したものが並列に接続される。また，変成器８の
第１の巻線Ｎa にはダイオード１３を介して放電用素子
１４が並列に接続されている。放電用素子１４は放電用
素子１１と同様なものである。ここでスイッチ素子Ｓ1
が通常の制御整流器のような一方向性のスイッチング半
導体素子からなる場合には，逆流阻止用ダイオード９は
省略できる。今，時刻ｔ1 前では駆動スイッチ２が閉じ
た状態にあり，主トランジスタ１はオフしているものと
する。第２図において，時刻ｔ1 で今まで閉じていた駆
動スイッチ２を開くと（同図（ｃ）），それまで入力巻
線Ｎ1 及び駆動スイッチ２などを介して流れていた電流
により駆動変成器３に蓄えられたエネルギが, 駆動巻線
Ｎ2 から主トランジスタ１を順バイアスする極性で放出
され，主トランジスタ１のベースに順ベース電流（同図
（ｂ））が流れる。一方，時刻ｔ1 でスイッチ素子Ｓ1
を閉じておくことにより正帰還路が形成される。従って
主トランジスタ１がオンし始めると，電流帰還手段８の
巻線Ｎa を流れる電流Ｉn により電流帰還手段８，ダイ
オード９，第３の巻線Ｎ3 及びスイッチ素子Ｓ1 を介し
て主トランジスタ１のベースに正帰還が与えられる。こ
の実施例では，主トランジスタ１のターンオフ時に，主
トランス１７の１次巻線を流れていた電流はサージ吸収
回路１２とダイオード１３，電流帰還手段８の巻線Ｎa
とを介して主端子７’に流れ，サージ吸収回路１２に電
荷を蓄積している。そしてこの蓄積電荷は，主トランジ
スタ１の立上がりと共にサージ吸収回路１２から主トラ
ンジスタ１→巻線Ｎa →放電用素子１４→サージ吸収回
路１２の閉ループで流れるので，この放電電流による分
だけ電流帰還手段８の巻線Ｎaを流れる電流Ｉn は一時
的に増加し，正帰還電流は急速に立上がる。したがっ
て，主トランジスタ１の立上がりは従来より速くなり，
サージ吸収回路１２のエネルギを有効に利用できる。次
に主トランジスタ１をターンオフさせる場合について説
明する。２図（ｃ），（ｄ）に示すように時刻ｔ2 で駆
動スイッチ２を閉じると共に，今まで閉じていたスイッ
チ素子Ｓ1 を開く。これに伴い電流帰還巻線Ｎb に流れ
ていた電流はダイオード１０，入力巻線Ｎ1 及び駆動ス
イッチ２を介して主トランジスタ１のベース端子に負帰
還が加わり，逆ベース電流ＩB2を流す。そして，主トラ
ンジスタ１が立下がり時間に入ると，主トランジスタ１
のインピーダンスの増大に伴い，主電流の一部分がサー
ジ吸収回路１２にエネルギを蓄えながらダイオード１３
を通って変成器８の巻線Ｎa に流れる。つまり，サージ
吸収回路１２とダイオード１３を通って巻線Ｎa に流れ
る分だけ負帰還電流の立下がりが主回路電流の立下がり
よりも遅れ，したがって主回路電流の立下がり時間中も
負帰還電流が十分に供給されるので，立下がり時間はさ
らに改善される。この付加回路は，サージ吸収の作用
と，主トランジスタ１の立下がり時間を改善し，さらに
サージ吸収回路１２に蓄えられたエネルギで立上がり時
間も改善するという特徴をもち，サージ吸収回路として
は，主トランジスタ１に対して並列に接続でき，配線距
離を短くできるという特徴をもつ。次に，主トランジス
タ１の立上がり時間，立下がり時間をさらに改善できる
場合の実施例を第３図により説明する。電流帰還手段で
ある変成器８に巻線ＮC ，ＮC'を追加する。巻線ＮC は
ダイオード１３に直列接続され，サージ吸収回路１２と
ダイオード１３と巻線ＮC とを直列接続したものが主ト
ランジスタ１のコレクタ・エミッタ間に並列に接続され
る。また，巻線ＮC'は放電用素子１４と直列に接続さ
れ，変成器８に巻線Ｎa の一端に接続される。この実施
例でも，主トランジスタ１のオフ期間にサージ吸収回路
１２に予め蓄えられたエネルギが，主トランジスタ１の
立上がりと共にサージ吸収回路１２から主トランジスタ
１→巻線Ｎa →巻線ＮC'→放電用素子１４→サージ吸収
回路１２の閉ループで流れ，また主トランジスタ１が立
下がり時間に入ると，主電流の一部分の電流がサージ吸
収回路１２にエネルギを蓄えながらダイオード１３及び
巻線ＮC を通って巻線Ｎa に流れる。したがって，主ト
ランジスタ１の立上がりと立下がりをより急峻にするこ
とができ，更に一層，スイッチング半導体素子のスイッ
チングを改善することができる。
【発明の効果】以上述べたように，本発明によればスイ
ッチング半導体素子のサージ保護を行うことが出来ると
同時に，そのエネルギを利用してスイッチング半導体素
子の立上がりと立下がりをさらに急峻にできるので，更
にいっそうスイッチング半導体素子のスイッチングを改
善することができる。また，スイッチング半導体素子が
ターンオフの期間中，主回路に大きなノイズが印加され
ても，サージ吸収回路１２，ダイオード１３，巻線Ｎa
を通り，負帰還経路を介してスイッチング半導体素子に
逆バイアスが与えられるので，誤動作することはない。
ッチング半導体素子のサージ保護を行うことが出来ると
同時に，そのエネルギを利用してスイッチング半導体素
子の立上がりと立下がりをさらに急峻にできるので，更
にいっそうスイッチング半導体素子のスイッチングを改
善することができる。また，スイッチング半導体素子が
ターンオフの期間中，主回路に大きなノイズが印加され
ても，サージ吸収回路１２，ダイオード１３，巻線Ｎa
を通り，負帰還経路を介してスイッチング半導体素子に
逆バイアスが与えられるので，誤動作することはない。
第１図は本発明に係るスイッチング半導体素子の駆動回
路の一実施例を示す図，第２図はその動作を説明するた
めの波形図，第３図は本発明の他の実施例を示す図，第
４図は従来回路を示す図である。
路の一実施例を示す図，第２図はその動作を説明するた
めの波形図，第３図は本発明の他の実施例を示す図，第
４図は従来回路を示す図である。
１・・・主スイッチング半導体素子 ２・・・駆動スイッチ ３・・・駆動変成器 ４・・・短絡用のダイオード ５・・・電流制限用素子 ６・・・逆バイアス源 ７，７’・・・主電流端子 ８・・・電流帰還用の変成器 ９，１０・・・逆電流防止ダイオード １１，１４・・・放電素子を含む回路 １２・・・サージ吸収回路 １３・・・ダイオード １５・・・主トランス Ｓ1 ・・・スイッチ素子 ＮC ，ＮC'・・・付加された巻線
Claims (2)
- 【請求項１】 電流制限素子５を介して直流電源６に一
端が接続された１次巻線とスイッチング半導体素子１の
制御端子に接続された２次巻線と正帰還用の巻線とを有
する第１の変成器３と，スイッチング半導体素子１の主
電流路に直列に挿入された１次巻線とこれに電磁的に結
合された２次巻線とをもつ第２の変成器８とを備えた回
路において， 前記直列接続されたスイッチング半導体素子１と変成器
８の１次巻線に跨がって互いに直列接続されたサージ吸
収回路と放電用素子とを並列に接続し， これらサージ吸収回路と放電用素子との接続点と，前記
直列接続されたスイッチング半導体素子１と変成器８の
１次巻線の接続点との間に，前記サージ吸収回路にサー
ジ電流が流れ込む方向にダイオードを接続することを特
徴とするスイッチング半導体素子の駆動回路。 - 【請求項２】 電流制限素子５を介して直流電源６に一
端が接続された１次巻線とスイッチング半導体素子１の
制御端子に接続された２次巻線と正帰還用の巻線とを有
する第１の変成器３と，スイッチング半導体素子１の主
電流路に直列に挿入された１次巻線とこれに電磁的に結
合された２次巻線とをもつ第２の変成器８とを備えた回
路において， 前記直列接続されたスイッチング半導体素子１と変成器
８の１次巻線に跨がって互いに直列接続されたサージ吸
収回路と放電用素子とを並列に接続し， これらサージ吸収回路と放電用素子との接続点と，前記
直列接続されたスイッチング半導体素子１と変成器８の
１次巻線の接続点との間に，前記サージ吸収回路にサー
ジ電流が流れ込む方向にダイオードを接続し， 第２の変成器８に１つ以上の巻線を付加し，該巻線が前
記放電用素子と前記ダイオードと第２の変成器８の１次
巻線と閉ループを構成するよう接続されたことを特徴と
するスイッチング半導体素子の駆動回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4216279A JP2528422B2 (ja) | 1992-06-26 | 1992-06-26 | スイッチング半導体素子の駆動回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4216279A JP2528422B2 (ja) | 1992-06-26 | 1992-06-26 | スイッチング半導体素子の駆動回路 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59120134A Division JPH0693619B2 (ja) | 1984-06-12 | 1984-06-12 | スイッチング半導体素子の駆動回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05335912A JPH05335912A (ja) | 1993-12-17 |
| JP2528422B2 true JP2528422B2 (ja) | 1996-08-28 |
Family
ID=16686048
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4216279A Expired - Lifetime JP2528422B2 (ja) | 1992-06-26 | 1992-06-26 | スイッチング半導体素子の駆動回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2528422B2 (ja) |
-
1992
- 1992-06-26 JP JP4216279A patent/JP2528422B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH05335912A (ja) | 1993-12-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5264736A (en) | High frequency resonant gate drive for a power MOSFET | |
| US4461966A (en) | Circuit for controlling at least one power-FET | |
| US5461302A (en) | Modulated snubber driver for active snubber network | |
| EP0084555B1 (en) | High speed transistor switching circuit | |
| US4007413A (en) | Converter utilizing leakage inductance to control energy flow and improve signal waveforms | |
| US4455526A (en) | FET Switching regulator | |
| EP0371928A2 (en) | Protection of power converters from voltage spikes | |
| EP0603550A2 (en) | A zero current switching reverse recovery circuit | |
| US5379206A (en) | Low loss snubber circuit with active recovery switch | |
| JPS63204814A (ja) | パワートランジスタ駆動回路 | |
| KR900005232B1 (ko) | 트랜지스터 구동회로 | |
| JP2528422B2 (ja) | スイッチング半導体素子の駆動回路 | |
| JP2602752B2 (ja) | 絶縁ゲート型電力用半導体素子の駆動回路 | |
| CN112117904A (zh) | 电源转换器以及用于控制电源转换器的方法和控制器 | |
| JPH0681500B2 (ja) | スイッチング回路 | |
| JPH05244764A (ja) | 絶縁ゲート型電力用半導体素子の駆動回路 | |
| JPH0412665A (ja) | スイッチング電源装置 | |
| US4602323A (en) | Single-ended transformer drive circuit | |
| JP2701508B2 (ja) | Ｍｏｓゲートスイッチング素子用ドライブ回路 | |
| JPH0681499B2 (ja) | スナバ回路 | |
| JP3302808B2 (ja) | スイッチング電源装置 | |
| JPH06189545A (ja) | スイッチング電源装置 | |
| JPH0799936B2 (ja) | スイッチング電源装置 | |
| JP3373194B2 (ja) | スイッチング電源装置 | |
| KR830001370Y1 (ko) | 안정화 전원 회로 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19960319 |
|
| EXPY | Cancellation because of completion of term |